Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4481266B2 - 受信回路および伝送システム - Google Patents
[go: Go Back, main page]

JP4481266B2 - 受信回路および伝送システム - Google Patents

受信回路および伝送システム Download PDF

Info

Publication number
JP4481266B2
JP4481266B2 JP2006093445A JP2006093445A JP4481266B2 JP 4481266 B2 JP4481266 B2 JP 4481266B2 JP 2006093445 A JP2006093445 A JP 2006093445A JP 2006093445 A JP2006093445 A JP 2006093445A JP 4481266 B2 JP4481266 B2 JP 4481266B2
Authority
JP
Japan
Prior art keywords
circuit
identification
circuits
signal
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006093445A
Other languages
English (en)
Other versions
JP2007274022A (ja
Inventor
由明 木坂
裕 宮本
寛和 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006093445A priority Critical patent/JP4481266B2/ja
Publication of JP2007274022A publication Critical patent/JP2007274022A/ja
Application granted granted Critical
Publication of JP4481266B2 publication Critical patent/JP4481266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Optical Communication System (AREA)

Description

本発明は、ディジタルデータ信号を伝送し、受信したデータ信号の波形を等化して識別再生して出力するディジタル伝送システムに関する。
近年のディジタル伝送システムの高速化に伴い、伝送路における信号品質劣化は無視できなくなっている。無線伝送システムでは、フェージングによる波形劣化が問題になり、光伝送システムでは波長分散(GVD)や偏波モード分散(PMD)、さらにマルチモードファイバを用いたシステムではモード分散による波形劣化が大きな課題である。特に、フェージングやPMDの状態は時間と共に変化していくため、静的な波形補償では対応できず、伝送路の状態変化に追随して等化条件を最適化していく適応等化技術の適用が必要である。
従来、小型、かつ、低コストな解決策の1つとして、電気回路による適応波形等化技術が適用されている。代表的な等化回路として、トランスバーサル型等化回路と判定帰還型等化回路とを直列に接続した適応等化回路が広く通信システムに適用されている(非特許文献1参照)。その回路構成を図1に示す。
トランスバーサル型等化回路20は、入力信号のレプリカを複数作り、各レプリカに異なる遅延を与え、さらに、各レプリカに信号強度の重み付けをして重ね合わせて出力する。各レプリカの重み付け設定を変更することで、等化回路の伝達関数を変更することができ、多様な波形等化を実現可能である。トランスバーサル型等化回路20の動作例を図2上図に示す。図2上図の左側より、送信波形、波形劣化した受信波形、重ね合わせ前の各レプリカ波形、重ね合わせ後の等化波形を示している。受信波形を時間軸でずらして、重み付けして加算または減算を行うことにより、符号間干渉部分を抑圧し、送信波形に近い波形へ整形することができる。
また、判定帰還型等化回路30は、識別回路31にて識別再生した信号(判定値)を1ビット遅延させて、入力波形に重み付けして減算することで、時間的に後のビットに対する符号間干渉成分を抑圧することができる。
動作例を図2下図に示す。判定値の入力信号への帰還において、1ビット遅延ではなく、トランスバーサル型等化回路を用いれば、更なる改善効果が得られる。識別再生回路の入力信号と出力信号とを減算処理することで、入力信号の送信波形との違い(波形劣化情報)を検出することができ、制御回路はこの波形劣化情報に基づき、波形劣化が最も小さくなるよう等化回路の重み付け係数を最適化する。時間的に変動するPMDなどの伝送品質劣化要因に対して、適応等化回路の重み付け係数を逐次最適化するよう制御することで波形劣化の抑圧を実現する。
図3に適応等化回路のPMDに対するペナルティ改善特性を模式的に示す。横軸は群遅延時間差(DGD)でPMDの大きさを表すパラメータである。縦軸はペナルティである。適応等化回路を適用することで、PMDによるペナルティを抑圧でき、一定の許容マージンでのシステム設計では許容できるPMDの大きさを拡大することができる。
M.Nakamura,H.Nosaka,M.Ida,K.Kurishima,and M.Tokumitsu、paper TuG4,OFC2004、"Electrical PMD equalizer ICs for a 40−Gbit/s tansmission"、NTT Photonics Laboratories,NTT Corporation H.Bulow,et al.,paper WE4,ECOC1998、"Measurement of the Maximum Speed of PMD Fluctuation in Installed Field Fiber"
伝送路における波形劣化要因となる無線伝送システムにおけるフェージングや光伝送システムにおける偏波モード分散(PMD)は時間的に高速変動することが知られている。特に、PMDは光ファイバの振動などに伴い、msオーダーの変動が発生する(非特許文献2参照)。
従来の適応等化回路は、複数の重み付け係数を伝送路条件に合わせて逐次最適化を行うため、ms以下の高速変動に対しては追随できず、波形等化条件を維持できないという課題があった。
本発明は、波形劣化要因の状況が高速に変動する伝送路に対しても応答可能な波形等化を行い、伝送品質劣化を抑圧し、安定した通信を可能にするディジタル伝送システムを実現することを目的とする。
本発明は、ディジタルデータ信号を受信する受信回路であって、本発明の特徴とするところは、波形等化条件の異なる複数の波形等化回路と、受信信号を前記波形等化回路に分配する分配回路と、前記波形等化回路の出力データ信号から1つを選択する選択回路と、前記選択回路が選択したデータ信号を識別再生して出力する識別回路と、前記波形等化回路からの出力データ信号のうち信号劣化の最も小さい信号を選択するよう前記選択回路を制御する制御回路とを備えたところにある。
このように、本発明は、各波形等化回路の条件を最適化するのではなく、等化条件の異なる複数の波形等化回路の出力信号の中から、最適な信号を後段で選択することにより、高速な応答を実現することができる。
あるいは、前記識別回路に代えて、前記波形等化回路の出力信号を識別再生して前記選択回路に入力する複数の識別回路を備えることもできる。
これによれば、選択回路は、識別再生後の信号を選択すればよく、選択回路への等化帯域要求を緩和することができる。
例えば、前記波形等化回路は波形等化したデータ信号の波形劣化情報を前記制御回路に入力する手段を備え、前記制御回路は、前記波形等化回路から入力された前記波形劣化情報に基づいて、波形劣化の最も小さいデータ信号を選択するよう前記選択回路を制御する。
あるいは、前記識別回路の出力データ信号にフレーム処理を行って前記選択回路に入力する複数のフレーム処理回路を備え、前記制御回路は、前記フレーム処理回路から入力されるデータ信号の誤り率情報または誤り訂正情報に基づいて、信号品質劣化が最も小さいデータ信号を前記選択回路が選択するよう制御することもできる。
フレーム処理としては、Synchronous Digital Hierachy(SDH)、Optical Transport Network(OTN)、Ethernet(登録商標)のフレームなどが適用できる。また、誤り率検出にはSDHやOTNのフレームにおけるBIPエラー検出を用いてもよいし、EthernetフレームにおけるCRCエラー検出を用いてもよい。誤り訂正数検出にはOTNの誤り訂正(FEC)機能を使うことができる。
また、前記識別回路の出力データ信号を分配して、その一方を前記選択回路に入力し、他方を前記制御回路に入力する複数の分配回路を備え、前記制御回路は、複数の前記識別回路によりそれぞれ識別再生された複数のデータ信号が互いに一致している前記識別回路の組のうち最も一致したデータ信号数が多い組からデータ信号を選択するよう前記選択回路を制御することができる。
これによれば、等化条件の異なる複数の波形等化回路の出力信号で、多数決判定を行うことにより、最も確からしい信号を推定することができる。
あるいは、前記識別回路の出力データ信号を分配して、その一方を前記選択回路に入力し、他方の前記制御回路に入力する複数の分配回路と、前記選択回路に論理“0”または“1”の固定信号を入力する固定信号発生回路とを備え、前記識別回路は、その識別閾値を、1つの前記識別回路の動作における最適値よりも高く(または低く)設定され、前記制御回路は、複数の前記識別回路の識別結果が全部一致した場合は、前記識別回路の出力データ信号を選択し、複数の前記識別回路の識別結果が一部もしくは全部一致しなかった場合は論理“0”(または“1”)の固定信号を選択するよう前記選択回路を制御することができる。
このように、識別回路の識別閾値を高く設定すると、データ信号の論理“1”を“0”と誤る確率が高くなり、論理“0”を“1”と誤る確率は非常に低くなり無視できるようになる。従って、識別閾値を高く設定した複数の識別回路で識別結果に不一致が出たときは、データ信号の論理は“0”である確率が高くなるため、論理“0”の固定信号を選択して出力する。一方、識別閾値を低く設定した場合は論理が逆で同様の動作となる。このように、最も確からしいデータ信号を出力して信号品質劣化を抑圧することができる。
また、複数の前記識別回路の中で同じ識別閾値を持つN個の識別回路を一つグループとする互いに異なる識別閾値を持つK個の識別回路グループと、前記波形等化回路の出力データ信号をK個に分配して前記識別回路グループのうちの1つの識別回路に入力するK個の分配回路とを備え、前記制御回路は、前記識別回路グループの中で識別結果に不一致が出ない識別回路グループの識別回路の出力データ信号を選択するよう前記選択回路を制御することができる。
これによれば、識別閾値の同じ識別回路グループで識別結果に不一致が出ないグループの出力データを選択することにより、最適な識別閾値を選択することができる。
また、前記選択回路のデータ信号選択動作を、ビット毎またはコード毎に行うことが望ましい。一定期間の平均パラメータではなく、各ビットまたは各コード単位で、複数の識別回路における識別結果の多数決を行うことにより、ビット毎またはコード毎の選択動作を実現できる。
前記波形等化回路として、例えば、トランスバーサル型等化回路のみ、または、判定帰還型等化回路のみ、または、トランスバーサル型等化回路および判定帰還型等化回路を用いる。
また、本発明を受信装置としての観点からみることができる。すなわち、本発明は、本発明の受信回路を備えた受信装置(第一の受信装置とする)である。あるいは、本発明の受信回路と、受信光信号を電気信号に変換して前記分配回路に入力する光電気変換回路とを備えた受信装置(第二の受信装置とする)である。あるいは、本発明の受信回路と、無線信号を受信して前記分配回路に入力する無線信号受信手段とを備えた受信装置(第三の受信装置とする)である。
第一の受信装置が適用されるディジタル伝送システムでは、ディジタルデータ信号が電気信号として伝送される。また、第二の受信装置が適用されるディジタル伝送システムでは、ディジタルデータ信号を光信号として伝送し、受信した信号光を電気信号に変換して処理するので、送信装置は、ディジタルデータ信号を光信号として送信する手段を備え、第二の受信装置は、受信光信号を電気信号に変換して分配回路に入力する光電気変換回路を備える。また、第三の受信装置が適用されるディジタル伝送システムでは、ディジタルデータ信号を無線信号として送信し、受信した無線信号を処理するので、送信装置は、ディジタルデータ信号を無線信号として送信する無線送信手段を備え、第三の受信装置は、無線信号を受信して分配回路に入力する無線信号受信手段を備える。
また、本発明をディジタル伝送システムの観点からみることができる。すなわち、本発明は、ディジタルデータ信号を送信する送信装置と、前記ディジタルデータ信号を伝送する伝送路と、第一の受信装置とから構成されるディジタル伝送システムである。あるいは、本発明は、ディジタルデータ信号により変調された光信号を送信する送信装置と、前記光信号を伝送する伝送路と、第二の受信装置とから構成されるディジタル伝送システムである。あるいは、本発明は、ディジタルデータ信号を無線信号として送信する送信装置と、第三の受信装置とから構成されるディジタル伝送システムである。
本発明の光信号を伝送するディジタル伝送システムにおいて、前記送信装置は、出力信号光に偏波スクランブルを行って出力する偏波スクランブル回路を備えることができる。
このように、送信信号光の偏波スクランブルを行うことにより、送信偏波がPMDによる信号品質劣化の最悪入射偏波条件に留まる時間を短縮し、入射偏波条件の平均化を実現し、システム設計において見込むべき最悪ペナルティを軽減できる。しかしながら、偏波スクランブルにより波形劣化は高速に変動することになり、従来の適応等化回路では追随が難しい。本発明の波形等化機能は、波形劣化の高速変動に追随可能であり、偏波スクランブルとの併用が可能となる。
また、本発明の光信号を伝送するディジタル伝送システムにおいて、前記伝送路を介して伝送される信号光に偏波スクランブルを行って出力する複数の偏波スクランブル回路を前記伝送路内に分散配置することができる。
このように、伝送路内の複数箇所で偏波スクランブルを行うことで、伝送路の各セグメントの接続状態が変わり、伝送路全体のPMD状態を高速で変動させることができ、DGD値が大きい状態が長時間継続しないようにすることができる。送信偏波のスクランブルと同様に、DGD値の平均化を実現し、システム設計において見込むべき最悪ペナルティを軽減できる。本発明の波形等化機能は、波形劣化の高速変動に追随可能であり、偏波スクランブルとの併用が可能となる。
また、本発明の光信号を伝送するディジタル伝送システムにおいて、前記送信装置は誤り訂正手段を備え、前記偏波スクランブル回路は、前記送信装置の誤り訂正サブフレーム周期よりも偏波スクランブル周期を短く設定することができる。
このように、偏波スクランブル周期を誤り訂正の処理単位であるサブフレーム周期より短くすることにより、偏波状態の最悪ケースを各サブフレームに分散させることができ、誤り訂正の訂正能力の劣化を防止することができる。このような非常に高速な偏波スクランブルに対しても、本発明の波形劣化機能は追随可能であり、偏波スクランブルとの併用が可能である。
本発明によれば、波形劣化要因の状況が高速に変動する伝送路に対しても応答可能な波形等化を行い、伝送品質劣化を抑圧し、安定した通信を行うことができる。
(第一の実施形態)
本発明の第一の実施形態を図4を参照して説明する。図4は第一の実施形態のブロック構成図である。ここでは、光信号を伝送するディジタル伝送システム(以下では、光伝送システムという)における受信装置構成を示している。受信信号光は光電気変換回路1により電気信号に変換され、分配回路2により波形等化条件の異なるN個(N≧2)の波形等化回路3−1〜3−Nに入力される。各波形等化回路3−1〜3−Nは電気信号の波形等化を行って出力すると共に、波形等化後の波形劣化情報を制御回路4に通知する。
N個の波形等化された電気信号は選択回路5に入力され、制御回路4は選択回路5を制御して、データ信号の中で最も波形劣化の少ない信号を選択して出力する。選択出力された電気信号を識別回路6は識別再生して出力する。波形等化のN並列経路のうち1つを波形等化回路なしとしてもよい。各波形等化回路3−1〜3−Nの等化条件は設定値で固定とし、動作中に最適化は行わない。
図5に第一の実施形態で3並列の場合のDGDによるペナルティ改善特性を示す。横軸は群遅延時間差(DGD)でPMDの大きさを表すパラメータである。縦軸はペナルティである。等化条件が固定のため、波形劣化が大きい(DGDが大きい)条件に対して最適化した波形等化回路3−i(iは1〜3のいずれか)では、波形劣化が小さい(DGDが小さい)場合に信号品質劣化が発生する。複数の波形等化回路3−1〜3−3の出力信号から、最も波形劣化が小さい信号を選択することで、波形劣化程度の広い範囲で信号品質を抑圧でき、許容DGDを拡大することができる。波形等化の条件を動作中に最適化せず、後段の選択回路5で切替えるため、伝送路状態の高速変動に対しても応答することができる。
DGDに対する動作例を示したが、等化回路は他の要因による波形劣化も等化可能であるため、各等化回路をPMD主軸への入射パワー比、波長分散、偏波依存損失などの要因について最適化して動作させてもよい。
(第二の実施形態)
本発明の第二の実施形態の構成を図6を参照して説明する。図6は第二の実施形態のブロック構成図である。ここでは、光伝送システムにおける受信装置構成を示しており、第一の実施形態における選択回路5の後段の識別回路6に代えて、N個の波形等化回路3−1〜3−Nと選択回路5との間にN個の識別回路6−1〜6−Nを配置する構成である。識別再生の後で信号選択を行うため、選択回路5に要求される動作帯域要求を緩和することができる。
(第三の実施形態)
本発明の第三の実施形態の構成を図7を参照して説明する。図7は第三の実施形態のブロック構成図である。ここでは、光伝送システムにおける受信装置構成を示しており、第二の実施形態におけるN個の識別回路6−1〜6−Nと選択回路5との間にN個のフレーマ回路7−1〜7−Nを配置した構成である。
また、制御回路4には、波形等化回路3−1〜3−Nから波形劣化情報が入力されるのに代わり、フレーマ回路7−1〜7−Nで検出された誤り率情報が入力される。フレーマ回路7−1〜7−Nが誤り訂正機能を備えている場合には、誤り率情報の代わりに誤り訂正情報でもよい。フレーマ回路7−1〜7−Nにて検出される誤り率が最も小さいフレーマ回路7−j(jは1〜Nのいずれか)からの出力信号を選択回路5は選択することにより、信号品質劣化を抑圧する。
(第四の実施形態)
本発明の第四の実施形態の構成を図8を参照して説明する。図8は第四の実施形態のブロック構成図である。ここでは、光伝送システムにおける受信装置構成を示しており、第二の実施形態におけるN個(N≧3)の識別回路6−1〜6−Nと選択回路5との間にN個の分配回路8−1〜8−Nを配置した構成である。また、制御回路4には波形等化回路3−1〜3−Nから波形劣化情報が入力されるのに代わり、N個の分配回路8−1〜8−Nで分配されたデータ信号が入力される。識別再生されたN個のデータ信号のうち識別結果が一致するグループに分類し、一致するデータ信号数が最も多いグループの中のデータ信号を選択回路5で選択して出力する。
異なる条件を持つ複数の波形等化回路3−1〜3−Nの出力データ信号の識別結果で多数決をとることにより、最も確からしいデータ信号を推定して出力する。多数決判定と信号選択とはその前後のビット列には依存しないため、ビット毎またはコード毎に行うことも可能であり、ビットレートに近い非常に高速な伝送状態変動にも対応できる。
図9は、N=3の場合の第四の実施形態における動作例を示す。送信信号が波形劣化して受信された場合に、波形等化条件が異なる波形等化回路3−1〜3−3の出力波形は互いに波形劣化の程度が異なる。波形等化条件が伝送路状態に対する最適値からのずれが大きい波形等化回路3−i(iは1〜3のいずれか)の出力信号ほど大きく波形劣化が起こり、識別回路6−1〜6−3の識別閾値を超えてしまい、誤った識別が行われる。ここで、識別結果に不一致が発生するため、同じ識別結果を持つデータ信号数が多い識別結果を選択して出力する。
(第五の実施形態)
本発明の第五の実施形態を図10を参照して説明する。図10は第五の実施形態のブロック構成図である。ここでは、光伝送システムにおける受信装置構成を示しており、第二の実施形態に加えて、論理“0”または“1”の固定信号を出力する固定信号発生回路9を配置し、選択回路5に入力する構成である。ここでは、識別回路6−1〜6−3の識別閾値を、1つの識別回路6−1〜6−3の動作における最適値よりも高く、または、低く設定する。
複数の識別回路6−1〜6−Nの識別結果が全部一致した場合には、識別回路6−1〜6−Nのうち1つの出力データ信号を選択して出力する。識別結果の一部または全部が一致しない場合は、固定信号発生回路9が出力する論理“0”または“1”の固定信号を選択して出力する。
識別以下6−1〜6−Nの識別閾値を高く設定すると、データ信号の論理“1”を“0”と誤る確率が高くなり、論理“0”を“1”と誤る確率は非常に低くなり無視できるようになる。従って、識別閾値を高く設定した複数の識別回路6−1〜6−Nで識別結果に不一致が出たときは、データ信号の論理は“0”である確率が高くなるため、論理“0”の固定信号を選択して出力する。
一方、識別閾値を低く設定した場合は論理が逆で同様の動作となる。このように、最も確からしいデータ信号を出力して信号品質劣化を抑圧する。
(第六の実施形態)
本発明の第六の実施形態を図11を参照して説明する。図11は第六の実施形態のブロック構成図である。ここでは、光伝送システムにおける受信装置構成を示しており、第四の実施形態における識別回路6−1〜6−Nの中で同じ識別閾値を持つN個の識別回路を一つのグループとする互いに異なる識別閾値を持つK個の識別回路グループ(図11の例では、識別回路6−1−1〜6−1−N、6−2−1〜6−2−N、…、6−K−1〜6−K−N)を構成し、波形等化回路3−1〜3−Kの出力データ信号をK個に分配して識別回路グループのうちの1つの識別回路に入力するK個の分配回路10−1〜10−Kを配置する。
制御回路4は、識別回路グループの中で識別結果が全て一致する識別回路グループの中の識別回路の出力データ信号を選択するように選択回路5を制御する。識別閾値の同じ識別回路グループで識別結果が全て一致するグループの出力データ信号を選択することにより、最適な識別閾値を選択できる。
(波形等化回路の第一の実施形態)
本発明の波形等化回路の第一の実施形態を図12を参照して説明する。図12は本発明の波形等化回路の第一の実施形態のブロック構成図である。ここでは、波形等化回路の構成を示しており、トランスバーサル型等化回路20と判定帰還型等化回路30とを直列接続した構成である。従来技術では、識別回路の入力信号と出力信号とを減算して得た波形劣化情報を制御回路に入力して、各重み付け係数を最適化するが、本発明では、各重み付け係数は設定した状態で固定であり、検出した波形劣化情報は外部に出力される。
出力された波形劣化情報は受信装置の選択回路を制御する制御回路4に入力される。
(波形等化回路の第二の実施形態)
本発明の波形等化回路の第二の実施形態を図13を参照して説明する。図13は本発明の波形等化回路の第二の実施形態のブロック構成図である。ここでは、判定帰還型等化回路30の識別回路31の出力を識別回路31の入力に帰還させる経路において、単なる遅延回路の代わりに、トランスバーサル型等化回路32を配置した構成である。この構成により、帰還波形に自由度が増えるため、より詳細な等化条件設定が可能となる。
(波形等化回路の第三の実施形態)
本発明の波形等化回路の第三の実施形態を図14を参照して説明する。図14は本発明の波形等化回路の第三の実施形態のブロック構成図である。ここでは、トランスバーサル型等化回路20のみを使用している。
(波形等化回路の第四の実施形態)
本発明の波形等化回路の第四の実施形態を図15を参照して説明する。図15は本発明の波形等化回路の第四の実施形態のブロック構成図である。ここでは、判定帰還型等化回路30のみを使用している。受信装置の選択回路を制御する制御回路が波形等化回路で検出する波形劣化情報に基づいて制御を行わない場合には、波形劣化情報を検出する回路や識別回路は必ずしも必要ではない。
(第七の実施形態)
本発明の第七の実施形態を図16を参照して説明する。図16は第七の実施形態のブロック構成図である。ここで光伝送システムにおけるシステム構成を示しており、送信装置40は、出力信号光に偏波スクランブルを行って出力する偏波スクランブル回路41を備える。送信信号光の偏波スクランブルを行うことにより、送信偏波がPMDによる信号品質劣化の最悪入射偏波条件に留まる時間を短縮し、入射偏波条件の平均化を実現し、システム設計において見込むべき最悪ペナルティを軽減できる。
本発明の波形等化機能は、波形劣化の高速変動に追随可能であり、偏波スクランブルとの併用が可能となる。また、送信装置40は誤り訂正機能を備え、偏波スクランブル回路41は送信装置40の誤り訂正サブフレーム周期よりも偏波スクランブル周期を短く設定することで更なる改善効果が得られる。偏波スクランブル周期を誤り訂正の処理単位であるサブフレーム周期より短くすることにより、偏波状態の最悪ケースを各サブフレームに分散させることができ、誤り訂正の訂正能力の劣化を防止することができる。このような高速偏波スクランブルに対しても本発明の波形等化機能は適用可能である。
(第八の実施形態)
本発明の第八の実施形態を図17を参照して説明する。図17は第八の実施形態のブロック構成図である。ここでは、光伝送システムにおけるシステム構成を示しており、伝送路51〜5Nを介して伝送される信号光に偏波スクランブルを行って出力する複数の偏波スクランブル回路71〜7(N−1)を伝送路内に分散配置する。伝送路内の複数箇所で偏波スクランブルを行うことで、伝送路51〜5Nの各セグメントの接続状態が変わり、伝送路全体のPMD状態を高速で変動させることができ、DGD値が大きい状態が長時間継続しないようにすることができる。送信偏波のスクランブルと同様に、DGD値の平均化を実現し、システム設計において見込むべき最悪ペナルティを軽減できる。本発明の波形等化機能は、波形劣化の高速変動に追随可能であり、偏波スクランブルとの併用が可能となる。
(第九の実施形態)
上述した実施形態は、光伝送システムについて述べたが、上述した実施形態におけるPMDを、電気信号の周波数増大による損失増加などによる波形劣化に置き換えることにより、電気信号を伝送するディジタル伝送システムについても同様に説明することができる。また、上述した実施形態におけるPMDを、無線伝送におけるフェージングによる劣化に置き換えることにより、無線信号を伝送するディジタル伝送システムについても同様に説明することができる。
本発明によれば、波形劣化要因の状況が高速に変動する伝送路に対しても応答可能な波形等化を行い、伝送品質劣化を抑圧し、安定した通信を行うことができるディジタル伝送システムの実現に寄与することができる。
従来技術の構成例を示す図。 従来技術の動作例を示す図。 従来技術のペナルティ改善特性を示す図。 第一の実施形態のブロック構成図。 第一の実施形態におけるペナルティ改善特性を示す図。 第二の実施形態のブロック構成図。 第三の実施形態のブロック構成図。 第四の実施形態のブロック構成図。 第四の実施形態における動作例を示す図。 第五の実施形態のブロック構成図。 第六の実施形態のブロック構成図。 波形等化回路の第一の実施形態のブロック構成図。 波形等化回路の第二の実施形態のブロック構成図。 波形等化回路の第三の実施形態のブロック構成図。 波形等化回路の第四の実施形態のブロック構成図。 第七の実施形態のブロック構成図。 第八の実施形態のブロック構成図。
符号の説明
1 光電気変換回路
2、8−1〜8−N、8−1−1〜8−K−N、10−1〜10−K 分配回路
3−1〜3−N 波形等化回路
4 制御回路
5 選択回路
6、6−1〜6−N、6−1−1〜6−K−N、31 識別回路
7−1〜7−N フレーマ回路
9 固定信号発生回路
20、32 トランスバーサル型等化回路
30 判定帰還型等化回路
40 送信装置
41、71〜7(N−1) 偏波スクランブル回路
50、51〜5N 伝送路
60 受信装置

Claims (12)

  1. ディジタルデータ信号を受信する受信回路において、
    波形等化条件の異なる複数の波形等化回路と、
    受信信号を前記波形等化回路に分配する第1の分配回路と、
    複数の前記波形等化回路の出力信号をそれぞれ識別再生して出力する複数の識別回路と
    複数の前記識別回路の出力データ信号から1つを選択する選択回路と、
    前記選択回路を制御する制御回路と
    複数の前記識別回路の出力データ信号をそれぞれ分配して、その一方を前記選択回路に入力し、他方を前記制御回路に入力する複数の第2の分配回路と、
    前記選択回路に論理“0”または“1”の固定信号を入力する固定信号発生回路と
    を備え、
    前記識別回路は、その識別閾値を、1つの前記識別回路の動作における最適値よりも高くまたは低く設定され、
    前記制御回路は、複数の前記識別回路の識別結果が全部一致した場合は、前記識別回路の出力データ信号を選択し、複数の前記識別回路の識別結果が一部もしくは全部一致しなかった場合は論理“0”または“1”の固定信号を選択するよう前記選択回路を制御する
    ことを特徴とする受信回路。
  2. ディジタルデータ信号を受信する受信回路において、
    波形等化条件の異なるN個の波形等化回路と、
    受信信号をN個の前記波形等化回路に分配する第1の分配回路と、
    同じ識別閾値を持ちN個の前記波形等化回路の出力信号をそれぞれ識別再生して出力するN個の識別回路を一つのグループとする、互いに異なる識別閾値を持つK個の識別回路グループと、
    N×K個の前記識別回路の出力データ信号から1つを選択する選択回路と、
    記選択回路を制御する制御回路と、
    N×K個の前記識別回路の出力データ信号をそれぞれ分配して、その一方を前記選択回路に入力し、他方を前記制御回路に入力するN×K個の第2の分配回路と、
    N個の前記波形等化回路の出力データ信号をそれぞれK個に分配してK個の前記識別回路グループそれぞれのうちの1つの識別回路に入力するN個の第3の分配回路と
    を備え、
    前記制御回路は、K個の前記識別回路グループの中で識別結果に不一致が出ない識別回路グループの識別回路の出力データ信号を選択するよう前記選択回路を制御する
    ことを特徴とする受信回路。
  3. 前記選択回路のデータ信号選択動作を、ビット毎またはコード毎に行う
    請求項または記載の受信回路。
  4. 前記波形等化回路として、トランスバーサル型等化回路のみ、または、判定帰還型等化回路のみ、または、トランスバーサル型等化回路および判定帰還型等化回路を用いた
    請求項1ないしのいずれかに記載の受信回路。
  5. 請求項1ないしのいずれかに記載の受信回路と、受信光信号を電気信号に変換して前記第1の分配回路に入力する光電気変換回路とを備えた受信装置。
  6. ディジタルデータ信号を送信する送信装置と、前記ディジタルデータ信号を伝送する伝送路と、請求項1ないしのいずれかに記載の受信回路を備えた受信装置とから構成されるディジタル伝送システム。
  7. ディジタルデータ信号により変調された光信号を送信する送信装置と、前記光信号を伝送する伝送路と、請求項記載の受信装置とから構成されるディジタル伝送システム。
  8. 前記送信装置は、出力信号光に偏波スクランブルを行って出力する偏波スクランブル回路を備えた
    請求項記載のディジタル伝送システム。
  9. 前記伝送路を介して伝送される信号光に偏波スクランブルを行って出力する複数の偏波スクランブル回路を前記伝送路内に分散配置する
    請求項記載のディジタル伝送システム。
  10. 前記送信装置は誤り訂正手段を備え、
    前記偏波スクランブル回路は、前記送信装置の誤り訂正サブフレーム周期よりも偏波スクランブル周期を短く設定する
    請求項記載のディジタル伝送システム。
  11. 請求項1ないしのいずれかに記載の受信回路と、無線信号を受信して前記第1の分配回路に入力する無線信号受信手段とを備えた受信装置。
  12. ディジタルデータ信号を無線信号として送信する送信装置と、請求項11載の受信装置とから構成されるディジタル伝送システム。
JP2006093445A 2006-03-30 2006-03-30 受信回路および伝送システム Expired - Fee Related JP4481266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006093445A JP4481266B2 (ja) 2006-03-30 2006-03-30 受信回路および伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093445A JP4481266B2 (ja) 2006-03-30 2006-03-30 受信回路および伝送システム

Publications (2)

Publication Number Publication Date
JP2007274022A JP2007274022A (ja) 2007-10-18
JP4481266B2 true JP4481266B2 (ja) 2010-06-16

Family

ID=38676420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093445A Expired - Fee Related JP4481266B2 (ja) 2006-03-30 2006-03-30 受信回路および伝送システム

Country Status (1)

Country Link
JP (1) JP4481266B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620642B2 (ja) * 2006-07-31 2011-01-26 富士通株式会社 多値変調受信装置
JP5091739B2 (ja) 2008-03-21 2012-12-05 株式会社日立製作所 光信号伝送装置
JP5213799B2 (ja) * 2009-06-05 2013-06-19 日本電信電話株式会社 受信装置および受信信号の等化方法
JP5521725B2 (ja) * 2010-04-15 2014-06-18 富士通株式会社 等化器およびフィルタ回路切り替え方法
JP5059910B2 (ja) 2010-05-28 2012-10-31 株式会社日立製作所 光受信器および光伝送装置
JP5605064B2 (ja) * 2010-08-04 2014-10-15 富士通株式会社 判定帰還等化回路、受信回路、及び判定帰還等化処理方法
JP5638485B2 (ja) * 2011-08-09 2014-12-10 三菱電機株式会社 受信装置および受信方法
JP5968092B2 (ja) * 2012-06-11 2016-08-10 三菱電機株式会社 光送信装置、光受信装置、および光海底ケーブル通信システム
CN111771343A (zh) * 2018-02-27 2020-10-13 日本电气株式会社 均衡器设备、通信系统和均衡方法
US20200403701A1 (en) * 2018-02-27 2020-12-24 Nec Corporation Equalizer device, communication system, and equalization method
WO2020184305A1 (ja) * 2019-03-12 2020-09-17 日本電気株式会社 等化装置、通信システム、および等化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61167229A (ja) * 1985-01-18 1986-07-28 Nippon Telegr & Teleph Corp <Ntt> 適応等化方式
JP3282180B2 (ja) * 1990-08-28 2002-05-13 ソニー株式会社 磁気記録再生装置
JPH11234182A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 適応信号処理装置及び適応信号処理方法
JP2001060880A (ja) * 1999-08-20 2001-03-06 Sony Corp ディジタル信号の誤り訂正回路
JP2001251226A (ja) * 2000-03-03 2001-09-14 Yrp Kokino Idotai Tsushin Kenkyusho:Kk 双方向ビタビ型等化器
JP2003101443A (ja) * 2001-09-20 2003-04-04 Fujitsu General Ltd 波形等化方式

Also Published As

Publication number Publication date
JP2007274022A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
Tang et al. Digital pre-and post-equalization for C-band 112-Gb/s PAM4 short-reach transport systems
JP4409446B2 (ja) 光受信装置および光伝送システム
JP5353878B2 (ja) 波形等化回路および波形等化方法
JP3863434B2 (ja) 分散等化装置および分散等化方法
US20120076502A1 (en) Reconfigurable DSP Performance in Optical Transceivers
Nielsen et al. OFC 2004 workshop on optical and electronic mitigation of impairments
EP3857742B1 (en) Low power coherent receiver for short-reach optical communication
JP4481266B2 (ja) 受信回路および伝送システム
US8755694B2 (en) Method and a system with distortion compensation
US20110110663A1 (en) Method, device, and system for realizing polarization mode dispersion compensation
JP5447381B2 (ja) 信号波形歪み補償器、及び信号波形歪み補償方法
JP3790190B2 (ja) ディジタル伝送システム
CN115668811B (zh) 自适应均衡器、自适应均衡方法以及光通信系统
Lavery et al. Promising DSP techniques to increase long haul transmission capacity
JP2010278528A (ja) 電気分散補償回路制御方法および光受信機
Barbosa et al. Scaling spatial multiplexing with principal modes
Liu et al. Complexity Reduced MLSE Equalization Assisted With Pattern-Integrated LUT for Bandwidth Efficient PAM-4 IM/DD Interconnection
US8130939B2 (en) Maintaining convergence of a receiver during changing conditions
Sticht et al. Adaptation of electronic PMD equaliser based on BER estimation derived from FEC decoder
JP4924276B2 (ja) 分散等化方法、分散等化装置および光トランシーバ
CN118509051B (zh) 主机与全重定时ffp通信方法
JP5106233B2 (ja) 光送信器および光受信器
Yu On the decision-feedback equalizer in optically amplified direct-detection systems
JP4087290B2 (ja) 受信回路およびディジタル伝送システム
Herbst et al. Benefits and challenges in transparent optical networks

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20090602

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4481266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees