Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4481349B2 - Game machine - Google Patents
[go: Go Back, main page]

JP4481349B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4481349B2
JP4481349B2 JP2009119836A JP2009119836A JP4481349B2 JP 4481349 B2 JP4481349 B2 JP 4481349B2 JP 2009119836 A JP2009119836 A JP 2009119836A JP 2009119836 A JP2009119836 A JP 2009119836A JP 4481349 B2 JP4481349 B2 JP 4481349B2
Authority
JP
Japan
Prior art keywords
signal
circuit
detection
input port
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009119836A
Other languages
Japanese (ja)
Other versions
JP2009178577A (en
Inventor
定男 井置
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2009119836A priority Critical patent/JP4481349B2/en
Publication of JP2009178577A publication Critical patent/JP2009178577A/en
Application granted granted Critical
Publication of JP4481349B2 publication Critical patent/JP4481349B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、検出手段からの検出信号に基づいて遊技に関する制御をCPUによって行う遊技機において、この検出信号に基づくCPUの制御について、信頼性の高い検査を可能とした改良に関する。   The present invention relates to an improvement in which a highly reliable inspection can be performed with respect to control of a CPU based on a detection signal in a gaming machine that performs control related to a game based on a detection signal from a detection means.

遊技機(例えば弾球遊技機)には、検出手段(例えば、遊技球を検出するセンサ)からの検出信号に基づいて、CPU(例えば、遊技制御装置のCPU)により遊技に関する制御を行うものがある。   Some game machines (for example, ball game machines) perform control related to a game by a CPU (for example, a CPU of a game control device) based on a detection signal from a detection means (for example, a sensor for detecting a game ball). is there.

図3には、このような従来の遊技機の構成を示す。   FIG. 3 shows the configuration of such a conventional gaming machine.

図示されるように、球検出スイッチ1からの検出信号は、遊技制御装置2に入力され、電圧変換回路3でレベル変換された後、ノイズ除去用のフィルタ回路4を通って入力ポート回路5に入力される。遊技制御装置2のワンチップマイクロコンピュータ6は、割込信号発生回路7からの割込信号毎に遊技制御を実行するCPU6Aを内蔵するもので、アドレスデコード回路8にR/W信号およびアドレス信号を送信することにより、データバス9を介して、入力ポート回路5から一定のタイミングで検出信号を受け入れ、また出力ポート回路10に指令信号を出力する。出力ポート回路10からの指令信号は、ドライブ回路11により変換され、遊技機の各種被駆動装置12(例えば、装飾用のランプ、変動入賞装置等)や各種従属制御装置13(例えば、排出制御装置、表示制御装置等)に入力される。   As shown in the figure, the detection signal from the ball detection switch 1 is input to the game control device 2, level-converted by the voltage conversion circuit 3, and then passed through the noise removal filter circuit 4 to the input port circuit 5. Entered. The one-chip microcomputer 6 of the game control device 2 includes a CPU 6A that executes game control for each interrupt signal from the interrupt signal generation circuit 7, and sends an R / W signal and an address signal to the address decode circuit 8. By transmitting, a detection signal is received from the input port circuit 5 at a fixed timing via the data bus 9 and a command signal is output to the output port circuit 10. The command signal from the output port circuit 10 is converted by the drive circuit 11, and various driven devices 12 (for example, decorative lamps, variable winning devices, etc.) and various subordinate control devices 13 (for example, discharge control devices) of the gaming machine. , Display control device, etc.).

ところで、このような遊技機では、球検出スイッチ1からの検出信号に基づいて正しい制御がなされているか否かを検査する必要がある。このため、従来は、フィルタ回路4の出力部14に検査装置15を接続することにより検査用信号を取り出し、この検査用信号に対してワンチップマイクロコンピュータ6のCPU6Aが正しく動作しているかを検査していた。   By the way, in such a gaming machine, it is necessary to inspect whether correct control is performed based on the detection signal from the ball detection switch 1. For this reason, conventionally, an inspection signal is taken out by connecting an inspection device 15 to the output section 14 of the filter circuit 4, and it is inspected whether the CPU 6A of the one-chip microcomputer 6 is operating correctly with respect to this inspection signal. Was.

しかしながら、このようにフィルタ回路4の出力部14に検査装置15を接続すると、検査装置15からの影響でフィルタ回路4の時定数が変化してしまい、検出信号自体に変化が生じてしまう。   However, when the inspection device 15 is connected to the output unit 14 of the filter circuit 4 in this way, the time constant of the filter circuit 4 changes due to the influence of the inspection device 15, and the detection signal itself changes.

具体的には、図4に示すように、球検出スイッチ1から入力されてきた検出信号(図4(A))は、電圧変換回路3により電圧変換され(図4(B))、さらにフィルタ回路4でノイズ除去されることにより、図4(C)に示すような波形となる。CPU6Aによるスキャンは、図4(X)に示すように、所定のしきい値電圧を基準として、この図4(C)を読み込むことによりなされる(なお、電圧変換回路3で電圧が反転しているので、しきい値電圧を超えない範囲がロー出力、しきい値電圧以上がハイ出力となっている)。   Specifically, as shown in FIG. 4, the detection signal (FIG. 4A) input from the sphere detection switch 1 is converted into a voltage by the voltage conversion circuit 3 (FIG. 4B), and further filtered. When the noise is removed by the circuit 4, a waveform as shown in FIG. The scan by the CPU 6A is performed by reading this FIG. 4C with reference to a predetermined threshold voltage as shown in FIG. 4X (note that the voltage is inverted by the voltage conversion circuit 3). Therefore, the range that does not exceed the threshold voltage is low output, and the range beyond the threshold voltage is high output).

ところが、検査装置15を接続した場合には、フィルタ回路4の出力部の信号波形は、図4(C)から図4(D)のように変形してしまい(信号伝達に遅れが生じてしまい)、図4(Y)に示すように、CPU6Aによるスキャンタイミングに遅れが生じてしまう。   However, when the inspection device 15 is connected, the signal waveform of the output section of the filter circuit 4 is deformed as shown in FIG. 4C from FIG. 4C (the signal transmission is delayed). 4) As shown in FIG. 4Y, a delay occurs in the scan timing by the CPU 6A.

このように、球検出スイッチ1で検出している同一の遊技状況(遊技球入賞)に対して、検査装置15を付けている場合といない場合とで、CPU6Aに入力される検出信号に相違が生じてしまうので、検査は検査装置15を付けていない状態での制御を正確に再現するものとは言えず、その分、検査の信頼性が低くなってしまっていた。   As described above, the detection signal input to the CPU 6A differs between the case where the inspection device 15 is attached and the case where the inspection device 15 is not attached to the same game situation (game ball winning) detected by the ball detection switch 1. Therefore, it cannot be said that the inspection accurately reproduces the control in the state where the inspection device 15 is not attached, and the reliability of the inspection has been reduced accordingly.

本発明は、このような問題点に着目してなされたもので、検出手段からの検出信号に基づいて遊技に関する制御をCPUによって行う遊技機において、この検出信号に基づくCPUの制御について、信頼性の高い検査を可能としたものを提供することを目的とする。   The present invention has been made paying attention to such problems, and in a gaming machine in which the CPU controls the game based on the detection signal from the detection means, the reliability of the CPU control based on the detection signal is reliable. It aims at providing what enabled high inspection.

本発明は、遊技球の入賞を検出する検出手段と、前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うマイクロコンピュータと、を含む遊技制御装置を備えた遊技機において、前記遊技制御装置は、前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路を備え、回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するように構成したことを特徴とする。   The present invention provides a detection means for detecting a winning of a game ball, an input port circuit to which a detection signal from the detection means is input, and is connected to the input port circuit through a bus and through the input port circuit. A gaming machine including a microcomputer that controls a game based on a detection signal from the detection means that is input, wherein the game control device is provided between the detection means and the input port circuit. Provided with a non-reversible signal transmission circuit, and by providing a predetermined wiring pattern on the circuit board, a signal extraction region for outputting a detection signal from the detection means to the outside of the game control device is formed, and the detection means The detection signal is transmitted from the output part of the irreversible signal transmission circuit to the signal extraction area at all times.

本発明では、遊技球の入賞を検出する検出手段と、前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うマイクロコンピュータと、を含む遊技制御装置を備えた遊技機において、前記遊技制御装置は、前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路を備え、回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するようにしたので、実際の遊技をそのまま再現した信頼性の高い検査を行うことができる。   In the present invention, a detection means for detecting a winning of a game ball, an input port circuit to which a detection signal from the detection means is input, and the input port circuit are connected through a bus and via the input port circuit A gaming machine including a microcomputer that controls a game based on a detection signal from the detection means that is input, wherein the game control device is provided between the detection means and the input port circuit. Provided with a non-reversible signal transmission circuit, and by providing a predetermined wiring pattern on the circuit board, a signal extraction region for outputting a detection signal from the detection means to the outside of the game control device is formed, and the detection means Since the detection signal from the non-reciprocal signal transmission circuit is always transmitted to the signal extraction area, the actual game is transmitted. It is possible to perform reproducible and reliable test remains.

本発明の実施の形態における遊技機の制御系の一部を示す構成図である。It is a block diagram which shows a part of control system of the game machine in embodiment of this invention. 同じく遊技制御装置内の各所における遊技球検出信号を示すタイミングチャートである。It is a timing chart which similarly shows the game ball detection signal in each place in a game control apparatus. 従来の遊技機を示す構成図である。It is a block diagram which shows the conventional game machine. 同じく遊技制御装置内の各所における遊技球検出信号を示すタイミングチャートであるIt is a timing chart which similarly shows the game ball detection signal in various places in a game control device

以下、添付図面に基づいて、本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

図1は、遊技機の制御系の一部を示す構成図である。   FIG. 1 is a configuration diagram showing a part of a control system of a gaming machine.

球検出スイッチ1は、遊技機の各種入賞部に備えられ、入賞部への遊技球入賞を検出するものである。球検出スイッチ1からの検出信号(図2(A)参照)は、遊技制御装置2に入力される。   The ball detection switch 1 is provided in various winning portions of the gaming machine, and detects a game ball winning in the winning portion. A detection signal (see FIG. 2A) from the ball detection switch 1 is input to the game control device 2.

遊技制御装置2は、球検出スイッチ1からの遊技球検出信号等に基づいて、大当たりの抽選、各種従属制御装置への指令信号の送信等を行い、遊技を統括的に制御する主制御装置である。この遊技制御装置2に入力された遊技球検出信号は、まず電圧変換回路3においてレベル変換され(図2(B)参照)、続いてフィルタ回路4によりノイズ除去がなされる(図2(C)参照)。   The game control device 2 is a main control device that performs overall control of the game by performing lottery drawing, transmission of command signals to various subordinate control devices, and the like based on the game ball detection signal from the ball detection switch 1 and the like. is there. The game ball detection signal input to the game control device 2 is first subjected to level conversion in the voltage conversion circuit 3 (see FIG. 2B), and then noise is removed by the filter circuit 4 (FIG. 2C). reference).

このフィルタ回路4の後段には、バッファ回路21が備えられ、このバッファ回路5の出力が、入力ポート回路5に入力される。この場合、バッファ回路21と入力ポート回路5としては、同一種類のIC素子(本実施の形態では、74HC244)が使用されている。   A buffer circuit 21 is provided at the subsequent stage of the filter circuit 4, and the output of the buffer circuit 5 is input to the input port circuit 5. In this case, the same type of IC element (74HC244 in this embodiment) is used as the buffer circuit 21 and the input port circuit 5.

なお、入力ポート回路5は、アドレスデコード回路8からセレクトの端子(図1の1G、2Gの端子)にローレベルの信号(選択信号)が伝達された場合にのみ、IN側の信号をOUT側に伝達するように構成している。これに対して、バッファ回路21は、セレクトの端子をグランド接続することによって、IN側の信号をOUT側に常時伝達するように構成している。   The input port circuit 5 converts the IN side signal to the OUT side only when a low level signal (selection signal) is transmitted from the address decode circuit 8 to the select terminals (1G and 2G terminals in FIG. 1). It is configured to transmit to. On the other hand, the buffer circuit 21 is configured to always transmit the signal on the IN side to the OUT side by connecting the select terminal to the ground.

また、バッファ回路5の出力部の信号(図2(D)参照)は、信号端子取付領域22から取り出せるようになっている。ここで、信号端子取付領域22とは、例えば基板のパターン上の特定の領域等であり、ハンダ付け等によって信号端子(コネクタ)を設けることが可能な領域である。検査装置(図示せず)を用いた検査の際には、信号端子取付領域22に取り付けられた信号端子からバッファ回路5の出力部の信号を取り出して検査を行うことになる。このように、信号端子取付領域22を基板パターン上に設けるようにしたのは、遊技店での営業時等には検査装置のための信号端子が必要とならないことから、検査時には信号端子を取り付ける一方で、営業時等には信号端子を取り外しておくことができるようにしたものである。そして、信号端子取付領域22を基板ケースに収容して、この基板ケースを開放できないように(あるいは開放困難に)しておけば、営業時に、信号端子取付領域22から遊技制御装置2へ信号を入力する不正行為を防止することができる。   Further, a signal (see FIG. 2D) at the output portion of the buffer circuit 5 can be taken out from the signal terminal attachment region 22. Here, the signal terminal attachment region 22 is, for example, a specific region on the substrate pattern, and is a region where a signal terminal (connector) can be provided by soldering or the like. At the time of inspection using an inspection device (not shown), the signal at the output part of the buffer circuit 5 is taken out from the signal terminal attached to the signal terminal attachment region 22 for inspection. As described above, the signal terminal mounting region 22 is provided on the board pattern because the signal terminal for the inspection apparatus is not required when operating at an amusement store or the like. On the other hand, the signal terminal can be removed during business hours. If the signal terminal mounting area 22 is accommodated in the board case so that the board case cannot be opened (or difficult to open), a signal is sent from the signal terminal mounting area 22 to the game control device 2 at the time of business. It is possible to prevent illegal acts to be entered.

このように、バッファ回路21のような非可逆性の信号伝達回路をフィルタ回路4の後段に備え、このバッファ回路21の出力を検査装置に取り出すようになっているので、検査装置側の入力容量の影響は、フィルタ回路4の時定数に影響を与えない。したがって、バッファ回路21の出力部の信号は、検査装置の接続時と非接続時とで変わりない(時間的な遅れが生じることがない)ので、球検出スイッチ1により検出された同一の遊技球検出状況(遊技球検出タイミング)に対して、検査装置を接続している場合でも、接続していない場合と全く同じ信号波形が入力ポート回路5へ入力されることになる。   As described above, an irreversible signal transmission circuit such as the buffer circuit 21 is provided in the subsequent stage of the filter circuit 4 and the output of the buffer circuit 21 is taken out to the inspection device. Does not affect the time constant of the filter circuit 4. Therefore, the signal at the output of the buffer circuit 21 does not change between when the inspection device is connected and when it is not connected (no time delay occurs), so the same game ball detected by the ball detection switch 1 Even when the inspection device is connected to the detection state (game ball detection timing), the same signal waveform as that when the inspection device is not connected is input to the input port circuit 5.

なお、フィルタ回路4の後段に配置する回路は、出力側の電気信号を入力側に伝達しないような構成の回路、つまり非可逆性の信号伝達回路であれば良いので、バッファ回路21に限られず、例えばリレー回路やフォトカプラ回路でもよい。   Note that the circuit disposed in the subsequent stage of the filter circuit 4 is not limited to the buffer circuit 21 because it may be a circuit having a configuration that does not transmit an electrical signal on the output side to the input side, that is, an irreversible signal transmission circuit. For example, a relay circuit or a photocoupler circuit may be used.

入力ポート回路に入力された信号は、アドレスデコード回路8からの選択信号に基づいて、データバス9を介してワンチップマイクロコンピュータ6のCPU6Aに取り込まれる。ここで、アドレスデコード回路8からの選択信号は、CPU6AからのR/W信号およびアドレスバス上のアドレス信号に基づいて切り換えられるようになっている。
ワンチップマイクロコンピュータ6は、CPU6A、ROM、RAMを内蔵している。ROMは、遊技制御のための不変の情報を記憶しているもので、各種プログラムや、遊技制御における大当たりの確率などの定数が記憶されている。RAMは、CPU6Aによる遊技制御時にワークエリアとして利用されるもので、大当たり決定のためのカウンタ(乱数カウンタ)等が記憶されている。
The signal input to the input port circuit is taken into the CPU 6A of the one-chip microcomputer 6 via the data bus 9 based on the selection signal from the address decoding circuit 8. Here, the selection signal from the address decoding circuit 8 is switched based on the R / W signal from the CPU 6A and the address signal on the address bus.
The one-chip microcomputer 6 includes a CPU 6A, ROM, and RAM. The ROM stores invariant information for game control, and stores various programs and constants such as probability of jackpot in game control. The RAM is used as a work area at the time of game control by the CPU 6A, and stores a jackpot determination counter (random number counter) and the like.

CPU6Aは、割込信号発生回路7からの割込毎に、入力ポート回路5から遊技球検出の信号レベルをスキャンして取得することにより、遊技制御を実行する。この遊技制御においては、例えば、大当たりの抽選が行われる。具体的には、CPU6Aに入力されてきた遊技球検出信号の検出タイミング(例えば信号波形の立ち上がりのタイミング)における乱数カウンタ値を取得し、この乱数カウンタ値が所定の大当たり値であるか否かに基づいて、大当たり発生の決定をする。   The CPU 6 </ b> A executes game control by scanning and acquiring the signal level of game ball detection from the input port circuit 5 for each interrupt from the interrupt signal generation circuit 7. In this game control, for example, a jackpot lottery is performed. Specifically, a random number counter value at the detection timing (for example, the rising timing of the signal waveform) of the game ball detection signal input to the CPU 6A is acquired, and whether or not the random number counter value is a predetermined jackpot value. Based on this, the jackpot occurrence is determined.

また、CPU6Aからの出力信号は、データバス9を介して出力ポート回路10に取り込まれる。この場合、出力ポート回路10は、CPU6AからのR/W信号およびアドレス信号に基づくアドレスデコード回路8からの選択信号にしたがって、データバス9からの信号取り込みを行う。   An output signal from the CPU 6A is taken into the output port circuit 10 via the data bus 9. In this case, the output port circuit 10 takes in the signal from the data bus 9 in accordance with the selection signal from the address decoding circuit 8 based on the R / W signal from the CPU 6A and the address signal.

出力ポート回路10からの出力信号は、ドライブ回路11で変換されて、各種被駆動装置12、各種従属制御装置13に入力される。これにより、被駆動装置12および従属制御装置13は、遊技制御装置2により統括的に制御されることになる。ここで、被駆動装置12としては、入賞部に設けられた変動入賞装置の開閉機構等がある。また、従属制御装置13としては、画像表示装置を制御する表示制御装置、音出力装置を制御する音制御装置、装飾ランプの点滅等を制御する装飾制御装置、排出機構からの遊技球排出を制御する排出制御装置等がある。   An output signal from the output port circuit 10 is converted by the drive circuit 11 and input to various driven devices 12 and various subordinate control devices 13. Thereby, the driven device 12 and the subordinate control device 13 are controlled by the game control device 2 in an integrated manner. Here, the driven device 12 includes an opening / closing mechanism of a variable winning device provided in the winning portion. The subordinate control device 13 controls a display control device that controls the image display device, a sound control device that controls the sound output device, a decoration control device that controls blinking of a decoration lamp, and the like, and controls the discharge of the game ball from the discharge mechanism. There is a discharge control device.

なお、出力ポート回路10からの出力信号は、信号端子取付領域22から取り出し可能となっている。これにより、信号端子取付領域22から出力信号を取り出せば、CPU6Aのポート出力タイミングを的確に把握することができる。例えば、ドライブ回路11の出力部から信号を取得した場合と比較すると、ドライブ回路11内で発生する信号伝達の遅れが含まれない分だけ、出力タイミング取得の精度が高まる。   The output signal from the output port circuit 10 can be taken out from the signal terminal attachment region 22. Thereby, if an output signal is taken out from the signal terminal attachment region 22, the port output timing of the CPU 6A can be accurately grasped. For example, as compared with the case where a signal is acquired from the output unit of the drive circuit 11, the accuracy of output timing acquisition is increased by the amount that does not include the signal transmission delay that occurs in the drive circuit 11.

つぎに、図2のタイミングチャートにしたがって、本実施の形態の作用について説明する。   Next, the operation of the present embodiment will be described with reference to the timing chart of FIG.

図2(A)に示すように、球検出スイッチ1の遊技球検出信号は、遊技球検出時にハイレベル(12V)、非検出時にローレベル(4V)を示すものである。この遊技球検出信号が遊技制御装置2に入力されると、図2(B)に示すように、電圧変換回路3において反転信号(ハイレベル5V、ローレベル0V)に変換され、さらに図2(C)に示すように、フィルタ回路4においてノイズ除去された信号波形となる。   As shown in FIG. 2A, the game ball detection signal of the ball detection switch 1 shows a high level (12V) when a game ball is detected and a low level (4V) when it is not detected. When this game ball detection signal is input to the game control device 2, as shown in FIG. 2 (B), it is converted into an inverted signal (high level 5V, low level 0V) in the voltage conversion circuit 3, and further FIG. As shown in (C), the signal waveform from which noise has been removed in the filter circuit 4 is obtained.

このフィルタ回路4の後段にはバッファ回路21が備えられており、このバッファ回路21を通過した信号(図2(D))が、入力ポート回路5に入力される信号、また信号端子取付領域22から検査用信号として取り出される信号となる。この場合、図2(D)の信号波形は、図2(C)の電圧がしきい値より大きなときにローレベル(0V)、しきい値以下のときにハイレベル(5V)を示すものであって、図2(A)、(B)の信号波形と比較して、信号波形の立ち上がりおよび立ち下がりに、フィルタ回路4の時定数に基づく遅れを持つものではあるが、信号端子取付領域22に検査装置を接続した場合と接続していない場合とで変化しない。すなわち、検査装置を接続した場合でも、検査装置側からの電気的な影響はバッファ回路21により遮断されるので、フィルタ回路4の時定数に影響は出ず、フィルタ回路4の時定数に基づく信号の遅れは変わりない。   A buffer circuit 21 is provided at the subsequent stage of the filter circuit 4, and a signal (FIG. 2D) that has passed through the buffer circuit 21 is input to the input port circuit 5, or a signal terminal mounting region 22. The signal is taken out as an inspection signal. In this case, the signal waveform in FIG. 2D shows a low level (0 V) when the voltage in FIG. 2C is larger than the threshold value, and a high level (5 V) when the voltage is lower than the threshold value. Compared with the signal waveforms of FIGS. 2A and 2B, the signal waveform has a delay based on the time constant of the filter circuit 4 at the rise and fall of the signal waveform. It does not change between when the inspection device is connected to and when it is not connected. That is, even when the inspection device is connected, the electrical influence from the inspection device side is blocked by the buffer circuit 21, so that the time constant of the filter circuit 4 is not affected, and the signal based on the time constant of the filter circuit 4 is not affected. The delay is unchanged.

したがって、図2(X)に示すようなCPU6Aによる遊技球検出信号のスキャンタイミングは、検査装置を接続した場合と接続していない場合とで同一のものとなる。よって、検査装置を接続している場合でも、球検出スイッチ1による同様な検出(検出タイミング)に対して、検査装置を接続していない場合と全く同様な制御(例えば、遊技球検出タイミングに基づく大当たりの抽選)が再現されることになる。   Therefore, the scan timing of the game ball detection signal by the CPU 6A as shown in FIG. 2 (X) is the same when the inspection device is connected and when it is not connected. Therefore, even when the inspection device is connected, the same detection (detection timing) by the ball detection switch 1 is exactly the same as when the inspection device is not connected (for example, based on the game ball detection timing). The jackpot lottery) will be reproduced.

このように本実施の形態によれば、フィルタ回路4の後段にバッファ回路21を設け、このバッファ回路の出力を検査用信号として取り出すようにしたので、検査装置を接続した場合でも、CPU6Aにより取り込まれる遊技球検出信号には変化がなく、検査の信頼性が高められる。   As described above, according to the present embodiment, the buffer circuit 21 is provided at the subsequent stage of the filter circuit 4 and the output of the buffer circuit is taken out as an inspection signal. Therefore, even when the inspection device is connected, the CPU 6A takes in the data. There is no change in the detected game ball detection signal, and the reliability of the inspection is improved.

また、バッファ回路21は、入力ポート回路5と同一の素子で構成するので、遊技制御装置2の組立時に素子の付け間違い等が起こりにくくなり、組立が容易化され、製造コストを削減できる。   Further, since the buffer circuit 21 is composed of the same elements as those of the input port circuit 5, it is difficult for elements to be mistaken when the game control apparatus 2 is assembled, the assembly is facilitated, and the manufacturing cost can be reduced.

なお、上記実施の形態においては、信号端子取付領域22を形成することにより、バッファ回路21の出力部から検査用信号を取り出せるように構成してあるが、本発明は、このように信号端子取付領域22を形成することが必ず必要とされるものではなく、バッファ回路21の出力部から検査信号を取り出せるものであれば任意の構成をとることができる。例えば、バッファ回路21を構成するICパッケージの出力信号ピンに検査装置の信号ケーブルを直結可能として、検査時には遊技制御装置2の基板を収容するケースを開放して、この出力信号ピンに信号ケーブルを接続するようにしてもよい。   In the above embodiment, the signal terminal mounting region 22 is formed so that the inspection signal can be taken out from the output part of the buffer circuit 21. The formation of the region 22 is not necessarily required, and any configuration can be adopted as long as the inspection signal can be extracted from the output portion of the buffer circuit 21. For example, the signal cable of the inspection device can be directly connected to the output signal pin of the IC package constituting the buffer circuit 21, and the case for housing the board of the game control device 2 is opened at the time of inspection, and the signal cable is connected to the output signal pin. You may make it connect.

また、本発明では、電圧変換回路3、フィルタ回路4、入力ポート回路5、バッファ回路21等の全部または一部が、一つのICパッケージに収まっているような構成をとることもできる。   In the present invention, the voltage conversion circuit 3, the filter circuit 4, the input port circuit 5, the buffer circuit 21, and the like can be configured such that all or part of them are contained in one IC package.

また、今回開示された実施の形態は総ての点で例示であって制限的なものではない。また、本発明の範囲は、特許請求の範囲によって示されるもので、特許請求の範囲内での総ての変更を含むものである。   Moreover, the embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is defined by the terms of the claims, and includes all modifications within the scope of the claims.

特許請求の範囲に記載した以外の本発明の観点の代表的なものとして、次のものがあげられる。   The following are typical examples of aspects of the present invention other than those described in the claims.

(1)遊技球入賞の検出を行う検出手段と、この検出手段からの検出信号のノイズ除去を行うフィルタ回路と、このフィルタ回路からの信号が入力される入力ポート回路と、この入力ポート回路とバスを通じて接続されるとともに前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うCPUと、を備えた遊技機において、前記フィルタ回路と入力ポート回路の間に非可逆性の信号伝達回路を備え、この非可逆性の信号伝達回路の出力部から検査用信号を取り出し可能としたことを特徴とする遊技機。   (1) Detection means for detecting game ball winning, a filter circuit for removing noise from a detection signal from the detection means, an input port circuit to which a signal from the filter circuit is input, and the input port circuit In a gaming machine comprising: a CPU that is connected through a bus and that controls a game based on a detection signal from the detection means that is input through the input port circuit, between the filter circuit and the input port circuit A gaming machine comprising an irreversible signal transmission circuit and an inspection signal can be taken out from an output portion of the irreversible signal transmission circuit.

(2)前記非可逆性の信号伝達回路は、バッファ回路であることを特徴とする(1)に記載の遊技機。   (2) The gaming machine according to (1), wherein the irreversible signal transmission circuit is a buffer circuit.

(3)検査装置用の端子を取付可能な信号端子取付領域を前記非可逆性の信号伝達回路の出力部に設けたことを特徴とする(1)または(2)に記載の遊技機。   (3) The gaming machine according to (1) or (2), wherein a signal terminal mounting region to which a terminal for an inspection device can be mounted is provided at an output portion of the irreversible signal transmission circuit.

(4)前記非可逆性の信号伝達回路と前記入力ポート回路を同じ素子で構成したことを特徴とする(1)から(3)のいずれか一つに記載の遊技機。   (4) The gaming machine according to any one of (1) to (3), wherein the irreversible signal transmission circuit and the input port circuit are configured by the same element.

以上のように、これらの観点では、フィルタ回路の後段には非可逆性の信号伝達回路が備えられ、この非可逆性の信号伝達回路の出力が検査用信号として取り出されるので、検査装置を接続した場合と接続しない場合とで、フィルタ回路の時定数には変化がない。したがって、検査装置を接続した場合でも、検出手段による同様の検出(検出タイミング)に対して、検査装置を接続していない場合と全く同様な制御(例えば、遊技球検出タイミングに基づく大当たりの抽選)が再現されることになる。したがって、検査は、実際の遊技をそのまま再現したものとして、信頼性の高いものとなる。   As described above, from these viewpoints, an irreversible signal transmission circuit is provided in the subsequent stage of the filter circuit, and the output of this irreversible signal transmission circuit is taken out as an inspection signal. There is no change in the time constant of the filter circuit depending on whether or not it is connected. Therefore, even when the inspection device is connected, the same detection (detection timing) by the detecting means as in the case where the inspection device is not connected (for example, a big hit lottery based on the game ball detection timing) Will be reproduced. Therefore, the inspection is highly reliable as a reproduction of an actual game as it is.

また、非可逆性の信号伝達回路と入力ポート回路を同じ素子で構成したので、組立時に素子の付け間違い等が起こりにくくなり、組立が容易化され、製造コストを削減できる。   In addition, since the irreversible signal transmission circuit and the input port circuit are composed of the same elements, it is difficult for the elements to be mistaken during assembly, the assembly is facilitated, and the manufacturing cost can be reduced.

1 球検出スイッチ
2 遊技制御装置
4 フィルタ回路
5 入力ポート回路
6 ワンチップマイクロコンピュータ
6A CPU
9 データバス
21 バッファ回路
22 信号端子取付領域
1 ball detection switch 2 game control device 4 filter circuit 5 input port circuit 6 one-chip microcomputer 6A CPU
9 Data bus 21 Buffer circuit 22 Signal terminal mounting area

Claims (1)

遊技球の入賞を検出する検出手段と、
前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うマイクロコンピュータと、を含む遊技制御装置を備えた遊技機において、
前記遊技制御装置は、
前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路を備え、
回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、
前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するように構成したことを特徴とする遊技機。
Detecting means for detecting a winning of a game ball;
An input port circuit to which a detection signal from the detection means is input, and is connected to the input port circuit through a bus and based on the detection signal from the detection means input through the input port circuit. In a gaming machine equipped with a gaming control device including a microcomputer that performs control,
The game control device includes:
An irreversible signal transmission circuit is provided between the detection means and the input port circuit;
By providing a predetermined wiring pattern on the circuit board, a signal extraction region for outputting the detection signal from the detection means to the outside of the game control device is formed,
A gaming machine configured to always transmit a detection signal from the detection means from an output portion of the irreversible signal transmission circuit to the signal extraction area.
JP2009119836A 2009-05-18 2009-05-18 Game machine Expired - Lifetime JP4481349B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009119836A JP4481349B2 (en) 2009-05-18 2009-05-18 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009119836A JP4481349B2 (en) 2009-05-18 2009-05-18 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007240821A Division JP4620712B2 (en) 2007-09-18 2007-09-18 Game machine

Publications (2)

Publication Number Publication Date
JP2009178577A JP2009178577A (en) 2009-08-13
JP4481349B2 true JP4481349B2 (en) 2010-06-16

Family

ID=41032972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009119836A Expired - Lifetime JP4481349B2 (en) 2009-05-18 2009-05-18 Game machine

Country Status (1)

Country Link
JP (1) JP4481349B2 (en)

Also Published As

Publication number Publication date
JP2009178577A (en) 2009-08-13

Similar Documents

Publication Publication Date Title
JP4585624B2 (en) Game machine
JP4484946B2 (en) Game machine
JP4620712B2 (en) Game machine
JP4481349B2 (en) Game machine
JP4279432B2 (en) Game machine
JP4481351B2 (en) Game machine
JP4585618B2 (en) Game machine
JP4481350B2 (en) Game machine
JP4484947B2 (en) Game machine
JP4585616B2 (en) Game machine
JP4585625B2 (en) Game machine
JP4585617B2 (en) Game machine
JP4585623B2 (en) Game machine
JP4585620B2 (en) Game machine
JP4585619B2 (en) Game machine
JP4484949B2 (en) Game machine
JP4585621B2 (en) Game machine
JP4484948B2 (en) Game machine
JP4585622B2 (en) Game machine
JP2010259838A (en) Game machine
JP4202036B2 (en) Command communication device
JP4110327B2 (en) Game machine
JP4517184B2 (en) Game machine control board
JP2001224808A5 (en)
JP5483638B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100208

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100301

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4481349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term