Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4481477B2 - Resist pattern formation method and gate electrode formation method - Google Patents
[go: Go Back, main page]

JP4481477B2 - Resist pattern formation method and gate electrode formation method - Google Patents

Resist pattern formation method and gate electrode formation method Download PDF

Info

Publication number
JP4481477B2
JP4481477B2 JP2000341345A JP2000341345A JP4481477B2 JP 4481477 B2 JP4481477 B2 JP 4481477B2 JP 2000341345 A JP2000341345 A JP 2000341345A JP 2000341345 A JP2000341345 A JP 2000341345A JP 4481477 B2 JP4481477 B2 JP 4481477B2
Authority
JP
Japan
Prior art keywords
resist
layer
resist layer
gate electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000341345A
Other languages
Japanese (ja)
Other versions
JP2001201871A (en
Inventor
純一 今
映 矢野
慶二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000341345A priority Critical patent/JP4481477B2/en
Publication of JP2001201871A publication Critical patent/JP2001201871A/en
Application granted granted Critical
Publication of JP4481477B2 publication Critical patent/JP4481477B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ゲート電極を作成する際に適用して好結果が得られるレジスト・パターン形成方法、そのレジスト・パターン形成方法を利用したゲート電極形成方法に関する。
【0002】
【従来の技術】
現在、情報通信分野は急激に拡大しつつあり、従って、膨大な情報量を通信しなければならず、その為には、高周波で高速動作が可能な通信システムが必要である。
【0003】
前記したような通信システムに於ける高周波デバイスには電界効果型トランジスタが多用されているところであるが、その高周波特性を向上させるには、ゲート長の短縮及びゲート抵抗の低減が必要であることから、ゲート電極の横断面形状をT型にする手段が採られている。
【0004】
T型ゲート電極を形成する手段として、二層レジスト・プロセス、或いは、三層レジスト・プロセスが知られ(例えば「Wakita et al.,J.Vac.Sci.Technol.B13,2725(1995)」を参照)、パターニング特性が異なるレジストを組み合わせてリフト・オフ・プロセスを実施する方法が主流となっている。
【0005】
ところで、ゲート長の短縮及びゲート抵抗の低減を目的とした提供されたT型ゲート電極に於いて、T型を構成する傘部と動作層との間に寄生容量が生成されるので、ゲートの微細化と傘部の拡大化とで寄生容量が大幅に増加することが問題になっている。
【0006】
図4は従来の技術を説明する為の半導体基板及びレジスト層を表す要部切断側面図であり、(A)は二層レジスト・プロセスを説明する図、また、(B)は三層レジスト・プロセスを説明する図である。
【0007】
図に於いて、1は基板、2は第一層目レジスト層、2Gは実質的ゲート電極パターンの開口、3は第二層目レジスト層、3Gは傘部パターンの開口、4は第三層目レジスト層、4Gは傘部パターンの開口形成用開口をそれぞれ示している。尚、本明細書に於いては、T型ゲート電極に於けるT字の縦棒に相当する部分を実質的ゲート電極と呼ぶことにする。
【0008】
図示の構成に於いて、第一層目レジスト層2の材料には、電子線レジストを用い、第二層目レジスト層3の材料には、電子線レジスト、フォト・レジスト、ノボラック、ポリジメチルグルタルイミド(PMGI)、アルカリ可溶材料などを用い、第三層目レジスト層4の材料には、電子線レジスト、フォト・レジストなどを用いる。
【0009】
図示のレジスト・パターンを用いてT型ゲート電極を形成した場合、傘部パターンの開口3Gを利用して形成される傘部と基板1との間には寄生容量が生成されることになる。
【0010】
この対策として、基板1とのコンタクト面に於いて細条をなしている実質的ゲート電極から傘部に向かって次第に拡幅する構造が考えられたが、その為には、第一層目レジスト層2に於ける開口2Gを画成する側壁が順テーパを成すようにしなければならない。
【0011】
然しながら、レジスト層に実質的ゲート電極パターンの開口を形成した場合、図4に見られるように開口側壁は殆ど垂直となるか、或いは、図4(A)に見られる傘部パターンの開口3Gに見られるような逆テーパになってしまい、特に、電子線リソグラフィに於いては、前方散乱や後方散乱の影響があって、順テーパの形成は困難であることが知られている。
【0012】
【発明が解決しようとする課題】
本発明では、極めて簡単な手段に依って、細条をなす実質的ゲート電極パターンから傘部パターンに向かって次第に拡幅するレジスト・パターンを容易に形成できるようにして、T型ゲート電極に於ける傘部と動作層との間に生成される寄生容量を低減し、高周波の高速動作が可能な電界効果型半導体装置の実現に寄与しようとする。
【0013】
【課題を解決するための手段】
本発明に於いては、T型ゲート電極を形成する為のレジスト・パターンを作成するに際し、第一層目レジスト層に実質的ゲート電極用パターンの開口を形成してから、放射線を全面に照射することで、該開口を画成するレジスト層側壁を順テーパ化することが基本になっていて、以下、図4を参照しつつ原理について説明する。
【0014】
第一層目レジスト層2としては、ゲート長の微細化が可能な電子線レジストが好適であり、具体的には、日本ゼオン社製のZEPシリーズ(一般式(1)で表される物質を含む)やPMMA(polymethylmethacrylate)などが用いられる。
【0015】
第一層目レジスト層2上に形成するリフト・オフ用レジスト層である第二層目レジスト層3には、ノボラック、PMGI、逆テーパ形状の形成が可能なネガ型レジスト、アルカリ可溶性材料などが用いられる。
【0016】
さて、我々は、第一層目レジスト層2に実質的ゲート電極を形成する為の開口2Gを形成する際、全面に放射線を照射することで、開口2Gを画成する第一層目レジスト層2の側壁が順テーパとなることを見出した。
【0017】
この方法は、レジストが放射線に対して吸収をもつことを利用するものであって、第一層目レジスト層2の表面近傍のみを感光させることで開口2Gのエッジ近傍の表面が丸みを帯びて順テーパ化する。
【0018】
この放射線の全面照射は、開口2Gを形成する為の例えば電子線露光を行なう前後何れであっても良く、また、第一層目レジスト層2の塗布後、或いは、第一層目レジスト層2上に複数層のレジスト層を積層してパターニングした後の何れであっても同効である。
【0019】
この全面照射に用いる放射線は、可視光線、紫外線、真空紫外線などが好ましく、可視光線よりも長波長になると放射線のエネルギがレジストに満足な感光をさせることができず、また、真空紫外線よりも短波長になるとレジストが副反応を起こしてパターン形成が不可能になる。
【0020】
レジストに於ける放射線吸収の度合いとしては、レジスト層の層厚0.1〔mm〕に対して吸収係数が0.01から6程度が望ましく、一般式(1)の構造をもつレジストでは、吸収係数が0.01よりも低いと最深部まで感光し、また、6よりも高いと表面の極浅い部分しか感光せず、何れの場合も形状制御が困難になる。
【0021】
また、第一層目レジスト層2に実質的ゲート電極の為の開口2Gを形成する際の露光光源は、0.1〔μm〕前後の超微細加工が可能であると共に紫外線や真空紫外線の吸収には関与しない電子線が有効である。
【0022】
第一層目レジスト層2に用いるレジストは芳香環を含むことが望ましく、その理由は、芳香環が存在した場合、レジストは紫外領域に強い吸収を有し、この吸収を利用することに依って前記のパターン、即ち、開口2Gのエッジに丸みをもたせた順テーパをなすパターンの形状制御が容易になる。
【0023】
特に一般式(1)で表される構造の基材樹脂を含むレジストは、電子線リソグラフィに於いて広く利用されていて、そのようなレジストでは、本発明の効果を最大限に享受することができる。尚、PMMAなど他の電子線レジストであっても、実用上、充分な効果が得られる。
【0024】
第一層目レジスト層2に照射する放射線の波長は150〔nm〕から300〔nm〕であることが望ましく、波長が150〔nm〕未満では放射線照射時にレジスト層の減膜(オゾンアッシング)を生じ、また、波長が300〔nm〕を越えるとエネルギが低過ぎて電子線レジストが反応しない。
【0025】
従って、第一層目レジスト層2に全面照射する放射線は、前記の波長範囲に於いてレジストが適切に吸収することができる波長172〔nm〕のエキシマ光が好ましい。
【0026】
前記したところから、本発明に依るレジスト・パターン形成方法、ゲート電極形成方法に於いては、
(1)
基板(例えばSiウエハ11)上に波長100〔nm〕乃至500〔nm〕の放射線を吸収する第一層目のレジスト層(例えばZEP520Aを用いた電子線レジスト層12)を形成する工程、第一層目のレジスト層上に少なくとも一層のレジスト層を積層形成する工程、レジスト層の露光と現像を行なってパターンを形成する工程の各工程に於ける第一層目のレジスト層形成後から現像を行なう前までの間の何れかの段階で第一層目のレジスト層に前記放射線を全面照射する工程が含まれてなることを特徴とするか、或いは、
【0027】
(2)
前記(1)に於いて、第一層目のレジスト層を構成する材料が芳香環を含んでなることを特徴とするか、或いは、
(3)
【0028】
前記(1)に於いて、第一層目のレジスト層を構成する材料が一般式(1)で表される物質を含んでなることを特徴とするか、或いは、
【0029】
(4)
前記(1)乃至(3)に於ける何れか1記載の方法で形成したレジスト・パターンを用いてゲート電極を形成することを特徴とするか、或いは、
【0031】
前記手段を採ることに依って得られるレジスト・パターンを用いてT型ゲート電極を形成した場合、T型ゲート電極に於ける実質的ゲート電極は、下地にコンタクトした面からT型を構成する傘部に向かって次第に拡幅する形状となる為、傘部と動作層(基板)との間に生成される寄生容量は低減され、従って、電界効果型半導体装置に於ける高周波特性は改善される。
【0032】
【発明の実施の形態】
放射線の波長とレジストの感光について
一般式(1)の構造をもつ電子線レジストである例えばZEP520A(商品名 日本ゼオン製)は、芳香環を含むことから、波長190〔nm〕付近の放射線を強く吸収する特性をもっているので、前記波長を含む適当の波長範囲の放射線を用いれば、T型ゲート電極形成用のレジスト・パターンに於ける形状制御を適切に行なうことができる。
【0033】
そこで、SiウエハにZEP520Aを塗布し、波長が172〔nm〕、222〔nm〕、308〔nm〕であるエキシマ・ランプからの放射線を照射してレジストの反応性を調査した。
【0034】
172〔nm〕及び222〔nm〕の放射線照射では、現像後のレジスト層厚は、放射線照射時間が長くなるほど減少したが、308〔nm〕の放射線照射では、この波長近傍では吸収が殆どないにも拘わらず、レジスト層厚の減少は見られなかった。
【0035】
この理由は、放射線光源が長波長である場合、光反応、即ち、主としてポリマ断裂を引き起こすに足るエネルギを供給できないことに由来するものであり、従って、190〔nm〕前後の波長範囲の放射線を照射することで、ZEP520A、即ち、一般式(1)の構造をもった電子線レジスト表層の選択露光及び層厚制御が可能である。
【0036】
図1及び図2は電子線レジスト層に形成されたパターンの要部斜面説明図であり、全て顕微鏡写真から模写したものである。
【0037】
図1(A)、(B)、図2(A)、(B)の各図に見られるレジスト・パターンを作成した基本的プロセスは、Siウエハ11に電子線レジストを層厚3000〔Å〕となるように塗布して電子線レジスト層12を形成し、(A)の場合を除き、波長172〔nm〕の放射線を全面照射し、その後、30〔kV〕の電子線を用いて露光を行ない、現像とリンスを行なって幅0.2〔μm〕のストライプ12Aを形成する工程からなっている。尚、図1(A)は比較例である。
【0038】
図1(A)の場合
レジスト:ZEP520A
172〔nm〕エキシマ光照射:0〔秒〕
ストライプ12Aを形成する為の露光量:133〔μC/cm2
レジスト層12の残り層厚:0.287〔μm〕
【0039】
図1(B)の場合
レジスト:ZEP520A
172〔nm〕エキシマ光照射:1〔秒〕
ストライプ12Aを形成する為の露光量:110〔μC/cm2
レジスト層12の残り層厚:0.210〔μm〕
【0040】
図2(A)の場合
レジスト:ZEP520A
172〔nm〕エキシマ光照射:5〔秒〕
ストライプ12Aを形成する為の露光量:81〔μC/cm2
レジスト層12の残り層厚:0.134〔μm〕
【0041】
図2(B)の場合
レジスト:ZEP520A
172〔nm〕エキシマ光照射:25〔秒〕
ストライプ12Aを形成する為の露光量:60〔μC/cm2
レジスト層12の残り層厚:0.056〔μm〕
【0042】
各図から明らかなように、172〔nm〕エキシマ光の照射に依って、レジスト層12に於けるストライプ12Aのエッジは丸みを帯びて側壁は略垂直から順テーパへと変化する。
【0043】
図3はエキシマ光照射時間と順テーパ化(パターン形成角)との関係を説明する為の線図であり、横軸にはエキシマ光照射時間〔秒〕を、また、縦軸にはパターン角〔°〕をそれぞれ採ってある。
【0044】
図3のデータは、PMMAに波長222〔nm〕のエキシマ光を全面照射してから50〔kV〕の電子線でストライプ・パターンを描画し、現像を行なって得られたものであり、エキシマ光の照射に伴ってパターンに傾斜がついて順テーパになることが看取される。
【0045】
前記説明したパターン形成方法を適用して形成するT型ゲート電極をもつ電界効果型半導体装置を製造する工程について説明する。
【0046】
(1) 有機金属化学気相成長(metalorganic chemicalvapour deposition:MOCVD)法を適用することに依り、半絶縁性GaAs基板上に厚さ300〔nm〕の項抵抗GaAs層、厚さ20〔nm〕のInGaAsチャネル層、厚さ25〔nm〕の不純物(Si)含有AlGaAs電子供給層、厚さ50〔nm〕の不純物(Si)含有GaAsコンタクト層を成長する。
【0047】
(2) イオン注入法を適用することに依り、素子間分離領域形成予定部分に酸素イオンを打ち込んで不活性化して素子間分離領域を形成する。
【0048】
(3) リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、素子間分離領域の内側に在る活性層領域のソース及びドレインのオーミック電極の形成予定部分に対応する開口をもつレジスト層を形成する。
【0049】
(4) スパッタリング法を適用することに依り、開口内も含めた全面に厚さが50〔nm〕のAuGe層及び厚さが300〔nm〕のAu層を積層形成する。
【0050】
(5) リフト・オフ法を適用することに依り、レジスト層をその上のAuGe層及びAu層と共に除去し、ソース及びドレインのオーミック電極を形成する。
【0051】
(6) リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントをH2 SO4 系エッチング液とするウエット・エッチング法を適用することに依って、オーミック電極間に表出されている不純物含有GaAsコンタクト層をエッチングしてゲート・リセスを形成し、その底に不純物含有AlGaAs電子供給層を表出させる。
【0052】
(7) 厚さ0.2〔μm〕のZEP520Aからなるレジスト層、厚さ0.5〔μm〕のPMGIからなるレジスト層、厚さ0.3〔μm〕のZEP520Aからなるレジスト層を順に塗布して三層レジスト層を形成する。
【0053】
(8) 電子線描画法を適用することに依り、三層レジスト層の最上層であるZEP520Aからなるレジスト層に形成する開口の寸法に相当する0.8〔μm〕幅の電子線描画を行ってから、ZEP−SD(商品名、日本ゼオン社製、メチルイソブチルケトン及びメチルエチルケトンの混合液)現像液を用いて最上層の現像を行い、次いで、NMD−W(商品名、東京応化社製、水酸化テトラメチルアンモニュウム)現像液を用いて中間層であるPMGIからなるレジスト層を現像する。
【0054】
(9) 再び電子線描画法を適用することに依り、三層レジスト層の最下層であるZEP520Aからなるレジスト層に形成する開口の寸法に相当する0.1〔μm〕幅の電子線描画を行う。
【0055】
(10) 波長172〔nm〕のエキシマ・ランプからの放射線を全面に1.0〔秒〕間照射してから、ZMD−B(商品名、日本ゼオン社製、メチルイソブチルケトン及びイソプロピルアルコールの混合液)現像液を用いて最下層のZEP520Aからなるレジスト層を現像する。
【0056】
以上のレジスト・パターン形成工程を経ることで、目的とするT型ゲート電極を形成する為の構造が得られる。
【0057】
(11) 真空蒸着法を適用することに依り、全面に厚さ300〔nm〕のAl層を形成する。
【0058】
(12) リフト・オフ法を適用することに依り、三層レジスト層をその上のAl層と共に除去し、T型ゲート電極が実現される。
【0059】
前記工程を経て作製された電界効果型半導体装置に於いては、エキシマ・ランプで放射線を照射することなく作製した電界効果型半導体装置と比較し、T型ゲート電極の傘部及びその下方の動作部との間に生成される寄生容量は30〔%〕低減されていることが確認された。
【0060】
【発明の効果】
本発明に依るレジスト・パターン形成方法、ゲート電極形成方法では、基板上に波長100〔nm〕乃至500〔nm〕の放射線を吸収する第一層目のレジスト層を形成し、第一層目のレジスト層上に少なくとも一層のレジスト層を積層形成し、レジスト層の露光と現像を行なってパターンを形成する各工程に於ける第一層目のレジスト層形成後から現像を行なう前までの間の何れかの段階で第一層目のレジスト層に前記放射線を全面照射することが基本になっている。
【0061】
前記構成を採ることに依って得られるレジスト・パターンを用いてT型ゲート電極を形成した場合、T型ゲート電極に於ける実質的ゲート電極は、下地にコンタクトした面からT型を構成する傘部に向かって次第に拡幅する形状となる為、傘部と動作層(基板)との間に生成される寄生容量は低減され、従って、電界効果型半導体装置に於ける高周波特性は改善される。
【図面の簡単な説明】
【図1】電子線レジスト層に形成されたパターンの要部斜面説明図である。
【図2】電子線レジスト層に形成されたパターンの要部斜面説明図である。
【図3】エキシマ光照射時間と順テーパ化(パターン形成角)との関係を説明する為の線図である。
【図4】従来の技術を説明する為の半導体基板及びレジスト層を表す要部切断側面図である。
【符号の説明】
1 基板
2 第一層目レジスト層
2G 実質的ゲート電極パターンの開口
3 第二層目レジスト層
3G 傘部パターンの開口
4 第三層目レジスト層
4G 傘部パターンの開口形成用開口
11 Siウエハ
12 電子線レジスト層
12A ストライプ
[0001]
BACKGROUND OF THE INVENTION
The present invention is a resist pattern forming method good results are obtained by applying to create a gate electrode, relates to a gate electrode forming how using the resist pattern forming method.
[0002]
[Prior art]
At present, the information communication field is rapidly expanding, and therefore, a huge amount of information must be communicated. For this purpose, a communication system capable of high-speed and high-speed operation is required.
[0003]
Field-effect transistors are often used in high-frequency devices in the communication systems as described above, but in order to improve the high-frequency characteristics, it is necessary to shorten the gate length and the gate resistance. The means for making the cross-sectional shape of the gate electrode T-shaped is employed.
[0004]
As a means for forming a T-type gate electrode, a two-layer resist process or a three-layer resist process is known (for example, “Wakita et al., J. Vac. Sci. Technol. B13, 2725 (1995)”). The method of performing the lift-off process by combining resists having different patterning characteristics has become the mainstream.
[0005]
By the way, in the provided T-type gate electrode for the purpose of shortening the gate length and reducing the gate resistance, parasitic capacitance is generated between the umbrella portion constituting the T-type and the operation layer. There is a problem that the parasitic capacitance is greatly increased by miniaturization and enlargement of the umbrella portion.
[0006]
4A and 4B are side sectional views showing a principal part of a semiconductor substrate and a resist layer for explaining the prior art. FIG. 4A is a diagram for explaining a two-layer resist process, and FIG. It is a figure explaining a process.
[0007]
In the figure, 1 is a substrate, 2 is a first resist layer, 2G is an opening of a substantial gate electrode pattern, 3 is a second resist layer, 3G is an opening of an umbrella pattern, and 4 is a third layer. The eye resist layers and 4G respectively indicate openings for opening the opening of the umbrella pattern. In the present specification, a portion corresponding to a T-shaped vertical bar in a T-type gate electrode is referred to as a substantial gate electrode.
[0008]
In the configuration shown in the figure, an electron beam resist is used as the material of the first layer resist layer 2, and the material of the second layer resist layer 3 is an electron beam resist, photo resist, novolak, polydimethylglutar. An imide (PMGI), an alkali-soluble material, or the like is used, and an electron beam resist, a photo resist, or the like is used as the material of the third layer resist layer 4.
[0009]
When the T-type gate electrode is formed using the illustrated resist pattern, a parasitic capacitance is generated between the umbrella portion formed using the opening 3G of the umbrella portion pattern and the substrate 1.
[0010]
As a countermeasure, a structure in which the width gradually increases from the substantial gate electrode forming a strip on the contact surface with the substrate 1 toward the umbrella portion has been considered. The side walls defining the opening 2G at 2 must be forward tapered.
[0011]
However, when the opening of the substantial gate electrode pattern is formed in the resist layer, the opening side wall is almost vertical as shown in FIG. 4, or the opening 3G of the umbrella pattern shown in FIG. It is known that it becomes difficult to form a forward taper due to the influence of forward scattering and back scattering especially in electron beam lithography.
[0012]
[Problems to be solved by the invention]
In the present invention, a resist pattern which gradually widens from a substantially gate electrode pattern forming a strip toward an umbrella pattern can be easily formed by a very simple means. An attempt is made to contribute to the realization of a field effect semiconductor device capable of reducing the parasitic capacitance generated between the umbrella portion and the operation layer and capable of high-speed high-speed operation.
[0013]
[Means for Solving the Problems]
In the present invention, when creating a resist pattern for forming a T-type gate electrode, a substantial opening for the gate electrode pattern is formed in the first resist layer, and then the entire surface is irradiated with radiation. Thus, the resist layer side wall defining the opening is basically tapered, and the principle will be described below with reference to FIG.
[0014]
The first resist layer 2 is preferably an electron beam resist capable of reducing the gate length. Specifically, a ZEP series (general formula (1) made by Nippon Zeon Co., Ltd.) can be used. And PMMA (polymethylmethacrylate) are used.
[0015]
The second resist layer 3 which is a lift-off resist layer formed on the first resist layer 2 includes novolak, PMGI, a negative resist capable of forming a reverse taper shape, an alkali-soluble material, and the like. Used.
[0016]
Now, when forming the opening 2G for forming a substantial gate electrode in the first resist layer 2, the first resist layer which defines the opening 2G by irradiating the entire surface with radiation. It has been found that the side walls of 2 are forward tapered.
[0017]
This method utilizes the fact that the resist absorbs radiation, and the surface near the edge of the opening 2G is rounded by exposing only the vicinity of the surface of the first resist layer 2 to light. Forward taper.
[0018]
The entire irradiation of the radiation may be performed before or after performing, for example, electron beam exposure for forming the opening 2G, or after the application of the first resist layer 2 or the first resist layer 2. It is effective even after any of a plurality of resist layers are stacked and patterned.
[0019]
The radiation used for the entire surface irradiation is preferably visible light, ultraviolet light, vacuum ultraviolet light, and the like. When the wavelength becomes longer than visible light, the energy of the radiation cannot cause the resist to be satisfactorily exposed, and it is shorter than vacuum ultraviolet light. When the wavelength is reached, the resist causes a side reaction and pattern formation becomes impossible.
[0020]
As a degree of radiation absorption in the resist, an absorption coefficient of about 0.01 to 6 is desirable with respect to a thickness of 0.1 [mm] of the resist layer. In the resist having the structure of the general formula (1), absorption is performed. If the coefficient is lower than 0.01, the light is exposed to the deepest part, and if it is higher than 6, only the extremely shallow part of the surface is exposed, and in any case, shape control becomes difficult.
[0021]
The exposure light source for forming the opening 2G for the substantial gate electrode in the first resist layer 2 is capable of ultra-fine processing of about 0.1 [μm] and absorbs ultraviolet rays and vacuum ultraviolet rays. It is effective to use an electron beam that is not involved in the process.
[0022]
It is desirable that the resist used for the first layer resist layer 2 contains an aromatic ring because the resist has a strong absorption in the ultraviolet region when the aromatic ring is present and depends on the use of this absorption. The shape control of the pattern, that is, the forward tapered shape in which the edge of the opening 2G is rounded becomes easy.
[0023]
In particular, a resist including a base resin having a structure represented by the general formula (1) is widely used in electron beam lithography, and such a resist can enjoy the effects of the present invention to the maximum. it can. Even in the case of other electron beam resists such as PMMA, a practically sufficient effect can be obtained.
[0024]
The wavelength of the radiation applied to the first-layer resist layer 2 is preferably 150 nm to 300 nm, and if the wavelength is less than 150 nm, the resist layer is reduced in film thickness (ozone ashing) during irradiation. When the wavelength exceeds 300 [nm], the energy is too low and the electron beam resist does not react.
[0025]
Accordingly, excimer light having a wavelength of 172 [nm] that can be appropriately absorbed by the resist in the above-mentioned wavelength range is preferable as the radiation irradiated on the entire surface of the first resist layer 2.
[0026]
From where it said, resist pattern forming method according to the present invention, it is at the gate electrode formation how,
(1)
Forming a first resist layer (for example, an electron beam resist layer 12 using ZEP520A) that absorbs radiation having a wavelength of 100 [nm] to 500 [nm] on a substrate (eg, Si wafer 11); Development is performed after the formation of the first resist layer in each of the steps of laminating and forming at least one resist layer on the resist layer, and exposing and developing the resist layer to form a pattern. Or a step of irradiating the entire surface of the first resist layer with the radiation at any stage before performing, or
[0027]
(2)
In (1), the material constituting the first resist layer comprises an aromatic ring, or
(3)
[0028]
In the above (1), the material constituting the first resist layer contains a substance represented by the general formula (1), or
[0029]
(4)
The gate electrode is formed using the resist pattern formed by the method according to any one of (1) to (3), or
[0031]
When the T-type gate electrode is formed using the resist pattern obtained by adopting the above means, the substantial gate electrode in the T-type gate electrode is an umbrella constituting the T-type from the surface in contact with the base. Since the shape gradually widens toward the portion, the parasitic capacitance generated between the umbrella portion and the operation layer (substrate) is reduced, and therefore the high frequency characteristics in the field effect semiconductor device are improved.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
For example, ZEP520A (trade name, manufactured by Nippon Zeon Co., Ltd.), which is an electron beam resist having the structure of the general formula (1) with respect to the wavelength of the radiation and the exposure of the resist, contains an aromatic ring, so Since it has a characteristic to absorb, the shape control in the resist pattern for forming the T-type gate electrode can be appropriately performed by using radiation in an appropriate wavelength range including the wavelength.
[0033]
Therefore, ZEP520A was applied to a Si wafer, and radiation from an excimer lamp having wavelengths of 172 [nm], 222 [nm], and 308 [nm] was irradiated to investigate the reactivity of the resist.
[0034]
With irradiation at 172 [nm] and 222 [nm], the resist layer thickness after development decreased as the irradiation time increased, but with irradiation at 308 [nm], there was almost no absorption near this wavelength. Nevertheless, there was no reduction in resist layer thickness.
[0035]
The reason for this is that when the radiation light source has a long wavelength, it is derived from the fact that it cannot supply photoreaction, that is, mainly energy sufficient to cause polymer breakage. By irradiation, selective exposure and layer thickness control of ZEP520A, that is, the electron beam resist surface layer having the structure of the general formula (1) are possible.
[0036]
FIG. 1 and FIG. 2 are explanatory views of the main surface slopes of the pattern formed on the electron beam resist layer, all copied from a micrograph.
[0037]
1A, 1B, 2A, and 2B, the basic process for creating the resist pattern shown in FIG. 1A is to apply an electron beam resist to the Si wafer 11 with a layer thickness of 3000 [Å]. The electron beam resist layer 12 is formed so as to be applied, and except for the case of (A), the entire surface is irradiated with radiation having a wavelength of 172 [nm], and then exposed using an electron beam of 30 [kV]. And performing development and rinsing to form a stripe 12A having a width of 0.2 [μm]. FIG. 1A is a comparative example.
[0038]
In the case of FIG. 1A, resist: ZEP520A
172 [nm] excimer light irradiation: 0 [seconds]
Exposure amount for forming the stripe 12A: 133 [μC / cm 2 ]
Remaining layer thickness of resist layer 12: 0.287 [μm]
[0039]
In the case of FIG. 1B, resist: ZEP520A
172 [nm] excimer light irradiation: 1 [second]
Exposure amount for forming the stripe 12A: 110 [μC / cm 2 ]
Remaining layer thickness of resist layer 12: 0.210 [μm]
[0040]
In the case of FIG. 2A, resist: ZEP520A
172 [nm] excimer light irradiation: 5 [seconds]
Exposure amount for forming the stripe 12A: 81 [μC / cm 2 ]
Remaining layer thickness of resist layer 12: 0.134 [μm]
[0041]
In the case of FIG. 2B, resist: ZEP520A
172 [nm] excimer light irradiation: 25 [seconds]
Exposure amount for forming the stripe 12A: 60 [μC / cm 2 ]
Remaining layer thickness of resist layer 12: 0.056 [μm]
[0042]
As is apparent from each figure, the edge of the stripe 12A in the resist layer 12 is rounded and the side wall is changed from substantially vertical to forward taper by irradiation with 172 [nm] excimer light.
[0043]
FIG. 3 is a diagram for explaining the relationship between excimer light irradiation time and forward taper (pattern formation angle). The horizontal axis represents excimer light irradiation time [seconds], and the vertical axis represents pattern angle. Each [°] is taken.
[0044]
The data in FIG. 3 is obtained by irradiating PMMA with excimer light having a wavelength of 222 [nm], drawing a stripe pattern with an electron beam of 50 [kV], and developing the excimer light. It can be seen that the pattern is inclined and becomes forward-tapered with irradiation.
[0045]
A process of manufacturing a field effect semiconductor device having a T-type gate electrode formed by applying the pattern forming method described above will be described.
[0046]
(1) By applying a metalorganic chemical vapor deposition (MOCVD) method, a 300 [nm] -thick resistance resistor GaAs layer on a semi-insulating GaAs substrate and a 20 [nm] -thickness An InGaAs channel layer, an impurity (Si) containing AlGaAs electron supply layer having a thickness of 25 [nm], and an impurity (Si) containing GaAs contact layer having a thickness of 50 [nm] are grown.
[0047]
(2) By applying the ion implantation method, oxygen ions are implanted into a part where the inter-element isolation region is to be formed to be inactivated, thereby forming the inter-element isolation region.
[0048]
(3) By applying a resist process in lithography technology, a resist layer having an opening corresponding to a portion where the source and drain ohmic electrodes of the active layer region inside the element isolation region are to be formed is formed. Form.
[0049]
(4) By applying the sputtering method, an AuGe layer having a thickness of 50 nm and an Au layer having a thickness of 300 nm are stacked on the entire surface including the inside of the opening.
[0050]
(5) By applying the lift-off method, the resist layer is removed together with the AuGe layer and Au layer thereon to form source and drain ohmic electrodes.
[0051]
(6) Impurity-containing GaAs contacts exposed between ohmic electrodes by applying a resist process in lithography technology and a wet etching method using an etchant as an H 2 SO 4 etching solution The layer is etched to form a gate recess, and an impurity-containing AlGaAs electron supply layer is exposed at the bottom.
[0052]
(7) A resist layer made of ZEP520A having a thickness of 0.2 [μm], a resist layer made of PMGI having a thickness of 0.5 [μm], and a resist layer made of ZEP520A having a thickness of 0.3 [μm] are sequentially applied. Thus, a three-layer resist layer is formed.
[0053]
(8) By applying the electron beam drawing method, 0.8 [μm] width electron beam drawing corresponding to the size of the opening formed in the resist layer made of ZEP520A which is the uppermost layer of the three-layer resist layer is performed. Then, ZEP-SD (trade name, manufactured by Nippon Zeon Co., Ltd., a mixed solution of methyl isobutyl ketone and methyl ethyl ketone) is used to develop the uppermost layer, and then NMD-W (trade name, manufactured by Tokyo Ohka Kogyo Co., Ltd., The resist layer made of PMGI as an intermediate layer is developed using a tetramethylammonium hydroxide) developer.
[0054]
(9) By applying the electron beam drawing method again, an electron beam drawing having a width of 0.1 [μm] corresponding to the size of the opening formed in the resist layer made of ZEP520A which is the lowermost layer of the three-layer resist layer is performed. Do.
[0055]
(10) Radiation from an excimer lamp having a wavelength of 172 [nm] is irradiated on the entire surface for 1.0 [second], and then ZMD-B (trade name, manufactured by Nippon Zeon Co., Ltd., a mixture of methyl isobutyl ketone and isopropyl alcohol) Solution) A resist layer made of ZEP520A in the lowermost layer is developed using a developer.
[0056]
Through the above resist pattern forming process, a structure for forming a target T-type gate electrode is obtained.
[0057]
(11) An Al layer having a thickness of 300 [nm] is formed on the entire surface by applying a vacuum deposition method.
[0058]
(12) By applying the lift-off method, the three-layer resist layer is removed together with the Al layer thereon to realize a T-type gate electrode.
[0059]
In the field effect type semiconductor device manufactured through the above steps, the umbrella portion of the T type gate electrode and the operation below the field effect type semiconductor device are compared with the field effect type semiconductor device manufactured without irradiating with an excimer lamp. It was confirmed that the parasitic capacitance generated between the two parts was reduced by 30%.
[0060]
【The invention's effect】
Resist pattern forming method according to the present invention, the gate electrode formation how to form the first layer of the resist layer which absorbs radiation of wavelength 100 on the substrate [nm] to 500 [nm], the first layer At least one resist layer is formed on the first resist layer, and the resist layer is exposed and developed to form a pattern, after the formation of the first resist layer in each step before the development. It is fundamental to irradiate the entire surface of the first resist layer at any stage in between.
[0061]
When the T-type gate electrode is formed using the resist pattern obtained by adopting the above-described configuration, the substantial gate electrode in the T-type gate electrode is an umbrella that forms the T-type from the surface in contact with the base. Since the shape gradually widens toward the portion, the parasitic capacitance generated between the umbrella portion and the operation layer (substrate) is reduced, and therefore the high frequency characteristics in the field effect semiconductor device are improved.
[Brief description of the drawings]
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is an explanatory view of a slope of an essential part of a pattern formed on an electron beam resist layer.
FIG. 2 is an explanatory view showing a slope of a main part of a pattern formed on an electron beam resist layer.
FIG. 3 is a diagram for explaining the relationship between excimer light irradiation time and forward taper (pattern formation angle);
FIG. 4 is a cutaway side view of a main part showing a semiconductor substrate and a resist layer for explaining a conventional technique.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 First layer resist layer 2G Substrate gate electrode pattern opening 3 Second layer resist layer 3G Umbrella pattern opening 4 Third layer resist layer 4G Umbrella pattern opening forming opening 11 Si wafer 12 Electron beam resist layer 12A stripe

Claims (4)

基板上に波長100〔nm〕乃至500〔nm〕の放射線を吸収する第一層目のレジスト層を形成する工程、第一層目のレジスト層上に少なくとも一層のレジスト層を積層形成する工程、レジスト層の露光と現像を行なってパターンを形成する工程の各工程に於ける第一層目のレジスト層形成後から現像を行なう前までの間の何れかの段階で第一層目のレジスト層に前記放射線を全面照射する工程
が含まれてなることを特徴とするレジスト・パターン形成方法。
A step of forming a first resist layer that absorbs radiation having a wavelength of 100 [nm] to 500 [nm] on the substrate, a step of laminating and forming at least one resist layer on the first resist layer, The first resist layer at any stage between the formation of the first resist layer in each step of the resist layer exposure and development to form a pattern before the development. And a step of irradiating the entire surface with the radiation.
第一層目のレジスト層を構成する材料が芳香環を含んでなること
を特徴とする請求項1記載のレジスト・パターン形成方法。
2. The resist pattern forming method according to claim 1, wherein the material constituting the first resist layer includes an aromatic ring.
第一層目のレジスト層を構成する材料が下記の一般式(1)で表される物質を含んでなること
を特徴とする請求項1記載のレジスト・パターン形成方法。
Figure 0004481477
2. The method of forming a resist pattern according to claim 1, wherein the material constituting the first resist layer comprises a substance represented by the following general formula (1).
Figure 0004481477
請求項1乃至請求項3に於ける何れか1記載の方法で形成したレジスト・パターンを用いてゲート電極を形成すること
を特徴とするゲート電極形成方法。
4. A method for forming a gate electrode, comprising: forming a gate electrode using the resist pattern formed by the method according to any one of claims 1 to 3.
JP2000341345A 1999-11-10 2000-11-09 Resist pattern formation method and gate electrode formation method Expired - Lifetime JP4481477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000341345A JP4481477B2 (en) 1999-11-10 2000-11-09 Resist pattern formation method and gate electrode formation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-319102 1999-11-10
JP31910299 1999-11-10
JP2000341345A JP4481477B2 (en) 1999-11-10 2000-11-09 Resist pattern formation method and gate electrode formation method

Publications (2)

Publication Number Publication Date
JP2001201871A JP2001201871A (en) 2001-07-27
JP4481477B2 true JP4481477B2 (en) 2010-06-16

Family

ID=26569601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000341345A Expired - Lifetime JP4481477B2 (en) 1999-11-10 2000-11-09 Resist pattern formation method and gate electrode formation method

Country Status (1)

Country Link
JP (1) JP4481477B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3676882B1 (en) 2017-08-31 2021-06-30 Google LLC Fabricating a device using a multilayer stack

Also Published As

Publication number Publication date
JP2001201871A (en) 2001-07-27

Similar Documents

Publication Publication Date Title
US6139995A (en) Method of manufacturing schottky gate transistor utilizing alignment techniques with multiple photoresist layers
JP4287383B2 (en) Resist processing method and semiconductor device manufacturing method
US20020048858A1 (en) Methods of t-gate fabrication using a hybrid resist
JP2550412B2 (en) Method for manufacturing field effect transistor
JP3119957B2 (en) Method for manufacturing semiconductor device
US6627361B2 (en) Assist features for contact hole mask patterns
US6153499A (en) Method of manufacturing semiconductor device
KR100348902B1 (en) Method of manufacturing a gamma gate of hemt
JP3051817B2 (en) Method for manufacturing semiconductor device
TWI623020B (en) Patterning method with misalignment error protection
JP4481477B2 (en) Resist pattern formation method and gate electrode formation method
US5702960A (en) Method for manufacturing polysilicon thin film transistor
JP2000039717A (en) Method of forming resist pattern and method of manufacturing semiconductor device
US5693548A (en) Method for making T-gate of field effect transistor
JP2610402B2 (en) Method of manufacturing T-shaped gate by double exposure
EP0978869B1 (en) Method for forming a minute resist pattern and method for forming a gate electrode
JP2664736B2 (en) Method for forming electrode for semiconductor device
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
JP2714026B2 (en) Method for forming electrode for semiconductor device
JP2591639B2 (en) Method for manufacturing semiconductor device
JP2667250B2 (en) Method for manufacturing semiconductor device
JP2569336B2 (en) Method for manufacturing semiconductor device
JPH07240425A (en) Method for manufacturing semiconductor device
JPH07193088A (en) Method for manufacturing field effect transistor
JPH01200256A (en) Resist pattern forming method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4481477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

EXPY Cancellation because of completion of term