JP4485366B2 - 多出力ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、多出力ＤＣ−ＤＣコンバータ、このような多出力ＤＣ−ＤＣコンバータを備える電子装置、および多出力ＤＣ−ＤＣコンバータを制御する方法に関する。

ＷＯ ０２／０５８２２０−Ａ１号は、主スイッチが、直流入力電圧をインダクタに周期的に結合して、主スイッチのオン期間中にこのインダクタ内にエネルギーを蓄積する単出力ＤＣ−ＤＣコンバータを開示している。主スイッチのオフ期間中に２次スイッチが、このインダクタに負荷を結合して、インダクタから負荷にエネルギーを移動する。主スイッチの続いて起こるオン・オフ期間を切換えサイクルまたはサイクルと呼ぶ。サイクルの継続時間に対するオン期間の比をデューティ・サイクルと呼ぶ。

ＤＣ−ＤＣコンバータの出力電圧は、負荷の両端間の出力電圧を基準レベルと比較することによって調節する。出力電圧が基準レベルよりも大きい場合、これは、負荷に供給されるエネルギー量が大きすぎることを示す。次のサイクル中に、インダクタに蓄積されるエネルギー量が最小になるように、デューティ・サイクルを所定の最小値にする。出力電圧が基準レベルよりも小さい場合、次のサイクル中に、デューティ・サイクルを所定の最大値にする。このように、出力電圧は、最小および最大のデューティ・サイクルだけを使用することによって調節される。

この先行技術のＤＣ−ＤＣコンバータは、個々に調節された複数の出力電圧を提供するには不適切である。

本発明の目的は、複数の出力電圧がそれぞれ調節される多出力ＤＣ−ＤＣコンバータを提供することである。

本発明の第１態様は、請求項１に記載の多出力ＤＣ−ＤＣコンバータを提供する。本発明の第２態様は、請求項１６に記載の、このような多出力ＤＣ−ＤＣコンバータを備える電子装置を提供する。本発明の第３態様は、請求項１７に記載の、多出力ＤＣ−ＤＣコンバータを制御する方法を提供する。従属請求項に、有利な実施形態が定義される。

本発明による多出力ＤＣ−ＤＣコンバータは、インダクタと、このインダクタに直流入力電圧を周期的に結合する主スイッチとを備える。主スイッチのオン期間中、エネルギーがインダクタに蓄積される。複数の負荷がそれぞれ、複数の出力スイッチのうちの１つを介して、インダクタに結合される。各負荷の両端間に複数の出力電圧の１つが現れる。

コントローラは、複数のサイクルからなるシーケンスにおいて、主スイッチおよび出力スイッチを制御する。各サイクルは、主スイッチがオンの相と、後続の、複数の出力スイッチの１つがオンの相とを含む。これらのサイクルは、所定の第１デューティ・サイクル、または第１デューティ・サイクルよりも大きい第２デューティ・サイクルのいずれかを有する。他のデューティ・サイクルは存在しない。第１デューティ・サイクルは、最小デューティ・サイクルとも称され、第２デューティ・サイクルは、最大デューティ・サイクルとも称される。

このコントローラは、複数のコンパレータを備える。各コンパレータは、複数の出力電圧の１つと、複数の基準電圧のうち関連する基準電圧とを比較する。このコントローラはさらに、複数の出力電圧のうち、それらの関連する基準電圧よりも値が大きい出力電圧の数が、複数の出力電圧のうち、それらの関連する基準電圧よりも値が小さい出力電圧の数よりも多いか、少ないか、あるいは等しいかを調べる。コントローラによってなされたこの検査結果に応じて、最小デューティ・サイクルによるサイクルの数（このデューティ・サイクル数はさらに、第１の数と称される）が、最大デューティ・サイクルによるサイクルの数（このデューティ・サイクル数はさらに、第２の数と称される）よりも多くなるように、または少なくなるように、あるいは等しくなるように、デューティ・サイクルを選択する。

こうすると、インダクタに蓄積される総エネルギーは、負荷が必要とする総エネルギーに追従することになる。例えば、３出力ＤＣ−ＤＣコンバータにおいて、出力電圧の１つが、それに関連する（基準レベルまたは基準値とも称される）基準電圧よりも大きく、出力電圧の２つが、それらの関連する基準レベルよりも小さい場合、最初に述べた出力に供給されるエネルギーは減少させ、最後に述べた出力に供給されるエネルギーは増加させるべきである。したがって、インダクタに蓄積される総エネルギーを増加させるべきであり、より多くのエネルギーを必要とする出力の数は、より少ないエネルギーしか必要としない出力の数よりも多い。そのため、次のサイクルのシーケンスでは、最大デューティ・サイクルによるサイクルの数は、最小デューティ・サイクルによるサイクルの数よりも多くなるべきである。

ＷＯ ０２／０５８２２０−Ａ１号は、（ＰＷＭとも称される）パルス幅変調モードまたは（ＰＦＭとも称される）パルス周波数変調モードのいずれかで、出力が独立に制御される多出力ＤＣ−ＤＣコンバータを開示している。ＰＷＭモードでは、出力のデューティ・サイクルはそれぞれ異なる。というのは、それぞれの出力ごとに、入力電圧と出力電圧の比が異なるからである。さらに、このデューティ・サイクルは、コンバータのコイル中の電流および提供する総出力電力にも関係する。さらに、最大のエネルギー量を必要とする出力を特定しなければならない。この出力は、ＰＷＭモードで動作させなければならない。次いで、総エネルギー量のどの部分を個々の出力に供給しなければならないかから、ＰＷＭモードで動作する他の出力の切換えサイクルの数を求める。この先行技術のＤＣ−ＤＣコンバータは、どの出力が最大のエネルギー量を必要とし、それによってそのデューティ・サイクルが、インダクタに十分なエネルギーが蓄積されるように制御されるか、他の出力のデューティ・サイクルをなににすべきか、全体切換えシーケンスにおいて、個々の出力にいくつの切換えサイクルを適用しなければならないかを決めなければならないので複雑である。

本発明によるＤＣ−ＤＣコンバータは、全体切換えシーケンスにおいて、２種類の所定のデューティ・サイクル（最小および最大のデューティ・サイクル）をいくつ提供しなければならないかを選択するだけでよい。

請求項２に記載の実施形態では、あるシーケンスにおいて、最小デューティ・サイクルを割り当てるサイクルの数は、出力電圧のうち、それらの関連する基準電圧よりも値が大きい出力電圧の数に等しい。複数の出力電圧のうち、それらの関連する基準電圧に等しい値の出力電圧の数は、無視されるか、あるいは、最小または最大のデューティ・サイクルによるサイクルに任意に割り当てられる。このシーケンスにおいて、最大デューティ・サイクルが割り当てられるサイクルの数は、出力電圧のうち、それらの関連する基準電圧よりも値が小さい出力電圧の数に等しい。

請求項３に記載の実施形態では、現在の値の第１の数および第２の数でできるだけ、最大デューティ・サイクルによるサイクルの１つを、最小デューティ・サイクルによるサイクルの１つに先行させる。こうすると、まず、最大デューティ・サイクルによるサイクル中に、インダクタを流れる平均電流が増加し、次いで、最小デューティ・サイクルによるサイクル中に、インダクタを流れる平均電流が減少する。その結果、インダクタを流れる電流がゼロになる可能性が最小限に抑えられる。

請求項４に記載の実施形態では、あるシーケンスにおけるサイクルの順序は、まず、最大デューティ・サイクルによるすべてのサイクルを含み、次いで、最小デューティ・サイクルによるすべてのサイクルを含むように選択される。まず、最大デューティ・サイクルによるサイクルのために、インダクタを流れる電流の平均値が増加し、次いで、最小デューティ・サイクルによるサイクルのために、この平均値が減少する。この場合も、インダクタを流れる電流がゼロになる可能性が最小限に抑えられる。

請求項５に記載の実施形態では、最小デューティ・サイクルはできるだけ、対応する出力電圧がそれらの関連する基準電圧よりも値が小さいサイクルに割り当てられる。最小デューティ・サイクルによるサイクルでは、出力スイッチのオン期間の継続時間は、第２デューティ・サイクルによるサイクルにおける継続時間よりも長く、そのため、関連する負荷に供給されるエネルギー量はより大きくなる。これはまさに、出力電圧がその基準値よりも小さい出力において求められることである。同様に、最大デューティ・サイクルはできるだけ、対応する出力電圧がそれらの関連する基準電圧よりも値が大きいサイクルに割り当てられる。

あるシーケンスにおける最小および最大のデューティ・サイクルの数はともに、出力電圧のうち、それらの関連する基準電圧よりも大きい出力電圧の数、およびこれらの基準電圧よりも小さい出力電圧の数によってそれぞれ決まる。これに対して、好ましくは最小デューティ・サイクルは、出力のうち、それらの基準値よりも出力電圧が小さい出力に対応する出力スイッチに割り当てられ、好ましくは最大デューティ・サイクルは、出力のうち、それらの基準値よりも出力電圧が大きい出力に対応する出力スイッチに割り当てられる。通常、問題の数が同じになることはなく、その結果、請求項７に記載するように、最大デューティ・サイクルは、出力電圧のうち、それらの基準値よりも値が小さい出力電圧の一部に割り当てられることになるか、あるいは、請求項６に記載するように、最小デューティ・サイクルは、出力電圧のうち、それらの基準値よりも大きい出力電圧の一部に割り当てられることになる。

請求項８に記載の実施形態では、複数のサイクルからなるシーケンスにおいて、移動するエネルギー量が最小のサイクルは、出力電圧がそれに関連する基準電圧よりも大きい出力に割り当てられる。こうすると、すでに基準値よりも値が大きいこの電圧のさらなる増加が最小になる。

請求項９に記載の実施形態では、あるシーケンスにおける第１サイクルは、電圧がその関連する基準電圧よりも大きく、かつ最小デューティ・サイクルが割り当てられる出力に割り当てられる。通常、あるシーケンスにおける第１サイクルは、インダクタの電流の平均値が最小のところから始まる。これは、最小デューティ・サイクルによるサイクルが、このシーケンスの終わりに存在するためである。この最小のエネルギー量は、必要とするよりもはるかに大量のエネルギーを受け取ることになる出力に供給すべきである。このことは、電圧がすでにその基準値よりも大きく、かつ、最大デューティ・サイクルが残っていないために最小デューティ・サイクルを割り当てなければならない出力に特に当てはまる。

請求項１０に記載の実施形態では、複数のサイクルからなるシーケンスにおいて、移動するエネルギー量が最大のサイクルは、電圧がそれに関連する基準電圧よりも小さい出力に割り当てられる。こうすると、すでに基準値よりも値が小さいこの電圧のさらなる減少が最小になる。

請求項１１に記載の実施形態では、あるシーケンスにおいて、最大デューティ・サイクルが割り当てられる最後のサイクルは、電圧がその関連する基準電圧よりも小さく、かつ最大デューティ・サイクルが割り当てられる出力になるように選択される。通常、あるシーケンスにおいて、最大デューティ・サイクルが割り当てられる最後のサイクルでは、インダクタの電流の平均値が最大である。これは、最小デューティ・サイクルによるサイクルが、このシーケンスの終わりに存在するためである。この最大のエネルギー量は、必要とするよりもはるかに小量のエネルギーを受け取ることになる出力に供給すべきである。このことは、電圧がすでにその基準値よりも小さく、かつ、最小デューティ・サイクルが残っていないために最大デューティ・サイクルを割り当てなければならない出力に特に当てはまる。

請求項１２または１３に記載の実施形態では、特定のシーケンスにおいて、最小または最大のデューティ・サイクルをそれぞれ、電圧がその基準レベルよりも大きいか、または小さい出力に割り当てなければならない場合、次のシーケンスでは、この出力に正しいデューティ・サイクルが割り当てられる。こうすると、デューティ・サイクルの誤った割当てが、時間が経つにつれて平均化されることになり、そのため、問題の出力電圧の調節に対するそのマイナスの影響が最小限に抑えられるという点で有利である。

請求項１４に記載の実施形態では、出力のモードが追跡される。

請求項１５に記載の実施形態では、このモードが、出力から負荷に電流を供給する必要がないことを示す場合、この出力に切換えサイクルを割り当てず、それによって、出力電圧がさらに大きくならないようにする。

本発明の上記その他の態様は、以下で説明する実施形態から明らかであり、次に、これらの態様をこれらの実施形態を参照して説明する。

様々な図の中の同じ参照数字は同じ機能１を実施する同じ信号または同じ要素を指す。

図１に、２デューティ・サイクル制御による先行技術の単出力ＤＣ−ＤＣコンバータの回路図を示す。このＤＣ−ＤＣコンバータは、図１ではアップ・コンバータ１であり、インダクタＬおよび第１スイッチＳ１（主スイッチ）の直列構成を備える。これらは、入力電圧Ｖｉｎを受け取る第１入力端子２と第２入力端子３の間に配置される。ダイオードＤおよび第２スイッチＳ２（出力スイッチ）の並列構成は、主スイッチＳ１とインダクタＬの接合部と、第１出力端子４の間に配置される。第２入力端子３と第２出力端子５は相互接続される。平滑化コンデンサＣは、第１出力端子４と第２出力端子５の間に配置されている。負荷１２は、第１出力端子４と第２出力端子５の間に接続される。コンパレータ９は、第１出力端子４の出力電圧Ｖｏｕｔと、端子１０の基準電圧ＶＲとを比較して、コントローラ６に誤差信号１１を供給する。コントローラ６は、主スイッチＳ１および出力スイッチＳ２のオンおよびオフの期間を制御する制御信号７および８を供給する。インダクタＬを流れる電流をＩＬで示す。この先行技術のＤＣ−ＤＣコンバータの動作を、図２に関して説明する。

図２に、図１の先行技術のＤＣ−ＤＣコンバータで生じる信号を示す。図２Ａに、出力電圧Ｖｏｕｔおよび基準電圧ＶＲを示し、図２Ｂに、インダクタＬを流れる電流ＩＬを示す。

図２に、各サイクルＣＹには２つの相があることを示す。ｔ０、ｔ２、ｔ４、ｔ６、ｔ８の時点で始まる第１の相の間、オン期間ＴＯＮ中は主スイッチＳ１が閉じており、出力スイッチＳ２は開いている。ｔ１、ｔ３、ｔ５、ｔ７、ｔ９の時点でそれぞれ始まる第２の相の間、オフ期間ＴＯＦ中は主スイッチＳ１は開いており、出力スイッチＳ２は閉じている。主スイッチＳ１のオン期間ＴＯＮの間、インダクタＬの電流ＩＬは増加し、インダクタＬにエネルギーが蓄積される。出力スイッチＳ２のオン期間の間、インダクタＬの電流ＩＬは減少し、エネルギーが負荷１２に供給される。

サイクルＣＹのデューティ・サイクルは、そのオン期間ＴＯＮの、サイクルＣＹの継続時間に対する比と定義する。このＤＣ−ＤＣコンバータは、第１および第２のデューティ・サイクルからデューティ・サイクルを選択することによって調節される。第１デューティ・サイクルＤ１は、第２デューティ・サイクルＤ２よりも小さい。第１デューティ・サイクルＤ１は、最小デューティ・サイクルとも称され、第２デューティ・サイクルＤ２は別に、最大デューティ・サイクルと称される。

ｔ２、ｔ４、ｔ６、ｔ８、ｔ１０の時点の矢印は、コンパレータ９が出力電圧Ｖｏｕｔと基準電圧ＶＲを比較するサンプリング時点を示す。出力電圧Ｖｏｕｔが基準電圧ＶＲよりも大きい場合、後続のサイクルＣＹは、最小デューティ・サイクルＤ１を有することになる。出力電圧Ｖｏｕｔが基準電圧ＶＲよりも小さい場合、後続のサイクルＣＹは、最大デューティ・サイクルＤ２を有することになる。

コンデンサＣの値は、出力電圧Ｖｏｕｔの平均レベルを実質的に一定に保持するのに十分に大きいと仮定する。ｔ２の時点で、主スイッチＳ１が閉じられ、出力スイッチＳ２が開き、その結果、負荷１２に、コンデンサＣから放電電流が流れ、それによって、ＥＳＲのために出力のところで電圧が下方に大きく変化する。ＥＳＲは、コンデンサＣの直列インピーダンスである。ｔ２の時点からｔ３の時点まで出力電圧Ｖｏｕｔが直線的に減少するのは、負荷が出力コンデンサを放電させるためである。ｔ３の時点で、主スイッチＳ１が開き、出力スイッチＳ２が閉じられ、充電電流がコンデンサＣに流れ込むことになる。コンデンサＣのＥＳＲのために、出力電圧Ｖｏｕｔが、電流の極性の変化により上方に大きく変化することになる。ｔ３の時点からｔ４の時点まで出力電圧Ｖｏｕｔが減少するのは、コイル電流が減少するためであり、その結果、ＥＳＲによる電圧降下が減少する。ｔ４の時点で、あるいはｔ４の直前に、コンパレータ９は、出力電圧Ｖｏｕｔと基準レベルＶＲを比較する。図２の例では、出力電圧Ｖｏｕｔのレベルは、基準レベルＶＲよりも小さく、そのため、ｔ４の時点で始まる次のサイクルに、最大デューティ・サイクルＤ２が割り当てられることになる。

図３に、本発明の実施形態による多出力ＤＣ−ＤＣコンバータの回路図を示す。
インダクタＬおよび主スイッチＳ０の直列構成は、入力直流電圧Ｖｉｎを受け取るように配置される。この入力直流電圧は、電池から発するものとすることもできるし、整流した主電源とすることもできる。インダクタＬと主スイッチＳ０の接合部をＮ１で示す。主スイッチＳ０の、ノードＮ１に結合されていない側は接地される。第１出力スイッチＳ１は、ノードＮ１とノードＯ１の間に配置される。第２出力スイッチＳ２は、ノードＮ１とノードＯ２の間に配置される。第３出力スイッチＳ３は、ノードＮ１とノードＯ３の間に配置される。第１コンデンサＣ１および第１負荷Ｌ１の並列構成は、ノードＯ１と接地の間に結合される。第２コンデンサＣ２および第２負荷Ｌ２の並列構成は、ノードＯ２と接地の間に結合される。第３コンデンサＣ３および第３負荷Ｌ３の並列構成は、ノードＯ３と接地の間に結合される。第１ノードＯ１と接地の間に第１出力電圧Ｖ１が現れる。第２ノードＯ２と接地の間に第２出力電圧Ｖ２が現れる。第３ノードＯ３と接地の間に第３出力電圧Ｖ３が現れる。

第１コンパレータ１２は、第１出力電圧Ｖ１と第１基準電圧ＶＲ１を比較して、第１出力信号を供給する。第２コンパレータ１１は、第２出力電圧Ｖ２と第２基準電圧ＶＲ２を比較して、第２出力信号を供給する。第３コンパレータ１０は、第３出力電圧Ｖ３と第３基準電圧ＶＲ３を比較して、第３出力信号を供給する。

第１、第２および第３の出力信号に基づいて、論理回路１３は、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧の数が、複数の出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧の数よりも多いか、少ないか、あるいは等しいかを判定する。サイクル生成器１４は、サイクルＣＹ１、ＣＹ２、ＣＹ３からなるシーケンスＳＥ（図４参照）において、複数の出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧の数よりも多いか、少ないか、あるいは等しい、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧の数に対応して、最小デューティ・サイクルＤ１が割り当てられる第１の数Ｎ１のサイクルと、最大デューティ・サイクルＤ２が割り当てられる第２の数Ｎ２のサイクルと、を生成することになる。そのため、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧Ｖの数が、複数の出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧Ｖの数よりも多い場合、第１の数Ｎ１は、第２の数Ｎ２よりも多くなる。

コントローラＣＯは、コンパレータ１０、１１および１２、論理回路１３、ならびにサイクル生成器１４を備える。

本発明による別の実施形態では、図３に示すように、論理回路１３は、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧の数Ｎ１と、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧の数Ｎ２を求める。

次に、サイクル生成器１４は、数Ｎ１およびＮ２を受け取り、主スイッチＳ０、第１出力スイッチＳ１、第２出力スイッチＳ２、および第３出力スイッチＳ３にそれぞれ、切換え信号ＣＳ０、ＣＳ１、ＣＳ２、およびＣＳ３を供給する。サイクル生成器１４は、最小デューティ・サイクルＤ１、または最小デューティ・サイクルＤ１よりも大きい最大デューティ・サイクルＤ２のいずれかによるサイクルＣＹ１、ＣＹ２、ＣＹ３（図４参照）を生成し、それによって、最小デューティ・サイクルＤ１による第１の数Ｎ１のサイクルＣＹ１、ＣＹ２、ＣＹ３と、最大デューティ・サイクルＤ２による第２の数Ｎ２のサイクルＣＹ１、ＣＹ２、ＣＹ３と、が得られる。

本発明による別の実施形態では、サイクル生成器１４は、現在の値の第１の数Ｎ１および第２の数Ｎ２でできるだけ、最大デューティ・サイクルＤ２によるサイクルＣＹ１、ＣＹ２、ＣＹ３の１つが、最小デューティ・サイクルＤ１によるサイクルＣＹ１、ＣＹ２、ＣＹ３の１つに先行するように、シーケンスＳＥにおけるサイクルＣＹ１、ＣＹ２、ＣＹ３の順序を制御するシーケンサ１４０を備える。こうすると、まず、最大デューティ・サイクルＤ２によるサイクルの１つの間に、インダクタＬを流れる電流ＩＬの平均値が増加し、次いで、最小デューティ・サイクルＤ１による後続のサイクルの間に、インダクタＬを流れる電流ＩＬの平均値が減少する。その結果、インダクタＬを流れる電流ＩＬがゼロになる可能性が最小限に抑えられる。

あるいは、シーケンサ１４０は、まず、最大デューティ・サイクルＤ２によるすべてのサイクルＣＹ１、ＣＹ２、ＣＹ３を含み、次いで、最小デューティ・サイクルＤ１によるすべてのサイクルＣＹ１、ＣＹ２、ＣＹ３を含むように、シーケンスＳＥにおけるサイクルＣＹ１、ＣＹ２、ＣＹ３の順序を制御し得る。この場合も、インダクタＬを流れる電流ＩＬがゼロになる可能性が最小限に抑えられる。

サイクル生成器１４はさらに、第１の数Ｎ１の最小デューティ・サイクルＤ１をできるだけ、出力電圧Ｖ１、Ｖ２、Ｖ３のうちそれらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧に関連するサイクルＣＹ１、ＣＹ２、ＣＹ３に割り当てて、かつ、第２の数Ｎ２の最大デューティ・サイクルＤ２をできるだけ出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧に関連するサイクルＣＹ１、ＣＹ２、ＣＹ３に割り当てるアロケータ１４１を備える。最小デューティ・サイクルＤ１によるサイクルＣＹ１、ＣＹ２、ＣＹ３では、出力スイッチ（第１、第２または第３のスイッチＳ１、Ｓ２、Ｓ３の１つ）のオン期間ＴＯＮの継続時間は、最大デューティ・サイクルＤ２によるサイクルにおける継続時間よりも長く、そのため、より大量のエネルギーが関連する負荷Ｌ１、Ｌ２、Ｌ３に供給される。これはまさに、出力電圧Ｖ１、Ｖ２、Ｖ３がその基準値ＶＲ１、ＶＲ２、ＶＲ３よりも小さい出力Ｏ１、Ｏ２、Ｏ３において求められることである。同様に、最大デューティ・サイクルＤ２ができるだけ、関連する出力電圧Ｖ１、Ｖ２、Ｖ３の値がそれらの対応する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも大きいサイクルＣＹ１、ＣＹ２、ＣＹ３に割り当てられる。

本発明による別の実施形態では、アロケータ（１４１）はさらに、第１の数Ｎ１が、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧の数よりも多い場合、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧に関連するサイクルＣＹ１、ＣＹ２、ＣＹ３に、最小デューティ・サイクルＤ１を割り当てる。あるいはその逆に、第２の数Ｎ２が、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧の数よりも多い場合、出力電圧Ｖ１、Ｖ２、Ｖ３のうち、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧に関連するサイクルＣＹ１、ＣＹ２、ＣＹ３に、最大デューティ・サイクルＤ２がさらに割り当てられる。

本発明による別の実施形態では、アロケータ１４１は、シーケンスＳＥにおけるサイクルＣＹ１、ＣＹ２、ＣＹ３のうち、移動するエネルギー量が最小の所定のサイクルを、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧Ｖ１、Ｖ２、Ｖ３の１つに割り当てる。こうすると、すでに基準値ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きい出力電圧Ｖ１、Ｖ２、Ｖ３のさらなる増加が最小になる。同様に、アロケータ１４１は、シーケンスＳＥにおけるサイクルＣＹ１、ＣＹ２、ＣＹ３のうち、移動するエネルギー量が最大の所定のサイクルを、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい出力電圧Ｖ１、Ｖ２、Ｖ３の１つに割り当てることができる。

アロケータ１４１は、シーケンスＳＥにおける第１サイクルＣＹ１として、それらの関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が大きく、かつ、最小デューティ・サイクルＤ１が割り当てられる出力電圧Ｖ１、Ｖ２、Ｖ３を割り当てることができる。通常、あるシーケンスにおける第１サイクルＣＹ１は、インダクタＬの電流ＩＬの平均値が最小のところから始まる。これは、最小デューティ・サイクルＤ１によるサイクルＣＹ１、ＣＹ２、ＣＹ３が、シーケンスＳＥの終わりに存在するためである。この最小のエネルギー量は、必要とするよりもはるかに大量のエネルギーを受け取ることになる出力Ｏ１、Ｏ２、Ｏ３に供給すべきである。このことは、電圧Ｖ１、Ｖ２、Ｖ３がすでにその基準値ＶＲ１、ＶＲ２、ＶＲ３よりも大きく、かつ、最大デューティ・サイクルＤ２が残っていないために最小デューティ・サイクルＤ１を割り当てなければならない出力Ｏ１、Ｏ２、Ｏ３に特に当てはまる。

アロケータ１４１は、シーケンスＳＥにおいて、最大デューティ・サイクルＤ２が割り当てられる最後のサイクルＣＹ１を、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも値が小さく、かつ最大デューティ・サイクルＤ２が割り当てられる出力電圧Ｖ１、Ｖ２、Ｖ３に割り当てることができる。通常、シーケンスＳＥにおいて、最大デューティ・サイクルＤ２が割り当てられる最後のサイクルＣＹ１、ＣＹ２、ＣＹ３では、インダクタＬの電流ＩＬの平均値が最大である。これは、最小デューティ・サイクルＤ１によるサイクルＣＹ１、ＣＹ２、ＣＹ３が、シーケンスＳＥの終わりに存在するためである。この最大のエネルギー量は、必要とするよりもはるかに小量のエネルギーを受け取ることになる出力Ｏ１、Ｏ２、Ｏ３に供給すべきである。このことは、出力電圧Ｖ１、Ｖ２、Ｖ３がすでに、その基準値ＶＲ１、ＶＲ２、ＶＲ３よりも小さく、かつ、最小デューティ・サイクルＤ１が残っていないために最大デューティ・サイクルＤ２を割り当てなければならない出力Ｏ１、Ｏ２、Ｏ３に特に当てはまる。

アロケータ１４１は、先行するシーケンスＳＥにおいて、最小デューティ・サイクルＤ１が、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３がより小さい間に、出力電圧Ｖ１、Ｖ２、Ｖ３の特定の出力電圧に割り当てられる場合、次のシーケンスＳＥでは、出力電圧Ｖ１、Ｖ２、Ｖ３のこの特定の出力電圧に最大デューティ・サイクルＤ２を割り当てることができる。あるいは、同様に、アロケータ１４１は、先行するシーケンスＳＥにおいて、最大デューティ・サイクルＤ２が、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３がより大きい間に、出力電圧Ｖ１、Ｖ２、Ｖ３の特定の出力電圧に割り当てられる場合、次のシーケンスＳＥでは、出力電圧Ｖ１、Ｖ２、Ｖ３のこの特定の出力電圧に最小デューティ・サイクルＤ１を割り当てることができる。そのため、特定のシーケンスＳＥにおいて、最小デューティ・サイクルＤ１または最大デューティ・サイクルＤ２をそれぞれ、出力電圧Ｖ１、Ｖ２、Ｖ３がその基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きいか、または小さい出力Ｏ１、Ｏ２、Ｏ３に割り当てなければならない場合、次のシーケンスＳＥでは、この出力Ｏ１、Ｏ２、Ｏ３に正しいデューティ・サイクルが割り当てられる。こうすると、デューティ・サイクルの誤った割当てが、時間が経つにつれて平均化されることになり、そのため、問題の出力電圧Ｖ１、Ｖ２、Ｖ３の調節に対するそのマイナスの影響が最小限に抑えられるという点で有利である。

本発明による別の実施形態では、ＤＣ−ＤＣコンバータはさらに、出力Ｏ１、Ｏ２、Ｏ３のモードを常に監視するモード検出器１５を備える。１５で示すブロックに一体化されるモード検出器は、図６に関して説明するように、コンパレータ１０、１１、１２の出力信号および出力Ｏ１、Ｏ２、Ｏ３の前のモードに基づいて、各出力Ｏ１、Ｏ２、Ｏ３の新しいモードを決定して、サイクル生成器１４のシーケンスコントローラ１４２に制御信号を供給する。シーケンスコントローラ１４２は、関連する負荷Ｌ１、Ｌ２、Ｌ３に電流を供給する必要がないことを示す状態にある出力Ｏ１、Ｏ２、Ｏ３についてではなく、関連する負荷Ｌ１、Ｌ２、Ｌ３に電流を供給しなければならないことを示す状態にある出力Ｏ１、Ｏ２、Ｏ３についてのみサイクルＣＹが生成されるように、シーケンスＳＥで必要とされるサイクルＣＹの数を制御する。

図４に、図３のＤＣ−ＤＣコンバータの動作を説明する信号を示す。図４Ａ、図４Ｂ、図４Ｃにそれぞれ、第１、第２、および第３の出力電圧Ｖ１、Ｖ２、Ｖ３ならびにそれらの関連する基準レベルＶＲ１、ＶＲ２、およびＶＲ３を示す。図４Ｄに、インダクタＬの電流ＩＬを示す。

矢印ＳＶ１、ＳＶ２、ＳＶ３で示すｔ１５の時点で、コンパレータ１２、１１、１０はそれぞれ、出力電圧Ｖ１、Ｖ２、Ｖ３と基準レベルＶＲ１、ＶＲ２、ＶＲ３を比較する。出力電圧Ｖ１およびＶ２はともに、それらの関連する基準レベルＶＲ１およびＶＲ２よりも値が小さい。出力電圧Ｖ３は、その関連する基準レベルＶＲ３よりも値が大きい。その結果、ｔ１５の時点からｔ２１の時点までの次にシーケンスＳＥにおいて、サイクルＣＹ１、ＣＹ２、ＣＹ３の２つが最大デューティ・サイクルＤ２を有し、サイクルＣＹ１、ＣＹ２、ＣＹ３の１つが最小デューティ・サイクルＤ１を有することになる。

シーケンスＳＥに、１つの最小デューティ・サイクルＤ１および２つの最大デューティ・サイクルＤ２を割り当てることは、いくつかの方法で実施し得る。好ましくは、まず、出力電圧Ｖ１、Ｖ２、Ｖ３が、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも小さいサイクルＣＹ１、ＣＹ２、ＣＹ３に最小デューティ・サイクルＤ１を割り当て、出力電圧Ｖ１、Ｖ２、Ｖ３が、関連する基準電圧ＶＲ１、ＶＲ２、ＶＲ３よりも大きいサイクルＣＹ１、ＣＹ２、ＣＹ３に最大デューティ・サイクルＤ２を割り当てるように試みる。したがって、利用可能な場合には、第３出力電圧Ｖ３がその基準レベルＶＲ３よりも大きいので、第３スイッチＳ３には最大デューティ・サイクルＤ２を割り当てなければならず、第１スイッチＳ１および第２スイッチＳ２には、最小デューティ・サイクルＤ１を割り当てなければならない。

しかし、図４Ｄに示す本発明による実施形態では、第１出力電圧Ｖ１または第２出力電圧Ｖ２のいずれかに、最大デューティ・サイクルＤ２を割り当てなければならない。というのは、割り当てられる最小デューティ・サイクルＤ１は１つしかないからである。そのため、シーケンスＳＥにおいて、３つの利用可能なサイクルＣＹ１、ＣＹ２、ＣＹ３に１つの最小デューティ・サイクルＤ１および２つの最大デューティ・サイクルＤ２を割り当てる処理では、最大デューティ・サイクルＤ２の１つを第３スイッチＳ３（第３出力電圧Ｖ３は、その基準ＶＲ１よりも値が大きい）に割り当てる決定がなされた。他方の最大デューティ・サイクルＤ２および１つの最小デューティ・サイクルＤ１は、スイッチＳ１およびＳ２に割り当てられる。これは、スイッチＳ１、Ｓ２の一方については正しい。というのは、最小デューティ・サイクルＤ１は、基準値ＶＲ１およびＶＲ２よりも値が小さい出力電圧Ｖ１およびＶ２に割り当てられるべきだからである。スイッチＳ１、Ｓ２の他方については、これは正しくない。

デューティ・サイクルの期間に、まず２つの最大デューティ・サイクルＤ２、次いで、最小デューティ・サイクルＤ１の順で割り当てるように選択することが有利である。こうすると、まず、インダクタＬを流れる平均電流ＩＬが増加し、それによって、最小デューティ・サイクルＤ１が存在するサイクル中に電流ＩＬがゼロ点を交差することがなくなる。

次のステップで、出力Ｏ１、Ｏ２、Ｏ３にどんな順序で電力を送らなければならないかを選択しなければならない。スイッチＳ３は、最大デューティ・サイクルＤ２で動作させるべきであり、そのように第１サイクルＣＹ１または第２サイクルＣＹ２に関連させるべきであることは明らかである。第３出力電圧Ｖ３はすでに、その基準値ＶＲ３よりも値が大きいので、第３出力Ｏ３を供給する電力をできるだけ少なくすることが有利である。したがって、この第３スイッチＳ３は、第１サイクルＣＹ１に関連させるべきである。というのは、インダクタＬの平均電流ＩＬが最小だからである。第１スイッチＳ１および第２スイッチＳ２を第２サイクルＳ２および第３サイクルＳ３に関連させることは重要ではなく、スイッチＳ２、Ｓ３の一方は正しく制御され、他方は正しく制御されない。好ましくは、可能であれば、次のシーケンスＳＥで、平均化効果を出すために、スイッチＳ２およびＳ３への割当てを反転する。

以下、本発明によるいくつかの実施形態をより詳細に説明する。第１に、２出力ＤＣ−ＤＣアップ・コンバータ、第２に、３出力アップ・コンバータ、第３に、２出力ＤＣ−ＤＣダウン・コンバータを論じる。

第３出力Ｏ３から、関連コンポーネントＳ３、Ｃ３、Ｌ３、および１０までを割愛した図３を参照して、２出力アップ・コンバータを説明する。２つの出力Ｏ１およびＯ２を備えた２出力アップ・コンバータについては、以下の４つの出力負荷選択肢がある。
− 出力Ｏ１およびＯ２はともに、出力電圧Ｖ１およびＶ２を十分に大きく保つために、負荷Ｌ１およびＬ２に流れ込む負荷電流を必要とする。
− 一方の出力Ｏ１は、その関連する負荷Ｌ１に流れ込む負荷電流を必要とする。
− 他方の出力Ｏ２は、負荷電流を必要とする。
− 出力Ｏ１およびＯ２はともに、出力電圧Ｖ１およびＶ２が大きくなり過ぎないようにするために、負荷Ｌ１およびＬ２に流れ込む負荷電流を必要としない。

次表に示すように、出力Ｏ１およびＯ２でともに、出力負荷電流が必要とされないとき、出力Ｏ１およびＯ２の出力電圧Ｖ１およびＶ２は、それらの関連する基準値ＶＲ１およびＶＲ２よりも大きくなり、次のサイクルＣＹは必要とされない。

出力電圧Ｖ１またはＶ２の一方がその関連する基準レベルＶＲ１、ＶＲ２よりも小さくなったらすぐに、コントローラＣＯは、一方の出力が負荷電流を必要とする状況に切り替えるべきである。最大で一方の出力Ｏ１、Ｏ２が負荷電流を伴う状態で、この原理は、ＷＯ ０２／０５８２２０−Ａ１号で開示されている単出力制御でも同様に働く。すなわち、出力電圧Ｖ１、Ｖ２が、その基準値ＶＲ１、ＶＲ２よりも小さい場合、次の切替えサイクルＣＹは、最大デューティ・サイクルを有するべきであり、出力電圧Ｖ１、Ｖ２が、その基準値ＶＲ１、ＶＲ２よりも大きい場合、次の切替えサイクルＣＹは、最小デューティ・サイクルＤ１を有するべきである。そのため、負荷電流を伴う出力Ｏ１、Ｏ２だけに、切替えサイクルＣＹおよび出力電力が与えられることになる。下表に示すように、他方の出力Ｏ１、Ｏ２は、その基準レベルＶＲ１、ＶＲ２よりも大きいレベルに留まり、切替えサイクルＣＹは与えられない。この表で、Ｄｉ，ｊのｉは、ｉ＝１の場合に最小デューティ・サイクルを指し、ｉ＝２の場合に最大デューティ・サイクルを指し、ｊは、ｊ＝１の場合に出力Ｏ１（電圧Ｖ１）を指し、ｊ＝２の場合に出力Ｏ２（電圧Ｖ２）を指す。

他方の出力Ｏ１、Ｏ２がその関連する基準電圧ＶＲ１、ＶＲ２よりも小さくなったらすぐに、コントローラＣＯは、２出力の状況に切り替えるべきである。活動状態の出力Ｏ１、Ｏ２の負荷Ｌ１、Ｌ２がオフに切り替えられ、出力電圧Ｖ１、Ｖ２が、その基準値ＶＲ１、ＶＲ２よりも大きくなり、かつそこに留まるとき、コントローラＣＯは、出力Ｏ１、Ｏ２でともに、無負荷の状況に戻すように切り替えるべきである。

負荷電流を伴う２つの出力Ｏ１、Ｏ２では、インダクタ電流ＩＬは、正しく適合させなければならず、電力は、出力Ｏ１およびＯ２での必要に応じて分配しなければならない。２出力Ｏ１、Ｏ２では、以下の４つの選択肢がある。
− 出力Ｏ１およびＯ２でともに、出力電圧Ｖ１、Ｖ２がそれらの基準レベルＶＲ１、ＶＲ２よりも大きい。
− 第１出力Ｏ１では、出力電圧Ｖ１がその基準レベルＶＲ１よりも大きく、第２出力Ｏ２では、出力電圧Ｖ２がその基準レベルＶＲ２よりも小さい。
− 第１出力Ｏ１では、出力電圧Ｖ１がその基準レベルＶＲ１よりも小さく、第２出力Ｏ２では、出力電圧Ｖ２がその基準レベルＶＲ２よりも大きい。
− 出力Ｏ１およびＯ２でともに、出力電圧Ｖ１、Ｖ２がそれらの基準レベルＶＲ１、ＶＲ２よりも小さい。

出力電圧Ｖ１およびＶ２の値がともに、それらの基準値ＶＲ１、ＶＲ２よりも小さいときには、インダクタ電流ＩＬを増加させるべきである。出力電圧Ｖ１、Ｖ２の値がともに、それらの基準値ＶＲ１、ＶＲ２よりも大きいときには、インダクタ電流ＩＬを減少させるべきである。出力電圧Ｏ１、Ｏ２の一方の値が、その関連する基準レベルＶＲ１、ＶＲ２よりも大きく、出力電圧Ｏ１、Ｏ２の一方の値が、その関連する基準レベルＶＲ１、ＶＲ２よりも小さいときには、インダクタ電流ＩＬを同じレベルのままにしなければならない。こうすると、シーケンスＳＥは、インダクタ電流ＩＬが増加すべきときには、２つの最大サイクルＤ２からなり、インダクタ電流ＩＬが減少すべきときには、２つの最小サイクルＤ１からなり、インダクタ電流ＩＬが同じレベルのままにならなければならないときには、１つの最小デューティ・サイクルＤ１および１つの最大デューティ・サイクルＤ２からなる。

そのため、出力Ｏ１、Ｏ２でともに、電圧Ｖ１、Ｖ２がそれらの基準レベルＶＲ１、ＶＲ２よりも大きいとき、これらの出力にはともに最小デューティ・サイクルＤ１が与えられることになる。同様に、いずれの出力でも、電圧がそれらの基準レベルＶＲ１、ＶＲ２よりも小さいとき、これらの出力にはともに第２デューティ・サイクルＤ２が与えられることになる。出力Ｏ１、Ｏ２の一方がその基準レベルＶＲ１、ＶＲ２よりも大きく、Ｏ１、Ｏ２の一方がその基準レベルＶＲ１、ＶＲ２よりも小さいとき、状況は異なる。最大デューティ・サイクルＤ２の第２相（この間、インダクタと負荷Ｌ１、Ｌ２の間に配置されたスイッチＳ１、Ｓ２は閉じている）は短いので、出力Ｏ１、Ｏ２へのエネルギー移動は、第２相がより長い最小デューティ・サイクルＤ１中でのエネルギー移動よりも小さい。すなわち、出力電圧Ｖ１、Ｖ２がその基準レベルＶＲ１、ＶＲ２よりも大きい出力Ｏ１、Ｏ２には、最大デューティ・サイクルＤ２が与えられ、出力電圧Ｖ１、Ｖ２がその基準レベルＶＲ１、ＶＲ２よりも小さい出力Ｏ１、Ｏ２には、最小デューティ・サイクルＤ１が与えられることになる。この状況で、出力電力を最大にし、電流がゼロにならないようにするために、まず、最大デューティ・サイクルＤ２を、次いで、最小デューティ・サイクルＤ１を存在させることになる。

次表に、２つの活動状態の出力についての上記制御規則を示す。この場合も、Ｄｉ，ｊのｉは、ｉ＝１の場合に最小デューティ・サイクルを指し、ｉ＝２の場合に最大デューティ・サイクルを指し、ｊは、ｊ＝１の場合に出力Ｏ１（電圧Ｖ１）を指し、ｊ＝２の場合に出力Ｏ２（電圧Ｖ２）を指す。各シーケンスは、２つの連続した次のサイクルを含む。

出力Ｏ１、Ｏ２の一方で負荷Ｌ１、Ｌ２がオフに切り換えられ、出力電圧Ｖ１、Ｖ２が、その基準レベルＶＲ１、ＶＲ２よりも大きくなり、かつそこに留まるとき、コントローラＣＯは、単出力の状況に戻すように切り換えるべきである。出力Ｏ１、Ｏ２でともに負荷Ｌ１、Ｌ２がオフに切り換えられ、出力電圧Ｖ１、Ｖ２が、それらの基準レベルＶＲ１、ＶＲ２よりも大きくなり、かつそこに留まるとき、コントローラＣＯは、無負荷の状況に戻すように切り換えるべきである。

図３に示すように、アップ・コンバータが３出力Ｏ１、Ｏ２、Ｏ３を有する場合、以下の８つの出力負荷選択肢がある。
− すべての出力Ｏ１、Ｏ２、Ｏ３に、負荷電流が流れる。
− 出力Ｏ１、Ｏ２、Ｏ３の２つに負荷電流が流れ、出力Ｏ１、Ｏ２、Ｏ３の１つには流れない（３つの選択肢）。
− 出力Ｏ１、Ｏ２、Ｏ３の１つに負荷電流が流れ、出力Ｏ１、Ｏ２、Ｏ３の２つには流れない（３つの選択肢）。
− いずれの出力Ｏ１、Ｏ２、Ｏ３にも、負荷電流が流れない。

負荷電流を伴う出力Ｏ１、Ｏ２、Ｏ３の数がゼロ、１つ、または２つの場合、２出力コントローラについて上記で説明した制御を実施する。３出力Ｏ１、Ｏ２、Ｏ３の場合、出力電圧測定の結果には、以下の８つの選択肢がある。
− すべての出力Ｏ１、Ｏ２、Ｏ３で、電圧Ｖ１、Ｖ２、Ｖ３がそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きい。
− 出力Ｏ１、Ｏ２、Ｏ３の２つで、電圧Ｖ１、Ｖ２、Ｖ３がそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きく、これらの出力の１つで、電圧がその基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さい（３つの選択肢）。
− 出力Ｏ１、Ｏ２、Ｏ３の１つで、電圧Ｖ１、Ｖ２、Ｖ３がその基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きく、これらの出力の２つで、電圧がそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さい（３つの選択肢）。
− すべての出力Ｏ１、Ｏ２、Ｏ３で、電圧Ｖ１、Ｖ２、Ｖ３がそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さい。

すべての出力Ｏ１、Ｏ２、Ｏ３が、それらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さいとき、インダクタ電流ＩＬを大きく増加させるべきであり、したがって、各出力に１つずつ、３つの最大デューティ・サイクルＤ２になる。

すべての出力Ｏ１、Ｏ２、Ｏ３が、それらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きいとき、インダクタ電流ＩＬを大きく減少させるべきであり、したがって、各出力に１つずつ、３つの最小デューティ・サイクルＤ１になる。出力Ｏ１、Ｏ２、Ｏ３の２つがそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きく、１つの出力がその基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さいとき、インダクタ電流ＩＬを減少させるべきであり、したがって、１つの最大デューティ・サイクルＤ２および２つの最小デューティ・サイクルＤ１になる。最大デューティ・サイクルＤ２は、出力Ｏ１、Ｏ２、Ｏ３のうち、その基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きいものに割り当てられ、最小デューティ・サイクルＤ１の最初のものは、このサイクルのエネルギー移動が、インダクタ電流ＩＬがより大きいために最も大きいので、出力Ｏ１、Ｏ２、Ｏ３のうち、その基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さいものに割り当てられる。

出力Ｏ１、Ｏ２、Ｏ３の１つがその基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも大きく、出力Ｏ１、Ｏ２、Ｏ３の２つがそれらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さいとき、インダクタ電流ＩＬを増加させるべきであり、したがって、２つの最大デューティ・サイクルＤ２および１つの最小デューティ・サイクルＤ１になる。最小デューティ・サイクルＤ１は、出力Ｏ１、Ｏ２、Ｏ３のうち、それらの基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも小さいものに割り当てられ、第２の最大デューティ・サイクルＤ２は、このサイクルのエネルギー移動が、インダクタ電流（ＩＬ）がより大きいために最も大きいので、出力Ｏ１、Ｏ２、Ｏ３のうち、その基準レベルＶＲ１、ＶＲ２、ＶＲ３よりも値が小さい他方に割り当てられる。下表に、３つの活動状態の出力についての上記制御規則を示す。Ｄｉ，ｊのｉは、ｉ＝１の場合に最小デューティ・サイクルを指し、ｉ＝２の場合に最大デューティ・サイクルを指し、ｊは、ｊ＝１の場合に出力Ｏ１（電圧Ｖ１）を指し、ｊ＝２の場合に出力Ｏ２（電圧Ｖ２）を指し、ｊ＝３の場合に出力Ｏ３（電圧Ｖ３）を指す。各シーケンスは、３つの連続した次のサイクルを含む。

出力Ｏ１、Ｏ２、Ｏ３の１つまたは２つで負荷Ｌ１、Ｌ２、Ｌ３がオフに切り換えられ、出力電圧Ｖ１、Ｖ２、Ｖ３が、その基準値ＶＲ１、ＶＲ２、ＶＲ３よりも大きくなり、かつそこに留まるとき、コントローラＣＯは、２出力または単出力の状況に戻すように切り換えるべきである。出力Ｏ１、Ｏ２、Ｏ３のすべてにおいて負荷Ｌ１、Ｌ２、Ｌ３がオフに切り換えられ、出力電圧Ｖ１、Ｖ２、Ｖ３が、それらの基準値ＶＲ１、ＶＲ２、ＶＲ３よりも大きくなり、かつそこに留まるとき、コントローラＣＯは、無負荷の状況に戻すように切り換えるべきである。

ダウン・コンバータの場合には、状況が異なる。ダウン・コンバージョンでは、第２相中だけではなく、完全な切換えサイクルＣＹ中に、インダクタ電流ＩＬが出力Ｏ１、Ｏ２、Ｏ３に流れる。すなわち、完全な切換えサイクルＣＹ中にエネルギーが移動し、その結果、最小デューティ・サイクルＤ１と最大デューティ・サイクルＤ２の間で、エネルギー移動に大きな差異が生じない。アップ・コンバージョンの場合と同様に、２つの出力Ｏ１およびＯ２についての異なる選択肢を以下に説明する。

次表に示すように、出力Ｏ１、Ｏ２のいずれにも出力負荷電流が存在しない場合、出力Ｏ１、Ｏ２の出力電圧Ｖ１、Ｖ２は、それらの基準レベルＶＲ１、ＶＲ２よりも大きくなり、いかなるサイクルも必要としない。

最大で出力Ｏ１、Ｏ２の一方が負荷電流を伴う状態で、この原理は、前に説明した単出力制御でも全く同様に働く。すなわち、出力電圧Ｖ１、Ｖ２がその基準レベルＶＲ１、ＶＲ２よりも小さい場合、次の切換えサイクルＣＹは、最大デューティ・サイクルＤ２を有するべきであり、出力電圧Ｖ１、Ｖ２がその基準レベルＶＲ１、ＶＲ２よりも大きい場合、次の切換えサイクルＣＹは、最小デューティ・サイクルＤ１を有するべきである。負荷電流を伴う出力Ｏ１、Ｏ２だけに、切換えサイクルおよび出力電力が与えられることになる。他方の出力Ｏ１、Ｏ２は、その基準レベルＶＲ１、ＶＲ２よりも大きいレベルに留まり、切換えサイクルＣＹは与えられない。次表に、１つの活動状態の出力についての制御規則を列挙する。

負荷電流を伴う２つの出力Ｏ１、Ｏ２では、インダクタ電流ＩＬは、正しく適合させなければならず、電力は、出力Ｏ１、Ｏ２での必要に応じて分配しなければならない。アップ・コンバージョンとの主な違いは、完全な切換えサイクルＣＹ中にエネルギーが移動することである。その結果、移動するエネルギー量はデューティ・サイクルに依存せず、そのため、最小デューティ・サイクルＤ１と最大デューティ・サイクルＤ２の選択は、あまり重要ではない。下表に、２つの活動状態の出力についての制御規則を示す。シーケンスＳＥ中には、常に２つのサイクルＣＹが存在する。

ダウン・コンバージョンについての結論は、少なくともアップ・コンバージョンと同じ規則が当てはまることである。最小デューティ・サイクルＤ１と最大デューティ・サイクルＤ２の選択は、出力Ｏ１、Ｏ２にはもはや重要ではなく、インダクタ電流ＩＬにしか関係しないので、追加の代替形態が存在する。

図５に、本発明によるＤＣ−ＤＣコンバータを備えた装置のブロック図を示す。１００で示す本発明によるＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎを受け取り、第１回路１０１に第１出力電圧Ｖ１、第２回路１０２に第２出力電圧Ｖ２、第３回路１０３に第３出力電圧Ｖ３を供給する。第１、第２、および第３の回路１０１、１０２、１０３は、音声映像応用例での内部回路（例えば、携帯電話の受信機、送信機、およびディスプレイ、あるいは、テレビまたはコンピュータ・ディスプレイの信号処理回路およびディスプレイ）とすることもできるし、外部装置とすることもできる。

図６に、出力電圧モードを説明する状態図を示す。コンバータの制御のために、出力Ｏｉが負荷電流を必要とするかどうかを測定する必要はない。出力Ｏｉのモードを、この状態図に関して説明するアルゴリズムによって追跡する。指標ｉは、このコンバータが有する出力Ｏｉの数に応じて、複数の出力の１つを示す整数である。

以下にこれらのモードを定義する。
モード０：出力電圧Ｖｉは、その基準電圧ＶＲｉよりも大きく、電力は必要とされず、出力Ｏｉは活動状態ではない。
モード１：出力電圧Ｖｉは、その基準電圧ＶＲｉよりも大きく、必要とする電力は最小であり、出力Ｏｉは活動状態である。
モード２：出力電圧Ｖｉは、その基準電圧ＶＲｉよりも小さく、必要とする電力は最大であり、出力Ｏｉは活動状態である。

モードの値は、前のモードおよび新たにサンプリングした出力電圧Ｖｉによって決まる。サンプリングした出力電圧Ｖｉが、その基準値ＶＲｉよりも小さい場合、常にモード２になる。サンプリングした出力電圧Ｖｉが、その基準値ＶＲｉよりも大きい場合、モード２はモード１に変わり、モード１はモード０に変わる。出力電圧Ｖｉが、その基準値ＶＲｉよりも大きい場合、モード１はモード０になり、モード０はモード０のままで留まり、出力Ｏｉは活動状態ではなくなる。そのため、活動状態の動作では、あるシーケンスにおいて、各出力Ｏｉごとにモードは、出力電圧Ｖｉの測定値に応じて、モード１とモード２の間で交番することになる。出力Ｏｉの１つが無負荷の場合、その出力電圧Ｖｉは、その基準レベルＶＲｉよりも大きいままになり、その結果、モードは０になる。

図７に、本発明によるＤＣ−ＤＣコンバータの制御アルゴリズムの流れ図を示す。この流れ図では、２出力アップ・コンバータの動作を説明する。

ステップ１００で、出力電圧Ｖ１およびＶ２の値を測定する。

ステップ１０１で、出力電圧Ｖ１の値がその基準値ＶＲ１よりも小さいかどうかと、出力電圧Ｖ２の値がその基準値ＶＲ２よりも小さいかどうかとをともに検査する。そうである場合、ステップ１０２で、（電圧Ｖ１が現れる）出力Ｏ１および（電圧Ｖ２が現れる）出力Ｏ２のモードはともに、モード２に変わることになる。このモードが２であった場合には、このモードは２のままで留まることになる。ステップ１０３で、複数のサイクルＣＹからなるシーケンスＳＥにおいて、第１の最大デューティ・サイクルＤ２が、第１出力電圧Ｖ１に関連する第１スイッチＳ１に適用され、次いで、第２の最大デューティ・サイクルＤ２が、第２出力電圧Ｖ２に関連する第２スイッチＳ２に適用される。あるいは、その逆である。

出力電圧の値がいずれもそれらの基準値よりも小さくない場合、ステップ１０４で、出力電圧Ｖ１の値がその基準値ＶＲ１よりも大きいかどうかと、出力電圧Ｖ２の値がその基準値ＶＲ２よりも小さいかどうかとをともに検査する。そうである場合、ステップ１０５で、出力Ｏ１のモードがモード２よりも小さいかどうかを検査する。そうである場合、ステップ１０６で、出力１のモードはモード０に変わり、出力２のモードはモード２になり、スイッチＳ２には最大デューティ・サイクルＤ２だけが適用されることになる。スイッチＳ１には、切換えサイクルは割り当てられない。出力Ｏ１のモードが２よりも小さくない場合、ステップ１０８で、出力Ｏ１のモードは１になり、出力２のモードは２になり、まず、最大デューティ・サイクルＤ２が第１スイッチＳ１に適用され、次いで、最小デューティ・サイクルＤ１が第２スイッチＳ２に適用されることになる。

ステップ１０４の結果が否の場合、ステップ１１０で、出力電圧Ｖ１の値がその基準値ＶＲ１よりも小さいかどうかと、出力電圧Ｖ２の値がその基準値ＶＲ２よりも大きいかどうかとを検査する。そうである場合、ステップ１１１で、出力Ｏ２のモードが２よりも小さいかどうかを検査し、そうである場合、ステップ１１２で、出力Ｏ１のモードはモード２に変わり、出力Ｏ２のモードはモード０になり、スイッチＳ１には最大デューティ・サイクルＤ２だけが適用されることになる。スイッチＳ２には、切換えサイクルは割り当てられない。出力Ｏ２のモードが２よりも小さくない場合、ステップ１１４で、出力Ｏ１のモードはモード２になり、出力Ｏ２のモードはモード１になり、まず、最大デューティ・サイクルＤ２が第２スイッチＳ２に適用され、次いで、最小デューティ・サイクルが第１スイッチＳ１に適用されることになる。

ステップ１１６に到達すると、出力電圧Ｖ１の値は、その基準値ＶＲ１よりも大きくなり、出力電圧Ｖ２の値は、その基準値ＶＲ２よりも大きくなる。ステップ１１７で、第１出力Ｏ１および第２出力Ｏ２のモードがともにモード２よりも小さいかどうかを検出する。そうである場合、ステップ１１９で、出力Ｏ１およびＯ２のモードはモード０になり、ステップ１１９で、待ちサイクルが開始され、出力電圧Ｖ１、Ｖ２の少なくとも一方がその基準値ＶＲ１、ＶＲ２よりも小さくなるまで待ちサイクルが継続することになる。ステップ１１７の結果が否である場合、ステップ１２０が実施されることになる。

ステップ１２０で、出力Ｏ１のモードがモード２よりも小さいかどうかを検査し、そうである場合、ステップ１２１で、出力Ｏ１のモードをモード０にし、出力Ｏ２のモードをモード１にし、ステップ１２２で、シーケンスＳＥは、スイッチＳ２に適用される１つの最小デューティ・サイクルＤ１を含むことになる。ステップ１２０の結果が否である場合、ステップ１２３が実施されることになる。

ステップ１２３で、出力Ｏ２のモードがモード２よりも小さいかどうかが検査され、そうである場合、ステップ１２４で、出力Ｏ１のモードをモード１にし、出力Ｏ２のモードをモード０にし、ステップ１２５で、シーケンスＳＥは、スイッチＳ１に適用される１つの最小デューティ・サイクルＤ１を含むことになる。出力Ｏ２のモードが２である場合、ステップ１２６で、出力Ｏ１およびＯ２のモードは１になり、ステップ１２７で、シーケンスＳＥは、第１スイッチＳ１に適用される最小デューティ・サイクルＤ１および第２スイッチＳ２に適用される最小デューティ・サイクルＤ１を含むことになる。

上記で述べた実施形態は、本発明を限定するものではなく、例示するものであり、当業者なら、添付の特許請求の範囲の範囲から逸脱することなく、多くの代替実施形態を設計し得ることに留意されたい。

請求項において、括弧内に記載された参照記号は、特許請求の範囲を限定すると解釈すべきではない。「備える」という言葉は、請求項に列挙されたもの以外の要素またはステップの存在を除外するものではない。本発明は、いくつかの別個の要素を備えるハードウェアによって、かつ、適切にプログラムされたコンピュータによって実施することができる。いくつかの手段を列挙する装置請求項では、全く同一のハードウェアによってこれらの手段の一部を実施することができる。相互に異なる従属請求項においてある種の手段が記載されていても、これらの手段の組合せを有利に使用し得ないことを示すものではない。

２デューティ・サイクル制御による先行技術の単出力ＤＣ−ＤＣコンバータの回路図である。 図１の先行技術のＤＣ−ＤＣコンバータで生じる信号を示すグラフである。 本発明の実施形態による多出力ＤＣ−ＤＣコンバータの回路図である。 図３のＤＣ−ＤＣコンバータを説明する信号を示す図である。 本発明によるＤＣ−ＤＣコンバータを備えた装置のブロック図である。 出力電圧モードを説明する状態図である。 本発明によるＤＣ−ＤＣコンバータの制御アルゴリズムの流れ図である。

Claims (12)

1. 多出力ＤＣ−ＤＣコンバータであって、
   インダクタ（Ｌ）と、
   前記インダクタ（Ｌ）に直流入力電圧（Ｖｉｎ）を周期的に結合する主スイッチ（Ｓ０）と、
   前記インダクタ（Ｌ）に結合された複数の出力スイッチ（Ｓ１，Ｓ２，Ｓ３）であって、前記複数の出力スイッチのそれぞれが、複数の負荷（Ｌ１，Ｌ２，Ｌ３）のうち関連する１つの負荷に対して複数の出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち関連する１つの出力電圧を生成する前記複数の出力スイッチ（Ｓ１，Ｓ２，Ｓ３）と、
   複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）からなるシーケンス（ＳＥ）において、前記主スイッチ（Ｓ０）および前記複数の出力スイッチ（Ｓ１，Ｓ２，Ｓ３）を制御するコントローラ（ＣＯ）であって、前記複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）の１つのサイクルは出力電圧（Ｖ１，Ｖ２，Ｖ３）の１つに関連づけられると共に前記１つのサイクルはそれぞれ、前記主スイッチ（Ｓ０）のオンの相（ＴＯ１，ＴＯ２，ＴＯ３）と、後続の、前記複数の前記出力スイッチ（Ｓ１，Ｓ２，Ｓ３）の１つのオンの相（Ｔ１，Ｔ２，Ｔ３）と、を含む前記コントローラ（ＣＯ）を備え、
   前記コントローラ（ＣＯ）は、
   複数のコンパレータ（１０，１１，１２）であって、前記複数のコンパレータのそれぞれは、前記複数の出力電圧のうち関連する１つの出力電圧（Ｖ１，Ｖ２，Ｖ３）と、複数の基準電圧のうち関連する１つの基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）とを比較する、前記複数のコンパレータ（１０，１１，１２）と、
   第１デューティ・サイクル（Ｄ１）、または前記第１デューティ・サイクル（Ｄ１）よりも大きい第２デューティ・サイクル（Ｄ２）のいずれかにより、前記第１デューティ・サイクル（Ｄ１）による第１の数（Ｎ１）のサイクルおよび前記第２デューティ・サイクル（Ｄ２）による第２の数（Ｎ２）のサイクルを生成するサイクル生成手段（１４）であって、前記第１の数（Ｎ１）は、前記複数の出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が大きい出力電圧の数に等しく、前記第２の数（Ｎ２）は、前記複数の出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が小さい出力電圧（Ｖ１，Ｖ２，Ｖ３）の数に等しいものであり、さらに、前記シーケンス（ＳＥ）における前記複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）の順序を制御するシーケンサ（１４０）を備える、前記サイクル生成手段（１４）と、
   を備える多出力ＤＣ−ＤＣコンバータ。
2. 前記シーケンサ（１４０）は、前記シーケンス（ＳＥ）において前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）の順序を制御すると共に、前記第１の数（Ｎ１）および前記第２の数（Ｎ２）における可能な限り多い現在の値で、前記第２デューティ・サイクル（Ｄ２）による前記サイクルの１つを、前記第１デューティ・サイクルによる前記サイクルの１つに先行させる、請求項１に記載の多出力ＤＣ−ＤＣコンバータ。
3. 前記シーケンサ（１４０）は、前記シーケンス（ＳＥ）において、まず、前記第２デューティ・サイクル（Ｄ２）によるすべての前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）を含み、次いで、前記第１デューティ・サイクル（Ｄ１）によるすべての前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）を含むように、前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）の順序を制御する請求項１に記載の多出力ＤＣ−ＤＣコンバータ。
4. 前記サイクルを生成する前記手段（１４）は、
   前記第１デューティ・サイクル（Ｄ１）を、出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの出力電圧（Ｖ１，Ｖ２，Ｖ３）に対応する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が小さい出力電圧に関連する前記複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）にできるだけ多く割り当て、
   前記第２の数の前記第２デューティ・サイクルを、出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの出力電圧（Ｖ１，Ｖ２，Ｖ３）に対応する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が大きい出力電圧に関連する前記複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）に割り当てる割り当て手段（１４１）を備えると共に、
   前記割り当て手段（１４１）は、前記第１の数（Ｎ１）が、前記第２の数（Ｎ２）よりも多い場合、出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの対応する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が大きい出力電圧（Ｖ１，Ｖ２，Ｖ３）に関連するサイクル（ＣＹ１，ＣＹ２，ＣＹ３）に、前記第１デューティ・サイクルをさらに割り当てると共に、前記第２の数（Ｎ２）が、出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの関連する基準電圧よりも値が大きい出力電圧の数よりも多い場合、出力電圧のうち、それらの関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が小さい出力電圧（Ｖ１，Ｖ２，Ｖ３）に関連するサイクル（ＣＹ１，ＣＹ２，ＣＹ３）に、前記第２デューティ・サイクル（Ｄ２）をさらに割り当てるように適合される、請求項１に記載の多出力ＤＣ−ＤＣコンバータ。
5. 前記シーケンサ（１４０）は、前記シーケンス（ＳＥ）における前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）の第１サイクルとして、前記関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が大きく、かつ、２デューティ・サイクル（Ｄ２）が割り当てられる出力電圧（Ｖ１，Ｖ２，Ｖ３）に関連するサイクルを割り当てるように適合される、請求項４に記載の多出力ＤＣ−ＤＣコンバータ。
6. 前記シーケンサ（１４０）は、前記シーケンス（ＳＥ）における、サイクルの最後のサイクルとして、関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が小さく、かつ、第１デューティ・サイクル（Ｄ１）が割り当てられる出力電圧（Ｖ１，Ｖ２，Ｖ３）に関連するサイクルを割り当てるように適合される、請求項４に記載の多出力ＤＣ−ＤＣコンバータ。
7. 前記割当て手段は、先行するシーケンス（ＳＥ）において、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）のうちの特定の１つが前記関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）より大きい値を有する間に、前記出力電圧（Ｖ１，Ｖ２，Ｖ３）のうちの前記特定の出力電圧に関連するサイクル（ＣＹ１，ＣＹ２，ＣＹ３）に前記第１デューティ・サイクル（Ｄ１）が割り当てられた場合、前記シーケンス（ＳＥ）では、前記出力電圧の前記特定の出力電圧に前記第２デューティ・サイクル（Ｄ２）を割り当てるように適合される、請求項４に記載の多出力ＤＣ−ＤＣコンバータ。
8. 前記割当て手段は、先行するシーケンス（ＳＥ）において、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）のうちの特定の１つが前記関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）より小さい値を有する間に、前記出力電圧（Ｖ１，Ｖ２，Ｖ３）のうちの前記特定の出力電圧に関連するサイクル（ＣＹ１，ＣＹ２，ＣＹ３）に前記第２デューティ・サイクル（Ｄ１）が割り当てられたる場合、前記シーケンス（ＳＥ）では、前記出力電圧の前記特定の出力電圧に前記第１デューティ・サイクル（Ｄ１）を割り当てるように適合される、請求項４に記載の多出力ＤＣ−ＤＣコンバータ。
9. 複数のモード検出器（１５）をさらに備え、各モード検出器は、複数の出力（Ｏ１，Ｏ２，Ｏ３）のそれぞれのモードを常に監視するために前記複数の出力電圧（Ｖ１，Ｖ２，Ｖ３）の１つに関連づけられ、各モード検出器は、前記関連する出力から負荷電流が引き出されないかどうかを示す第１状態（０）と、前記関連する出力から負荷電流が引き出される第２状態（１）および第３状態（２）の３つの状態を有し、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第１状態（０）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも小さい場合、前記第３状態（３）に入り、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第１状態（０）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも大きい場合、前記第１状態（０）が維持され、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第２状態（１）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも大きい場合、前記第１状態に入り、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第２状態（１）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも小さい場合、前記第３状態（２）に入り、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第３状態（２）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも小さい場合、前記第３状態（２）が維持され、
   前記関連する出力（Ｏ１，Ｏ２，Ｏ３）が前記第３状態（２）にあり、前記関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）がその関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも大きい場合、前記第２状態（１）に入る、請求項１に記載の多出力ＤＣ−ＤＣコンバータ。
10. 前記サイクルを生成する前記手段（１４）はさらに、前記第２状態（１）または前記第３状態（２）にある出力（Ｏ１，Ｏ２，Ｏ３）についてのみサイクル（ＣＹ）が生成されるように、あるシーケンス（ＳＥ）で必要とされるサイクル（ＣＹ）の数を制御するシーケンスコントローラ（１４２）を備える、請求項９に記載の多出力ＤＣ−ＤＣコンバータ。
11. 請求項１に記載の多出力ＤＣ−ＤＣコンバータと、
    前記多出力ＤＣ−ＤＣコンバータの前記複数の出力を送出する複数の出力端子にそれぞれ接続された複数の負荷と、
    を備える電子装置。
12. 多出力ＤＣ−ＤＣコンバータを制御する方法であって、
    前記多出力ＤＣ−ＤＣコンバータは、インダクタ（Ｌ）と、前記インダクタ（Ｌ）に直流入力電圧を周期的に結合する主スイッチ（Ｓ０）と、前記インダクタ（Ｌ）に結合された複数の出力スイッチ（Ｓ１，Ｓ２，Ｓ３）とを備え、前記出力スイッチはそれぞれ、複数の負荷（Ｌ１，Ｌ２，Ｌ３）のうち関連する負荷に、複数の出力電圧のうち関連する出力電圧（Ｖ１，Ｖ２，Ｖ３）を供給し、
    前記方法は、複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）からなるシーケンス（ＳＥ）において、前記主スイッチ（Ｓ０）および複数の前記出力スイッチ（Ｓ１，Ｓ２，Ｓ３）を制御すること（１）を含み、前記出力電圧（Ｖ１，Ｖ２，Ｖ３）に関連させられる前記複数のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）はそれぞれ、前記主スイッチ（Ｓ０）がオンの相（ＴＯ１，ＴＯ２，ＴＯ３）と、後続の、前記複数の前記出力スイッチ（Ｓ１，Ｓ２，Ｓ３）の１つがオンの相（Ｔ１，Ｔ２，Ｔ３）とを含み、
    前記制御すること（１）は、前記複数の出力電圧のうち対応する出力電圧（Ｖ１，Ｖ２，Ｖ３）と、複数の基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）のうち関連する基準電圧とを比較すること（１０，１１，１２）と、
    前記出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が大きい出力電圧（Ｖ１，Ｖ２，Ｖ３）の数が、前記複数の出力電圧（Ｖ１，Ｖ２，Ｖ３）のうち、それらの関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも値が小さい出力電圧（Ｖ１，Ｖ２，Ｖ３）の数よりも多いか、少ないか、あるいは等しいかを判定すること（１３）と、
    第１デューティ・サイクル（Ｄ１）を有する第１の数（Ｎ１）のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）と、前記第１デューティ・サイクルよりも大きい第２デューティ・サイクル（Ｄ２）を有する第２の数（Ｎ２）のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）とが、前記第１の数（Ｎ１）が前記関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも大きい値を有する前記出力電圧（Ｖ１，Ｖ２，Ｖ３）の数と等しくなると共に、前記第２の数（Ｎ２）が前記関連する基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）よりも小さい値を有する前記出力電圧（Ｖ１，Ｖ２，Ｖ３）の数と等しくなるような、前記第１デューティ・サイクル（Ｄ１）による第１の数（Ｎ１）のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）および前記第２デューティ・サイクル（Ｄ２）による第２の数（Ｎ２）のサイクル（ＣＹ１，ＣＹ２，ＣＹ３）を得て、前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）を生成すること（１４）と、
    前記シーケンス（ＳＥ）における前記サイクル（ＣＹ１，ＣＹ２，ＣＹ３）の順番を制御することと、
    を含む方法。

Images