JP4485766B2

JP4485766B2 - Photoelectric conversion device and method for manufacturing photoelectric conversion device

Info

Publication number: JP4485766B2
Application number: JP2003205164A
Authority: JP
Inventors: 学古茂田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-07-31
Filing date: 2003-07-31
Publication date: 2010-06-23
Anticipated expiration: 2023-07-31
Also published as: JP2005050976A

Description

【０００１】
【発明の属する技術分野】
本発明は、結晶系半導体基板を用い、この上に少なくとも一導電型半導体層、または、少なくとも真性半導体層および一導電型半導体層を順次積層して成る光電変換装置に関する。
【０００２】
【従来の技術】
現在、光電変換装置の一つである太陽電池の分野において、バルク型結晶Ｓｉ（シリコン）太陽電池が実用化されている。しかし、原料不足問題や原料コストの問題等が、最近になって顕在化してきている。
【０００３】
これまで、太陽電池の低コスト化について薄膜Ｓｉ系太陽電池を中心とした製造技術開発が活発に行われているが、中枢課題である高製膜速度でかつ高品質Ｓｉ膜を形成する技術については未だ開発途上の段階にあり、民生用電力用途の太陽電池の主力となり得るまでにいくつかの問題をクリアしなければならない。
【０００４】
一方、バルク型結晶Ｓｉ太陽電池についても様々な試みがなされており、高効率化を目指した要素技術開発の一つとして接合部の品質改善が挙げられる。従来、バルク型結晶Ｓｉ太陽電池における接合形成は、高温でのガス拡散または固相拡散プロセスが主流であり、大量バッチ処理が可能なことから、量産性に優れているというメリットを有していた。
【０００５】
【特許文献１】
特開昭57−124482号公報
【０００６】
【特許文献２】
特開平４−130671号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、急峻な拡散プロファイルの制御が困難であること、高温の熱履歴によりバルク型結晶Ｓｉの少数キャリアのライフタイムが低下することなど、特性面においては欠点がある。
【０００８】
他にはバルク型結晶Ｓｉ上に導電型半導体層を製膜することにより接合形成を行う技術が知られている（例えば、特許文献１，２参照）。
【０００９】
この例においては、接合深さを浅くできるとともに、基板温度が低温で良く、バルクの品質低下が抑制されるというメリットがあるが、導電型半導体層または真性半導体層の形成をプラズマCVD法で行っているため、基板となるバルクへのプラズマダメージが存在し、界面特性の低下が避けられないといった問題があった。
【００１０】
本発明は上述の問題点に鑑みてなされたものであり、その目的は発電効率の高い優れた光電変換装置を提供することにある。
【００１１】
【課題を解決するための手段】
前述の課題を解決するために、本発明の光電変換装置は、結晶系半導体基板上に、非晶質の一導電型半導体層または非晶質の真性半導体層を形成した光電変換装置において、前記一導電型半導体層または前記真性半導体層は、触媒ＣＶＤ法によって形成されたものであり、かつ前記結晶系半導体基板側に触媒材料の金属元素が多く含有するように分布していることを特徴とする。
【００１７】
さらに、前記一導電型半導体層または前記真性半導体層は、シリコンから成ることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の光電変換装置の実施形態を図面に基づいて詳細に説明する。
【００１９】
バルク型太陽電池においては、基板形成技術の熟成に伴い、界面すなわち接合部の品質が素子特性に大きな影響を及ぼすようになっている。基板上へ導電型層を製膜して電界接合形成を行うタイプの太陽電池の場合においては、同導電型層製膜をプラズマＣＶＤ法により形成するのが一般的であったが、製膜時におけるプラズマダメージにより界面準位密度が増大し、素子特性が低下する等の問題が存在していた。
【００２０】
本発明では、同導電型層製膜をプラズマを使用しない、いわゆるプラズマレスの製膜手法である触媒ＣＶＤ法により行うことで界面準位を増大させることなく、高品質接合を形成することができる。触媒ＣＶＤ法は大面積化が容易でありガス利用効率が高い、装置コストが安価といった、プロセス面でのメリットも有していることから、生産性の向上も期待できる。
【００２１】
さらに、基板上へ真性半導体層、次いで導電型層を製膜して電界接合形成を行うタイプの太陽電池の場合においても、同真性半導体層の製膜を触媒ＣＶＤ法により行うことで上記と同様の効果が得られる。
【００２２】
次に、本発明の手法を用いて光電変換装置を作製した例について示し、その具体的効果について詳細に説明する。図１に断面図で示すように、結晶系半導体基板（以下、基板ともいう）であるｐ型の多結晶Ｓｉ基板1の一主面上に、真性半導体層であるｉ型の非晶質Ｓｉ層２、一導電型半導体層であるｎ型の非晶質Ｓｉ層3、透明電極５、および表取り出し電極６が順次積層形成され、多結晶Ｓｉ基板１の裏面側である他主面上に、p型の非単結晶Ｓｉ層４、および裏面電極７が順次積層形成されて構成されている。なお、多結晶Ｓｉ基板1と、非晶質Ｓｉ層3および非単結晶Ｓｉ層４の導電型はそれぞれ反転していてもよい。また、素子特性に問題のない場合には、ｉ型の非晶質Ｓｉ層２は不要であってもよい。また、多結晶Ｓｉ基板１の反り等に問題が生じる場合には、ｉ型の非単結晶Ｓｉ層を多結晶Ｓｉ基板１および非単結晶Ｓｉ層４間に介在させてもよい。
【００２３】
このような光電変換装置を作製するには、まず、比抵抗が1〜1.5Ωcm程度となるようにp型にドープされた多結晶Ｓｉ基板1の表面に凹凸構造を形成する。具体的には、ＲＩＥ（反応性イオンエッチング）法、ＮａＯＨ水溶液を用いたウエットエッチング等により形成する。このとき、基板としては生産性に問題のない場合には単結晶Ｓｉ基板を用いてもよい。これらの基板は原材料の埋蔵量、コスト、およびバンドギャップ等を統括的に考慮すると、太陽電池用基板として最も好適である。
【００２４】
次に、ｉ型の非晶質Ｓｉ層2を前記多結晶Ｓｉ基板1上に形成する。具体的には、触媒ＣＶＤ法により膜厚５〜30ｎｍ程度で形成する。このとき、Ｗ（タングステン）から構成される触媒体を用いて、この触媒体の温度を1500〜1800℃、ガス圧力を1〜100ｍtorr、およびＳｉＨ_４とＨ_２のガス流量比を１：0.2〜５とし、基板温度を200〜350℃に選定すると高品質層が得られる。同条件で得られる膜は不純物の影響により弱n型を示す場合があるが、実質的にｉ型とみなすものとする。また、触媒体材料としてはＷの他にＴａ（タンタル），Ｃ（炭素），Ｍｏ（モリブデン），Ｔｉ（チタン）、またはそれらの窒化物等が好ましい。これは、前記材料が高融点で導電性が高く、且つ比較的加工が容易であるからである。また、特にｐ−ｉ界面における誘起構造欠陥の生成が抑制され、高い開放電圧を有する高効率の光電変換装置を提供できるからである。これらのうち、特にＷおよびＴａが、触媒体として好適なワイヤー形状に加工しやすく、高純度のものが得られやすいといった点で最も望ましい。
【００２５】
次に、前記非晶質Ｓｉ層２上にｎ型の非晶質Ｓｉ層3を、触媒ＣＶＤ法により厚さ５〜30ｎｍの範囲内で形成する。このとき、触媒体の温度を1500〜1800℃、ガス圧力を1〜100mtorr、ＳｉＨ_４とＨ_２とＰＨ_３のガス流量比を１：0.2〜５：0.0001〜0.01とし、基板温度を200〜350℃に選定すると高品質層が得られる。
【００２６】
上記の接合形成では、非晶質Ｓｉ層２および非晶質Ｓｉ層３をヘテロ接合層として設けていることから、素子特性における短絡電流および開放電圧を向上させることができる。
【００２７】
また、触媒体温度を高温とした条件では、非晶質Ｓｉ層２および非晶質Ｓｉ層３に微量のWが含有される。製膜シャッター等を使用しない場合では、製膜初期すなわち基板側のW濃度が高濃度となる。これにより、Ｗの濃度分布により基板との接着が強固となり、長期にわたって高い効率を有する光電変換装置を得ることができる。
【００２８】
上記の例として、多結晶Ｓｉ基板１上にｉ型の非晶質Ｓｉ層２を160Å形成した時の膜中のW濃度をＳＩＭＳにより評価した結果を図２に示す。
【００２９】
この微量のＷは膜中の引っ張り応力を低減させることが知られており、上記のように、特に基板近傍でのＷ濃度が高い場合には接合部での応力が緩和され、膜剥がれが生じにくいことが分かった。但し、Wが欠陥サイトとして機能して、表面再結合速度が増大するようなデメリットが顕著とならないように、含有濃度の絶対値は1×10¹⁷cm^−３以下とすることが望ましい。このような作用・効果は前述した他の元素も同様である。
【００３０】
次に、多結晶Ｓｉ基板１の非晶質Ｓｉ層２の形成側と反対の主面上にp型の非単結晶Ｓｉ層４をプラズマＣＶＤ法や触媒ＣＶＤ法等の真空製膜法により厚さ50ｎｍ以下に形成する。
【００３１】
その後、非晶質Ｓｉ層３上にＩＴＯ等から成る透明電極５をスパッタリング法等の真空製膜法により厚さ100ｎｍ以下に形成する。
【００３２】
表取り出し電極６および裏面電極７については、スパッタリング法等の真空製膜技術、プリント及び焼成技術、さらにはメッキ技術等を用いて形成することができる。
【００３３】
以上の方法よって作製された素子の明特性を表１に示す。なお、比較として従来のプラズマＣＶＤ法により接合形成を行った素子の特性についても示す。本発明の手法にて形成した素子では、開放電圧が従来に比して大きく増加しており、半導体接合部における品質改善にともなって同部での再結合電流が減少したことが考えられる。
【００３４】
【表１】

【００３５】
以上のことから、本発明の手法およびそれによって得られた光電変換装置が、特にバルク型太陽電池の特性向上に有用であることが実証された。
【００３６】
なお、上記では簡略化された工程および素子構造のものについて述べたが、ＰＥＳＣ(passivated emitter solar cell)構造、ＰＥＲＣ(passivated emitter and rear cell)構造、および埋め込み電極型構造等の高効率型バルク素子においても同様に適用できる。また、基板については、板状のものに限らず、例えば球状のものを用いてもよい。また、バルクセル上に薄膜セルユニットを直列接続したハイブリッド型タイプの光電変換素子等に適用した場合にも同等の効果が期待できる。このように本発明の要旨を逸脱しない範囲で適宜変更し実施が可能である。
【００３７】
【発明の効果】
以上のように、本発明の光電変換装置によれば、半導体接合部での応力が緩和され、膜剥がれが生じにくい信頼性の高い光電変換装置を得ることができる。さらに、このように半導体接合部における品質改善にともなって、半導体接合部での再結合電流が減少することにより、高効率の光電変換装置を提供できる。
【００３８】
また、例えばｐ−ｉ界面における誘起構造欠陥の生成が抑制され、高い開放電圧を有する高効率の光電変換装置を提供できる。
【００３９】
結晶系半導体基板側に触媒材料の金属元素が多く含有するように分布しているので、この金属元素の作用によって基板との接着が強固となり、長期にわたって高い効率を有する光電変換装置を得ることができる。
【００４０】
さらに、前記一導電型半導体層や前記真性半導体層が接合部をプラズマダメージのない触媒ＣＶＤ法により形成することで、高効率な光電変換装置を生産性よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る実施形態の一例を説明する断面図である。
【図２】多結晶Ｓｉ基板上にｉ型の非晶質Ｓｉ層を形成した場合のWの濃度分布をＳＩＭＳにより分析した結果を示す線図である。
【符号の説明】
１：ｐ型の多結晶Ｓｉ基板（結晶系半導体基板）
２：ｉ型の非晶質Ｓｉ層（真性半導体層）
３：ｎ型の非晶質Ｓｉ層（一導電型半導体層）
４：ｐ型の非単結晶Ｓｉ層
５：透明電極
６：表取り出し電極
７：裏面電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion device in which a crystalline semiconductor substrate is used and at least one conductivity type semiconductor layer or at least an intrinsic semiconductor layer and one conductivity type semiconductor layer are sequentially stacked thereon.
[0002]
[Prior art]
Currently, bulk-type crystalline Si (silicon) solar cells are put into practical use in the field of solar cells that are one of photoelectric conversion devices. However, the shortage of raw materials and the problem of raw material costs have become apparent recently.
[0003]
Up to now, manufacturing technology development centering on thin-film Si solar cells has been actively conducted to reduce the cost of solar cells, but the technology for forming high-quality Si films at high film forming speed, which is a central issue. Is still in the development stage and several issues must be cleared before it can become the mainstay of solar cells for consumer power applications.
[0004]
On the other hand, various attempts have been made for bulk-type crystalline Si solar cells, and one of the elemental technologies aimed at increasing the efficiency is to improve the quality of the joints. Conventionally, junction formation in bulk-type crystalline Si solar cells has a merit that it is excellent in mass productivity because gas diffusion at high temperature or solid phase diffusion process is the mainstream and large-scale batch processing is possible. .
[0005]
[Patent Document 1]
JP-A-57-124482 [0006]
[Patent Document 2]
JP-A-4-130671 [0007]
[Problems to be solved by the invention]
However, there are drawbacks in terms of characteristics, such as difficulty in controlling a steep diffusion profile and a decrease in the lifetime of minority carriers in bulk crystal Si due to high-temperature thermal history.
[0008]
In addition, there is known a technique for forming a junction by forming a conductive semiconductor layer on a bulk crystal Si (see, for example, Patent Documents 1 and 2).
[0009]
In this example, the junction depth can be reduced, the substrate temperature can be low, and the deterioration of the bulk quality is suppressed. However, the conductive semiconductor layer or the intrinsic semiconductor layer is formed by the plasma CVD method. Therefore, there has been a problem that plasma damage to the bulk serving as the substrate exists and deterioration of interface characteristics cannot be avoided.
[0010]
The present invention has been made in view of the above-described problems, and an object thereof is to provide an excellent photoelectric conversion device having high power generation efficiency.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, a photoelectric conversion device according to the present invention is a photoelectric conversion device in which an amorphous one-conductive semiconductor layer or an amorphous intrinsic semiconductor layer is formed on a crystalline semiconductor substrate. The one-conductivity-type semiconductor layer or the intrinsic semiconductor layer is formed by a catalytic CVD method, and is distributed so as to contain a large amount of a metal element of a catalyst material on the crystalline semiconductor substrate side. To do.
[0017]
Further, the type-conductivity semiconductor layer or the intrinsic semiconductor layer is characterized formed Rukoto from silicon.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the photoelectric conversion device of the present invention will be described in detail with reference to the drawings.
[0019]
In the bulk type solar cell, the quality of the interface, that is, the joint portion has a great influence on the element characteristics as the substrate forming technique is matured. In the case of a solar cell in which a conductive layer is formed on a substrate to form an electric field junction, the conductive layer is generally formed by plasma CVD. There has been a problem that the interface state density is increased by the plasma damage in the semiconductor device and the device characteristics are deteriorated.
[0020]
In the present invention, high quality bonding can be formed without increasing the interface state by performing the same conductivity type layer deposition by a catalytic CVD method which is a so-called plasma-less deposition method without using plasma. . The catalytic CVD method is easy to increase in area, has high gas utilization efficiency, and has process advantages such as low apparatus cost, so that improvement in productivity can be expected.
[0021]
Furthermore, even in the case of a solar cell in which an intrinsic semiconductor layer and then a conductive type layer are formed on a substrate to form an electric field junction, the same semiconductor layer is formed by catalytic CVD as described above. The effect is obtained.
[0022]
Next, an example in which a photoelectric conversion device is manufactured using the method of the present invention will be described, and specific effects thereof will be described in detail. As shown in a sectional view in FIG. 1, an i-type amorphous Si that is an intrinsic semiconductor layer is formed on one main surface of a p-type polycrystalline Si substrate 1 that is a crystalline semiconductor substrate (hereinafter also referred to as a substrate). Layer 2, n-type amorphous Si layer 3, which is a one-conductivity type semiconductor layer, transparent electrode 5, and front extraction electrode 6 are sequentially stacked and formed on the other main surface on the back side of polycrystalline Si substrate 1. The p-type non-single-crystal Si layer 4 and the back electrode 7 are sequentially stacked. Note that the conductivity types of the polycrystalline Si substrate 1, the amorphous Si layer 3 and the non-single-crystal Si layer 4 may be reversed. If there is no problem in device characteristics, the i-type amorphous Si layer 2 may be unnecessary. Further, when a problem occurs in the warp of the polycrystalline Si substrate 1, an i-type non-single-crystal Si layer may be interposed between the polycrystalline Si substrate 1 and the non-single-crystal Si layer 4.
[0023]
In order to manufacture such a photoelectric conversion device, first, a concavo-convex structure is formed on the surface of the polycrystalline Si substrate 1 doped in p-type so that the specific resistance is about 1 to 1.5 Ωcm. Specifically, it is formed by RIE (reactive ion etching) method, wet etching using NaOH aqueous solution, or the like. At this time, a single crystal Si substrate may be used as a substrate when there is no problem in productivity. These substrates are most suitable as a substrate for a solar cell in consideration of the reserves of raw materials, cost, band gap, and the like.
[0024]
Next, an i-type amorphous Si layer 2 is formed on the polycrystalline Si substrate 1. Specifically, it is formed with a film thickness of about 5 to 30 nm by a catalytic CVD method. At this time, using a catalyst body composed of W (tungsten), the temperature of the catalyst body is 1500-1800 ° C., the gas pressure is 1-100 mtorr, and the gas flow ratio of SiH ₄ and H ₂ is 1: 0.2- When the substrate temperature is set to 200 to 350 ° C., a high quality layer can be obtained. A film obtained under the same conditions may show a weak n-type due to the influence of impurities, but is assumed to be substantially i-type. In addition to W, the catalyst material is preferably Ta (tantalum), C (carbon), Mo (molybdenum), Ti (titanium), or a nitride thereof. This is because the material has a high melting point, high conductivity, and is relatively easy to process. Moreover, it is because the generation | occurrence | production of the induced structural defect in the pi interface is suppressed especially and the highly efficient photoelectric conversion apparatus which has a high open circuit voltage can be provided. Among these, W and Ta are particularly desirable in that they can be easily processed into a wire shape suitable as a catalyst body and a high-purity product can be easily obtained.
[0025]
Next, an n-type amorphous Si layer 3 is formed on the amorphous Si layer 2 by a catalytic CVD method within a thickness range of 5 to 30 nm. At this time, the temperature of the catalyst body is 1500-1800 ° C., the gas pressure is 1-100 mtorr, the gas flow ratio of SiH ₄ , H ₂ and PH ₃ is 1: 0.2-5: 0.0001-0.01, and the substrate temperature is 200-350. A high quality layer can be obtained by selecting ℃.
[0026]
In the above junction formation, since the amorphous Si layer 2 and the amorphous Si layer 3 are provided as heterojunction layers, the short-circuit current and the open-circuit voltage in the element characteristics can be improved.
[0027]
In addition, a trace amount of W is contained in the amorphous Si layer 2 and the amorphous Si layer 3 under the condition that the catalyst body temperature is high. When a film forming shutter or the like is not used, the W concentration at the initial stage of film formation, that is, the substrate side becomes high. Accordingly, the adhesion with the substrate is strengthened by the W concentration distribution, and a photoelectric conversion device having high efficiency over a long period can be obtained.
[0028]
As an example of the above, FIG. 2 shows the result of SIMS evaluation of the W concentration in the film when 160-type i-type amorphous Si layer 2 is formed on polycrystalline Si substrate 1.
[0029]
This small amount of W is known to reduce the tensile stress in the film, and as described above, especially when the W concentration in the vicinity of the substrate is high, the stress at the joint is relaxed, and film peeling occurs. I found it difficult. However, the absolute value of the concentration is preferably 1 × 10 ¹⁷ cm ⁻³ or less so that the disadvantage that W functions as a defect site and the surface recombination rate increases is not significant. Such actions and effects are the same for the other elements described above.
[0030]
Next, a p-type non-single-crystal Si layer 4 is formed on the main surface of the polycrystalline Si substrate 1 opposite to the side where the amorphous Si layer 2 is formed by a vacuum film-forming method such as a plasma CVD method or a catalytic CVD method. A thickness of 50 nm or less is formed.
[0031]
Thereafter, a transparent electrode 5 made of ITO or the like is formed on the amorphous Si layer 3 to a thickness of 100 nm or less by a vacuum film forming method such as a sputtering method.
[0032]
The front extraction electrode 6 and the back electrode 7 can be formed using a vacuum film forming technique such as a sputtering method, a printing and baking technique, and a plating technique.
[0033]
Table 1 shows the light characteristics of the devices manufactured by the above method. For comparison, the characteristics of an element formed by a conventional plasma CVD method are also shown. In the element formed by the method of the present invention, the open circuit voltage is greatly increased as compared with the prior art, and it is considered that the recombination current in the same part has decreased with the quality improvement in the semiconductor junction.
[0034]
[Table 1]

[0035]
From the above, it was proved that the technique of the present invention and the photoelectric conversion device obtained thereby are particularly useful for improving the characteristics of the bulk type solar cell.
[0036]
In the above description, the simplified process and device structure are described. However, a high-efficiency bulk device such as a PESC (passivated emitter solar cell) structure, a PERC (passivated emitter and rear cell) structure, and a buried electrode type structure is used. The same applies to. Further, the substrate is not limited to a plate shape, and for example, a spherical shape may be used. The same effect can be expected when applied to a hybrid type photoelectric conversion element or the like in which thin film cell units are connected in series on a bulk cell. As described above, various modifications can be made without departing from the scope of the present invention.
[0037]
【The invention's effect】
As described above, according to the photoelectric conversion device of the present invention, the relaxed stress in semi conductor junction, film peeling can be obtained with high photoelectric conversion device reliable unlikely to occur. Further, as the quality of the semiconductor junction is improved, the recombination current at the semiconductor junction is reduced, so that a highly efficient photoelectric conversion device can be provided.
[0038]
Further, generation of the induced structural defects in p-i interface if example embodiment is suppressed, can be provided a photoelectric conversion device of high efficiency with a high open-circuit voltage.
[0039]
Since the metal element of the catalyst material is distributed so as to contain a large amount on the crystalline semiconductor substrate side, the adhesion with the substrate is strengthened by the action of this metal element, and a photoelectric conversion device having high efficiency over a long period of time can be obtained. it can.
[0040]
Furthermore, when the one-conductivity-type semiconductor layer or the intrinsic semiconductor layer forms a junction by a catalytic CVD method without plasma damage, a highly efficient photoelectric conversion device can be manufactured with high productivity.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an example of an embodiment according to the present invention.
FIG. 2 is a diagram showing the result of analyzing the concentration distribution of W by SIMS when an i-type amorphous Si layer is formed on a polycrystalline Si substrate.
[Explanation of symbols]
1: p-type polycrystalline Si substrate (crystalline semiconductor substrate)
2: i-type amorphous Si layer (intrinsic semiconductor layer)
3: n-type amorphous Si layer (one-conductivity-type semiconductor layer)
4: p-type non-single-crystal Si layer 5: transparent electrode 6: front extraction electrode 7: back electrode

Claims

On the crystalline semiconductor substrate, a photoelectric conversion device formed one conductivity type semiconductor layer or an amorphous intrinsic semiconductor layer of amorphous, the type-conductivity semiconductor layer or the intrinsic semiconductor layer, the catalytic CVD A photoelectric conversion device formed and distributed so as to contain a large amount of a metal element of a catalyst material on the side of the crystalline semiconductor substrate .

The photoelectric conversion device according to claim 1, wherein the crystalline semiconductor substrate, the one-conductivity type semiconductor layer, or the intrinsic semiconductor layer is made of silicon .

The one conductivity type semiconductor layer, the photoelectric conversion device according to claim 1 or 2, characterized in opposite conductivity type Der Rukoto to the crystalline semiconductor substrate.

2. The method of manufacturing a photoelectric conversion device according to claim 1, wherein the one-conductivity-type semiconductor layer or the intrinsic semiconductor layer contains a large amount of a metal element of a catalyst material on the crystalline semiconductor substrate side by a catalytic CVD method. A method for manufacturing a photoelectric conversion device, wherein