JP4487658B2

JP4487658B2 - Digital image signal processing device

Info

Publication number: JP4487658B2
Application number: JP2004195567A
Authority: JP
Inventors: 淳北原; 浩正山田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-07-01
Filing date: 2004-07-01
Publication date: 2010-06-23
Anticipated expiration: 2024-07-01
Also published as: JP2006020050A

Description

本発明は、デジタル画像信号処理装置に関し、詳しくはノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたことで、使用するラインメモリの数を減少させたノイズ低減回路及び解像度変換回路からなるデジタル画像信号処理装置に関する。 The present invention relates to a digital image signal processing apparatus, and more particularly, from a noise reduction circuit and a resolution conversion circuit in which the number of line memories used is reduced by sharing a line memory between a noise reduction circuit and a resolution conversion circuit. This relates to a digital image signal processing apparatus.

従来技術におけるラインメモリを使用したノイズ低減回路及び解像度変換回路を備えたデジタル画像信号処理装置は、図５に示すように、従来の２次元フィルタを用いたノイズ低減回路と解像度変換回路を組み合わせたもので、１は画像信号の入力端子、２、３、４、５、６、７、８はそれぞれ１ライン分の画像データを記憶するラインメモリ、９は２次元フィルタを用いたノイズ低減回路、１０は垂直方向の解像度変換フィルタ、１１は水平方向の解像度変換フィルタ、１２は画像信号の出力端子からなる。 As shown in FIG. 5, a digital image signal processing apparatus having a noise reduction circuit using a line memory and a resolution conversion circuit according to the prior art combines a noise reduction circuit using a conventional two-dimensional filter and a resolution conversion circuit. 1 is an image signal input terminal, 2, 3, 4, 5, 6, 7, and 8 are line memories each storing image data for one line, 9 is a noise reduction circuit using a two-dimensional filter, 10 is a vertical resolution conversion filter, 11 is a horizontal resolution conversion filter, and 12 is an image signal output terminal.

このような構成からなる従来の２次元フィルタを用いたノイズ低減回路及び解像度変換回路からなるデジタル画像信号処理装置の動作を説明する。
先ず、入力端子１に入力された画像信号は、ノイズ低減回路９とラインメモリ３に分配される。ラインメモリ３から読み出された信号はノイズ低減回路９に入力される。ノイズ低減回路９に入力された信号は、２次元フィルタを用いて水平方向、垂直方向、斜め方向のそれぞれの相関を元にノイズが低減され、ラインメモリ４、５、６、７、８にライン毎に入力される。ラインメモリ４、５、６、７、８のうち４本のラインメモリから読み出された信号は、垂直解像度フィルタ１０に入力される。垂直解像度を変換された信号は水平解像度変換フィルタ１１に入力される。水平解像度を変換された信号は出力端子１２から出力される。
特開昭６１−５３８７８号（第２頁第１図） The operation of the digital image signal processing apparatus including the noise reduction circuit and the resolution conversion circuit using the conventional two-dimensional filter having such a configuration will be described.
First, the image signal input to the input terminal 1 is distributed to the noise reduction circuit 9 and the line memory 3. The signal read from the line memory 3 is input to the noise reduction circuit 9. The signal input to the noise reduction circuit 9 is reduced in noise based on the respective correlations in the horizontal direction, the vertical direction, and the diagonal direction using a two-dimensional filter, and the lines are stored in the line memories 4, 5, 6, 7, and 8. Input every time. Signals read from four line memories among the line memories 4, 5, 6, 7, and 8 are input to the vertical resolution filter 10. The signal whose vertical resolution has been converted is input to the horizontal resolution conversion filter 11. The signal whose horizontal resolution has been converted is output from the output terminal 12.
JP-A-61-53878 (Page 2, Fig. 1)

しかしながら、従来技術で説明したラインメモリを使用したノイズ低減回路及び解像度変換回路からなるデジタル画像信号処理装置において、垂直方向の相関も検出したい場合は、遅延回路としてラインメモリを複数使う必要があり、その分ゲート規模が増大してしまうという問題がある。
例えば、従来技術で説明したノイズ低減回路では、７個のラインメモリを必要とし、ゲート規模が増大してチップサイズの大型化や消費電力の増加やコストアップにつながる。
又、画像信号のうち、輝度、色差それぞれについてノイズ低減を行う場合、輝度用の回路、色差用の回路と２つ必要になり、２倍のラインメモリを必要とする。画像信号が年々多画素になっている状況においては、ラインメモリの増大はゲート規模増大の大きな原因となっている。 However, in the digital image signal processing apparatus including the noise reduction circuit and the resolution conversion circuit using the line memory described in the prior art, if it is desired to detect the correlation in the vertical direction, it is necessary to use a plurality of line memories as delay circuits. There is a problem that the gate scale increases accordingly.
For example, the noise reduction circuit described in the prior art requires seven line memories, which increases the gate scale, leading to an increase in chip size, an increase in power consumption, and an increase in cost.
Further, when noise reduction is performed for each of luminance and color difference in the image signal, two circuits for luminance and one for color difference are required, and double line memory is required. In a situation where the number of image signals increases every year, the increase in line memory is a major cause of the increase in gate scale.

従って、ラインメモリを使用する解像度変換機能を備えた固体撮像装置において、ラインメモリの数を増加させることなく２次元フィルタによるノイズ低減を行うことができるデジタル画像信号処理装置に解決しなければならない課題を有する。 Therefore, in a solid-state imaging device having a resolution conversion function that uses a line memory, there is a problem to be solved in a digital image signal processing device that can perform noise reduction by a two-dimensional filter without increasing the number of line memories Have

上記課題を解決するために、本願発明のデジタル画像信号処理装置は、次に示す構成にすることである。 In order to solve the above problems, a digital image signal processing apparatus according to the present invention is configured as follows.

（１）デジタル画像信号処理装置は、入力端子から入力された画像信号を、１ライン分の画像データとして記憶する第１、第２、第３、第４、第５のラインメモリの夫々に順次記憶させるラインメモリ記憶手段と、前記ラインメモリ記憶手段により記憶されている第２、第３、第４のラインメモリから読み出された信号を入力して水平方向、垂直方向、斜め方向の相関を検出してノイズを低減する２次元フィルタを用いた第１のノイズ低減回路と、前記ラインメモリ記憶手段により記憶されている第３、第４、第５のラインメモリから読み出された信号を入力して水平方向、垂直方向、斜め方向の相関を検出してノイズを低減する２次元フィルタを用いた第２のノイズ低減回路と、前記ラインメモリ記憶手段により記憶されている第２のラインメモリからの信号、前記第１のノイズ低減回路からの信号、前記第２のノイズ低減回路からの信号、前記第５のラインメモリからの信号の４つの信号を入力して垂直方向の解像度を変換する垂直解像度変換フィルタ及び水平方向の解像度を変換する水平解像度変換フィルタとからなる解像度変換回路と、を備えてなる。
（２）デジタル画像信号処理装置は、入力端子から入力された画像信号を、１ライン分の画像データとして記憶する第１、第２、第３、第４、第５のラインメモリの夫々に順次記憶させるラインメモリ記憶手段と、前記ラインメモリ記憶手段により記憶されている第２、第３、第４のラインメモリから読み出された信号、または第３、第４、第５のラインメモリから読み出された信号を切替えて入力して水平方向、垂直方向、斜め方向の相関を検出してノイズを低減する２次元フィルタを用いたノイズ低減回路と、前記ラインメモリ記憶手段により記憶されている第２のラインメモリからの信号、前記ノイズ低減回路からの信号、前記第５のラインメモリからの信号を入力して垂直方向の解像度を変換する垂直解像度変換フィルタ及び水平方向の解像度を変換する水平解像度変換フィルタとからなる解像度変換回路と、を備えてなる。
（３）デジタル画像信号処理装置は、入力端子から入力された画像信号を、１ライン分の画像データとして記憶する第１、第２、第３、第４、第５のラインメモリの夫々に順次記憶させるラインメモリ記憶手段と、前記ラインメモリ記憶手段により記憶されている第３、第４、第５のラインメモリから読み出された信号を入力して水平方向、垂直方向、斜め方向の相関を検出してノイズを低減する２次元フィルタを用いたノイズ低減回路と、前記ラインメモリ記憶手段により記憶されている第２のラインメモリからの信号、第３のラインメモリからの信号、前記ノイズ低減回路からの信号、前記第５のラインメモリからの信号の４つの信号を入力して垂直方向の解像度を変換する垂直解像度変換フィルタ及び水平方向の解像度を変換する水平解像度変換フィルタとからなる解像度変換回路と、を備えてなる。 (1) The digital image signal processing device sequentially stores the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line. The line memory storage means for storing, and the signals read from the second, third and fourth line memories stored by the line memory storage means are inputted to correlate the horizontal direction, the vertical direction and the diagonal direction. A first noise reduction circuit using a two-dimensional filter that detects and reduces noise, and signals read from the third, fourth, and fifth line memories stored in the line memory storage means are input. Then, a second noise reduction circuit using a two-dimensional filter that detects the correlation in the horizontal direction, the vertical direction, and the diagonal direction to reduce noise, and the second line stored in the line memory storage means. The vertical resolution is converted by inputting four signals: a signal from the memory, a signal from the first noise reduction circuit, a signal from the second noise reduction circuit, and a signal from the fifth line memory. And a resolution conversion circuit including a horizontal resolution conversion filter for converting the resolution in the horizontal direction.
(2) The digital image signal processing apparatus sequentially stores the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line. Line memory storage means for storing, signals read from the second, third, and fourth line memories stored by the line memory storage means, or read from the third, fourth, and fifth line memories A noise reduction circuit using a two-dimensional filter for reducing the noise by detecting the correlation in the horizontal direction, the vertical direction, and the oblique direction by switching and inputting the output signal, and the first stored in the line memory storage means A vertical resolution conversion filter for converting a vertical resolution by inputting a signal from the second line memory, a signal from the noise reduction circuit, and a signal from the fifth line memory, and a horizontal direction And resolution conversion circuit consisting of a horizontal resolution conversion filter for converting the resolution of, consisting comprise.
(3) The digital image signal processing apparatus sequentially stores the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line. The line memory storage means for storing, and the signals read from the third, fourth and fifth line memories stored by the line memory storage means are inputted to correlate the horizontal direction, the vertical direction and the diagonal direction. A noise reduction circuit using a two-dimensional filter that detects and reduces noise, a signal from the second line memory stored by the line memory storage means, a signal from a third line memory, and the noise reduction circuit And a horizontal resolution for converting the resolution in the horizontal direction by inputting the four signals of the signal from the fifth line memory and the signal from the fifth line memory and converting the resolution in the vertical direction. And resolution conversion circuit comprising a Zodo conversion filter, consisting comprise.

（１）以上のように、本発明のデジタル画像信号処理装置によれば、ノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたことで、ノイズ低減回路専用のラインメモリを持たずに２次元フィルタによるノイズ低減を行うことができる。これは画像信号の多画素化が進んでもラインメモリを増加させる必要がないという大きなメリットになる。
（２）実施例１では、２つのノイズ低減回路を使用する構成になっているため、ノイズ低減回路は２倍になるが、輝度、色差処理夫々あわせてラインメモリは従来の回路構成に比べて４個のラインメモリを減らすことができる。
（３）実施例２では、ノイズ低減回路を単一にして、クロックを早くしたことで、消費電力が増加するが、輝度、色差処理夫々合わせてラインメモリは従来の回路構成に比べて４個のラインンメモリを減らすことができる。
（４）実施例３では、垂直解像度を変換しない場合しかノイズを低減できないが、輝度、色差夫々合わせてラインメモリは従来の回路構成に比べて４個のラインメモリを減らすことができる。 (1) As described above, according to the digital image signal processing apparatus of the present invention, since the line memory is shared by the noise reduction circuit and the resolution conversion circuit, a line memory dedicated to the noise reduction circuit is not provided. Noise reduction by a two-dimensional filter can be performed. This is a great merit that it is not necessary to increase the line memory even if the number of pixels of the image signal is increased.
(2) In the first embodiment, since the configuration using two noise reduction circuits is used, the noise reduction circuit is doubled. However, the line memory is compared with the conventional circuit configuration for both luminance and color difference processing. Four line memories can be reduced.
(3) In the second embodiment, a single noise reduction circuit and a faster clock increase power consumption, but there are four line memories compared to the conventional circuit configuration for both luminance and color difference processing. The line memory can be reduced.
(4) In the third embodiment, noise can be reduced only when the vertical resolution is not converted, but the line memory can be reduced by four line memories in comparison with the conventional circuit configuration in accordance with the luminance and the color difference.

次に、本願発明に係るデジタル画像信号処理装置の実施形態について、図面を参照して、以下説明する。 Next, an embodiment of a digital image signal processing apparatus according to the present invention will be described below with reference to the drawings.

本願発明の第１実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置は、図１に示すように、１３は画像信号の入力端子、１４、１５、１６、１７、１８はそれぞれ１ライン分の画像データを記憶する第１、第２、第３、第４、第５のラインメモリ、１９、２０は２次元フィルタを用いた第１、第２のノイズ低減回路、２１は垂直方向の垂直解像度変換フィルタ、２２、２３、２４、２５はそれぞれ垂直解像度変換フィルタ２１の入力端子、２６は水平方向の水平解像度変換フィルタ、２７は画像信号の出力端子、２８、２９は遅延回路をそれぞれ表し、垂直解像度変換フィルタ２１及び水平解像度変換フィルタ２６で解像度変換回路を構成する。 As shown in FIG. 1, the digital image signal processing apparatus in which the line memory is shared by the noise reduction circuit and the resolution conversion circuit of the first embodiment of the present invention is as shown in FIG. 16, 17, and 18 are first, second, third, fourth, and fifth line memories that store image data for one line , and 19 and 20 are first and second lines that use a two-dimensional filter . A noise reduction circuit , 21 is a vertical resolution conversion filter in the vertical direction, 22, 23, 24 and 25 are input terminals of the vertical resolution conversion filter 21, 26 is a horizontal resolution conversion filter in the horizontal direction, and 27 is an output terminal for image signals, Reference numerals 28 and 29 respectively denote delay circuits, and the vertical resolution conversion filter 21 and the horizontal resolution conversion filter 26 constitute a resolution conversion circuit.

このような構成からなるノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置において、先ず、入力端子１３に入力された画像信号は、第１、第２、第３、第４、第５のラインメモリ１４、１５、１６、１７、１８にライン毎に入力されて記憶される。
ここでは、ノイズ低減回路と垂直解像度変換フィルタ用のラインメモリを共有することにより、従来技術の図５を参照して説明したデジタル画像信号処理装置の構成に比べて２つのラインメモリを削減している。 In the digital image signal processing apparatus in which the line memory is shared between the noise reduction circuit and the resolution conversion circuit configured as described above, first, the image signal input to the input terminal 13 is the first, second, and third. The fourth and fifth line memories 14 , 15 , 16 , 17, and 18 are inputted and stored for each line.
Here, by sharing the line memory for the noise reduction circuit and the vertical resolution conversion filter, two line memories are reduced compared to the configuration of the digital image signal processing apparatus described with reference to FIG. 5 of the prior art. Yes.

第２、第３、第４のラインメモリ１５、１６、１７から読み出された信号は第１のノイズ低減回路１９に入力され、第３、第４、第５のラインメモリ１６、１７、１８から読み出された信号は第２のノイズ低減回路２０に入力される。第１、第２のノイズ低減回路１９、２０に入力された信号は２次元フィルタを用いて水平方向、垂直方向、斜め方向のそれぞれの相関を元にノイズが低減され、垂直解像度変換フィルタ２１の入力端子２３、２４にそれぞれ入力される。 The signals read from the second, third, and fourth line memories 15, 16, and 17 are input to the first noise reduction circuit 19, and the third, fourth, and fifth line memories 16, 17, and 18 are input. The signal read from is input to the second noise reduction circuit 20. The signals input to the first and second noise reduction circuits 19 and 20 are reduced in noise based on the respective correlations in the horizontal direction, the vertical direction, and the diagonal direction using a two-dimensional filter. Input to the input terminals 23 and 24, respectively.

ここで使用する垂直解像度変換フィルタ２１は、入力端子２２、２５に入力される信号のフィルタ係数の絶対値に比べて、入力端子２３、２４に入力される信号のフィルタ係数の絶対値が大きいＦＩＲフィルタを用いる。フィルタ係数が小さければ、ノイズ低減回路を入れなくとも出力される画像への影響は少ないからである。
又、入力端子２２、２５に入力される信号レベルが入力端子２３、２４に入力される信号レベルより飛びぬけて大きい場合はそもそもその信号はノイズではなく、原画像のエッジであると判断する。
以上の理由により、４本の信号線（ライン）である入力端子２２、２３、２４、２５の全てにノイズ低減回路を入れないようにして、垂直解像度変換フィルタ２１の４タップのうち処理の重みが大きいＭ個のライン、実施例においては入力端子２３、２４にノイズ低減回路を設けた構成となっている。具体的には、第２、第３、第４のラインメモリ１５、１６、１７からの信号を第１のノイズ低減回路１９に入力し、第３、第４、第５のラインメモリ１６、１７、１８からの信号を第２のノイズ低減回路２０に入力し、第１のノイズ低減回路１９の出力が垂直解像度変換フィルタ２１の入力端子２３に入力され、第２のノイズ低減回路２０の出力が垂直解像度変換フィルタ２１の入力端子２４に入力されるようにして、ノイズ低減回路を２個にしてゲート規模の増加を抑えている。 The vertical resolution conversion filter 21 used here is an FIR in which the absolute value of the filter coefficient of the signal input to the input terminals 23 and 24 is larger than the absolute value of the filter coefficient of the signal input to the input terminals 22 and 25. Use a filter. This is because if the filter coefficient is small, the influence on the output image is small even without the noise reduction circuit.
If the signal level input to the input terminals 22 and 25 is much higher than the signal level input to the input terminals 23 and 24, it is determined that the signal is not noise but an edge of the original image.
For the above reasons, the noise reduction circuit is not inserted in all of the input terminals 22, 23, 24, and 25 that are four signal lines (lines), and the processing weight among the four taps of the vertical resolution conversion filter 21. In this embodiment, a noise reduction circuit is provided at the input terminals 23 and 24. Specifically, signals from the second, third, and fourth line memories 15, 16, and 17 are input to the first noise reduction circuit 19, and the third, fourth, and fifth line memories 16, 17 are input. , 18 are input to the second noise reduction circuit 20, the output of the first noise reduction circuit 19 is input to the input terminal 23 of the vertical resolution conversion filter 21, and the output of the second noise reduction circuit 20 is Two noise reduction circuits are provided so as to be input to the input terminal 24 of the vertical resolution conversion filter 21, thereby suppressing an increase in gate scale.

図２は、４タップのＦＩＲローパスフィルタのフィルタ係数の例である。実線は方形窓による窓関数法で求めた正規化遮断周波数０.２５のローパスフィルタのインパルス応答であり、垂直解像度を２倍にする場合を想定したものである。これを４タップで実現した場合、フィルタ係数は（０、０、１、０）、（−０.２１、０.６３、０.６３、−０.２１）となり、フィルタ係数の中心ほど両端に比べて係数の絶対値が大きいことがわかる。
このようにして垂直解像度を変換された信号は水平解像度変換フィルタ２６に入力され、水平解像度が変換されて出力端子２７から出力される。 FIG. 2 is an example of a filter coefficient of a 4-tap FIR low-pass filter. The solid line represents the impulse response of a low-pass filter with a normalized cutoff frequency of 0.25 obtained by the window function method using a rectangular window, and assumes a case where the vertical resolution is doubled. When this is realized with 4 taps, the filter coefficients are (0, 0, 1, 0), (−0.21, 0.63, 0.63, −0.21), and the center of the filter coefficient is at both ends. It can be seen that the absolute value of the coefficient is large.
The signal whose vertical resolution is converted in this way is input to the horizontal resolution conversion filter 26, where the horizontal resolution is converted and output from the output terminal 27.

以上の処理を輝度信号、色差信号それぞれに行うとすると、ノイズ低減回路は２倍必要になるが、ラインメモリは従来の回路構成に比べて４つ減少する。又、垂直解像度変換フィルタにおいて、フィルタ係数が大きい信号だけノイズ低減を行うことによりゲート規模を抑えることができる。 If the above processing is performed for each of the luminance signal and the color difference signal, a noise reduction circuit is required twice, but the line memory is reduced by four compared to the conventional circuit configuration. Further, in the vertical resolution conversion filter, the gate scale can be suppressed by reducing noise only for a signal having a large filter coefficient.

次に、本発明の第２実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置について、図面を参照して以下説明する。 Next, a digital image signal processing apparatus in which a line memory is shared by the noise reduction circuit and the resolution conversion circuit of the second embodiment of the present invention will be described with reference to the drawings.

第２実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置は、図３に示すように、３０は画像信号の入力端子、３１、３２、３３、３４、３５はそれぞれ１ライン分の画像データを記憶する第１、第２、第３、第４、第５のラインメモリ、３６はセレクタ、３７はラインメモリの２倍のクロックで動作する２次元フィルタを用いたノイズ低減回路、３８は垂直方向の垂直解像度変換フィルタ、３９、４０、４１、４２はそれぞれ垂直解像度変換フィルタ３８の入力端子、４３は水平方向の水平解像度変換フィルタ、４４は画像信号の出力端子、４５、４６は遅延回路、４７は２倍のクロックで動作する単位遅延回路をそれぞれ表し、垂直解像度変換フィルタ３８及び水平解像度変換フィルタ４３で解像度変換回路を構成する。 In the digital image signal processing apparatus in which the line memory is shared by the noise reduction circuit and the resolution conversion circuit of the second embodiment, as shown in FIG. 3, 30 is an input terminal for image signals, 31, 32, 33, 34. , 35 are first, second, third, fourth, and fifth line memories that store image data for one line, 36 is a selector, and 37 is a two-dimensional filter that operates at twice the clock of the line memory. , 38 is a vertical resolution conversion filter in the vertical direction, 39, 40, 41, and 42 are input terminals of the vertical resolution conversion filter 38, 43 is a horizontal resolution conversion filter in the horizontal direction, and 44 is an image signal. An output terminal, 45 and 46 are delay circuits, and 47 is a unit delay circuit that operates with a double clock. The vertical resolution conversion filter 38 and the horizontal resolution conversion filter The resolution conversion circuit is configured by the data 43.

このような構成からなるノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置において、第１実施例と異なるのは。ノイズ低減回路をラインメモリのＮ倍クロック、実施例では２倍の周波数で動作させるようにして、解像度変換回路における処理の重みが大きいＭライン、実施例では入力端子４０、４１の２ラインであるのでＭ／Ｎ個のノイズ低減回路は１つですみ、第１実施例に比べてノイズ低減回路を１つ減らしたことである。ノイズ低減回路を１つにすることにより、セレクタ３６を２倍のクロックで切り替えて、ノイズ低減回路への入力を選択する。この第２実施例では、ノイズ低減回路を減らしたのでゲート規模の増加は殆どないが、２倍のクロックで動作させるので消費電力は増加する。 The digital image signal processing apparatus in which the line memory is shared between the noise reduction circuit and the resolution conversion circuit having such a configuration is different from the first embodiment. The noise reduction circuit is operated at an N-times clock of the line memory, in the embodiment, twice the frequency, so that the processing weight in the resolution conversion circuit is M lines, and in the embodiment, the input terminals 40 and 41 are two lines. Therefore, only one M / N noise reduction circuit is required, and the noise reduction circuit is reduced by one compared to the first embodiment. By using one noise reduction circuit, the selector 36 is switched with a double clock to select the input to the noise reduction circuit. In this second embodiment, since the noise reduction circuit is reduced, there is almost no increase in the gate scale, but the power consumption is increased because it is operated with twice the clock.

次に、本発明の第３実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置について、図面を参照して以下説明する。 Next, a digital image signal processing apparatus in which a line memory is shared by a noise reduction circuit and a resolution conversion circuit according to a third embodiment of the present invention will be described below with reference to the drawings.

第３実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置は、図４に示すように、４８は画像信号の入力端子、４９、５０、５１、５２、５３はそれぞれ１ライン分の画像データを記憶する第１、第２、第３、第４、第５のラインメモリ、５４は２次元フィルタを用いたノイズ低減回路、５５は垂直方向の垂直解像度変換フィルタ、５６、５７、５８、５９はそれぞれ垂直解像度変換フィルタ５５の入力端子、６０は水平方向の水平解像度変換フィルタ、６１は画像信号の出力端子、６２、６３、６４は遅延回路をそれぞれ表し、垂直解像度変換フィルタ５５及び水平解像度変換フィルタ６０で解像度変換回路を構成する。 In the digital image signal processing apparatus in which the line memory is shared between the noise reduction circuit and the resolution conversion circuit of the third embodiment, as shown in FIG. 4, 48 is an input terminal for image signals, 49, 50, 51, 52 , 53 are first, second, third, fourth, and fifth line memories that store image data for one line, 54 is a noise reduction circuit using a two-dimensional filter, and 55 is vertical resolution in the vertical direction. Conversion filters 56, 57, 58, and 59 are input terminals of the vertical resolution conversion filter 55, 60 is a horizontal resolution conversion filter in the horizontal direction, 61 is an output terminal for image signals, and 62, 63, and 64 are delay circuits, respectively. The vertical resolution conversion filter 55 and the horizontal resolution conversion filter 60 constitute a resolution conversion circuit.

このような構成からなるノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置において、第１実施例と異なるのは。入力端子５７に接続してあったノイズ低減回路を削除したことである。垂直解像度を変換しない場合のフィルタ係数は、図２に示すグラフより、（０、０、１、０）であり、解像度変換回路における処理の重みが最も大きいライン、実施例では入力端子５８の信号だけが使用されるからである。
この第３実施例ではゲート規模、消費電力とも最も抑えられるので、垂直解像度を変換しない場合だけノイズ低減を行うように用途を限定した場合は、この実施例が有効である。 The digital image signal processing apparatus in which the line memory is shared between the noise reduction circuit and the resolution conversion circuit having such a configuration is different from the first embodiment. The noise reduction circuit connected to the input terminal 57 is deleted. The filter coefficient when the vertical resolution is not converted is (0, 0, 1, 0) from the graph shown in FIG. 2, and is the line with the highest processing weight in the resolution conversion circuit, in the embodiment, the signal at the input terminal 58. Because only is used.
In the third embodiment, both the gate scale and the power consumption can be minimized, and this embodiment is effective when the application is limited so that noise reduction is performed only when the vertical resolution is not converted.

ノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたことにより、ノイズ低減回路専用のラインメモリを持たずに２次元フィルタによるノイズ低減を行うことができ、画像信号の多画素化が進むほどラインメモリを減らすことができるデジタル画像信号処理装置を提供する。 By sharing the line memory between the noise reduction circuit and the resolution conversion circuit, noise can be reduced by a two-dimensional filter without having a line memory dedicated to the noise reduction circuit, and the number of pixels of the image signal is increased. Provided is a digital image signal processing apparatus capable of reducing the line memory.

本発明に係る第１実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置を略示的に示したブロック図である。1 is a block diagram schematically showing a digital image signal processing apparatus in which a line memory is shared by a noise reduction circuit and a resolution conversion circuit according to a first embodiment of the present invention. 同、４タップのＦＩＲローパスフィルタのフィルタ係数の例を示したグラフである。It is the graph which showed the example of the filter coefficient of the same 4 tap FIR low pass filter. 本発明に係る第２実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置を略示的に示したブロック図である。It is the block diagram which showed schematically the digital image signal processing apparatus which made the line memory share by the noise reduction circuit and resolution conversion circuit of 2nd Example which concern on this invention. 本発明に係る第３実施例のノイズ低減回路と解像度変換回路でラインメモリを共有するようにしたデジタル画像信号処理装置を略示的に示したブロック図である。FIG. 10 is a block diagram schematically showing a digital image signal processing apparatus in which a line memory is shared by a noise reduction circuit and a resolution conversion circuit according to a third embodiment of the present invention. 従来技術におけるラインメモリを使用したノイズ低減回路及び解像度変換回路で構成されているデジタル画像信号処理装置を略示的に示したブロック図である。It is the block diagram which showed schematically the digital image signal processing apparatus comprised by the noise reduction circuit and resolution conversion circuit which used the line memory in a prior art.

Explanation of symbols

１３；入力端子、１４；ラインメモリ、１５；ラインメモリ、１６；ラインメモリ、１７；ラインメモリ、１８；ラインメモリ、１９；ノイズ低減回路、２０；ノイズ低減回路、２１；解像度変換フィルタ、２２；入力端子、２３；入力端子、２４；入力端子、２５；入力端子、２６；解像度変換フィルタ、２７；出力端子、２８；遅延回路、２９；遅延回路、３０；入力端子、３１；ラインメモリ、３２；ラインメモリ、３３；ラインメモリ、３４；ラインメモリ、３５；ラインメモリ、３６；セレクタ、３７；ノイズ低減回路、３８；解像度変換フィルタ、３９；入力端子、４０；入力端子、４１；入力端子、４２；入力端子、４３；解像度変換フィルタ、４４；出力端子、４５；遅延回路、４６；遅延回路、４７；単位遅延回路、４８；入力端子、４９；ラインメモリ、５０；ラインメモリ、５１；ラインメモリ、５２；ラインメモリ、５３；ラインメモリ、５４；ノイズ低減回路、５５；解像度変換フィルタ、５６；入力端子、５７；入力端子、５８；入力端子、５９；入力端子、６０；解像度変換フィルタ、６１；出力端子、６２；遅延回路、６３；遅延回路、６４；遅延回路。 13; Input terminal, 14; Line memory, 15; Line memory, 16; Line memory, 17; Line memory, 18; Line memory, 19; Noise reduction circuit, 20; Noise reduction circuit, 21; Input terminal, 23; Input terminal, 24; Input terminal, 25; Input terminal, 26; Resolution conversion filter, 27; Output terminal, 28; Delay circuit, 29; Delay circuit, 30; Line memory 33; line memory 34; line memory 35; line memory 36; selector 37; noise reduction circuit 38; resolution conversion filter 39; input terminal 40; input terminal 41; input terminal; 42; input terminal 43; resolution conversion filter 44; output terminal 45; delay circuit 46; delay circuit 47; unit delay circuit 48 Line terminal, 49; Line memory, 50; Line memory, 51; Line memory, 52; Line memory, 53; Line memory, 54; Noise reduction circuit, 55; Resolution conversion filter, 56; Input terminal, 57; 58; input terminal 59; input terminal 60; resolution conversion filter 61; output terminal 62; delay circuit 63; delay circuit 64; delay circuit.

Claims

Line memory storage means for sequentially storing the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line;
Inputs signals read from the second, third, and fourth line memories stored by the line memory storage means, detects the correlation in the horizontal direction, vertical direction, and diagonal direction, and reduces noise 2 A first noise reduction circuit using a dimensional filter;
Input signals read from the third, fourth, and fifth line memories stored in the line memory storage means to detect horizontal, vertical, and diagonal correlations to reduce noise 2 A second noise reduction circuit using a dimensional filter;
The signal from the second line memory stored by the line memory storage means, the signal from the first noise reduction circuit, the signal from the second noise reduction circuit, and the signal from the fifth line memory A resolution conversion circuit comprising a vertical resolution conversion filter for converting the vertical resolution by inputting the four signals and a horizontal resolution conversion filter for converting the horizontal resolution;
A digital image signal processing apparatus comprising:

Line memory storage means for sequentially storing the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line;
The signal read from the second, third, and fourth line memories stored by the line memory storage means or the signal read from the third, fourth, and fifth line memories is switched and input. A noise reduction circuit using a two-dimensional filter that detects the correlation by detecting the correlation in the horizontal direction, vertical direction, and diagonal direction, and
Vertical resolution conversion for converting the resolution in the vertical direction by inputting the signal from the second line memory stored in the line memory storage means, the signal from the noise reduction circuit, and the signal from the fifth line memory. A resolution conversion circuit comprising a filter and a horizontal resolution conversion filter for converting the resolution in the horizontal direction;
A digital image signal processing apparatus comprising:

Line memory storage means for sequentially storing the image signal input from the input terminal in each of the first, second, third, fourth, and fifth line memories that store image data for one line;
Input signals read from the third, fourth, and fifth line memories stored in the line memory storage means to detect horizontal, vertical, and diagonal correlations to reduce noise 2 A noise reduction circuit using a dimensional filter;
The four signals of the signal from the second line memory, the signal from the third line memory, the signal from the noise reduction circuit, and the signal from the fifth line memory stored in the line memory storage means are obtained. A resolution conversion circuit composed of a vertical resolution conversion filter that inputs and converts the resolution in the vertical direction and a horizontal resolution conversion filter that converts the resolution in the horizontal direction;
A digital image signal processing apparatus comprising: