JP4490336B2 - 半導体装置およびその製造方法 - Google Patents

Description

この発明は、半導体装置およびその製造方法に関する。

一般に、半導体と金属との界面にはショットキー障壁が形成される。そのため、金属から半導体へのキャリア伝導は、熱エネルギーによってショットキー障壁を越えることによる熱電子放出や、量子力学的にショットキー障壁を透過するトンネル効果によって起こり、その電流量はショットキー障壁の高さや幅に大きく依存する。

このようなショットキー障壁を利用した素子の一例として、ショットキーバリアＭＩＳ(Metal insulator semiconductor)型電界効果トランジスタ(以下、ＳＢ−ＭＩＳＦＥＴという)が提案されている。

図１３は従来のＳＢ−ＭＩＦＥＴの断面図を示している。

上記ＳＢ−ＭＩＳＦＥＴによれば、図１３に示すように、シリコン基板１０１上に形成されたゲート絶縁膜１０３と、上記ゲート絶縁膜１０３上に形成されたゲート電極１０４と、上記ゲート電極１０４に対して自己整合的に形成された金属または金属シリサイド(例えば、ＰtＳi、ＣoＳi₂等)からなるソース領域１１０およびドレイン領域１１１からなる。

上記構成のＳＢ−ＭＩＳＦＥＴによれば、ソース領域１１０およびドレイン領域１１１は、金属または金属シリサイドによって形成されているため、ソース領域１１０とシリコン基板１０１との間およびドレイン領域１１１とシリコン基板１０１との間にはショットキー障壁が形成される。ゲート電極１０４にオン電圧を印加した場合、シリコン基板１０１にバンドベンディングが起こり、上記ショットキー障壁の高さおよび幅は実効的に小さくなる。これにより、熱電子放出やトンネル効果等によるソース領域１１０からチャネル領域へキャリア伝導が起こって、トランジスタ動作が実現される。

また、ソース領域１１０およびドレイン領域１１１は、金属または金属シリサイドによって形成されているため、通常のＭＩＳ型電界効果トランジスタで用いられているように、半導体中への不純物ドーピングによって形成されたソース領域およびドレイン領域に比べて、非常に低抵抗なソース領域およびドレイン領域を形成することができる。また、堆積する金属の膜厚を薄くしたり、金属とシリコン基板の反応を抑制したりすることにより、ショットキー接合深さを浅くすることも比較的容易であるので、短チャネル効果を抑制することも期待できる。したがって、ＳＢ−ＭＩＳＦＥＴによって、接合深さを浅く、かつ、寄生抵抗を小さく抑えることにより、高性能のトランジスタを提供できると期待されている。

しかしながら、上記ショットキー障壁の高さおよび幅は、半導体の電子親和力と金属材料の仕事関数の差によってほぼ決まるため、金属から半導体へのキャリア伝導を制御するのは非常に困難である。例えば、半導体としてシリコンを用いる場合、良好な金属−半導体界面を得る方法としてシリサイド化するのが一般的であるが、通常のＬＳＩ(大規模集積回路)を製造する場合、シリサイドに用いられる金属は、Ｔi、Ｃo、Ｎi等であるのが一般的であり、選択できる金属材料の自由度は非常に少なく、ショットキー障壁の高さおよび幅を自由に制御することはできない。

したがって、従来技術の一例として挙げたＳＢ−ＭＩＳＦＥＴでは、閾値電圧を決めるソース領域とチャネル領域との間のショットキー障壁の高さおよび幅が、ソース領域に用いる金属材料に大きく依存するため、閾値電圧を自由に制御することができない。また、ＳＢ−ＭＩＳＦＥＴのソース・ドレイン領域は、通常サリサイド(自己整合シリサイド)によって形成されるため、ゲート領域とソース・ドレイン領域との間のショートを防ぐためには、サリサイド工程前に十分な厚さのゲート側壁膜(例えばＳiＯ₂)を形成するなどして、シリサイド化するために露出するゲート領域とソース・ドレイン領域との間の距離を十分大きくする必要がある。

同時に、短チャネル効果の抑制のためには、金属とシリコン基板との反応を抑制することによって、金属シリサイドとシリコン基板との接合深さを浅く形成する必要がある。横方向のシリサイド反応量は、深さ方向と同程度以下であるため、チャネル領域とソース・ドレイン領域との間にはオフセットが生じやすい。オフセットが生じると、閾値電圧の増大や寄生抵抗の増大によるオン電流の劣化、閾値ばらつきの増大による歩留まりの悪化等が問題となる。

また、ＣＭＯＳ(相補型ＭＩＳ型電界効果トランジスタ)等のように、Ｎ型素子とＰ型素子を同一基板上に作りこむ場合、ソース・ドレイン領域に用いる金属材料は、Ｎ型素子とＰ型素子の両方の素子に対して同一の金属を用いてソース・ドレイン領域を形成し、製造工程数を少なくするのが好ましい。この場合、Ｎ型素子とＰ型素子で同程度の閾値電圧を得るためには、ソース・ドレイン領域に用いる金属として、フェルミ準位が半導体の禁制帯中央付近に位置する材料を選ぶことになる。しかしながら、この場合、ショットキー障壁の高さは半導体のエネルギーギャップ(シリコンの場合、約１.１ｅＶ)の半分程度と非常に大きくなり、十分に大きなオン電流を得ることは困難である。
シー・ワング、ジョン・ピー・スナイダー、ジェー・アール・タッカー(C.Wang，John P.Snyder，J.R.Tucker)著，「アプライド・フィジックス・レターズ(Applied Physics Letters)」，米国，アメリカン・インスティテュート・オブ・フィジックス(American Institute of Physics)，第７４巻(VOL.74)，１９９９年，Ｐ.１１７４−１１７６

この発明は、上記の問題を解決すべくなされたものであり、その目的は、金属材料の種類に関わらず、ショットキー障壁の高さおよび幅を容易に制御できると共に、寄生抵抗の大幅な増大を招くことなく、ショットキー障壁を利用した電界効果トランジスタ等における短チャネル効果を効果的に抑制できる半導体装置およびその製造方法を提供することにある。

上記目的を達成するため、第１の発明の半導体装置は、
半導体と、
上記半導体と接してショットキー接合を形成する導電性領域と、
上記半導体と上記導電性領域との境界が露出する部分を被覆するように設けられた絶縁層と
を備え、
上記絶縁層は、上記半導体と上記導電性領域に接し、かつ、上記半導体と上記導電性領域との境界に跨る固定電荷を含む領域を有すると共に、
上記導電性領域は、上記半導体の一主面に所定の間隔をあけて設けられたソース領域とドレイン領域であって、
上記半導体の導電型がＰ型のときは上記絶縁層の上記固定電荷の極性が正である一方、上記半導体の導電型がＮ型のときは上記絶縁層の上記固定電荷の極性が負であり、
上記ソース領域と上記ドレイン領域との間の上記半導体のチャネル領域上と、上記ソース領域の上記チャネル領域近傍の領域上と、上記ドレイン領域の上記チャネル領域近傍の領域上に、上記絶縁層とゲート絶縁膜を介して設けられたゲート電極を備え、
上記絶縁層の上記固定電荷を含む領域と上記半導体との界面が、上記ゲート絶縁膜と上記半導体との界面よりも上記半導体側に位置することを特徴としている。

本明細書において、「固定電荷」とは、この発明の半導体装置の実用温度領域での動作において、実質的に移動しないものであって、正または負に帯電した荷電状態や、正または負に帯電した荷電状態にある物質等を意味する。例えば、結晶の歪みや欠陥等に起因する荷電状態、原子間結合の歪みや欠損に起因する荷電状態、正または負に帯電した原子、分子、微粒子、微結晶等、不純物等が作るドナー準位から電子が放出されて正に荷電した状態、アクセプタ準位に電子が捕獲されて負に荷電した状態に起因する状態等であってもよい。

上記構成の半導体装置によれば、絶縁層が、ショットキー接合に接する領域近傍に固定電荷を含む領域を有するので、上記ショットキー接合近傍の半導体のバンドが曲げられ、ショットキー障壁の高さおよび幅は変調される。例えば、固定電荷の極性が正の場合は電子に対してショットキー障壁高さおよび幅が小さくなり、固定電荷の極性が負の場合は正孔に対してショットキー障壁高さおよび幅が小さくなる。さらに、固定電荷密度が十分大きい場合は、上記ショットキー接合半導体の導電型と固定電荷の極性に応じて、固定電荷を含む領域下の半導体表面に反転層または蓄積層のキャリア伝導層が形成される。

例えば、半導体の導電型がＰ型で固定電荷の極性が負の場合または半導体の導電型がＮ型で固定電荷の極性が正の場合は、蓄積層が形成され、さらに蓄積層中のキャリアに対するショットキー障壁の高さおよび幅が小さくなる方向に変調されることで、半導体と導電性領域との間の電気抵抗を小さくすることができ、オーミックコンタクトを形成することも可能である。

また、半導体の導電型がＮ型で固定電荷が負の場合、または半導体の導電型がＰ型で固定電荷が正の場合は、反転層が形成され、さらに反転層中のキャリアに対するショットキー障壁の高さおよび幅が小さくなる方向に変調されることで、反転層と導電性領域との間の電気抵抗を小さくすることができ、オーミックに連結することも可能である。

したがって、固定電荷密度を制御することにより、導電性領域と半導体との間に形成されるショットキー障壁の高さおよび幅を容易にかつ自由に変調することができる。また、寄生抵抗の大幅な増大を招くことなく、ショットキー障壁を利用した電界効果トランジスタ等における短チャネル効果を効果的に抑制できる。

また、半導体との間にショットキー接合を形成する導電性領域をソース領域およびドレイン領域とし、ソース領域およびドレイン領域に対してオーバーラップする位置にゲート電極を設けたＳＢ−ＭＩＳＦＥＴを構成し、さらに、チャネル領域とソース領域およびドレイン領域が接する領域近傍上には、上記半導体の導電型と同じ極性の固定電荷を含む領域があるので、固定電荷を含む領域下の半導体のバンドが曲げられることにより、チャネル領域とソース領域との間およびチャネル領域とドレイン領域との間にあるショットキー障壁の高さおよび幅は変調されて小さくなる。したがって、固定電荷密度を制御することにより、ソース領域およびドレイン領域に用いる材料の仕事関数に制限されることなく、ＳＢ−ＭＩＳＦＥＴの閾値を自由に制御することが可能となる。
また、上記絶縁層の固定電荷を含む領域と半導体との界面がゲート電極から離れた位置に設けられているため、上記界面付近の固定電荷から発せられる電気力線がゲート電極に終端するのを抑制し、半導体側に終端させることができる。したがって、固定電荷によって効率よく半導体のバンドを曲げることができ、ショットキー障壁の高さおよび幅を容易に変調できる。

また、第２の発明の半導体装置では、
半導体と、
上記半導体と接してショットキー接合を形成する導電性領域と、
上記半導体と上記導電性領域との境界が露出する部分を被覆するように設けられた絶縁層とを備え、
上記絶縁層は、上記半導体と上記導電性領域に接し、かつ、上記半導体と上記導電性領域との境界に跨る固定電荷を含む領域を有すると共に、
上記導電性領域は、上記半導体の一主面に所定の間隔をあけて設けられたソース領域およびドレイン領域であって、
上記半導体の導電型がＰ型のときは上記絶縁層の上記固定電荷の極性が正である一方、上記半導体の導電型がＮ型のときは上記絶縁層の上記固定電荷の極性が負であり、
上記ソース領域と上記ドレイン領域との間の上記半導体のチャネル領域上に上記絶縁層とゲート絶縁膜を介して設けられ、上記絶縁層の上記固定電荷を含む領域上に両端部が重なるかまたは上記絶縁層の上記固定電荷を含む領域に両側面の一部が接するゲート電極を備え、
上記絶縁層の上記固定電荷を含む領域と上記半導体との界面が、上記ゲート絶縁膜と上記半導体との界面よりも上記半導体側に位置することを特徴としている。

上記構成の半導体装置によれば、少なくともゲート電極とソース領域およびドレイン領域との間の半導体上の絶縁層には、半導体の導電型と同じ極性の固定電荷を含んだ領域を有しているため、固定電荷を含んだ領域下の半導体のバンドは曲げられて反転層が形成される。さらに、上記反転層とソース領域およびドレイン領域とを隔てるショットキー障壁の高さおよび幅は小さくなるので、上記反転層とソース領域およびドレイン領域とは夫々低抵抗に接続され、上記反転層は実効的に極浅接合を有するソース・ドレインエクステンションとして機能する。このように、反転層をソース・ドレインエクステンションとするので、接合深さは実効的に極めて浅く、したがって、短チャネル効果を効果的に抑制できるＭＩＳ型電界効果トランジスタを実現することができる。また、ソース領域およびドレイン領域は、Ａs、Ｐ、Ｂ等の不純物を高濃度にドーピングすることなく半導体と金属との化合物などにより形成できるため、浅い接合を形成しやすく、短チャネル効果特性を改善しやすい。さらに、半導体と金属との化合物などにより形成することによって、ソース領域およびドレイン領域の不純物活性化のためにフラッシュランプアニーリングやレーザーアニーリングのような極端な高温アニールを必要としないため、ゲート絶縁膜の特性劣化やゲート電極の溶融、半導体基板の歪みや破損等の問題を回避でき、また、製造のためのエネルギー消費を小さくすることができる。
また、半導体との間にショットキー接合を形成する導電性領域をソース領域およびドレイン領域とし、ソース領域およびドレイン領域に対してオーバーラップする位置にゲート電極を設けたＳＢ−ＭＩＳＦＥＴを構成し、さらに、チャネル領域とソース領域およびドレイン領域が接する領域近傍上には、上記半導体の導電型と同じ極性の固定電荷を含む領域があるので、固定電荷を含む領域下の半導体のバンドが曲げられることにより、チャネル領域とソース領域との間およびチャネル領域とドレイン領域との間にあるショットキー障壁の高さおよび幅は変調されて小さくなる。したがって、固定電荷密度を制御することにより、ソース領域およびドレイン領域に用いる材料の仕事関数に制限されることなく、ＳＢ−ＭＩＳＦＥＴの閾値を自由に制御することが可能となる。

また、上記絶縁層の固定電荷を含む領域と半導体との界面がゲート電極から離れた位置に設けられているため、上記界面付近の固定電荷から発せられる電気力線がゲート電極に終端するのを抑制し、半導体側に終端させることができる。したがって、固定電荷によって効率よく半導体のバンドを曲げることができ、ショットキー障壁の高さおよび幅を容易に変調できる。

また、一実施形態の半導体装置では、
上記固定電荷が物質で構成され、
上記絶縁層の上記固定電荷を含む領域上に、上記固定電荷を構成する物質が上記絶縁層中よりも熱拡散しにくい材料からなる第２の絶縁層を備えたことを特徴としている。

上記実施形態の半導体装置によれば、固定電荷を含む領域を有する絶縁層上に、上記固定電荷を構成する物質が上記絶縁層中よりも熱拡散しにくい第２の絶縁層を備えているので、アニール等の熱工程によって上記固定電荷を構成する物質が外方拡散するのを防ぐことができる。したがって、効率よく固定電荷を発生させることができる。

また、一実施形態の半導体装置では、
上記固定電荷が物質で構成され、
上記ゲート絶縁膜は、上記絶縁層の上記固定電荷を構成する物質が熱拡散しにくい材料からなることを特徴としている。

上記実施形態の半導体装置によれば、ゲート絶縁膜が、上記固定電荷を構成する物質の熱拡散が起こりにくい材料からできているため、アニール等の熱工程によって上記固定電荷を構成する物質がゲート絶縁膜中に拡散し、閾値電圧や移動度等に影響を与えることを抑制することができる。

また、一実施形態の半導体装置では、上記絶縁層の上記固定電荷を含む領域の膜厚が、上記ゲート絶縁膜の膜厚よりも大きいことを特徴としている。

上記実施形態の半導体装置によれば、固定電荷を含む領域から見たゲート電極下の絶縁膜の断面積は小さいため、アニール等の熱工程によって、上記固定電荷を構成する物質が熱拡散して、ゲート絶縁膜中に侵入することを抑制することができる。

また、一実施形態の半導体装置では、上記半導体が絶縁体層上に設けられていることを特徴としている。

上記実施形態の半導体装置によれば、上記半導体が絶縁体層上に設けられているので、寄生容量を低減したりＳ値(サブスレッショルドスウィング)を向上したりすることができ、素子動作速度を向上することができる。また、ソース領域およびドレイン領域にショットキー接合を有するので、上記半導体が電気的にフローティング状態となる場合に問題となる基板浮遊効果による特性変動が起こりにくい。

また、一実施形態の半導体装置では、上記導電性領域が上記絶縁体層に接していることを特徴としている。

上記実施形態の半導体装置によれば、上記導電性領域が上記絶縁体層に接しているので、寄生容量を低減することができる。したがって、素子動作の高速化と低消費電力化を実現することができる。

また、一実施形態の半導体装置では、上記導電性領域が上記半導体と金属との化合物からなることを特徴としている。

上記実施形態の半導体装置によれば、上記導電性領域は、上記半導体と金属との化合物からなっているので、上記導電性領域と半導体との界面における原子間結合の整合性は、金属を用いる場合に比べて良好となる。したがって、良好な整流特性を有するショットキー接合を実現することができる。

また、一実施形態の半導体装置では、上記金属が、タングステン、チタン、コバルト、ニッケル、パラジウムのうちのいずれか１つであることを特徴としている。

上記実施形態の半導体装置によれば、上記金属として、タングステン、チタン、コバルト、ニッケル、パラジウムのうちのいずれか１つを用いることによって、容易に金属シリサイドを形成することができる。

また、一実施形態の半導体装置では、
上記半導体の導電型がＰ型であり、
上記金属が、エルビウム、イッテルビウムのいずれか１つであることを特徴としている。

上記実施形態の半導体装置によれば、上記金属としてエルビウム、イッテルビウムのいずれか１つを用いることにより、電子に対するショットキー障壁を小さくすることができるため、上記導電性領域と半導体との間の抵抗を小さくすることができる。

また、一実施形態の半導体装置では、
上記半導体の導電型がＮ型であり、
上記金属が白金であることを特徴としている。

上記実施形態の半導体装置によれば、上記金属として白金を用いるので、正孔に対するショットキー障壁を小さくすることができる。これにより、上記導電性領域と半導体との間の抵抗を小さくすることができる。

また、一実施形態の半導体装置では、
上記半導体の導電型がＰ型であり、
セシウム、ルビジウム、バリウム、ストロンチウムのうちの少なくとも１つの元素が上記固定電荷となることを特徴としている。

上記実施形態の半導体装置によれば、セシウム、ルビジウム、バリウム、ストロンチウムは、周期律表にある元素の中でも、小さな第一イオン化エネルギーと、大きなイオン半径とを兼ね備えているため、容易に正の固定電荷を得ることができる。

また、一実施形態の半導体装置では、
上記半導体の導電型がＮ型であり、
ヨウ素、アルミニウム、白金、セレンのうちの少なくとも１つの元素が上記固定電荷となることを特徴としている。

上記実施形態の半導体装置によれば、ヨウ素は周期律表にある元素の中でも、比較的大きな電子親和力とイオン半径を兼ね備えており、白金およびセレンは大きな仕事関数を持ち、アルミニウムは例えば酸化シリコン等の絶縁膜中で負電荷を帯びやすいので、容易に負の固定電荷を得ることができる。

以上より明らかなように、この発明の半導体装置およびその製造方法によれば、金属材料の種類に関わらず、ショットキー障壁の高さおよび幅を容易に制御できると共に、寄生抵抗の大幅な増大を招くことなく、ショットキー障壁を利用した電界効果トランジスタ等の短チャネル効果を効果的に抑制することができる。

以下、この発明の半導体装置およびその製造方法を図示の実施の形態により詳細に説明する。

この発明に使用できる半導体基板は、特に限定されないが、単結晶シリコン基板が好ましい。さらに、ＳＯＩ(Semiconductor On Insulator)基板、または、結晶に歪みを加えることによってキャリア移動度を向上させた歪み半導体基板であってもよい。また、ガラス基板等の上に形成した多結晶半導体またはアモルファス半導体を用いることもあり得る。なお、各実施の形態では、固定電荷としてセシウムを用いたＮ型チャネル素子を中心に説明するが、不純物の導電型および固定電荷の極性を逆にすることにより、Ｐ型チャネル素子を形成することができる。無論、両型の素子が同一基板上に形成されても良い。

(第１実施形態)
この発明の第１実施形態の半導体装置は、金属材料からなるソース領域およびドレイン領域がゲート電極に対してオーバーラップした構造を有するショットキーバリアソース・ドレインＭＩＳ型電界効果トランジスタにおいて、チャネル領域とソース領域とが接する領域近傍上、およびチャネル領域とドレイン領域とが接する領域近傍上にある絶縁膜中にセシウムをドープすることによって固定電荷を発生させ、閾値電圧を自由に制御することを実現したものである。すなわち、この第１実施形態の半導体装置は、ソース領域とドレイン領域との間の半導体のチャネル領域上と、ソース領域のチャネル領域近傍の領域上と、ドレイン領域のチャネル領域近傍の領域上に、絶縁層とゲート絶縁膜を介して設けられたゲート電極を備えている。

図１Ａ〜図１Ｅはこの発明の第１実施形態の半導体装置の製造方法を説明するための各製造工程における半導体装置の断面図を示している。

まず、図１Ａに示すように、半導体の一例としてのＰ型シリコン基板１の一主面に、例えばＳＴＩ(Shallow Trench Isolation；浅い溝分離法)によって素子分離領域２を形成し、その素子分離領域２により素子形成領域を区分する。次に、この素子形成領域の表面に設けた酸化シリコンからなるゲート絶縁膜３上に、多結晶シリコン膜を堆積した後、パターニングによりゲート電極４を形成する。

上記ゲート絶縁膜３の材料は、絶縁性を有する限り何でも良いが、酸化ハフニウム、酸化ジルコニウム、アルミナのような酸化シリコンよりも高い誘電率を有する絶縁物であっても良いし、酸窒化シリコン、酸窒化ハフニウムのような組成比３０％程度以下の窒素を含有する絶縁物であっても良い。また、ここでは、ゲート電極４に多結晶シリコンを用いたが、アモルファスシリコン、アモルファスシリコンジャーマナイド、多結晶シリコンジャーマナイド等であってもよい。また、ゲート電極４は、リン、砒素、アンチモン等によってＮ型にドープしておいても良い。なお、Ｐ型素子の場合は、ゲート電極を、ホウ素、フッ化ホウ素等によってＰ型にドープしておいても良い。

上記ゲート絶縁膜３およびゲート電極４を形成した後に、固定電荷を導入すべき絶縁層を形成するため、ゲート絶縁膜３の膜厚と絶縁層の膜厚とを独立に制御できるだけでなく、絶縁膜中に固定電荷を含む領域となる物質を導入する工程等の後の工程によって、ゲート絶縁膜３にダメージを与える等の問題を生じることなく製造することができる。

次に、図１Ｂに示すように、ＣＶＤ法(化学的気相成長法：Chemical Vapor Deposition)によって酸化シリコン膜１７と窒化シリコン膜１８を順に堆積する。上記酸化シリコン膜１７を成膜した後、かつ窒化シリコン膜１８を成膜する前に、酸素を含む雰囲気中でアニールし、酸化シリコン膜１７とシリコン基板１との界面に酸化シリコン膜を成長させても良い。これにより、酸化シリコン膜１７とシリコン基板１との界面に形成される反転層の移動度を向上することができると共に、酸化シリコン膜１７とシリコン基板１との界面が、ゲート絶縁膜３とシリコン基板１との界面よりも深くすることができる。

次に、レジスト(図示せず)にて素子分離領域２が覆われるようにパターニングした後、酸化シリコン膜１７中にセシウムをイオン注入し、レジストを剥離する。なお、イオン注入する代わりに、ＣＶＤ法にて酸化シリコン膜１７を成膜するときに、シラン、酸素等のＣＶＤに用いるガス中にセシウムを導入することで、酸化シリコン膜１７にセシウムを含有させておいても良い。

次に、例えば窒素雰囲気中でアニールすることにより、ゲート絶縁膜３のソース領域１０端近傍およびドレイン領域１１端近傍の領域にセシウムを熱拡散させる。このとき、セシウムは、酸化シリコン膜１７とシリコン基板１との界面に偏析する。このようにして、ゲート電極４とその両側の領域を覆う固定電荷を含む領域８を形成する。尚、固定電荷を含む領域８はゲート電極４に対して自己整合的な位置に形成される。

このように、酸化シリコン膜１７中にセシウムをイオン注入後で、かつ、半導体露出領域を形成する工程前に、アニールを行うことによって、熱拡散によって、固定電荷を含む領域となるセシウムを半導体により近い領域に再分布させ、効率的に固定電荷を発生することができる。また、半導体露出領域を形成する工程の前にアニール工程を行うため、アニール工程による半導体への汚染の問題はほとんど起こらない。

また、上記ゲート絶縁膜３およびゲート電極４を形成した後に、固定電荷を導入すべき絶縁層を形成するため、ゲート絶縁膜３の膜厚と絶縁層の膜厚とを独立に制御できるだけでなく、絶縁膜中に固定電荷を含む領域となる物質を導入する工程等の後の工程によって、ゲート絶縁膜３にダメージを与える等の問題を生じることなく製造することができる。

次に、図１Ｃに示すように、酸化シリコン膜１７(図１Ｂに示す)および窒化シリコン膜１８(図１Ｂに示す)をＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)にてエッチバックすることにより、ゲート側壁１８を形成する。これにより、ゲート電極４に対して自己整合的にシリコン基板１を露出することができる。

次に、図１Ｄに示すように、サリサイド(自己整合シリサイド)工程によって導電性領域の一例としての金属シリサイドからなるソース領域１０およびドレイン領域１１を形成する。このとき、ソース領域１０とドレイン領域１１がゲート電極４に対してオーバーラップするように金属シリサイドを形成する。なお、金属シリサイド(ソース領域１０およびドレイン領域１１)とシリコン基板１との間にショットキー接合が形成される。シリコン基板１はゲート電極４に対して自己整合的に露出されたため、ソース領域１０およびドレイン領域１１もゲート電極４に対して自己整合的に形成される。つまり、リソグラフィー工程を用いないので、リソグラフィー工程によるアライメントずれを回避することができる。更に、固定電荷を含む領域８もゲート電極４に対して自己整合的な位置に形成されているため、固定電荷を含む領域８とソース領域１０およびドレイン領域１１との位置関係も自己整合的である。したがって、ばらつきの小さな素子特性を実現することができる。

また、このとき、ゲート電極４の上部にはポリサイド１６が形成される。なお、ゲート電極４を完全にシリサイド化してもよい。

金属シリサイドに用いる金属材料としては、例えば、Ｗ、Ｔi、Ｃo、Ｎi、Ｐb、Ｐt、Ｅr、Ｙb等を用いることができる。特に、Ｎ型素子の場合はＥr、Ｙbを用いることにより、また、Ｐ型素子の場合はＰtを用いることによって、ショットキー障壁の低い金属シリサイドを形成することができる。したがって、より低い閾値電圧を得ることができるため、素子のオン電流を向上することができる。

次に、図１Ｅに示すように、公知の方法で層間絶縁膜１２や上部配線１３等を形成して、半導体装置が完成する。

図２は、ゲート長５０ｎｍ、ゲート絶縁膜３の酸化シリコン換算膜厚２ｎｍ、電源電圧１.２Ｖの条件で、金属シリサイドとしてＣoＳi₂を用いて作製した第１実施形態の半導体装置(Ｎ型チャネル素子)における閾値電圧の固定電荷密度に対する依存性を示している。図２において、横軸は固定電荷密度[ｃｍ^-2]を表し、縦軸は閾値電圧[Ｖ]を表している。固定電荷密度は、同等条件で作製した試料について、４端子のホール効果測定を行うことによってキャリア密度を測定し、測定したキャリア密度に空乏層中のアクセプタ密度を足し合わせることによって求めた。図２からわかるように、固定電荷密度を制御することにより、閾値電圧を制御できることがわかる。なお、図２には示していないが、セシウムをドープしない場合の閾値電圧は、約０.４７Ｖであった。

図１Ｅからわかるように、この発明の第１実施形態の半導体装置は、ショットキーバリアソース・ドレインを有するＭＩＳ型電界効果トランジスタを構成し、金属シリサイドからなるソース領域１０およびドレイン領域１１がゲート電極４に対してオーバーラップしており、ゲート絶縁膜３は、ソース領域１０およびドレイン領域１１近傍の領域にセシウムを含む領域８を有している。ゲート電極４に電圧を印加することによって、ゲート電極４下のシリコン基板１においてチャネル領域が形成されるのと同時に、チャネル領域とソース領域１０とが接する領域近傍では、ソース領域１０とシリコン基板１との間に形成されるショットキー障壁高さおよび幅が変調される。この結果、ソース領域１０からチャネル領域を通ってドレイン領域１１へと電子の流れが生じる。セシウムは正の固定電荷となるので、チャネル領域のソース領域１０端近傍およびチャネル領域のドレイン領域１１端近傍では、シリコン基板１とゲート絶縁膜３との界面に垂直な方向に電界が発生し、バンドベンディングおよびショットキー障壁の変調効果はさらに大きくなる。

したがって、セシウムのドープ量を制御することにより、チャネル領域のソース領域１０端近傍とドレイン領域１１近傍において、ショットキー障壁高さおよび幅を変調することが可能となり、閾値電圧を自由に制御することができる。

また、図３に示すように、製造工程でのばらつき等によって、ソース領域１０またはドレイン領域１１の一方、若しくはソース領域１０とドレイン領域１１の両方が、ゲート電極４に対してオーバーラップしていないものであっても、ゲート電極４の側面にもセシウムからなる固定電荷を含む領域８があるため、閾値電圧の上昇や寄生抵抗の増大を抑制することができ、したがって、素子特性の製造ばらつきを極めて小さくすることができる。特に、ソース領域１０側で、ゲート電圧０[Ｖ]下でも反転層が形成される程度以上の固定電荷密度を有する場合は非常に効果的である。

本発明者が行った実験では、セシウムをドープしない場合の歩留まりは約７２％であったのに対して、セシウムをドープして発生した固定電荷密度が２.４×１０^１３ｃｍ^-2のとき、歩留まりは約９３％となり、大幅に向上した。

図４は、図１に示す半導体装置において、シリコン基板１の代わりにＳＯＩ基板を用いて製造した場合の断面図を示している。ソース領域１０およびドレイン領域１１は、埋め込み酸化膜１９に接しているので、ショットキー接合におけるリーク電流と接合容量を著しく低減することができる。また、ソース領域１０およびドレイン領域１１とシリコン層２０との間にはショットキー接合があるため、ＳＯＩを用いたＭＩＳ型電界効果トランジスタで問題となる基板浮遊効果は起こりにくい。

ここで、図５Ａ,図５Ｂを用いて、シリコン基板１と酸化シリコン膜６との界面近傍にあるセシウムがイオン化して正の固定電荷となる理由について説明する。

図５Ａ,図５Ｂは、Ｐ型シリコン基板上に形成された酸化シリコン膜中にセシウムが含まれている場合において、酸化シリコン膜とシリコン基板との界面に垂直な方向のバンド図を示している。図中のＥcは伝導帯下端、Ｅvは価電子帯上端、Ｅ_Fはフェルミ準位を示す。図５Ａは初期状態を表し、図５Ｂは熱平衡状態を表す。

図５Ａに示すように、酸化シリコン膜中にドープされたセシウムは、酸化シリコン膜中にエネルギー準位を作る。セシウムの第１イオン化エネルギー(３.８９ｅＶ)はシリコンの電子親和力(４.１５ｅＶ)よりも小さいため、セシウムはシリコンの伝導帯下端よりも高い位置にエネルギー準位を持つと考えられる。したがって、セシウムからシリコン基板へと電子が放出され、熱平衡状態に至る。

この結果、図５Ｂに示すように、セシウムはイオン化して正電荷を有する固定電荷となる。上記固定電荷による電界によってシリコン基板と酸化シリコン膜との界面近傍ではバンドが曲げられ、酸化シリコン膜との界面近傍のシリコン基板には空乏層が形成される。なお、十分な固定電荷密度があるときは反転層が形成される。このバンドの曲がりは、シリコン基板から遠い位置にある中性のセシウムが持つエネルギー準位とシリコン基板のフェルミ準位とが同程度となるまで起こる。セシウムの濃度をｎ_Cs［ｃｍ^-3］、酸化シリコン膜中のセシウムのイオン化エネルギーをχ_Cs［ｅＶ］、シリコン基板の電子親和力をχ_Si［ｅＶ］とすると、イオン化して固定電荷となるセシウムの面密度σ_fc［ｃｍ^-2］は、

と表される。ここで、ε₀は真空の誘電率、κ_SiO2は酸化シリコン膜の比誘電率、Ｅ_gはシリコン基板のバンドギャップ、Ｅ_Fはシリコン基板の真性準位から測ったフェルミエネルギー、ｋ_Bはボルツマン定数、Ｔは絶対温度、Ｎ_Aはシリコン基板中の正味のアクセプタ濃度、ｎ_iはシリコンの真性キャリア密度、ｑは電荷素量を表す。

したがって、セシウムの濃度が高いほど固定電荷密度は大きくなり、また、セシウムの代わりとして、イオン化エネルギーが小さい材料を用いるほど、固定電荷密度は大きくなる。また、酸化シリコン膜の代わりに、高誘電率を有する材料を用いることによって、より大きな固定電荷密度を得ることができる。なお、セシウムをはじめとする固定電荷となる不純物は、シリコン基板により近い距離に、より高濃度に分布することによって高い固定電荷密度が得られるため、シリコン基板と酸化シリコンの界面に偏析することによって、効率よく固定電荷を発生させることができる。

また、セシウムの代わりに用いる不純物としては、第一イオン化エネルギーが小さい材料が好ましいが、

を満たすイオン化エネルギーχを有する材料があり得る。さらに、イオン半径が大きく、通常素子動作温度範囲で、酸化シリコン膜等の絶縁膜中で可動イオンとなりにくい材料が好ましい。例えば、ルビジウム、バリウム、ストロンチウム等のように、第一イオン化エネルギーが小さく、かつ、イオン半径の大きい材料が好ましい。

また、

を満たすとき、ソース領域１０およびドレイン領域１１がゲート電極４に対してオフセットしていても、固定電荷を含む領域８下のシリコン基板には反転層が形成されるので、シリサイド工程のばらつきによる素子特性のばらつきを非常に抑制することができる。ここで、κ_Siはシリコンの比誘電率を表すと共に、Ｖ_R［Ｖ］は、ソース領域１０側の反転層を考えるときはソース領域１０に印加されるショットキー接合間の逆方向バイアスを表し、ドレイン領域１１側の反転層を考えるときはドレイン領域１１に印加されるショットキー接合間の逆方向バイアスを表している。例えば、Ｎ_A＝１×１０^１８［ｃｍ^-3］、Ｖ_R＝０［Ｖ］の場合、σ_fc＞３.５×１０^１２［ｃｍ^-2］を満たすとき、つまり、ｎ_Cs＞２.２×１０^１８［ｃｍ^-3］を満たすとき、反転層が形成される。

なお、Ｐ型素子の場合は、アクセプタをドナーに、イオン化エネルギーを電子親和力または仕事関数に置き換えることによって同様の議論ができる。つまり、電子親和力または仕事関数が大きい材料ほど効果的に負の固定電荷を発生させることができる。例えば、ヨウ素は電子親和力が小さく、また、セレン、白金は仕事関数が大きいため、負の固定電荷を発生させることができる。また、酸化シリコンにアルミニウムをドープすることによって負の固定電荷を得ることができる。

なお、固定電荷を形成する原理・方法は、上述の原理・方法に特に限定されることはない。例えば、絶縁膜中の欠陥や原子間結合に起因する方法によって固定電荷を形成することもあり得る。

次に、図６Ａ〜図６Ｃを用いて、固定電荷によってショットキー障壁の高さおよび幅が変調されることについて説明する。

図６Ａは、Ｐ型シリコン基板２１と金属２２がショットキー接合を介して接しており、表面に形成された絶縁膜２３中には固定電荷２４が含まれている状況を表している。

図６Ｂは、図６Ａにおいて、Ｐ型シリコン中のアクセプタ濃度を１×１０^１６[ｃｍ^-3]とし、金属の仕事関数を４.６ｅＶとした場合、線分Ａ−Ａに沿った伝導帯下端の計算結果を表している。また、凡例の数値は固定電荷密度を表し、
０ [ｃｍ^-2] 〜 ５×１０^１３ [ｃｍ^-2]
の範囲で変化させている。図６Ｂにおいて、横軸はショットキー接合からの距離[ｎｍ](シリコン基板方向に測った距離)を表し、縦軸は真空準位からのエネルギー[ｅＶ]を表している。図６Ｂからわかるように、固定電荷密度が大きくなるほど、ショットキー障壁の幅は小さくなる。

図６Ｃは、図６Ｂに示す計算結果に、イメージポテンシャルφ［ｅＶ］として、

を考慮した結果である。ここで、ｑは電荷素量、ε₀は真空の誘電率、κ_Siはシリコンの比誘電率、Ｘはショットキー接合からの距離(シリコン基板方向へ測った距離)を表している。図６Ｃからわかるように、固定電荷密度が大きくなるほど、ショットキー障壁の幅が小さくなるのに加え、ショットキー障壁の高さが小さくなっている。

但し、図６Ｃで考慮したショットキー障壁φは、図６Ａの状況では過大評価となるため、実際の伝導帯下端は図６Ｂと図６Ｃの中間状態となると考えられる。したがって、固定電荷密度を制御することによって、ショットキー障壁の高さおよび幅が変調されることがわかる。

金属からシリコンへと電子が流れる場合、電流成分には主に、電子が熱エネルギーによってショットキー障壁を越える熱電子放出電流と、電子が量子力学的効果によってショットキー障壁をトンネリングするトンネル電流とがある。したがって、固定電荷によってショットキー障壁の高さが低くなることにより、熱電子放出電流が増大し、さらに、ショットキー障壁の幅が小さくなることにより、トンネル電流が増大する。したがって、固定電荷密度を制御することによって、ショットキー障壁に起因する抵抗を制御することができ、ショットキーバリアソース・ドレインＭＩＳ型電界効果トランジスタの閾値電圧の自由な制御を実現することができる。

(第２実施形態)
この発明の第２実施形態の半導体装置は、金属材料からなるソース領域およびドレイン領域と、セシウムからなる固定電荷によって誘起される反転層からなるソース・ドレインエクステンションとを有するＮ型チャネルＭＩＳ型電界効果トランジスタを簡単な工程により実現したものである。すなわち、この第２実施形態の半導体装置は、ソース領域とドレイン領域との間の半導体のチャネル領域上に絶縁層とゲート絶縁膜を介して設けられ、絶縁層の固定電荷を含む領域に両側面の一部が接するゲート電極を備えている。

図７Ａ〜図７Ｆはこの発明の第１実施形態の半導体装置の製造方法を説明するための各製造工程における半導体装置の断面図を示している。

まず、図７Ａに示すように、Ｐ型シリコン基板１の一主面に、例えばＳＴＩ(Shallow Trench Isolation；浅い溝分離法)によって素子分離領域２を形成し、その素子分離領域２により素子形成領域を区分する。次に、上記素子形成領域の表面に設けた酸化シリコンからなるゲート絶縁膜３上に、多結晶シリコン膜と酸化シリコン膜を順に堆積する。レジスト(図示せず)にてゲートパターンを形成し、上記酸化シリコン膜をエッチングしてハードマスク５を形成する。レジストを剥離した後、ハードマスク５をマスクとして多結晶シリコン膜をエッチングし、ゲート電極４を形成する。

上記ゲート電極４の材料として多結晶シリコンを用いたが、アモルファスシリコン、アモルファスシリコンジャーマナイド、多結晶シリコンジャーマナイド等を用いてもよい。また、ゲート電極４は、リン、砒素、アンチモン等によってＮ型にドープしておいても良い。なお、Ｐ型素子の場合は、ゲート電極を、ホウ素、フッ化ホウ素等によってＰ型にドープしておいても良い。また、上記多結晶シリコンの代わりに、タングステン、窒化チタン、窒化タンタル等の１２００℃を超える融点を有する金属性材料を用いてもよい。

ゲート絶縁膜３の材料は、絶縁性を有する限り何でも良いが、酸窒化シリコン、窒化シリコン等、セシウム等の固定電荷となる不純物が拡散しにくい材質であることが望ましい。また、酸化シリコンよりも誘電率が高い材料であることが好ましい。酸化シリコンよりも誘電率が高い材料としては、例えば、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化タンタル、酸窒化ハフニウム、酸窒化ジルコニウム、酸窒化アルミニウム、酸窒化タンタル、およびこれらの材料の複合的組成を有するもの(酸化ハフニウムアルミネート、酸窒化ハフニウムアルミネートなど)やシリコン等の半導体基板に含まれる元素を含むもの(酸化ハフニウムシリケート、酸化ハフニウムアルミネートシリケートなど)でもよい。さらに、酸化シリコンと酸化シリコンよりも誘電率が高い材料との積層膜、または、酸窒化シリコンと酸化シリコンよりも誘電率が高い材料との積層膜であってもよい。積層膜の場合、シリコン基板に接する層に酸化シリコン膜または酸窒化シリコン膜を用いることにより、キャリアの移動度が劣化するのを防ぐことができる。

次に、図７Ｂに示すように、例えばＣＶＤ法を用いて、基板全面に酸化シリコン膜６を形成する。

酸化シリコン膜６を形成した後、酸素を含む雰囲気中で、６００℃〜１２００℃程度のアニールを行ってもよい。これにより、シリコン基板１方向に酸化シリコン膜が成長し、酸化シリコン膜６とシリコン基板１との界面は、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成される。このとき、シリコン基板−固定電荷間の静電容量に比べて、ゲート電極−固定電荷間の静電容量をより小さくすることができるので、固定電荷から伸びる電気力線がゲート電極４で終端することを抑制し、効率よくシリコン基板１側で終端することが可能となる。したがって、低抵抗反転層からなるソース・ドレインエクステンションを形成することができる。

また、上記酸化シリコン膜６の膜厚は、ゲート絶縁膜３の膜厚より大きいことが望ましい。これにより、後の工程で、酸化シリコン膜６中にあるセシウム等の固定電荷となる不純物が含まれた領域側から熱拡散する場合に、固定電荷となる不純物から見たゲート絶縁膜３の断面積が小さくなり、上記固定電荷となる不純物がゲート絶縁膜３中に侵入するのを抑制することができる。したがって、セシウム等の固定電荷となる不純物の分布を容易に制御することができる。

次に、図７Ｃに示すように、シリコン基板１表面にレジストを塗布した後、素子分離領域２を覆い、かつ、素子形成領域の一部または全部が開口するようにパターニングすることによって、レジストマスク７を形成する。その後、ゲート電極４およびレジストマスク７をマスクとして、酸化シリコン膜６中にセシウムをイオン注入する。

その後、例えば窒素雰囲気において７００℃〜１０００℃程度、１秒〜１００分程度のアニールを行う。アニールにより、セシウムは酸化シリコン膜６中を拡散し、酸化シリコン膜６とシリコン基板１との界面付近に偏析するため、シリコン基板１により近い位置に固定電荷を分布させることができる。また、セシウム−シリコン基板間の静電容量は非常に大きくなるため、イオン化することによるセシウムの電位変動は非常に小さくなり、従ってセシウムのイオン化率が向上する。したがって、高密度の固定電荷を含む領域８を形成することができる。尚、固定電荷を含む領域８はゲート電極４に対して自己整合的な位置に形成される。

また、酸化シリコン膜６の固定電荷を含む領域８とシリコン基板１との界面が、上記ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成された場合は、シリコン基板−固定電荷間の静電容量に比べて、ゲート電極と固定電荷との間の静電容量をより小さくすることができるので、固定電荷から伸びる電気力線がゲート電極４で終端することを抑制し、効率よくシリコン基板１側で終端することが可能となる。したがって、低抵抗反転層からなるソース・ドレインエクステンションを形成することができる。

さらに、酸化シリコン膜中で可動イオンとなることが知られているリチウム、ナトリウム、カリウムに比べて、セシウムのイオン半径は非常に大きいため、通常の素子動作温度においては可動イオンとなりにくく、従って安定な固定電荷として機能することができる。

なお、上記セシウムの代わりに、ルビジウム、バリウム、ストロンチウムのうちの少なくとも１つを用いてもよいし、セシウム、ルビジウム、バリウム、ストロンチウムのうちの少なくとも２つを用いても良い。

上記正の固定電荷から発せられる電界により、上記正の固定電荷下のシリコン基板１表面でバンドベンディングが起こる。上記シリコン基板１表面の電位が、シリコン基板１のフェルミポテンシャルと真性フェルミポテンシャルとの差の２倍程度に達することにより、正の固定電荷下のシリコン基板１表面に反転層が形成される。

また、酸化シリコン膜６を形成した後、かつ、上記イオン注入の前に、シリコン基板全面に第２の絶縁層の一例としての窒化シリコン膜を形成してもよい。セシウム等の固定電荷となる不純物を酸化シリコン膜６中に注入する前に窒化シリコン膜を形成することにより、上記不純物注入後の工程における熱処理等によって、不純物がシリコン基板に対して反対側に熱拡散するのを防ぐことができる。なお、上記窒化シリコン膜は、セシウム等の不純物が拡散しにくい材質であれば何でも良い。また、この場合、窒化シリコン膜越しに、酸化シリコン膜６中にセシウムイオンをイオン注入するため、窒化シリコン膜の膜厚は、酸化シリコン膜６の膜厚の１／２以下であることが好ましい。例えば、酸化シリコン膜６が３５０Å〜５００Åの場合、窒化シリコン膜を１００Å、セシウムイオンの注入エネルギー３０ｋｅＶ〜５０ｋｅＶ程度とすることにより、注入したセシウムイオンがシリコン基板中にほとんど入ることなく、酸化シリコン膜６の膜厚方向のほぼ中央付近に分布することができる。

次に、図７Ｄに示すように、レジストマスク７(図７Ｃに示す)を剥離した後、ＣＶＤ法にて酸化シリコン膜を所望の厚さ堆積する。その後、ＲＩＥによりエッチバックすることによってゲート側壁９を形成する。これにより、ゲート電極４に対して自己整合的にシリコン基板1を露出させることができる。尚、上記酸化シリコン膜は、絶縁性を有する限り材質は何でも良いが、酸窒化シリコン膜、窒化シリコン膜等、セシウム等の固定電荷となる不純物の拡散が起こりにくい材料が好ましい。

次に、図７Ｅに示すように、金属材料を堆積後、例えば窒素雰囲気においてアニールして金属シリサイド形成後、未反応の金属材料をウェットエッチングによって除去することにより、導電性領域の一例としての金属シリサイドからなるソース領域１０およびドレイン領域１１を形成する。なお、金属シリサイド−シリコン基板間にはショットキー障壁が形成される。シリコン基板１はゲート電極４に対して自己整合的に露出していたので、ソース領域１０およびドレイン領域１１はゲート電極４に対して自己整合的な位置に形成される。したがって、リソグラフィー工程を用いないので、リソグラフィー工程によるアライメントずれを回避することができる。更に、固定電荷を含む領域８とソース領域１０およびドレイン領域１１との位置関係も自己整合的となるので、ばらつきの少ない素子特性を実現することができる。

上記金属材料としては、例えば、Ｔi、Ｃo、Ｎi、Ｐb、Ｐt、Ｅr、Ｙb等を用いることができる。特に、Ｎ型素子の場合はＥr、Ｙbを用いることにより、また、Ｐ型素子の場合はＰtを用いることによって、ショットキー障壁の低い金属シリサイドを形成することができる。したがって、反転層と金属シリサイドとの間の抵抗を非常に小さくすることができ、素子のオン電流を向上することができる。

なお、ゲート電極４が多結晶シリコンからなる場合、金属材料を堆積する前にハードマスク５を除去することにより、サリサイド工程によって、ゲート電極４の一部または全部のシリサイド化するのと同時に、金属シリサイドからなるソース領域１０とドレイン領域１１を形成してもよい。

次に、図７Ｆに示すように、公知の方法で層間絶縁膜１２と上部配線１３等を形成して、半導体装置が完成する。

図８は、ゲート絶縁膜の酸化シリコン換算膜厚２ｎｍ、電源電圧１.２Ｖの条件で、金属シリサイドとしてＣoＳi₂を用いて作製した第２実施形態の半導体装置(Ｎ型チャネル素子)の閾値電圧のゲート長依存性を示している。図８では、第２実施形態の半導体装置に加えて、同等の設計ルールに従って作製した通常構造のＭＩＳ型電界効果トランジスタの結果も示している。図８からわかるように、第２実施形態の半導体装置は、閾値電圧のゲート長に対する依存性が小さく、したがって、短チャネル効果を効果的に抑制できることがわかる。

また、ゲート長５０ｎｍで、閾値電圧を約０.３Ｖとした場合のオン電流は、第２実施形態の半導体装置が５４１μＡ／μｍ、通常構造のＭＩＳ型電界効果トランジスタが４２４μＡ／μｍであり、第２実施形態の半導体装置の方が約２８％上回った。

図７Ｆからわかるように、この発明の第２実施形態の半導体装置は、金属シリサイドからなるソース領域１０およびドレイン領域１１と、ゲート電極４とソース領域１０およびドレイン領域１１との間にある酸化シリコン膜６中にセシウムからなる固定電荷を含む領域８を有するＭＩＳ型電界効果トランジスタを構成している。

酸化シリコン膜６とシリコン基板１との界面付近にあるセシウムは正の固定電荷となるため、セシウムを含む領域８とシリコン基板１との界面付近では、シリコン基板１のバンドが曲げられて、反転層が形成される。さらに、上記固定電荷からの電界によって、酸化シリコン膜６とシリコン基板１との界面付近において、ソース領域１０およびドレイン領域１１とシリコン基板１との間のショットキー障壁の高さおよび幅は小さくなる。したがって、上記反転層とソース領域１０およびドレイン領域１１とは低抵抗に接続される。

上記説明からわかるように、低抵抗の金属シリサイドによってソース領域１０およびドレイン領域１１を形成し、固定電荷によってショットキー障壁を変調することによって、素子の寄生抵抗を極めて小さくすることができる。さらに、固定電荷を含む領域８下に形成される反転層が極めて浅いソース・ドレインエクステンションとして機能するため、短チャネル効果を効果的に抑制することができる。また、通常のＭＩＳ型電界効果トランジスタのソース領域およびドレイン領域が不純物拡散層によって形成されるのに対して、この第２実施形態の半導体装置では、金属シリサイドを用いているので、ソース領域１０およびドレイン領域１１を浅く形成することが容易であり、短チャネル効果を効果的に抑制することができる。したがって、極めて高性能なＭＩＳ型電界効果トランジスタを提供することができる。

なお、反転層が形成されるためには、

の条件を満たす固定電荷密度σ_fc［ｃｍ^-2］が必要である。

また、セシウムの代わりに用いる材料の第一イオン化エネルギーは、半導体基板の電子親和力より小さいことが好ましい。例えば、半導体基板としてシリコン基板を用いる場合、セシウムの代わりにシリコンの電子親和力(４.１５ｅＶ)よりも小さな第一イオン化エネルギーを有する材料を用いることによって、高密度の正の固定電荷を得ることができる。

また、Ｐ型素子の場合は、固定電荷を発生する材料として、半導体基板の電子親和力とバンドギャップとの和よりも大きな電子親和力または仕事関数を有する材料を用いることが好ましい。例えば、半導体基板としてシリコン基板を用いる場合、シリコンの電子親和力(４.１５ｅＶ)とバンドギャップ(１.１ｅＶ)の和(５.２５ｅＶ)よりも大きな電子親和力または仕事関数をもつ材料を用いることによって、高密度の負の固定電荷を得ることができる。

図９は、シリコン基板１の代わりにＳＯＩ基板を用いて製造した場合の断面図を示している。ソース領域１０およびドレイン領域１１は、絶縁体層の一例としての埋め込み酸化膜１９に接しているので、ショットキー接合におけるリーク電流と接合容量を著しく低減することができる。また、ソース領域１０およびドレイン領域１１とシリコン層２０との間にはショットキー接合があるため、ＳＯＩを用いたＭＩＳ型電界効果トランジスタで問題となる基板浮遊効果は起こりにくい。さらに、シリコン層２０が十分薄く、固定電荷を含む領域８下のシリコン層が完全に空乏化される条件下では、バルクのシリコン基板の場合に比べて、空乏化に必要な固定電荷が少なくなるため、反転層のキャリア密度を大きくすることができる。

(第３実施形態)
この発明の第３実施形態の半導体装置は、固定電荷となるセシウムの位置が、ゲート絶縁膜とシリコン基板の界面よりも深い位置になるように製造したものである。これにより、シリコン基板−固定電荷間の静電容量に比べて、ゲート電極−固定電荷間の静電容量を十分に小さくすることができるので、固定電荷から伸びる電気力線がゲート電極４で終端するのを抑制することができ、効率的にシリコン基板側で終端することが可能となる。したがって、ショットキー障壁高さおよび幅の変調をより効果的に実現でき、さらに、固定電荷によって形成される反転層キャリア密度を増加させることができるため、寄生抵抗を低減し、より大きな駆動電流を得ることができる。

図１０Ａ〜図１０Ｆはこの発明の第３実施形態の半導体装置の製造方法を説明するための各製造工程における半導体装置の断面図を示している。

まず、図１０Ａに示すように、Ｐ型シリコン基板１の一主面に、例えばＳＴＩ(Shallow Trench Isolation；浅い溝分離法)によって素子分離領域２を形成し、その素子分離領域２により素子形成領域を区分する。次に、この素子形成領域の表面に設けた酸化シリコンからなるゲート絶縁膜３上に、多結晶シリコン膜を堆積した後、パターニングによりゲート電極４を形成する。ゲート絶縁膜３の材質は、絶縁性を有する限り何でも良いが、酸窒化シリコン、窒化シリコン等、セシウム等の固定電荷となる不純物が拡散しにくい材質であることが好ましい。また、ここではゲート電極４は多結晶シリコンを用いたが、アモルファスシリコン、アモルファスシリコンジャーマナイド、多結晶シリコンジャーマナイド等であってもよい。また、ゲート電極４は、リン、砒素、アンチモン等によってＮ型にドープしておいても良い。なお、Ｐ型素子の場合は、ゲート電極を、ホウ素、フッ化ホウ素等によってＰ型にドープしておいても良い。

次に、図１０Ｂに示すように、シリコン基板１全面を酸化し、酸化シリコン膜１４を形成する。上記酸化シリコン膜１４は、シリコン基板１と酸素との反応によって形成されたため、酸化シリコン膜１４とシリコン基板１との界面は、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成される。

なお、酸化シリコン膜１４は、例えば酸素雰囲気中で８００℃〜１０００℃程度のアニールを行うことによって形成することができる。また、酸化シリコン膜１４を形成した後、窒素、一酸化窒素、一酸化二窒素、窒素ラジカル、アンモニアのうち、少なくとも一つを含む雰囲気中でアニールすることにより、酸化シリコン膜１４の一部または全部を窒化してもよい。

次に、図１０Ｃに示すように、シリコン基板１表面にレジストを塗布した後、素子分離領域２を覆い、かつ、素子形成領域の一部または全部が開口するようにパターニングすることによってレジストマスク７を形成する。その後、ゲート電極４およびレジストマスク７をマスクとして、酸化シリコン膜１４中にセシウムをイオン注入する。セシウムの第１イオン化エネルギーは３.８９ｅＶと非常に小さいため、セシウムの最外殻電子がシリコン基板１に移動することにより、高密度の正の固定電荷を含む領域８が得られる。

次に、図１０Ｄに示すように、レジストマスク７(図１０Ｃに示す)を剥離した後、ＣＶＤ法にて窒化シリコン膜を所望の厚さ堆積し、ＲＩＥによりエッチバックすることによってゲート側壁１５を形成する。

次に、図１０Ｅに示すように、サリサイド工程によって導電性領域の一例としての金属シリサイドからなるソース領域１０およびドレイン領域１１を形成する。これにより、金属シリサイドとシリコン基板との間にはショットキー障壁が形成される。また、このとき、ゲート電極４の上部にはポリサイド１６が形成される。

上記金属シリサイドに用いる金属材料としては、例えば、Ｔi、Ｃo、Ｎi、Ｐb、Ｐt、Ｅr、Ｙb等を用いることができる。特に、Ｎ型素子の場合はＥr、Ｙbを用いることにより、また、Ｐ型素子の場合はＰtを用いることによって、ショットキー障壁の低い金属シリサイドを形成することができ、従ってより低抵抗のコンタクトを実現することにより、素子のオン電流を向上することができる。

その後、例えば窒素雰囲気において７００℃〜１０００℃程度、１秒〜１００分程度のアニールを行う。アニールにより、セシウムは酸化シリコン膜１４中を拡散し、酸化シリコン膜１４とシリコン基板１との界面付近に偏析し、正の固定電荷となる。このとき、セシウム−シリコン基板間の静電容量は非常に大きくなるため、イオン化することによるセシウムの電位変動は非常に小さくなり、従ってセシウムのイオン化率が向上することによって高密度の固定電荷を形成することができる。また、窒化シリコンで形成したゲート側壁１５中にはセシウムが拡散しにくいため、アニールによるセシウムの外方拡散を防ぐことができる。

また、酸化シリコン膜１４の固定電荷を含む領域８とシリコン基板１との界面は、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成されているため、偏析したセシウムとゲート電極４との距離が大きくなることにより、イオン化したセシウムから伸びる電気力線がゲート電極側で終端する割合を少なくすることができる。したがって、より効率的にショットキー障壁高さおよび幅の変調効果を得ることができ、固定電荷によって誘起される反転層のキャリア密度が増大するため、抵抗値を小さくすることができる。

次に、図１０Ｆに示すように、公知の方法で層間絶縁膜１２や上部配線１３等を形成して、半導体装置が完成する。

また、図１０Ｆの代わりに、図１１に示すように、ＳＡＣ(自己整合コンタクト：Self−Aligned Contact)プロセスを用いることにより、素子面積を小さくすることもできる。つまり、ソース領域１０およびドレイン領域１１と、コンタクトホールとのアライメントマージンを小さくすることができるため、ソース領域１０およびドレイン領域１１の面積を小さくすることができる。したがって、寄生容量も低減することができ、素子動作速度の向上を図ることができる。

図１０Ｆおよび図１１からわかるように、この発明の第３実施形態の半導体装置は、酸化シリコン膜６とシリコン基板１との界面を、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成している。

図１２を用いてこの発明の第３実施形態の半導体装置の構造の優位性について説明する。

固定電荷によって反転層が形成されている状況を考える。図１２は、図１０Ｆにおけるソース電極側のゲート電極４端近傍を拡大した図を示しており、ゲート電極端近傍におけるゲート電極４と固定電荷３０間の静電容量をＣ₁［Ｆ／ｃｍ²］、固定電荷３０と反転層３２との間の実効的な容量をＣ₂［Ｆ／ｃｍ²］としている。但し、図１２において、ゲート電極４の電位をＶ［Ｖ］、シリコン基板１の電位を０［Ｖ］とする。ゲート絶縁膜３の膜厚(酸化シリコン換算膜厚)をｔ_ox［ｃｍ］、ゲート絶縁膜３とシリコン基板１との界面から測った固定電荷を含む領域８とシリコン基板１との界面の深さをｄ［ｃｍ］、反転層３２の実効的な厚さｔ_inv［ｃｍ］とすると、ソース電極側のゲート電極端近傍では、

と表される。

固定電荷密度をＱ_FC［Ｃ／ｃｍ²]、ゲート電極４に誘起される電荷密度を−Ｑ₁[Ｃ／ｃｍ²]、シリコン基板側に誘起される電荷密度を−Ｑ₂[Ｃ／ｃｍ²]、ゲート電極に印加される電圧をＶ［Ｖ］、固定電荷３０の電位をＶ_FC［Ｖ］、ゲート電極４とシリコン基板１と間のフラットバンド電圧をＶ_FB［Ｖ］(＜０)とすると、次式が成り立つ。

ここで、Ｑ_inv［Ｃ／ｃｍ²］は反転層３２の電荷密度、Ｑ_B［Ｃ／ｃｍ²］は空乏層３１中の空間電荷密度を表す。また、シリコン基板１の不純物濃度は均一(ｐ型)とし、Ｎ_A［ｃｍ^-３］とした。上式より、Ｑ_invは次のように表される。

上式中のＣ₁（Ｖ−Ｖ_FB−２φ_B）はゲート電極４から漏れ出た電界によって生じる電荷密度に相当する、つまり、ゲート電極４に寄生するフリンジ容量に蓄積される電荷密度に相当する。したがって、この値は小さく設定するのが好ましい。

Ｑ_FCが十分に大きいとき、

と近似することができる。したがって、ｄを大きく設計してＣ₁を小さくすることにより、反転層３２の電荷密度Ｑ_invを大きくし、低抵抗の反転層３２を得ることができる。更に、このとき、フリンジ容量も小さくすることができる。したがって、素子動作の高速化、低消費電力化等を実現することができる。

例えば、Ｃ₁／Ｃ₂＝１／αとすると、

と表される。ｔ_ox＝２［ｎｍ］、α＝１２と設計する場合、ｄ＝２［ｎｍ］とすれば良い。但し、ｔ_inv＝１［ｎｍ］を仮定し、κ_SiO2＝３.９、κ_Si＝１１.７を用いた。

ゲート長５０ｎｍ、ゲート絶縁膜の酸化シリコン換算膜厚２ｎｍ、電源電圧１.２Ｖ、ｄ＝２.２［ｎｍ］の条件で、金属シリサイドとしてＣoＳi₂を用いて作製した第３実施形態の半導体装置(Ｎ型チャネル素子)では、オン電流が５７０μＡ／μｍとなり、ｄ≒０［ｎｍ］の場合に比べて約５％向上した。このように、ｄの値はｔ_oxの１から数倍程度とすることにより、短チャネル効果をほとんど劣化させることなく、素子特性の向上を実現することができる。

図１Ａはこの発明の第１実施形態の半導体装置の製造工程を示す図である。 図１Ｂは図１Ａに続く半導体装置の製造工程を示す図である。 図１Ｃは図１Ｂに続く半導体装置の製造工程を示す図である。 図１Ｄは図１Ｃに続く半導体装置の製造工程を示す図である。 図１Ｅは図１Ｄに続く半導体装置の製造工程を示す図である。 図２は上記半導体装置(Ｎ型チャネル素子)における閾値電圧の固定電荷密度に対する依存性を示す図である。 図３は上記半導体装置において、製造ばらつきによってソース・ドレイン領域がゲート電極に対してオフセットすることを示す図である。 図４は上記半導体装置のシリコン基板の代わりにＳＯＩ基板を用いて製造した半導体装置の断面図である。 図５Ａはセシウムが固定電荷となる原理を説明する図である。 図５Ｂはセシウムが固定電荷となる原理を説明する図である。 図６Ａは固定電荷によってショットキー障壁が変調されることを説明する断面模式図である。 図６Ｂは図６Ａに示す線分Ａ−Ａに沿った伝導帯下端の計算結果を示す図である。 図６Ｃは図６Ｂに示す計算結果にイメージポテンシャルを考慮した演算結果を示す図である。 図７Ａはこの発明の第２実施形態の半導体装置の製造工程を示す図である。 図７Ｂは図７Ａに続く半導体装置の製造工程を示す図である。 図７Ｃは図７Ｂに続く半導体装置の製造工程を示す図である。 図７Ｄは図７Ｃに続く半導体装置の製造工程を示す図である。 図７Ｅは図７Ｄに続く半導体装置の製造工程を示す図である。 図７Ｆは図７Ｅに続く半導体装置の製造工程を示す図である。 図８は上記半導体装置(Ｎ型チャネル素子)の閾値電圧のゲート長依存性を示す図である。 図９は上記半導体装置のシリコン基板の代わりにＳＯＩ基板を用いて製造した半導体装置の断面図である。 図１０Ａはこの発明の第３実施形態の半導体装置の製造工程を示す図である。 図１０Ｂは図１０Ａに続く半導体装置の製造工程を示す図である。 図１０Ｃは図１０Ｂに続く半導体装置の製造工程を示す図である。 図１０Ｄは図１０Ｃに続く半導体装置の製造工程を示す図である。 図１０Ｅは図１０Ｄに続く半導体装置の製造工程を示す図である。 図１０Ｆは図１０Ｅに続く半導体装置の製造工程を示す図である。 図１１は上記半導体装置においてＳＡＣプロセスを用いた場合の断面図である。 図１２は図１０Ｆにおけるソース電極側のゲート電極４端近傍を拡大した図である。 図１３は従来技術であるＳＢ−ＭＩＳＦＥＴの断面図である。

１…シリコン基板
２…素子分離領域
３…ゲート絶縁膜
４…ゲート電極
５…ハードマスク
６…酸化シリコン膜
７…レジストマスク
８…固定電荷を含む領域(セシウム注入領域)
９…ゲート側壁
１０…ソース領域
１１…ドレイン領域
１２…層間絶縁膜
１３…上部配線
１４…酸化シリコン膜(熱酸化)
１５…ゲート側壁(窒化シリコン)
１６…ポリサイド
１７…酸化シリコン膜
１８…窒化シリコン膜
１９…埋め込み酸化膜
２０…シリコン層
２１…Ｐ型シリコン基板
２２…金属
２３…絶縁膜
２４…固定電荷
３０…固定電荷
３１…空乏層
３２…反転層

Claims (13)

1. 半導体と、
   上記半導体と接してショットキー接合を形成する導電性領域と、
   上記半導体と上記導電性領域との境界が露出する部分を被覆するように設けられた絶縁層とを備え、
   上記絶縁層は、上記半導体と上記導電性領域に接し、かつ、上記半導体と上記導電性領域との境界に跨る固定電荷を含む領域を有すると共に、
   上記導電性領域は、上記半導体の一主面に所定の間隔をあけて設けられたソース領域とドレイン領域であって、
   上記半導体の導電型がＰ型のときは上記絶縁層の上記固定電荷の極性が正である一方、上記半導体の導電型がＮ型のときは上記絶縁層の上記固定電荷の極性が負であり、
   上記ソース領域と上記ドレイン領域との間の上記半導体のチャネル領域上と、上記ソース領域の上記チャネル領域近傍の領域上と、上記ドレイン領域の上記チャネル領域近傍の領域上に、上記絶縁層とゲート絶縁膜を介して設けられたゲート電極を備え、
   上記絶縁層の上記固定電荷を含む領域と上記半導体との界面が、上記ゲート絶縁膜と上記半導体との界面よりも上記半導体側に位置することを特徴とする半導体装置。
2. 半導体と、
   上記半導体と接してショットキー接合を形成する導電性領域と、
   上記半導体と上記導電性領域との境界が露出する部分を被覆するように設けられた絶縁層とを備え、
   上記絶縁層は、上記半導体と上記導電性領域に接し、かつ、上記半導体と上記導電性領域との境界に跨る固定電荷を含む領域を有すると共に、
   上記導電性領域は、上記半導体の一主面に所定の間隔をあけて設けられたソース領域およびドレイン領域であって、
   上記半導体の導電型がＰ型のときは上記絶縁層の上記固定電荷の極性が正である一方、上記半導体の導電型がＮ型のときは上記絶縁層の上記固定電荷の極性が負であり、
   上記ソース領域と上記ドレイン領域との間の上記半導体のチャネル領域上に上記絶縁層とゲート絶縁膜を介して設けられ、上記絶縁層の上記固定電荷を含む領域上に両端部が重なるかまたは上記絶縁層の上記固定電荷を含む領域に両側面の一部が接するゲート電極を備え、
   上記絶縁層の上記固定電荷を含む領域と上記半導体との界面が、上記ゲート絶縁膜と上記半導体との界面よりも上記半導体側に位置することを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、
   上記固定電荷が物質で構成され、
   上記絶縁層の上記固定電荷を含む領域上に、上記固定電荷を構成する物質が上記絶縁層中よりも熱拡散しにくい材料からなる第２の絶縁層を備えたことを特徴とする半導体装置。
4. 請求項１乃至３のいずれか１つに記載の半導体装置において、
   上記固定電荷が物質で構成され、
   上記ゲート絶縁膜は、上記絶縁層の上記固定電荷を構成する物質が熱拡散しにくい材料からなることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか１つに記載の半導体装置において、
   上記絶縁層の上記固定電荷を含む領域の膜厚が、上記ゲート絶縁膜の膜厚よりも大きいことを特徴とする半導体装置。
6. 請求項１乃至５のいずれか１つに記載の半導体装置において、
   上記半導体が絶縁体層上に設けられていることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置において、
   上記導電性領域が上記絶縁体層に接していることを特徴とする半導体装置。
8. 請求項１乃至７のいずれか１つに記載の半導体装置において、
   上記導電性領域が上記半導体と金属との化合物からなることを特徴とする半導体装置。
9. 請求項８に記載の半導体装置において、
   上記金属が、タングステン、チタン、コバルト、ニッケル、パラジウムのうちのいずれか１つであることを特徴とする半導体装置。
10. 請求項８に記載の半導体装置において、
    上記半導体の導電型がＰ型であり、
    上記金属が、エルビウム、イッテルビウムのいずれか１つであることを特徴とする半導体装置。
11. 請求項８に記載の半導体装置において、
    上記半導体の導電型がＮ型であり、
    上記金属が白金であることを特徴とする半導体装置。
12. 請求項１乃至１０のいずれか１つに記載の半導体装置において、
    上記半導体の導電型がＰ型であり、
    セシウム、ルビジウム、バリウム、ストロンチウムのうちの少なくとも１つの元素が上記固定電荷となることを特徴とする半導体装置。
13. 請求項１乃至８または請求項１１のいずれか１つに記載の半導体装置において、
    上記半導体の導電型がＮ型であり、
    ヨウ素、アルミニウム、白金、セレンのうちの少なくとも１つの元素が上記固定電荷となることを特徴とする半導体装置。

Images