JP4490573B2

JP4490573B2 - Semiconductor device

Info

Publication number: JP4490573B2
Application number: JP2000303250A
Authority: JP
Inventors: 浩一村岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-10-03
Filing date: 2000-10-03
Publication date: 2010-06-30
Anticipated expiration: 2020-10-03
Also published as: JP2002110975A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳＦＥＴを備えるＭＩＳ型半導体装置に係わる。
【０００２】
【従来の技術】
近年、Metal Oxide Semiconductor Field Effect Transistor(ＭＯＳＦＥＴ)の微細化が進むにつれ、ゲート絶縁膜がシリコン酸化膜であるＭＯＳＦＥＴでは、シリコン酸化膜の膜厚を２ｎｍ以下と非常に薄く形成しなくてはならなくなり、充分な信頼性を得ることが困難になってきている。
【０００３】
すなわち、従来のシリコン酸化膜では直接トンネリングの増加によるスタンバイリーク電流が増加するといった現象が生じたり、また、ｐ型ＭＯＳＦＥＴに使用されているｐ型ポリＳｉゲート電極中の不純物であるボロンが、薄いシリコン酸化膜中を突き抜けてシリコン基板中に拡散し、ｐ型ＭＯＳＦＥＴのしきい値電圧を変動させるといった現象が生じている（T. Kuroi et al., Jpn. J. Appl. Phys. Vol. 34(1995) pp.771）。
【０００４】
これらの問題を解決するためにはゲート絶縁膜の高誘電率化と不純物拡散防止が必須とされている。
【０００５】
不純物拡散防止と高誘電率化の両者を満たすシリコン窒化膜（ＳｉＮ膜）あるいはシリコン酸窒化膜（ＳｉＯＮ膜）を用いたMetal Insulator Semiconductor Field Effect Transistor(ＭIＳＦＥＴ)が注目されており、特にこの数年ＳｉＮ膜あるいはＳｉＯＮ膜に関してＪＶＤ（Jet Vapor Deposition）、ＬＰ−ＣＶＤ( Low Pressure Chemical Vapor Deposition)、ＲＰＥ−ＣＶＤ(Remote Plasma Enhanced Chemical Vapor Deposition)などの方法で成膜することが提案されている。（T. P. MA, Appl. Surf. Sci., 117/118, 259(1997). B. Y. Kim, H. F. Luan and D. L. Kwong, IEDM, 463(1997). H. Yang and G. Lucovsky, IEDM, 245(1999).）
しかしながら、このような方法にて形成されたシリコン窒化膜おいては、膜中の微細構造に欠陥が多く存在し、このＳｉＮ膜をゲート絶縁膜として用いるとリーク電流の増加や、半導体装置の高速化・低消費電力化の阻害などデバイス特性に悪影響を及ぼすという問題点がある。
【０００６】
このような欠陥を除去するためにシリコン窒化膜に酸素を導入したシリコン酸窒化膜においても導入される酸素濃度が不均一であるため欠陥が除去しきれないばかりか酸素原子添加に伴う誘電率の低下という問題点が生じる。
【０００７】
図８に示したＭＩＳＦＥＴの概略図を用い従来の半導体装置の製造方法を説明する。
【０００８】
ＭＩＳＦＥＴ１１を製造するにはまず、Ｓｉ基板１２上にＪＶＤ、ＬＰ−ＣＶＤ、ＲＰＥ−ＣＶＤなどの方法で酸素添加ＳｉＮ膜１３を堆積する。さらに多結晶Ｓｉ膜１４を堆積した後にゲート電極加工を行い、多結晶Ｓｉ膜１４の両側のＳｉ基板１２中にソース・ドレイン領域１５を形成する。
【０００９】
【発明が解決しようとする課題】
上記したように、従来のシリコン窒化膜を用いたゲート絶縁膜では欠陥が多く、また酸素を導入したシリコン酸窒化膜を用いたゲート絶縁膜でも酸素原子添加に伴う誘電率の低下という問題点は避けられず、また膜中の欠陥の更なる低減が求められている。
【００１０】
本発明は上記問題点を解決し、誘電率の低下を抑えつつ、かつ欠陥の少ないゲート絶縁膜を有し、リーク電流が低く抑えられ、高速化・低消費電力化などの高性能化を図ることのできる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、シリコン基板上にゲート絶縁膜を介してゲート電極を積層した半導体装置において、前記ゲート絶縁膜は、シリコン酸窒化膜と、前記シリコン酸窒化膜と前記基板との間に設けられたシリコン酸化膜を備え、前記シリコン酸窒化膜は、Ｎ≡Ｓｉ_３結合及びＯ＝Ｓｉ_２結合を有し、前記Ｎ≡Ｓｉ_３結合及びＯ＝Ｓｉ_２結合の合計の結合数が膜中の結合総数の9割を超え、酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下であり、前記シリコン酸化膜の膜厚は、０．６ｎｍ以上１．２ｎｍ以下であることを特徴とする半導体装置である。
【００１２】
前記シリコン酸窒化膜における前記Ｎ≡Ｓｉ₃結合及びＯ＝Ｓｉ₂結合の存在比（Ｎ≡Ｓｉ₃結合：Ｏ＝Ｓｉ₂結合）２ｘ：１−ｘ（０．２≦ｘ≦０．５）であることが望ましい。
【００１３】
すなわち、本発明者は誘電率を増加させるために用いられるシリコン窒化膜あるいはシリコン酸窒膜を用いたゲート絶縁膜における微細構造において欠陥を減少させるために、ゲート絶縁膜をシリコン基板側からシリコン酸化物膜と、シリコン酸窒化膜とを積層した構造とする。さらにシリコン酸窒化膜、すなわちシリコン、酸素、窒素の化合物からなる膜を構成する主たる結合がＮ≡Ｓｉ₃結合及びＯ＝Ｓｉ₂結合とすることが有効であることを見出した。
【００１４】
本発明に係るゲート絶縁膜における原子の結合状態を示すモデル図を図７に示す。図７においてソース・ドレイン領域１５が形成されたシリコン基板１２上にはシリコン酸化膜１６及びシリコン酸窒化膜１７が形成されている。
【００１５】
シリコン基板１２とシリコン酸窒化膜１７との間の界面領域（Interface region）に相当するシリコン酸化物膜１６は、シリコン基板の界面近傍の正の固定電荷となる欠陥を酸素原子が終端し、かつまたシリコン基板１２からシリコン酸窒化膜１７への結晶歪を緩和してスムーズに接合させる作用を示し、シリコン基板１２とシリコン酸窒化膜１７間の界面準位を低下させるため、モビリティ劣化及びリーク電流増加を抑えるために必須である。
【００１６】
また、シリコン酸窒化膜１７からなるバルク領域(bulk region)を構成するＮ≡Ｓｉ₃ユニットは結合状態が安定であり、リーク電流の原因となる原子間の結合の変化（切断など）が生じにくい。しかしながら、バルク領域をＮ≡Ｓｉ₃ユニットのみで構成させるとその構造が安定かつ剛直であるがゆえに膜全体の歪が生じ、かえって欠陥を生じさせることとなる。したがって結合角度にフレキシブルに変化することができるＳｉ−Ｏ−ＳｉユニットがＮ≡Ｓｉ₃ユニット間に介在していることにより、歪を緩和し欠陥を抑制することが可能となると考えられる。
【００１７】
窒素、酸素、シリコンの結合としては、Ｓｉ−Ｏ−Ｓｉ結合とＮ≡Ｓｉ_３結合の他に、Ｓｉ−Ｏ−Ｎ、Ｎ−Ｏ−Ｎ、Ｎ≡Ｏ_３、Ｓｉ−Ｎ＝Ｏ_２、Ｓｉ_２＝Ｎ−Ｏ等が考えられるが、いずれも原子間の結合がＮ≡Ｓｉ_３に比べて不安定であり、リーク電流の原因となる結合の変化（切断など）が生じやすいため、これらを主たる結合とするシリコン酸窒化膜では本発明の効果は達成できない。
【００１８】
本発明によれば、ゲート絶縁膜における基板との界面の欠陥及びゲート絶縁膜中におけるバルクでの欠陥が減少し、リーク電流を抑え、また、高速化・低消費電力化などの高性能化を図ることができる。
【００１９】
【発明の実施の形態】
以下図面を参照して本発明の実施例について詳細に説明する。
【００２０】
図１は本発明の実施例に係るＭＩＳトランジスタを備えるＭＩＳ型半導体装置の製造工程断面図である。
【００２１】
まず図１（ａ）に示すように、（１００）面を主面とする水素終端ｎ型シリコン基板１２表面に、下記表１に示す５種類の酸化条件での酸化（酸化無しも含む）のうちの１種類ずつをそれぞれ行ってシリコン基板１２表面を酸化し酸化膜厚の異なる５種類のシリコン酸化膜１６を形成した。
【００２２】
【表１】

【００２３】
次に、図１（ｂ）に示すようにダウンフロープラズマにより活性な窒素原子を生成すると共にそれぞれ別系統からＳｉＨ₄ガス及び酸素ガスをそれぞれ独立して導入しシリコン酸化膜１６上で混合してシリコン酸窒化膜１７を形成した。
【００２４】
本実施例においては、シリコン酸窒化膜形成条件は下記表２に示す３種類（酸素を含まないシリコン窒化膜が形成される条件を含む）であり、それにより酸素濃度の異なる３種類のシリコン酸窒化膜１７を形成した。
【００２５】
したがって、シリコン酸化膜１６の膜厚とシリコン酸窒化膜１７中の酸素濃度の組み合わせは１５種類となる。
【００２６】
【表２】

【００２７】
本発明に係るシリコン酸窒化膜の成膜方法は特願平１１−３３５７０８号に記載された方法を用いることが望ましい。すなわち、酸素化合物分子（例えば酸素ガス）と、シリコン化合物分子（例えばシラン）と、窒素ラジカルとを独立して半導体基板上で混合して成膜することが望ましい。
【００２８】
さらに図１（ｃ）に示すようにシリコン酸窒化膜１７上に連続的にＳｉＨ₄を用いた多結晶Ｓｉ層１４の堆積を行った後、ゲート電極加工を行い、さらに図１（ｄ）に示すように多結晶Ｓｉ層１４の両側のＳｉ基板１２中にソースおよびドレインとしての拡散層１５を形成することでシリコン酸化膜１６の膜厚とシリコン酸窒化膜１７中の酸素濃度の組み合わせの異なる１５種類のＭＩＳＦＥＴ１８を作成した。
【００２９】
次に各ＭＩＳＦＥＴ１８のシリコン酸化膜１６の膜厚の測定を行った。シリコン酸化膜１６の膜厚はIn-situ XPS分析により導出した。X線源はMgKα、光電子脱出角度は１５°で測定を行っている。図２に各酸化条件でのSi2pスペクトル変化を示す。横軸の束縛エネルギーはバルクSi2pのピーク位置を基準とし、縦軸の光電子強度はバルクSi2pのピーク強度で規格化した値である。図２によれば酸素分圧、酸化時間および酸化温度の増加に伴い１〜６eVの範囲の光電子強度（SiOx信号強度）が増加することが分かる。このＳｉＯｘ信号強度とバルクSi2pのピーク強度比から、Luらが報告しているＳｉＯ₂の光電子脱出深さ2.96nm（エリプソメーター、C-VおよびTEM膜厚の比較から実験的に導出した値Z. H. Lu et al., Appl. Phys. Lett., 711(19), 2794(1997).）を用いて各酸化条件のシリコン酸化膜１６の膜厚を導出すると、下記の表３に示す結果となった。
【００３０】
【表３】

【００３１】
次に各ＭＩＳＦＥＴ１８のシリコン酸窒化膜１７中の酸素濃度の測定をIn-situ XPS分析により行った。X線源はMgKα、光電子脱出角度は１５°で測定を行っている。その結果各酸窒化膜形成条件でのシリコン酸窒化膜１７中の酸素濃度を導出すると、下記の表４に示す結果となった。
【００３２】
【表４】

【００３３】
次に、シリコン酸窒化膜１７の酸素濃度が０ａｔｍ％であり、シリコン酸化膜１６の厚さが異なる５種類のＭＩＳＦＥＴを抽出し、そのC−V特性変化を測定した。その結果を図３（ａ）に示す。
【００３４】
また、シリコン酸窒化膜１７の酸素濃度が異なり、シリコン酸化膜１６の厚さが０ｎｍの３種類のＭＩＳＦＥＴ１８を抽出し、そのC-V特性変化を測定した。その結果を図３（ｂ）に示す。図３（ｂ）にはシリコン酸窒素化膜１７を形成せずシリコン酸化膜１６（シリコン酸化膜厚４．５ｎｍ）のみを形成した以外は他のＭＩＳＦＥＴ１８と同様に形成したＭＩＳＦＥＴ１８のC-V特性変化を併記する。
【００３５】
ここで用いたＭＩＳＦＥＴのキャパシタ構造は、ｎ＋多結晶Si層／絶縁膜／ｎ型シリコン（１００）であり、面積は１００×１００μｍ、C-V測定条件はｆ＝１００ｋHz、０V、―２V、２V、−２Vの順に０．１Vステップで電圧を印加した。測定した全てのサンプルにおいては飽和容量から得られる酸化膜換算膜厚EOTは４．２〜４．５ｎｍの範囲に収まっている。
【００３６】
図３（ａ）、（ｂ）を比較することで以下の内容が確認できる。
１）シリコン酸化膜１６を形成しないもの（［Ｏ］bulk０％）に比べて、シリコン基板との界面にシリコン酸化膜１６を形成し、さらにその厚さが増すことにより（SiO2 0.29nm-1.00nm）フラットバンド電圧Vｆｂが増加し、シリコン酸窒素化膜１７を形成せずシリコン酸化膜１６のみ（DryOx）を形成したものに近づく。
２）シリコン酸窒化膜１７に酸素を導入する（［Ｏ］bulk０％−３０％）ことによりヒステリシスΔVｆｂが減少する。
【００３７】
この１）、２）の傾向を図４に示す。図４（ａ）はシリコン酸化膜１６の厚さとＶｆｂまたはΔＶｆｂとの関係図であり、図４（ｂ）はシリコン酸窒化膜１７中の酸素濃度とＶｆｂまたはΔＶｆｂとの関係図である。図４（ａ）よりＶｆｂは界面のシリコン酸化膜１６の厚さ増加に伴い線形に増加する。一般にＶｆｂの許容値を−０．５Ｖ以上とすると膜厚は約０．６ｎｍ以上必要となり、約１ｎｍでシリコン酸化膜１６のみ形成した（DryOx）と同等になる。また誘電率低下の影響を考えると最大１．２ｎｍ以下である事が望ましい。このシリコン酸化膜１６の厚さ増加に伴いＶｆｂが増加する現象は、シリコン酸窒化膜１７とシリコン基板１２との界面近傍の正の固定電荷となる欠陥を酸素原子が終端することに対応すると考えられる。それに対しΔＶｆｂはシリコン酸化膜１６の厚さに依存しないことから、このΔＶｆｂはシリコン酸窒化膜１７中の欠陥に起因することが考えられる。
【００３８】
また、図４（ｂ）ではシリコン酸窒化膜１７中の酸素濃度増加に伴いＶｆｂが増加するが、これはシリコン基板との界面近傍の酸素濃度も上昇するからである。これに対しΔＶｆｂは急激に減少し、ΔＶｆｂの許容値を０．０２Ｖ以下とするとシリコン酸窒化膜１７の酸素濃度で２０ａｔｍ％以上必要となり、約３０ａｔｍ％でシリコン酸化膜１６のみ形成した（DryOx）と同程度になる。また、誘電率低下の影響を考えると最大４０ａｔｍ％以下が望ましい。このΔＶｆｂ減少はシリコン酸窒化膜１７中の欠陥を酸素原子が終端することに対応すると考えられる。
【００３９】
以上の結果よりゲート絶縁膜の欠陥の少ない、かつ誘電率の低下を最小限に留めた理想的な構造は、シリコン基板１２上に形成されたシリコン酸窒化膜１７中の酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下、シリコン酸化膜１６の厚さが０．６ｎｍ以上１．２ｎｍ以下である。
【００４０】
なお、上記結果はシリコン酸窒化膜１７の酸素濃度が０％であり、シリコン酸化膜１６の厚さが異なる5種類のＭＩＳＦＥＴ及びシリコン酸化膜１６の厚さが0nmの３種類のＭＩＳＦＥＴについての試験結果から述べているが、実際に形成されたシリコン酸窒化膜１７中の酸素濃度が２０ａｔｍ％以上４０ａｔｍ％以下、シリコン酸化膜１６の厚さが０．６ｎｍ以上１．２ｎｍ以下のＭＩＳＦＥＴについても同様にＶｆｂ及びΔＶｆｂを測定し、Ｖｆｂが−０．５Ｖ以上及びΔＶｆｂが０．０２Ｖ以下の範囲にあることを確認している。
【００４１】
ところで本発明においては、前記シリコン酸窒化膜を構成する主たる結合は、Ｎ≡Ｓｉ₃結合及びＯ＝Ｓｉ₂結合であることを特徴とする。
【００４２】
以下に上記ＭＩＳＦＥＴ１８におけるシリコン酸窒化膜１７から得られるデータをもとに詳細に説明する。
【００４３】
本実施例方法で得られた膜厚１．０ｎｍのシリコン酸化膜１６と、各種酸素濃度のシリコン酸窒化膜１７を有するゲート絶縁膜のシリコン酸窒化膜１７中のＮおよびＯ原子の結合状態を、Ｉｎ−ｓｉｔｕＸＰＳ分析の結果を元に説明する。Ｉｎ−ｓｉｔｕＸＰＳ分析においてＸ線源はｍｏｎｏｃｈｒｏ−ＡｌＫα、光電子脱出角度は１５°で測定を行った。ここではシリコン酸窒化膜１７中のＮ１ｓおよびＯ１ｓ束縛エネルギーのスペクトル形状を測定した。
【００４４】
図５に各種酸素濃度のシリコン酸窒化膜１７のＮ１ｓおよびＯ１ｓスペクトルを示す。横軸の束縛エネルギーはＮ１ｓおよびＯ１ｓのピーク位置を基準としたものであり、縦軸の光電子強度はＮ１ｓおよびＯ１ｓのピーク強度を基準として規格化したものである。
【００４５】
図５から得られる内容は
１）Ｎ１ｓ、Ｏ１ｓともにＳｉｎｇｌｅｐｅａｋである点、
２）酸素濃度増加に伴いＮ１ｓの半値幅はわずかに増加し、逆にＯ１ｓは減少する点である。
【００４６】
この結果を元にまずＮ１ｓについて考えてみる。
【００４７】
一般的にＮ≡Ｓｉ₃、Ｓｉ₂＝Ｎ−Ｏ及びＳｉ−Ｎ＝Ｏ結合が膜中に共存する場合、Ｎ≡Ｓｉ₃のＮ１ｓを基準にとるとそれぞれのケミカルシフトは約２ｅＶ、５ｅＶと報告されている（S. W. Novac, J. R. Shalleberger, D. A. Cole and J. W. Marino, Mat. Res. Soc. Symp. Proc. Vol. 567, 579(1999).）。今回ＳｉＮ膜中に酸素を１０−３０ａｔｍ％添加しても、そのようなケミカルシフトは観察されないことから、窒素原子はN-O結合を持たないといえる。
【００４８】
また、N原子の第2近接に酸素が入る場合（たとえばＳｉ₂＝Ｎ−Ｓｉ−Ｏ−Ｓｉ）、Ｎ１ｓのケミカルシフトは約０．４ｅＶとの報告があるため（G. M. Ringnanese, A. Pasquaello, J. C. Charlier, X. Gonze and R. Car, Phys. Rev. Lett., 79, 25, 5174(1997).）、今回N1sの半値幅が酸素添加に伴いわずかに増加するのは、この第二近接の酸素原子の割合が増えるためといえる。
【００４９】
次にＯ１ｓについて考えてみる。
【００５０】
ＳｉＯ₂膜の場合１４４°のＳｉ−Ｏ−Ｓｉ結合角が支配的でありＯ１ｓの半値幅が小さいことが知られている（J. T. Titch, C. H. Bjorkman, G. Lucovsky, F. H. Pollak and X. Yin, J. Vac. Sci. Technol. B7., 755(1989).）。今回の場合対照的にシリコン酸窒化膜中の酸素濃度が減少するに従い、Ｏ１ｓの半値幅が大きくなるのは、Ｓｉ−Ｏ−Ｓｉ結合角のばらつきが大きくなることが挙げられる。Ｓｉ−Ｏ−Ｓｉ結合角が１２５−１８５°まで変化するとＯ１ｓ結合エネルギーは１−２ｅＶ変化することが知られており(F. J. Grunthaner, P. J. Grunthaner, R. P. Vasques, B. F. Lewis and Maserjian, J. Vac. Sci. Technol., 16(5), 1443(1979).）、今回のO1sの半値幅の広がりに対応する。
【００５１】
以上の結果から本実施例のシリコン酸窒化膜中のＮ原子、Ｏ原子、Ｓｉ原子の主たる結合状態はそれぞれＮ≡Ｓｉ₃結合およびＯ＝Ｓｉ₂結合であり、さらにＳｉ−Ｏ−Ｓｉ結合角はＳｉＯ₂膜に比べてバラツキが大きいことが確認された。
【００５２】
なお、本発明において、主たる結合がＮ≡Ｓｉ_３結合およびＯ＝Ｓｉ_２結合であるとは、両者を合わせた結合数が膜中の結合総数の９割を超えることである。
【００５３】
次にこれらのＮ≡Ｓｉ₃結合およびＯ＝Ｓｉ₂結合がどのような比率でバルク中に存在すると欠陥が最小になるのかＡｌｌｏｙｍｏｄｅｌを元に導出してみた。図６に各種酸素分圧における５００℃及び室温での堆積シリコン酸窒化膜の３元系相図を示す。この膜の組成変化がＡｌｌｏｙｍｏｄｅｌ（ｘＳｉ₃Ｎ₄＋（１−ｘ）ＳｉＯ₂）に従うことがわかる。このＡｌｌｏｙｍｏｄｅｌをＮ≡Ｓｉ₃結合およびＯ＝Ｓｉ₂結合の２つの結合状態で占められるとすると、
xSi₃N₄+(1-x)SiO₂=4x(N≡Si₃)+2(1-x)(O=Si₂)
であらわされる。
【００５４】
これによりそれぞれの望ましい結合数の比は以下の関係式で示される。
【００５５】
（Ｎ≡Ｓｉ₃結合）：（Ｏ＝Ｓｉ₂結合）＝２ｘ：１−ｘ（０≦ｘ≦１）
特にシリコン酸窒化膜１７中の欠陥を最小にするには、０．２≦ｘ≦０．５であることが望ましい。
【００５６】
【発明の効果】
以上述べたごとく本発明の半導体装置は、ＭＩＳＦＥＴのゲート絶縁膜において誘電率の低下を抑えつつ、かつ欠陥の少ないため、リーク電流が低く抑えられ、また、高速化・低消費電力化などの高性能化を図ることのできる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るＭＩＳ型半導体装置の製造工程図。
【図２】各酸化条件でのSi2pスペクトル変化を示す特性図。
【図３】ゲート絶縁膜の界面及びバルクの酸素濃度とトランジスタのＣ−Ｖ特性を示す特性図。
【図４】ゲート絶縁膜の界面及びバルクの酸素濃度とトランジスタのVfbまたはΔVfbとの関係図。
【図５】各種酸素濃度のシリコン酸窒化膜１７のＮ１ｓおよびＯ１ｓスペクトル。
【図６】各種酸素分圧における５００℃及び室温での堆積シリコン酸窒化膜の３元系相図。
【図７】本発明に係るゲート絶縁膜における原子の結合状態を示すモデル図。
【図８】ＭＩＳトランジスタの概略図。
【符号の説明】
１１…ＭＩＳトランジスタ
１２…シリコン基板
１３…酸素添加ＳｉＮ膜
１４…多結晶Ｓｉ膜
１５…ソース・ドレイン領域
１６…シリコン酸化膜
１７…シリコン酸窒化膜
１８…ＭＩＳトランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a MIS type semiconductor device including a MISFET.
[0002]
[Prior art]
In recent years, as metal oxide semiconductor field effect transistors (MOSFETs) are miniaturized, in a MOSFET whose gate insulating film is a silicon oxide film, the film thickness of the silicon oxide film must be very thin, 2 nm or less. It has become difficult to obtain sufficient reliability.
[0003]
That is, in the conventional silicon oxide film, a phenomenon such as an increase in standby leakage current due to an increase in direct tunneling occurs, or boron, which is an impurity in the p-type poly-Si gate electrode used in the p-type MOSFET, is thin. A phenomenon has occurred in which the threshold voltage of the p-type MOSFET fluctuates through the silicon oxide film and diffuses into the silicon substrate (T. Kuroi et al., Jpn. J. Appl. Phys. Vol. 34). (1995) pp.771).
[0004]
In order to solve these problems, it is essential to increase the dielectric constant of the gate insulating film and prevent impurity diffusion.
[0005]
Metal Insulator Semiconductor Field Effect Transistors (MISFETs) using silicon nitride films (SiN films) or silicon oxynitride films (SiON films) that satisfy both impurity diffusion prevention and high dielectric constants have attracted attention, especially in recent years. It has been proposed to form a SiN film or a SiON film by a method such as JVD (Jet Vapor Deposition), LP-CVD (Low Pressure Chemical Vapor Deposition), or RPE-CVD (Remote Plasma Enhanced Chemical Vapor Deposition). (TP MA, Appl. Surf. Sci., 117/118, 259 (1997). BY Kim, HF Luan and DL Kwong, IEDM, 463 (1997). H. Yang and G. Lucovsky, IEDM, 245 (1999) .)
However, in the silicon nitride film formed by such a method, there are many defects in the fine structure in the film, and when this SiN film is used as a gate insulating film, the leakage current increases and the high speed of the semiconductor device is increased. There is a problem that the device characteristics are adversely affected, such as inhibition of reduction in power consumption and power consumption.
[0006]
Even in the silicon oxynitride film in which oxygen is introduced into the silicon nitride film in order to remove such defects, the introduced oxygen concentration is not uniform, so the defects cannot be completely removed, and the dielectric constant associated with the addition of oxygen atoms is increased. The problem of reduction occurs.
[0007]
A conventional method for manufacturing a semiconductor device will be described with reference to the schematic diagram of the MISFET shown in FIG.
[0008]
To manufacture the MISFET 11, first, an oxygen-added SiN film 13 is deposited on the Si substrate 12 by a method such as JVD, LP-CVD, RPE-CVD. Further, after depositing the polycrystalline Si film 14, gate electrode processing is performed to form source / drain regions 15 in the Si substrate 12 on both sides of the polycrystalline Si film 14.
[0009]
[Problems to be solved by the invention]
As described above, a problem that defects are many, also reduction of the dielectric constant due to the oxygen atom added at the gate insulating film using the silicon oxynitride film by introducing oxygen in the gate insulating film using the conventional silicon nitride film The point is unavoidable, and further reduction of defects in the film is required.
[0010]
The present invention solves the above-described problems, has a gate insulating film with few defects while suppressing a decrease in dielectric constant, suppresses leakage current, and achieves high performance such as high speed and low power consumption. An object of the present invention is to provide a semiconductor device that can be used.
[0011]
[Means for Solving the Problems]
The present invention provides a semiconductor device in which a gate electrode is stacked on a silicon substrate via a gate insulating film, wherein the gate insulating film is provided between a silicon oxynitride film and the silicon oxynitride film and the substrate. comprising a silicon oxide film, the silicon oxynitride film has a N≡Si ₃ bond and O = Si ₂ binding, binding the N≡Si ₃ bond and O = number of bonds total Si ₂ bonds in the film over 90% of the total number state, and are oxygen concentration less 20 atm% or more 40 atm%, film thickness of the silicon oxide film is a semiconductor device which is characterized in that less than 0.6 nm 1.2 nm.
[0012]
Abundance ratio of N≡Si ₃ bond and O═Si ₂ bond in the silicon oxynitride film (N≡Si ₃ bond: O = Si ₂ bond) 2x: 1−x (0.2 ≦ x ≦ 0.5 ) it is desirable that.
[0013]
That is, the present inventor has considered that the gate insulating film is silicon oxide from the silicon substrate side in order to reduce defects in the fine structure in the gate insulating film using the silicon nitride film or the silicon oxynitride film used for increasing the dielectric constant. A structure in which a physical film and a silicon oxynitride film are stacked is used. Furthermore, it has been found that it is effective that the main bond constituting the silicon oxynitride film, that is, the film made of a compound of silicon, oxygen, and nitrogen is an N≡Si ₃ bond and an O═Si ₂ bond.
[0014]
A model diagram showing the bonding state of atoms in the gate insulating film according to the present invention is shown in FIG. In FIG. 7, a silicon oxide film 16 and a silicon oxynitride film 17 are formed on the silicon substrate 12 on which the source / drain regions 15 are formed.
[0015]
The silicon oxide film 16 corresponding to the interface region between the silicon substrate 12 and the silicon oxynitride film 17 has defects that become positive fixed charges in the vicinity of the interface of the silicon substrate, and oxygen atoms terminate. In addition, the crystal strain from the silicon substrate 12 to the silicon oxynitride film 17 is relaxed and smoothly joined, and the interface state between the silicon substrate 12 and the silicon oxynitride film 17 is lowered. It is essential to suppress the increase.
[0016]
In addition, the N≡Si ₃ unit constituting the bulk region made of the silicon oxynitride film 17 has a stable bonding state, and changes in bonds between atoms (cutting, etc.) that cause a leakage current hardly occur. . However, if the bulk region is composed only of N≡Si ₃ units, the structure is stable and rigid, so that the entire film is distorted, which causes defects. Therefore, it is considered that the Si—O—Si unit that can change flexibly to the bond angle is interposed between the N≡Si ₃ units, thereby reducing the strain and suppressing the defects.
[0017]
As a bond of nitrogen, oxygen, and silicon, in addition to Si—O—Si bond and N≡Si ₃ bond, Si—O—N, N—O—N, N≡O ₃ , Si—N═O ₂ , Si ₂ = N—O or the like can be considered, but in any case, the bond between atoms is unstable compared to N≡Si ₃ , and the bond change (cutting or the like) that causes a leakage current is likely to occur. The effect of the present invention cannot be achieved with a silicon oxynitride film having as a main bond.
[0018]
According to the present invention, defects at the interface with the substrate in the gate insulating film and defects in the bulk in the gate insulating film are reduced, leakage current is suppressed, and high performance such as high speed and low power consumption is achieved. Can be planned.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the drawings.
[0020]
FIG. 1 is a manufacturing process sectional view of a MIS type semiconductor device having a MIS transistor according to an embodiment of the present invention.
[0021]
First, as shown in FIG. 1A, oxidation (including no oxidation) is performed on the surface of a hydrogen-terminated n-type silicon substrate 12 having a (100) plane as a main surface under the five types of oxidation conditions shown in Table 1 below. One of each was performed to oxidize the surface of the silicon substrate 12 to form five types of silicon oxide films 16 having different oxide thicknesses.
[0022]
[Table 1]

[0023]
Next, as shown in FIG. 1B, active nitrogen atoms are generated by downflow plasma, and SiH ₄ gas and oxygen gas are independently introduced from different systems and mixed on the silicon oxide film 16. A silicon oxynitride film 17 was formed.
[0024]
In this embodiment, there are three types of silicon oxynitride film forming conditions shown in Table 2 below (including conditions for forming a silicon nitride film that does not contain oxygen). A nitride film 17 was formed.
[0025]
Therefore, there are 15 combinations of the film thickness of the silicon oxide film 16 and the oxygen concentration in the silicon oxynitride film 17.
[0026]
[Table 2]

[0027]
As a method for forming a silicon oxynitride film according to the present invention, it is desirable to use the method described in Japanese Patent Application No. 11-335708. That is, it is desirable to form a film by mixing oxygen compound molecules (for example, oxygen gas), silicon compound molecules (for example, silane), and nitrogen radicals independently on a semiconductor substrate.
[0028]
Further, as shown in FIG. 1C, after continuously depositing a polycrystalline Si layer 14 using SiH ₄ on the silicon oxynitride film 17, gate electrode processing is performed, and further, as shown in FIG. As shown, the diffusion layers 15 as the source and drain are formed in the Si substrate 12 on both sides of the polycrystalline Si layer 14, whereby the combinations of the film thickness of the silicon oxide film 16 and the oxygen concentration in the silicon oxynitride film 17 are different. Fifteen types of MISFETs 18 were created.
[0029]
Next, the thickness of the silicon oxide film 16 of each MISFET 18 was measured. The film thickness of the silicon oxide film 16 was derived by in-situ XPS analysis. The X-ray source is MgKα and the photoemission angle is 15 °. FIG. 2 shows changes in the Si2p spectrum under each oxidation condition. The binding energy on the horizontal axis is based on the peak position of bulk Si2p, and the photoelectron intensity on the vertical axis is a value normalized by the peak intensity of bulk Si2p. FIG. 2 shows that the photoelectron intensity (SiOx signal intensity) in the range of 1 to 6 eV increases as the oxygen partial pressure, oxidation time, and oxidation temperature increase. From the peak intensity ratio of the SiOx signal strength and bulk Si2p, values ZH Lu et derived SiO ₂ photoelectron escape depth 2.96Nm (ellipsometer Lu et al have reported, from the comparison of CV and TEM thickness experimentally al., Appl. Phys. Lett., 711 (19), 2794 (1997).), the thickness of the silicon oxide film 16 under each oxidation condition was derived, and the results shown in Table 3 below were obtained.
[0030]
[Table 3]

[0031]
Next, the oxygen concentration in the silicon oxynitride film 17 of each MISFET 18 was measured by in-situ XPS analysis. The X-ray source is MgKα and the photoemission angle is 15 °. As a result, when the oxygen concentration in the silicon oxynitride film 17 under each oxynitride film formation condition was derived, the results shown in Table 4 below were obtained.
[0032]
[Table 4]

[0033]
Next, five types of MISFETs in which the oxygen concentration of the silicon oxynitride film 17 was 0 atm% and the thickness of the silicon oxide film 16 were extracted were measured for changes in CV characteristics. The result is shown in FIG.
[0034]
Further, three types of MISFETs 18 having different oxygen concentrations in the silicon oxynitride film 17 and a thickness of the silicon oxide film 16 of 0 nm were extracted, and changes in CV characteristics were measured. The result is shown in FIG. FIG. 3B shows the CV characteristic change of the MISFET 18 formed in the same manner as the other MISFETs 18 except that the silicon oxynitride film 17 is not formed and only the silicon oxide film 16 (silicon oxide film thickness 4.5 nm) is formed. It is written together.
[0035]
The capacitor structure of the MISFET used here is n + polycrystalline Si layer / insulating film / n-type silicon (100), the area is 100 × 100 μm, and the CV measurement conditions are f = 100 kHz, 0 V, −2 V, 2 V, − Voltage was applied in 0.1V steps in the order of 2V. In all the measured samples, the equivalent oxide thickness EOT obtained from the saturation capacity is in the range of 4.2 to 4.5 nm.
[0036]
The following contents can be confirmed by comparing FIGS. 3 (a) and 3 (b).
1) Compared with the case where the silicon oxide film 16 is not formed ([O] bulk 0%), the silicon oxide film 16 is formed at the interface with the silicon substrate, and the thickness is further increased (SiO2 0.29 nm-1.00 nm). ) The flat band voltage Vfb increases, approaching that in which only the silicon oxide film 16 (DryOx) is formed without forming the silicon oxynitride film 17.
2) By introducing oxygen into the silicon oxynitride film 17 ([O] bulk 0% -30%), the hysteresis ΔVfb decreases.
[0037]
The tendency of 1) and 2) is shown in FIG. 4A is a relationship diagram between the thickness of the silicon oxide film 16 and Vfb or ΔVfb, and FIG. 4B is a relationship diagram between the oxygen concentration in the silicon oxynitride film 17 and Vfb or ΔVfb. 4A, Vfb increases linearly as the thickness of the silicon oxide film 16 at the interface increases. In general, if the allowable value of Vfb is −0.5 V or more, the film thickness is required to be about 0.6 nm or more, which is equivalent to (DryOx) in which only the silicon oxide film 16 is formed at about 1 nm. In consideration of the effect of lowering the dielectric constant, the maximum value is desirably 1.2 nm or less. The phenomenon that Vfb increases as the thickness of the silicon oxide film 16 increases corresponds to the fact that oxygen atoms terminate defects that become positive fixed charges near the interface between the silicon oxynitride film 17 and the silicon substrate 12. It is done. On the other hand, since ΔVfb does not depend on the thickness of the silicon oxide film 16, this ΔVfb can be attributed to defects in the silicon oxynitride film 17.
[0038]
In FIG. 4B, Vfb increases as the oxygen concentration in the silicon oxynitride film 17 increases. This is because the oxygen concentration in the vicinity of the interface with the silicon substrate also increases. On the other hand, ΔVfb rapidly decreases, and if the allowable value of ΔVfb is 0.02 V or less, the oxygen concentration of the silicon oxynitride film 17 is required to be 20 atm% or more, and only the silicon oxide film 16 is formed at about 30 atm% (DryOx) It becomes the same level as. Further, considering the effect of lowering the dielectric constant, the maximum is preferably 40 atm% or less. This decrease in ΔVfb is considered to correspond to the termination of oxygen atoms at the defects in the silicon oxynitride film 17.
[0039]
From the above results, an ideal structure in which the gate insulating film has few defects and the decrease in dielectric constant is minimized is that the oxygen concentration in the silicon oxynitride film 17 formed on the silicon substrate 12 is 20 atm% or more. The thickness of the silicon oxide film 16 is not less than 40 nm and not more than 1.2 nm.
[0040]
The above results show that the test is performed on five types of MISFETs in which the silicon oxynitride film 17 has an oxygen concentration of 0% and the silicon oxide film 16 has a different thickness and three types of MISFETs in which the silicon oxide film 16 has a thickness of 0 nm. As described from the results, the same applies to the MISFET in which the oxygen concentration in the actually formed silicon oxynitride film 17 is 20 atm% or more and 40 atm% or less, and the thickness of the silicon oxide film 16 is 0.6 nm or more and 1.2 nm or less. Vfb and ΔVfb are measured, and it is confirmed that Vfb is in the range of −0.5V or more and ΔVfb is in the range of 0.02V or less.
[0041]
In the present invention, the main bonds constituting the silicon oxynitride film are N≡Si ₃ bonds and O═Si ₂ bonds.
[0042]
Hereinafter, a detailed description will be given based on data obtained from the silicon oxynitride film 17 in the MISFET 18.
[0043]
The combined state of N and O atoms in the silicon oxynitride film 17 of the gate insulating film having the silicon oxide film 16 having a thickness of 1.0 nm and the silicon oxynitride film 17 having various oxygen concentrations obtained by the method of this embodiment is shown. This will be described based on the results of In-situ XPS analysis. In the in-situ XPS analysis, measurement was performed with an X-ray source of monochromo-AlKα and a photoelectron escape angle of 15 °. Here, the spectral shape of N1s and O1s binding energy in the silicon oxynitride film 17 was measured.
[0044]
FIG. 5 shows N1s and O1s spectra of the silicon oxynitride film 17 having various oxygen concentrations. The binding energy on the horizontal axis is based on the peak positions of N1s and O1s, and the photoelectron intensity on the vertical axis is normalized based on the peak intensity of N1s and O1s.
[0045]
The content obtained from FIG. 5 is that 1) N1s and O1s are single peaks,
2) As the oxygen concentration increases, the half width of N1s slightly increases, while O1s decreases.
[0046]
Based on this result, first consider N1s.
[0047]
In general, when N≡Si ₃ , Si ₂ ═N—O and Si—N═O bonds coexist in the film, each chemical shift is about 2 eV and 5 eV based on N1s of N≡Si _3. It has been reported (SW Novac, JR Shalleberger, DA Cole and JW Marino, Mat. Res. Soc. Symp. Proc. Vol. 567, 579 (1999)). Even if oxygen is added to the SiN film at 10-30 atm% this time, such a chemical shift is not observed. Therefore, it can be said that the nitrogen atom has no NO bond.
[0048]
Also, when oxygen enters the second proximity of N atoms (for example, Si ₂ = N—Si—O—Si), there is a report that the chemical shift of N1s is about 0.4 eV (GM Ringnanese, A. Pasquaello, JC Charlier, X. Gonze and R. Car, Phys. Rev. Lett., 79, 25, 5174 (1997).) It is this second proximity that the half width of N1s increases slightly with oxygen addition this time. This is because the proportion of oxygen atoms increases.
[0049]
Next, consider O1s.
[0050]
In the case of the SiO ₂ film, it is known that the Si—O—Si bond angle of 144 ° is dominant and the half width of O1s is small (JT Titch, CH Bjorkman, G. Lucovsky, FH Pollak and X. Yin, J. Vac. Sci. Technol. B7., 755 (1989).). In contrast to this case, as the oxygen concentration in the silicon oxynitride film decreases, the half width of O1s increases because the variation in Si—O—Si bond angle increases. It is known that when the Si—O—Si bond angle changes to 125-185 °, the O1s bond energy changes by 1-2 eV (FJ Grunthaner, PJ Grunthaner, RP Vasques, BF Lewis and Maserjian, J. Vac. Sci). Technol., 16 (5), 1443 (1979).), Corresponding to the expansion of the half width of this O1s.
[0051]
From the above results, the main bonding states of N atom, O atom, and Si atom in the silicon oxynitride film of this example are N≡Si ₃ bond and O = Si ₂ bond, respectively, and Si—O—Si bond angle. It was confirmed that the variation was larger than that of the SiO ₂ film.
[0052]
In the present invention, the main bonds are N≡Si ₃ bonds and O═Si ₂ bonds means that the total number of bonds exceeds 90% of the total number of bonds in the film .
[0053]
Next, the ratio of these N≡Si ₃ bonds and O═Si ₂ bonds when the defects exist in the bulk was derived based on the Alloy model. FIG. 6 shows a ternary phase diagram of the deposited silicon oxynitride film at 500 ° C. and room temperature under various oxygen partial pressures. It can be seen that the composition change of this film follows the alloy model (xSi ₃ N ₄ + (1-x) SiO ₂ ). If this Alloy model is occupied by two bonding states of N≡Si ₃ bond and O═Si ₂ bond,
xSi ₃ N ₄ + (1-x) SiO ₂ = 4x (N≡Si ₃ ) +2 (1-x) (O = Si ₂ )
It is expressed.
[0054]
Thereby, the ratio of each desirable number of bonds is shown by the following relational expression.
[0055]
(N≡Si ₃ bond): (O = Si ₂ bond) = 2x: 1-x (0 ≦ x ≦ 1)
In particular, in order to minimize defects in the silicon oxynitride film 17, it is desirable that 0.2 ≦ x ≦ 0.5 .
[0056]
【The invention's effect】
As described above, the semiconductor device of the present invention suppresses a decrease in dielectric constant in the gate insulating film of the MISFET and has few defects, so that a leakage current can be suppressed low, and high speed and low power consumption can be achieved. A semiconductor device capable of improving performance can be provided.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a MIS type semiconductor device according to an embodiment of the present invention.
FIG. 2 is a characteristic diagram showing changes in Si2p spectrum under various oxidation conditions.
FIG. 3 is a characteristic diagram showing an interface and bulk oxygen concentration of a gate insulating film and CV characteristics of a transistor.
FIG. 4 is a graph showing the relationship between the interface and bulk oxygen concentration of a gate insulating film and Vfb or ΔVfb of a transistor.
FIG. 5 shows N1s and O1s spectra of silicon oxynitride films 17 having various oxygen concentrations.
FIG. 6 is a ternary phase diagram of a deposited silicon oxynitride film at 500 ° C. and room temperature under various oxygen partial pressures.
FIG. 7 is a model diagram showing the bonding state of atoms in the gate insulating film according to the present invention.
FIG. 8 is a schematic diagram of a MIS transistor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... MIS transistor 12 ... Silicon substrate 13 ... Oxygen-added SiN film 14 ... Polycrystalline Si film 15 ... Source / drain region 16 ... Silicon oxide film 17 ... Silicon oxynitride film 18 ... MIS transistor

Claims

In a semiconductor device in which a gate electrode is stacked on a silicon substrate via a gate insulating film, the gate insulating film includes a silicon oxynitride film and a silicon oxide film provided between the silicon oxynitride film and the substrate. Prepared,
The silicon oxynitride film has a N≡Si ₃ bond and O = Si ₂ bond, wherein N≡Si ₃ bond and O = number of bonds total Si ₂ bonds exceeds 90% of the binding total number of the film an oxygen concentration of Ri der less 20 atm% or more 40 atm%,
The semiconductor device according to claim 1, wherein the silicon oxide film has a thickness of 0.6 nm to 1.2 nm .