JP4498568B2 - 自己整列コンタクトをもつ半導体素子の製造方法 - Google Patents
自己整列コンタクトをもつ半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4498568B2 JP4498568B2 JP2000275536A JP2000275536A JP4498568B2 JP 4498568 B2 JP4498568 B2 JP 4498568B2 JP 2000275536 A JP2000275536 A JP 2000275536A JP 2000275536 A JP2000275536 A JP 2000275536A JP 4498568 B2 JP4498568 B2 JP 4498568B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- conductive line
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に関し、詳細には、自己整列コンタクトをもつ半導体素子の製造方法に関する。
【０００２】
【従来の技術】
半導体素子を製造するには、各種の物質からなるパターン、例えば、金属膜パターン、半導体物質膜パターン、絶縁膜パターンなどを所定の順番で半導体基板上に積層しなければならない。前述のようなパターンを半導体基板上に形成するときには、下部膜パターンを基準としてマスクを整列させ、かつ、写真エッチング工程を施すことで上部膜パターンを形成することが一般的である。近年、半導体素子の集積度が高くなるに従い、写真エッチング工程でのマスク整列マージンが減少され、その結果、下部膜パターンと上部膜パターンを正確に整列することが困難になりつつある。前記マスク整列マージンの減少は半導体素子の集積度の向上を妨げ、実際に半導体素子の動作特性にも悪影響を与える虞がある。
【０００３】
したがって、以下では、図面を参照しながら、従来の技術により下部膜パターンと上部膜パターンを整列させる場合に発生する問題点を詳細に説明する。
【０００４】
図１及び図２を参照すれば、半導体基板１０の上部に層間絶縁膜１２を形成する。次に、層間絶縁膜１２内に、半導体素子のジョンクション領域１４、例えば、ソース領域またはドレイン領域とコンタクトするコンタクトプラグ１６を下部膜パターンで形成する。次に、コンタクトプラグ１６が形成された半導体基板１０の上部に導電膜を形成した後、写真エッチング工程を施して上部膜パターンで導電ライン１８を形成する。しかし、導電ライン１８をパターニングするための写真エッチング工程において、極小の整列マージンの影響によって、最終的にパターニングされた導電ライン１８とコンタクトプラグ１６が好ましいコンタクト（図１の２０参照）を形成できず、誤整列して形成される。
【０００５】
図１に示すように、下部膜パターンであるコンタクトプラグ１６と上部膜パターンである導電ライン１８が正確に整列されないと、半導体素子の動作特性に影響を及ぼすことになる。すなわち、コンタクトプラグ１６と導電ライン１８との間のコンタクト面積の減少はコンタクト抵抗を上昇させ、その結果半導体素子の動作速度が損なわれる。また、下部膜パターンと上部膜パターンを好ましい整列マージン内で整列させる技術的な手段が提供されない限り、今後の半導体素子の集積度の向上に限界がある。
【０００６】
【発明が解決しようとする課題】
本発明は上記事情に鑑みて成されたものであり、その目的は、自己整列コンタクトをもつ半導体素子を提供することである。
【０００７】
さらに、本発明の他の目的は、写真エッチング工程の整列マージンに影響されない半導体素子の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明による自己整列コンタクトをもつ半導体素子は、導電領域、導電ライン、及び前記導電ラインと導電領域とを電気的に接続させるコンタクトプラグを含む半導体素子に関するものであって、前記導電ラインは前記コンタクトプラグの側壁を通じて電気的に接続され、前記導電領域は前記コンタクトプラグの底部を通じて電気的に接続され、前記コンタクトプラグの平断面の面積は上部から下部に向かって縮小する。
【０００９】
導電ラインの幅方向と同じ方向への前記コンタクトプラグの底部の幅は、前記導電ラインの線幅によって自己整列された幅であることが好ましい。
【００１０】
導電ラインの幅方向と同じ方向への前記コンタクトプラグの上部の幅は、前記導電ラインの線幅より大きいことが好ましい。
【００１１】
前記導電領域は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または層間配線でありうる。
【００１２】
前記導電ラインは、ビットライン、ワードラインまたは層間配線でありうる。
【００１３】
前記他の目的を達成するために、本発明による半導体素子の製造方法の一態様は、先ず、半導体基板上に導電領域を形成する。前記導電領域は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極、または多層配線構造を備える半導体集積回路素子の層間配線である。次に、導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上に前記導電領域と接続される導電ラインを形成する。前記導電ラインは、半導体集積回路素子の層間配線、ワードラインまたはビットラインなどである。その後、前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ライン及び前記第２層間絶縁膜を除去して前記導電領域を露出させるコンタクトホールを形成する。それから、前記コンタクトホールの内部に導電物質を充填して前記導電ラインと前記導電領域とを接続させる。
【００１４】
前記導電ラインは、ダマシン工程を行って形成することもできる。まず、前記第１層間絶縁膜上に、前記導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する。次に、前記開口内に前記導電ラインを形成する。
【００１５】
前記コンタクトホールを形成する段階は、以下のように行う。
【００１６】
まず、前記導電ラインの線幅よりも大きい幅を有する感光膜パターンを、前記第２層間絶縁膜上に形成する。次に、前記感光膜パターンをエッチングマスクとして前記第２層間絶縁膜をエッチングし、前記導電ラインを露出させる。それから、前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ライン及び前記第１層間絶縁膜をエッチングし、前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記導電ラインを露出させた後に、感光膜パターンを除去してもよい。
【００１７】
前記コンタクトホールを形成する段階は、以下のように進める。
【００１８】
先ず、前記第２層間絶縁膜上に感光膜パターンを形成する。ここで、前記感光膜パターンの幅が前記導電ラインの線幅よりも大きくなるように形成する。その後に、前記感光膜パターンをエッチングマスクとして前記第２層間絶縁膜をエッチングし、前記導電ラインを露出させる。次に、前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ラインをエッチングすることで前記第１層間絶縁膜を露出させる。次に、前記露出された第１層間絶縁膜をエッチングして前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記導電ラインを露出させた後に、前記感光膜パターンを除去してもよい。
【００１９】
前記コンタクトホールの上部の断面積は、下部の断面積より大きいことが好ましい。
【００２０】
さらに、前記他の目的を達成するために、本発明による半導体素子の製造方法の他の態様は、先ず、半導体基板の上部に導電領域を形成する。前記導電領域はビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または層間配線などである。次に、前記導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上に、前記導電領域と接続される導電ラインを形成する。ここで、前記導電領域と接続される部分が所定の幅以上に断線されるように形成する。前記導電ラインは、ビットライン、ワードラインまたは層間配線などである。それから、前記導電ライン上に第２層間絶縁膜を形成する。次に、前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ラインの断線部分の内に充填された第２層間絶縁膜、及び前記断線部分の上部に形成された第２層間絶縁膜を除去してコンタクトホールを形成する。その後に、前記コンタクトホールの内部に導電物質を充填させて前記導電ラインと前記導電領域とを接続させる。
【００２１】
前記断線された導電ラインは、ダマシン工程を行って形成できる。先ず、前記第１層間絶縁膜上に、前記所定の幅で断線された導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する。次に、前記開口に前記所定の幅で断線された導電ラインを形成する。
【００２２】
前記コンタクトホールを形成する段階は、以下のように進める。
【００２３】
先ず、前記第２層間絶縁膜上に感光膜パターンを形成する。ここで、前記導電ラインの線幅及び断線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを形成する。次に、前記感光膜パターン及び前記断線された導電ラインをエッチングマスクとして、前記断線部分の上部に形成された第２層間絶縁膜、前記断線部分内に充填された第２層間絶縁膜、及び前記断線部分の下部に形成された第１層間絶縁膜をエッチングして前記導電領域を露出させるコンタクトホールを形成する。
【００２４】
前記コンタクトホールを形成する段階は、以下のように進める。
【００２５】
先ず、前記導電ラインの線幅及び断線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを、前記第２層間絶縁膜上に形成する。次に、前記感光膜パターンをエッチングマスクとして前記断線部分の上部に形成された第２層間絶縁膜をエッチングし、前記断線された導電ラインを露出させる。その後に、前記エッチングされた第２層間絶縁膜及び前記断線された導電ラインをエッチングマスクとして前記断線部分内に充填された第２層間絶縁膜及び前記断線部分の下部に形成された第１層間絶縁膜をエッチングし、前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記断線された導電ラインを露出させた後に、前記感光膜パターンを除去する段階をさらに行ってもよい。
【００２６】
前記コンタクトホールは、上部の断面積が下部の断面積よりも大きいことが好ましい。
【００２７】
【発明の実施の形態】
（第１実施形態）
以下、添付した図面に基づき、本発明による自己整列コンタクトをもつ半導体素子及びその製造方法を詳細に説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の技術的範囲が詳述する実施形態に限定されるものではない。本発明の実施形態は、本発明が属する技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図中の層または領域の厚さは説明の明確性のために誇張されたものである。また、図中、同一の符号は同一の要素を表わす。また、ある層が他の層または基板の上部にあると記載した場合、当該ある層は、他の層または基板の上部に直接、あるいは、その間に第３の層を介在して存在することを意味する。また、図面を参照して本発明を詳細に説明するに当たって、Ｘ軸方向は導電ラインの幅方向であり、Ｙ軸方向は導電ラインの長手方向であり、Ｚ軸方向は半導体基板上に各種のパターンを積層する方向である。各図面の左側には、図面の理解を助けるために空間座標系を示している。
【００２８】
以下、図３ないし図１６に基づき、本発明の第１実施形態による半導体素子の製造方法について説明する。ここで、図３、図５、図７、図９、図１１、図１３及び図１５はＸ方向断面図であり、図４、図６、図８、図１０、図１２、図１４及び図１６はＹ軸方向断面図である。
【００２９】
図３及び図４を参照すれば、先ず、半導体基板３０の上部に導電領域３１を形成する。次に、導電領域３１が形成された半導体基板３０の上部に第１層間絶縁膜３２を形成する。導電領域３１は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または多層配線構造を備える半導体素子の場合には、層間配線である。第１層間絶縁膜３２は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ（Ｕｎｄｏｅｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
【００３０】
次に、第１層間絶縁膜３２の上部に導電膜を蒸着した後、写真エッチング工程を行い、導電ライン３４を形成する。導電ライン３４は、不純物がドーピングされたポリシリコン膜、銅膜、金膜、アルミニウム膜、銀膜、タングステン膜、シリサイド膜またはこれらの組み合わせ膜から形成される。また、導電ライン３４は単一膜から形成することもでき、二重膜以上の層状構造で形成することもできる。例えば、タングステンシリサイド膜を第１膜として形成し、不純物がドーピングされたポリシリコン膜を第２膜として形成して、導電ライン３４を二重膜に形成することもできる。
【００３１】
図５及び図６を参照すれば、導電ライン３４が形成された半導体基板の全面に第２層間絶縁膜３６を形成する。第２層間絶縁膜３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。第２層間絶縁膜３６の上部表面の平坦度が不良の場合には、第２層間絶縁膜３６が形成された半導体基板の全面を平坦化してもよい。前記第２層間絶縁膜３６の上部表面を平坦化させるために、化学機械的研磨法、エッチバック方法または熱的リフロー方法を用いることができる。
【００３２】
図示してはいないが、前記導電ライン３４は、ダマシン工程を行って形成することができる。ダマシン工程を適用するために、第１層間絶縁膜３２上に導電ラインを限定するための開口を備える第２下部層間絶縁膜を形成する。次に、前記開口を充填する導電膜を形成した後に、前記導電膜を前記第２下部層間絶縁膜の上部表面と実質的に同一のレベルに平坦化させる。すると、前記導電ライン３４が第２下部層間絶縁膜内に形成される。それから、第２下部層間絶縁膜の上部に第２上部層間絶縁膜をさらに形成する。第２下部層間絶縁膜及び第２上部層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
【００３３】
第２層間絶縁膜３６を形成した後に、第２層間絶縁膜３６の上部に感光膜パターン３８を形成し、第２層間絶縁膜３６の上部表面を第１幅Ｗ1及び第２幅Ｗ2で露出させる。このとき、第１幅Ｗ1は、導電ライン３４の線幅Ｄよりも大きく形成してもよい。本発明による第１実施形態の場合、最終的に形成されるコンタクトの幅が導電ライン３４の線幅Ｄによって自己整列されるため、コンタクトを限定する感光膜パターン３８を形成するとき、大きい整列マージンを確保することになる。これについては後述する。第２層間絶縁膜３６の上部に感光膜パターン３８を形成するため、感光膜を形成する前に反射防止膜（図示せず）を形成することもできる。反射防止膜を形成した場合、露光工程を施して感光膜パターンを形成するときに、導電ライン３４などで反射波が発生することを防止でき、感光膜パターン３８のプロファイルが損傷されることを防止できる。
【００３４】
図７及び図８を参照すれば、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６をエッチングすることで導電ライン３４の上部表面及び導電ライン３４の左右側の第２層間絶縁膜４０を露出させる。前記エッチング工程は、異方性ドライエッチング方法、例えば、反応性エッチング方法を用いて行なう。前記エッチング工程のエッチング終了点は、導電ライン３４の上部表面であることが好ましい。その一方、エッチング工程が終われば、感光膜パターンの第１幅Ｗ1が導電ライン３４の線幅Ｄよりは大きいため、図７に示されるように、導電ライン３４の左右側に第２層間絶縁膜の一部４０が露出される。
【００３５】
図９及び図１０を参照すれば、感光膜パターン３８及び導電ライン３４の左右側に露出された第２層間絶縁膜（図７の４０参照）をエッチングマスクとして導電ライン３４をエッチングする。前記エッチング工程は、異方性ドライエッチング方法、例えば反応性イオンエッチング方法を用いて行なう。ドライエッチングのための反応ガスを選択する際には、第２層間絶縁膜３６よりも導電ライン３４を速くエッチングできる反応ガスを選択する方がよい。すなわち、第２層間絶縁膜３６に対する導電ライン３４のエッチング選択比が大きい反応ガスを選択する。したがって、導電ライン３４がポリシリコンを含んでいる場合にはＣＦ4またはＣＦ6を含む反応ガスをエッチングガスとして用い、導電ライン３４がアルミニウムを含んでいる場合にはＢＣｌ3、ＢＣｌ3＋Ｃｌ2、ＣＣｌ4＋Ｃｌ2＋ＢＣｌ3またはＳｉＣｌ4＋Ｃｌ2を含む反応ガスをエッチングガスとして用い、導電ライン３４が金または銀を含んでいる場合にはＣ2Ｃｌ2Ｆ2、Ｃｌ2またはＣＣｌＦ3を含む反応ガスをエッチングガスとして用い、導電ライン３４が遷移金属を含んでいる場合にはＣＦ4＋Ｏ2、ＮＦ3＋Ｈ2またはＳＦ6＋Ｏ2を含む反応ガスをエッチングガスとして用い、導電ライン３４がシリサイド物質を含んでいる場合にはＣＦ4＋Ｏ2、ＮＦ3、ＳＦ6＋Ｃｌ2またはＣＦ4＋Ｃｌ2を含む反応ガスをエッチングガスとして用い、導電ライン３４がタングステンを含んでいる場合にはＳＦ6を含む反応ガスをエッチングガスとして用いる。前記エッチング工程を通じて導電ライン３４がエッチングされれば、第１層間絶縁膜を露出させるコンタクトホール４２が形成される。その一方、コンタクトホール４２の形成中に導電ライン３４のみがエッチングされて除去されるのではなく、導電ライン３４の左右側の第２層間絶縁膜（図７の４０参照）までエッチングされるため、コンタクトホール４２の側壁に傾斜面が形成される。また、導電ライン３４のエッチングが完了したとき、第１層間絶縁膜３２の露出幅Ｗ3が導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きい場合がある。しかし、エッチング工程を正確に調節することにより、第１層間絶縁膜３２の上部が導電ライン３４の線幅Ｄと同じ幅で露出されるようにすることもできる。図９に示したように、第１層間絶縁膜３２の上部表面が導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きいか、あるいは同じ幅Ｗ3で露出されるため、導電ライン３４をエッチングする段階が終われば、導電ライン３４は断線（図１０のＯ参照）される。
【００３６】
図１１及び図１２を参照すれば、導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きいか、あるいは同じ幅（図９のＷ3参照）で露出された第１層間絶縁膜３２をエッチングして、コンタクトホール４２の底部を延長させる。前記エッチング工程のエッチング終了点は、導電領域３１の上部表面であることが好ましい。前記導電領域３１は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または多層配線構造を備える半導体素子の場合には、層間配線である。前記第１層間絶縁膜３２をエッチングする工程は、異方性ドライエッチング法、例えば、反応性イオンエッチング法を用いて行なう。第１層間絶縁膜３２をエッチングして導電領域３１を露出させる過程で、コンタクトホール４２の傾斜した側壁もエッチングされる。したがって、延びたコンタクトホール４２が導電領域３１を露出させる幅は、導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きい場合もある。しかし、延びたコンタクトホール４２が導電ライン３４の線幅Ｄよりも大きい幅に導電領域を露出させるとしても、延長させられたコンタクトホール４２が導電領域３１を露出させる幅は導電ライン３４の線幅Ｄによって自己整列されるということには変わりない。
【００３７】
以上では、導電領域３１を露出させるコンタクトホール４２を多数回に亘ってのエッチング工程を行うことによって形成している。しかし、工数を減らすために、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６、導電ライン３４及び第１層間絶縁膜３２を順次エッチングして、導電領域３１を露出させるコンタクトホール４２を単一工程で形成することもできる。また、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６をエッチングして導電ライン３４の上部表面及び導電ラインの左右側の第２層間絶縁膜（図７の４０参照）を露出させた後、導電ラインの左右側の第２層間絶縁膜（図７の４０参照）をエッチングマスクとして導電ライン３４及び第１層間絶縁膜３２を順次エッチングして導電領域３１を露出させるコンタクトホール４２を形成することもできる。
【００３８】
図１３及び図１４を参照すれば、感光膜パターン（図１１の３８参照）を除去する。その一方、導電領域３１を露出させるコンタクトホール４２を形成する過程で、感光膜パターン（図１１の３８参照）を構成する有機物質によってコンタクトホール４２が汚染される場合もあり、導電領域３１に自然酸化膜が形成されている場合もある。したがって、コンタクトホール４２の内部を洗浄して前記有機物質及び自然酸化膜を除去することが好ましい。特に、以降に形成されるコンタクトプラグ（図１６の４４参照）と導電ライン３４との電気的接続はコンタクトプラグ（図１６の４４参照）の側壁を通じてなされるため、前記有機物質は必ず除去されるべきである。なぜなら、有機物質が導電ライン３４とコンタクトプラグ（図１６の４４参照）との接触界面に存在すると、コンタクト抵抗が上昇して半導体素子の動作速度が損なわれるからである。コンタクトホール４２の内部を洗浄する工程は、ドライクリーニング法を用いて行うことが好ましい。
【００３９】
一方、この実施形態では、感光膜パターン（図１１の３８参照）をコンタクトホール４２の形成後に除去することもできる。また、第２層間絶縁膜（図７の３６参照）をエッチングして導電ライン（図７の３４参照）の上部表面及び導電ラインの左右側の第２層間絶縁膜（図７の４０参照）を露出させた後に、直ちに感光膜パターン（図７の３８参照）を除去することもできる。感光膜パターン（図７の３８参照）をコンタクトホール４２の形成前に除去した場合、コンタクトホール４２の内部が感光膜パターン（図７の３８参照）を構成する有機物質によって汚染されることを防止できる。また、感光膜パターン（図７の３８参照）をコンタクトホール４２の形成前に除去する場合には、コンタクトホール４２を形成してからも第２層間絶縁膜３６が導電ライン３４の上部に存在するように、第２層間絶縁膜３６を十分な厚さで形成することが好ましい。なぜなら、コンタクトホール４２を形成する前に感光膜パターン（図７の３８参照）を除去すれば、コンタクトホール４２の形成中に第２層間絶縁膜３６がエッチバックされるからである。
【００４０】
図１５及び図１６を参照すれば、コンタクトホール４２の内部及び第２層間絶縁膜３６の上部に導電物質を蒸着して導電膜を形成する。なお、前記コンタクトホール４２には傾斜面が形成されているので、導電膜の段差塗布性が良好になり、ボイドなどの欠点が発生することを防止できる。次に、導電膜が形成された半導体基板の上部を平坦化させる。前記導電膜は、アルミニウム膜、銅膜、金膜、銀膜、不純物がドーピングされたポリシリコン膜、タングステン膜、白金膜、タングステンシリサイド膜、チタニウムシリサイド膜またはこれらの組み合わせ膜などである。前記平坦化段階は、化学機械的研磨方法またはエッチバック方法を用いて行なう。前記平坦化段階の平坦化終了点は、導電ライン３４の上部表面であることが好ましい。前記平坦化工程によって導電ライン３４の上部表面が露出されると、導電ライン３４と導電領域３１とを接続させるコンタクトプラグ４４が形成される。コンタクトプラグ４４が形成されると、導電ライン３４と導電領域３１との間に自己整列されたコンタクトが形成される。前記導電膜を形成する前にコンタクトプラグ４４と第１層間絶縁膜３２との接着力を向上させ、かつ、コンタクトプラグ４４を構成する物質が第１層間絶縁膜３２に拡散されることを防止するために、バリア金属膜（図示せず）を形成することもできる。前記バリア金属膜は、Ｔｉ／ＴｉＮ膜から形成することができる。しかし、前記バリア金属膜はＴｉ／ＴｉＮ膜に限定されないことは、本発明が属する技術分野において通常の知識を有する者にとって当然なことである。
【００４１】
その一方、本発明による第１実施形態によって形成されるコンタクトプラグ４４は、導電ライン３４を貫通するように形成される。すなわち、従来の技術によって形成されるコンタクトプラグは、導電ライン３４よりも先に形成されるために導電ライン３４を貫通できないのに対し、本発明の実施形態によるコンタクトプラグ４４は導電ライン３４よりも後で形成されるため、導電ライン３４を貫通するように形成できる。コンタクトプラグ４４が導電ライン３４を貫通するために、コンタクトプラグ４４と導電ライン３４との電気的接続はコンタクトプラグ４４の側壁を通じてなされることになる。
【００４２】
また、本発明の第１実施形態で形成されるコンタクトプラグ４４においては、ＸＹ平面と平行するように切り取った断面（以下’平断面’と呼ぶ）の面積がコンタクトプラグ４４の上部から下部にいくほど小さくなる。その理由は、コンタクトプラグ４４が形成されるコンタクトホール４２の上部は大きい整列マージンをもち、導電ライン３４の線幅よりも大きい幅に形成された感光膜パターンによって限定されるのに対し、コンタクトホール４２の下部は基本的に導電ライン３４の線幅によって自己整列されるからである。
【００４３】
（第２実施形態）
以下、図１７ないし図２３に基づき、本発明による半導体素子の製造方法に対する第２実施形態を詳細に説明する。半導体基板の上部に導電領域を形成する段階及び導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する段階は、図３及び図４に基づき述べた第１実施形態と同様に行う。
【００４４】
続いて、図１７に示すように、第１層間絶縁膜３２の上部に導電物質を蒸着して導電膜を形成する。次に、導電膜を所定の写真エッチング技術によりパターニングして第１幅Ｄを線幅として備える導電ライン３４’を形成する。なお、第１実施形態で形成された導電ライン（図５の３４参照）の場合には、導電ライン（図５の３４参照）が連続的に形成されているのに対し、第２実施形態で形成される導電ライン３４’は第２幅Ｗ4で断線Ｏ’されるように形成される。また、前記導電ライン３４’は、第１実施形態と同様の物質を使って形成する。上部導電ライン３４’は、第１実施形態で説明したように、ダマシン工程を行って形成しても良い。
【００４５】
図１８及び図１９を参照すれば、導電ライン３４’及び第１層間絶縁膜３２の上部に第２層間絶縁膜３６を形成する工程は、第１実施形態と同様に行う。次に、前記第２層間絶縁膜３６の上部に感光膜パターン３８を形成する。感光膜パターン３８の縦幅である第３幅Ｗ5は導電ライン３４’の断線幅である第２幅Ｗ4よりも大きく、かつ、感光膜パターン３８の横幅である第４幅Ｗ6は導電ライン３４’の線幅である第１幅Ｄよりも大きく形成する。なぜなら、後続工程で形成されるコンタクトプラグ（図２３の４４参照）の底部で自己整列されたコンタクトを形成するためには、導電ライン３４’の断線部分（図１７のＯ’参照）を完全に露出できる感光膜パターン３８を形成しなければならないからである。
【００４６】
図２０及び図２１を参照すれば、感光膜パターン３８及び導電ライン３４’をエッチングマスクとする単一エッチング工程を行い、コンタクトプラグ（図２３の４４参照）を限定するコンタクトホール（図２２の４２参照）を形成する。前記エッチング工程に用いられる反応ガスとしては、第１層間絶縁膜及び第２層間絶縁膜を導電ライン３４’よりも速くエッチングできるものを選択することが好ましい。したがって、第１または第２層間絶縁膜がシリコン酸化物を含んでいる場合にはＣＨ4＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用い、第１または第２層間絶縁膜がシリコン窒化物を含んでいる場合にはＣＦ4＋Ｏ2＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用いることが好ましい。
【００４７】
先ず、第２層間絶縁膜３６をエッチングする。前記エッチング工程が続けば、第２層間絶縁膜３６がエッチングされてから、導電ライン３４’が露出される。その一方、本発明による第２実施形態によって形成される自己整列コンタクトは、導電ライン３４’の断線幅によって自己整列される。したがって、導電ライン３４’が露出されてからは、導電ライン３４’がエッチングマスクとして機能することになる。導電ライン３４’がエッチングマスクとして機能すれば、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされてコンタクトプラグを限定するコンタクトホール４２の形成が開始される。エッチング工程が続けば、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされ、第１層間絶縁膜３２の上部が露出される。第１層間絶縁膜３２の露出幅Ｗ7は、導電ライン３４’の断線幅よりは大きい場合もある。なぜなら、エッチング工程に際し、エッチングマスクである導電ライン３４’の一部もエッチングされるからである。しかし、エッチング工程を調節することで導電ライン３４’の断線幅と同じ幅に第１層間絶縁膜３２を露出させることも可能である。なお、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされるに従い、コンタクトホール４２の側壁には傾斜面が形成される。
【００４８】
図２２を参照すれば、感光膜パターン３８及び導電ライン３４’をエッチングマスクとする前記単一エッチング工程が続く。導電ライン３４’をエッチングマスクとしてエッチング工程をさらに行い、コンタクトホール（図２２の４２参照）の下部に形成された第１層間絶縁膜３２をエッチングする。第１層間絶縁膜３２がエッチングされるにつれて、コンタクトホール（図２２の４２参照）の底部が延長される。第１層間絶縁膜３２をエッチングする工程のエッチング終了点は導電領域３１の上部表面である。導電領域３１が前記エッチング工程によって露出されると、コンタクトプラグ（図２３の４４参照）を限定するコンタクトホール４２が形成される。
【００４９】
図２３を参照すれば、第１実施形態と同様にして感光膜パターン（図２２の３８参照）を除去してから、洗浄工程を施した後にコンタクトプラグ４４を形成する。コンタクトプラグ４４が形成されるコンタクトホール４２には、傾斜面が形成されている。したがって、コンタクトプラグ４４を形成するために導電膜でコンタクトホール４２に埋め込むとき、導電膜の段差塗布性が向上される。コンタクトプラグ４４が形成されれば、導電領域３１と導電ライン３４’との間の自己整列コンタクトがコンタクトプラグ４４の底部で形成される。
【００５０】
第１実施形態で述べたように、感光膜パターン（図２２の３８参照）は、コンタクトホール４２を形成する前に除去することが好ましい。したがって、前述のように単一エッチング工程を行なってコンタクトホール４２を形成するのではなく、２回に亘ってのエッチング工程を行なってコンタクトホール４２を形成することもできる。すなわち、先ず、感光膜パターン３８をエッチングマスクとする第１エッチング工程を行い、導電ライン３４’の断線部分を露出させる。次に、感光膜パターンを除去した後、導電ライン３４’をエッチングマスクとする第２エッチング工程を行い、導電領域を露出させる。もちろん、感光膜パターン３８をコンタクトホール４２の形成前に除去する場合には、第１実施形態で述べたように、第２層間絶縁膜３６を十分な厚さで形成することが好ましい。
【００５１】
【発明の効果】
本発明による半導体素子の製造方法は、導電領域と導電ラインとの間で形成されるコンタクトの幅を、導電ラインの線幅または断線幅によって自己整列する。したがって、コンタクトを形成するための写真エッチング工程の整列マージンを増大でき、その結果、半導体素子の集積度が向上することができる。また、導電領域と導電ラインとを接続させるコンタクトプラグが形成されるコンタクトホールの側壁には、傾斜面が形成される。したがって、導電膜でコンタクトホールを充填するに際して、導電膜の段差塗布性を向上させることができる。その結果、コンタクトプラグ内にボイドのような欠点が発生することを防止できる。
【００５２】
以上、図３ないし図１６及び図１７ないし図２３を参照して本発明に対する好ましい実施形態を詳細に説明した。しかし、本発明はこれに限定されるものではなく、本発明の技術的思想の範囲内において当分野における通常の知識を有する者によってその変形やその改良が可能である。
【図面の簡単な説明】
【図１】 従来の技術により下部膜パターン及び上部膜パターンを形成した後の半導体基板の上部表面を示す一部平面図である。
【図２】 図１のII−II’線断面図である。
【図３】 第１実施形態の製造工程における半導体素子のＸ方向断面図である。
【図４】 図３に示す半導体素子のＹ方向断面図である。
【図５】 製造工程において図３に続く半導体素子のＸ方向断面図である。
【図６】 図５に示す半導体素子のＹ方向断面図である。
【図７】 製造工程において図５に続く半導体素子のＸ方向断面図である。
【図８】 図７に示す半導体素子のＹ方向断面図である。
【図９】 製造工程において図７に続く半導体素子のＸ方向断面図である。
【図１０】 図９に示す半導体素子のＹ方向断面図である。
【図１１】 製造工程において図９に続く半導体素子のＸ方向断面図である。
【図１２】 図１１に示す半導体素子のＹ方向断面図である。
【図１３】 製造工程において図１１に続く半導体素子のＸ方向断面図である。
【図１４】 図１３に示す半導体素子のＹ方向断面図である。
【図１５】 製造工程において図１３に続く半導体素子のＸ方向断面図である。
【図１６】 図１５に示す半導体素子のＹ方向断面図である。
【図１７】 第２実施形態の製造工程における半導体素子の上部表面を示す一部平面図である。
【図１８】 製造工程において図１７に続く半導体素子のＹ方向断面図である。
【図１９】 図１８に示す半導体素子の上部表面を示す一部平面図である。
【図２０】 製造工程において図１８に続く半導体素子のＹ方向断面図である。
【図２１】 図２０に示す半導体素子の上部表面を示す一部平面図である。
【図２２】 製造工程において図２０に続く半導体素子のＹ方向断面図である。
【図２３】 図２２に示す半導体素子の上部表面を示す一部平面図である。
【符号の説明】
３０ 半導体基板
３１ 導電領域
３２ 第１層間絶縁膜
３４ 導電ライン
３６ 第２層間絶縁膜
３８ 感光膜パターン
４０ 第２層間絶縁膜
４２ コンタクトホール
４４ コンタクトプラグ
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に関し、詳細には、自己整列コンタクトをもつ半導体素子の製造方法に関する。
【０００２】
【従来の技術】
半導体素子を製造するには、各種の物質からなるパターン、例えば、金属膜パターン、半導体物質膜パターン、絶縁膜パターンなどを所定の順番で半導体基板上に積層しなければならない。前述のようなパターンを半導体基板上に形成するときには、下部膜パターンを基準としてマスクを整列させ、かつ、写真エッチング工程を施すことで上部膜パターンを形成することが一般的である。近年、半導体素子の集積度が高くなるに従い、写真エッチング工程でのマスク整列マージンが減少され、その結果、下部膜パターンと上部膜パターンを正確に整列することが困難になりつつある。前記マスク整列マージンの減少は半導体素子の集積度の向上を妨げ、実際に半導体素子の動作特性にも悪影響を与える虞がある。
【０００３】
したがって、以下では、図面を参照しながら、従来の技術により下部膜パターンと上部膜パターンを整列させる場合に発生する問題点を詳細に説明する。
【０００４】
図１及び図２を参照すれば、半導体基板１０の上部に層間絶縁膜１２を形成する。次に、層間絶縁膜１２内に、半導体素子のジョンクション領域１４、例えば、ソース領域またはドレイン領域とコンタクトするコンタクトプラグ１６を下部膜パターンで形成する。次に、コンタクトプラグ１６が形成された半導体基板１０の上部に導電膜を形成した後、写真エッチング工程を施して上部膜パターンで導電ライン１８を形成する。しかし、導電ライン１８をパターニングするための写真エッチング工程において、極小の整列マージンの影響によって、最終的にパターニングされた導電ライン１８とコンタクトプラグ１６が好ましいコンタクト（図１の２０参照）を形成できず、誤整列して形成される。
【０００５】
図１に示すように、下部膜パターンであるコンタクトプラグ１６と上部膜パターンである導電ライン１８が正確に整列されないと、半導体素子の動作特性に影響を及ぼすことになる。すなわち、コンタクトプラグ１６と導電ライン１８との間のコンタクト面積の減少はコンタクト抵抗を上昇させ、その結果半導体素子の動作速度が損なわれる。また、下部膜パターンと上部膜パターンを好ましい整列マージン内で整列させる技術的な手段が提供されない限り、今後の半導体素子の集積度の向上に限界がある。
【０００６】
【発明が解決しようとする課題】
本発明は上記事情に鑑みて成されたものであり、その目的は、自己整列コンタクトをもつ半導体素子を提供することである。
【０００７】
さらに、本発明の他の目的は、写真エッチング工程の整列マージンに影響されない半導体素子の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明による自己整列コンタクトをもつ半導体素子は、導電領域、導電ライン、及び前記導電ラインと導電領域とを電気的に接続させるコンタクトプラグを含む半導体素子に関するものであって、前記導電ラインは前記コンタクトプラグの側壁を通じて電気的に接続され、前記導電領域は前記コンタクトプラグの底部を通じて電気的に接続され、前記コンタクトプラグの平断面の面積は上部から下部に向かって縮小する。
【０００９】
導電ラインの幅方向と同じ方向への前記コンタクトプラグの底部の幅は、前記導電ラインの線幅によって自己整列された幅であることが好ましい。
【００１０】
導電ラインの幅方向と同じ方向への前記コンタクトプラグの上部の幅は、前記導電ラインの線幅より大きいことが好ましい。
【００１１】
前記導電領域は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または層間配線でありうる。
【００１２】
前記導電ラインは、ビットライン、ワードラインまたは層間配線でありうる。
【００１３】
前記他の目的を達成するために、本発明による半導体素子の製造方法の一態様は、先ず、半導体基板上に導電領域を形成する。前記導電領域は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極、または多層配線構造を備える半導体集積回路素子の層間配線である。次に、導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上に前記導電領域と接続される導電ラインを形成する。前記導電ラインは、半導体集積回路素子の層間配線、ワードラインまたはビットラインなどである。その後、前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ライン及び前記第２層間絶縁膜を除去して前記導電領域を露出させるコンタクトホールを形成する。それから、前記コンタクトホールの内部に導電物質を充填して前記導電ラインと前記導電領域とを接続させる。
【００１４】
前記導電ラインは、ダマシン工程を行って形成することもできる。まず、前記第１層間絶縁膜上に、前記導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する。次に、前記開口内に前記導電ラインを形成する。
【００１５】
前記コンタクトホールを形成する段階は、以下のように行う。
【００１６】
まず、前記導電ラインの線幅よりも大きい幅を有する感光膜パターンを、前記第２層間絶縁膜上に形成する。次に、前記感光膜パターンをエッチングマスクとして前記第２層間絶縁膜をエッチングし、前記導電ラインを露出させる。それから、前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ライン及び前記第１層間絶縁膜をエッチングし、前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記導電ラインを露出させた後に、感光膜パターンを除去してもよい。
【００１７】
前記コンタクトホールを形成する段階は、以下のように進める。
【００１８】
先ず、前記第２層間絶縁膜上に感光膜パターンを形成する。ここで、前記感光膜パターンの幅が前記導電ラインの線幅よりも大きくなるように形成する。その後に、前記感光膜パターンをエッチングマスクとして前記第２層間絶縁膜をエッチングし、前記導電ラインを露出させる。次に、前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ラインをエッチングすることで前記第１層間絶縁膜を露出させる。次に、前記露出された第１層間絶縁膜をエッチングして前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記導電ラインを露出させた後に、前記感光膜パターンを除去してもよい。
【００１９】
前記コンタクトホールの上部の断面積は、下部の断面積より大きいことが好ましい。
【００２０】
さらに、前記他の目的を達成するために、本発明による半導体素子の製造方法の他の態様は、先ず、半導体基板の上部に導電領域を形成する。前記導電領域はビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または層間配線などである。次に、前記導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上に、前記導電領域と接続される導電ラインを形成する。ここで、前記導電領域と接続される部分が所定の幅以上に断線されるように形成する。前記導電ラインは、ビットライン、ワードラインまたは層間配線などである。それから、前記導電ライン上に第２層間絶縁膜を形成する。次に、前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ラインの断線部分の内に充填された第２層間絶縁膜、及び前記断線部分の上部に形成された第２層間絶縁膜を除去してコンタクトホールを形成する。その後に、前記コンタクトホールの内部に導電物質を充填させて前記導電ラインと前記導電領域とを接続させる。
【００２１】
前記断線された導電ラインは、ダマシン工程を行って形成できる。先ず、前記第１層間絶縁膜上に、前記所定の幅で断線された導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する。次に、前記開口に前記所定の幅で断線された導電ラインを形成する。
【００２２】
前記コンタクトホールを形成する段階は、以下のように進める。
【００２３】
先ず、前記第２層間絶縁膜上に感光膜パターンを形成する。ここで、前記導電ラインの線幅及び断線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを形成する。次に、前記感光膜パターン及び前記断線された導電ラインをエッチングマスクとして、前記断線部分の上部に形成された第２層間絶縁膜、前記断線部分内に充填された第２層間絶縁膜、及び前記断線部分の下部に形成された第１層間絶縁膜をエッチングして前記導電領域を露出させるコンタクトホールを形成する。
【００２４】
前記コンタクトホールを形成する段階は、以下のように進める。
【００２５】
先ず、前記導電ラインの線幅及び断線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを、前記第２層間絶縁膜上に形成する。次に、前記感光膜パターンをエッチングマスクとして前記断線部分の上部に形成された第２層間絶縁膜をエッチングし、前記断線された導電ラインを露出させる。その後に、前記エッチングされた第２層間絶縁膜及び前記断線された導電ラインをエッチングマスクとして前記断線部分内に充填された第２層間絶縁膜及び前記断線部分の下部に形成された第１層間絶縁膜をエッチングし、前記導電領域を露出させるコンタクトホールを形成する。場合によっては、前記断線された導電ラインを露出させた後に、前記感光膜パターンを除去する段階をさらに行ってもよい。
【００２６】
前記コンタクトホールは、上部の断面積が下部の断面積よりも大きいことが好ましい。
【００２７】
【発明の実施の形態】
（第１実施形態）
以下、添付した図面に基づき、本発明による自己整列コンタクトをもつ半導体素子及びその製造方法を詳細に説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の技術的範囲が詳述する実施形態に限定されるものではない。本発明の実施形態は、本発明が属する技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図中の層または領域の厚さは説明の明確性のために誇張されたものである。また、図中、同一の符号は同一の要素を表わす。また、ある層が他の層または基板の上部にあると記載した場合、当該ある層は、他の層または基板の上部に直接、あるいは、その間に第３の層を介在して存在することを意味する。また、図面を参照して本発明を詳細に説明するに当たって、Ｘ軸方向は導電ラインの幅方向であり、Ｙ軸方向は導電ラインの長手方向であり、Ｚ軸方向は半導体基板上に各種のパターンを積層する方向である。各図面の左側には、図面の理解を助けるために空間座標系を示している。
【００２８】
以下、図３ないし図１６に基づき、本発明の第１実施形態による半導体素子の製造方法について説明する。ここで、図３、図５、図７、図９、図１１、図１３及び図１５はＸ方向断面図であり、図４、図６、図８、図１０、図１２、図１４及び図１６はＹ軸方向断面図である。
【００２９】
図３及び図４を参照すれば、先ず、半導体基板３０の上部に導電領域３１を形成する。次に、導電領域３１が形成された半導体基板３０の上部に第１層間絶縁膜３２を形成する。導電領域３１は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または多層配線構造を備える半導体素子の場合には、層間配線である。第１層間絶縁膜３２は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ（Ｕｎｄｏｅｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
【００３０】
次に、第１層間絶縁膜３２の上部に導電膜を蒸着した後、写真エッチング工程を行い、導電ライン３４を形成する。導電ライン３４は、不純物がドーピングされたポリシリコン膜、銅膜、金膜、アルミニウム膜、銀膜、タングステン膜、シリサイド膜またはこれらの組み合わせ膜から形成される。また、導電ライン３４は単一膜から形成することもでき、二重膜以上の層状構造で形成することもできる。例えば、タングステンシリサイド膜を第１膜として形成し、不純物がドーピングされたポリシリコン膜を第２膜として形成して、導電ライン３４を二重膜に形成することもできる。
【００３１】
図５及び図６を参照すれば、導電ライン３４が形成された半導体基板の全面に第２層間絶縁膜３６を形成する。第２層間絶縁膜３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。第２層間絶縁膜３６の上部表面の平坦度が不良の場合には、第２層間絶縁膜３６が形成された半導体基板の全面を平坦化してもよい。前記第２層間絶縁膜３６の上部表面を平坦化させるために、化学機械的研磨法、エッチバック方法または熱的リフロー方法を用いることができる。
【００３２】
図示してはいないが、前記導電ライン３４は、ダマシン工程を行って形成することができる。ダマシン工程を適用するために、第１層間絶縁膜３２上に導電ラインを限定するための開口を備える第２下部層間絶縁膜を形成する。次に、前記開口を充填する導電膜を形成した後に、前記導電膜を前記第２下部層間絶縁膜の上部表面と実質的に同一のレベルに平坦化させる。すると、前記導電ライン３４が第２下部層間絶縁膜内に形成される。それから、第２下部層間絶縁膜の上部に第２上部層間絶縁膜をさらに形成する。第２下部層間絶縁膜及び第２上部層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
【００３３】
第２層間絶縁膜３６を形成した後に、第２層間絶縁膜３６の上部に感光膜パターン３８を形成し、第２層間絶縁膜３６の上部表面を第１幅Ｗ1及び第２幅Ｗ2で露出させる。このとき、第１幅Ｗ1は、導電ライン３４の線幅Ｄよりも大きく形成してもよい。本発明による第１実施形態の場合、最終的に形成されるコンタクトの幅が導電ライン３４の線幅Ｄによって自己整列されるため、コンタクトを限定する感光膜パターン３８を形成するとき、大きい整列マージンを確保することになる。これについては後述する。第２層間絶縁膜３６の上部に感光膜パターン３８を形成するため、感光膜を形成する前に反射防止膜（図示せず）を形成することもできる。反射防止膜を形成した場合、露光工程を施して感光膜パターンを形成するときに、導電ライン３４などで反射波が発生することを防止でき、感光膜パターン３８のプロファイルが損傷されることを防止できる。
【００３４】
図７及び図８を参照すれば、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６をエッチングすることで導電ライン３４の上部表面及び導電ライン３４の左右側の第２層間絶縁膜４０を露出させる。前記エッチング工程は、異方性ドライエッチング方法、例えば、反応性エッチング方法を用いて行なう。前記エッチング工程のエッチング終了点は、導電ライン３４の上部表面であることが好ましい。その一方、エッチング工程が終われば、感光膜パターンの第１幅Ｗ1が導電ライン３４の線幅Ｄよりは大きいため、図７に示されるように、導電ライン３４の左右側に第２層間絶縁膜の一部４０が露出される。
【００３５】
図９及び図１０を参照すれば、感光膜パターン３８及び導電ライン３４の左右側に露出された第２層間絶縁膜（図７の４０参照）をエッチングマスクとして導電ライン３４をエッチングする。前記エッチング工程は、異方性ドライエッチング方法、例えば反応性イオンエッチング方法を用いて行なう。ドライエッチングのための反応ガスを選択する際には、第２層間絶縁膜３６よりも導電ライン３４を速くエッチングできる反応ガスを選択する方がよい。すなわち、第２層間絶縁膜３６に対する導電ライン３４のエッチング選択比が大きい反応ガスを選択する。したがって、導電ライン３４がポリシリコンを含んでいる場合にはＣＦ4またはＣＦ6を含む反応ガスをエッチングガスとして用い、導電ライン３４がアルミニウムを含んでいる場合にはＢＣｌ3、ＢＣｌ3＋Ｃｌ2、ＣＣｌ4＋Ｃｌ2＋ＢＣｌ3またはＳｉＣｌ4＋Ｃｌ2を含む反応ガスをエッチングガスとして用い、導電ライン３４が金または銀を含んでいる場合にはＣ2Ｃｌ2Ｆ2、Ｃｌ2またはＣＣｌＦ3を含む反応ガスをエッチングガスとして用い、導電ライン３４が遷移金属を含んでいる場合にはＣＦ4＋Ｏ2、ＮＦ3＋Ｈ2またはＳＦ6＋Ｏ2を含む反応ガスをエッチングガスとして用い、導電ライン３４がシリサイド物質を含んでいる場合にはＣＦ4＋Ｏ2、ＮＦ3、ＳＦ6＋Ｃｌ2またはＣＦ4＋Ｃｌ2を含む反応ガスをエッチングガスとして用い、導電ライン３４がタングステンを含んでいる場合にはＳＦ6を含む反応ガスをエッチングガスとして用いる。前記エッチング工程を通じて導電ライン３４がエッチングされれば、第１層間絶縁膜を露出させるコンタクトホール４２が形成される。その一方、コンタクトホール４２の形成中に導電ライン３４のみがエッチングされて除去されるのではなく、導電ライン３４の左右側の第２層間絶縁膜（図７の４０参照）までエッチングされるため、コンタクトホール４２の側壁に傾斜面が形成される。また、導電ライン３４のエッチングが完了したとき、第１層間絶縁膜３２の露出幅Ｗ3が導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きい場合がある。しかし、エッチング工程を正確に調節することにより、第１層間絶縁膜３２の上部が導電ライン３４の線幅Ｄと同じ幅で露出されるようにすることもできる。図９に示したように、第１層間絶縁膜３２の上部表面が導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きいか、あるいは同じ幅Ｗ3で露出されるため、導電ライン３４をエッチングする段階が終われば、導電ライン３４は断線（図１０のＯ参照）される。
【００３６】
図１１及び図１２を参照すれば、導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きいか、あるいは同じ幅（図９のＷ3参照）で露出された第１層間絶縁膜３２をエッチングして、コンタクトホール４２の底部を延長させる。前記エッチング工程のエッチング終了点は、導電領域３１の上部表面であることが好ましい。前記導電領域３１は、ビットラインコンタクトパッド、ワードラインコンタクトパッド、ソース領域、ドレイン領域、ゲート電極または多層配線構造を備える半導体素子の場合には、層間配線である。前記第１層間絶縁膜３２をエッチングする工程は、異方性ドライエッチング法、例えば、反応性イオンエッチング法を用いて行なう。第１層間絶縁膜３２をエッチングして導電領域３１を露出させる過程で、コンタクトホール４２の傾斜した側壁もエッチングされる。したがって、延びたコンタクトホール４２が導電領域３１を露出させる幅は、導電ライン（図７の３４参照）の線幅（図７のＤ参照）よりも大きい場合もある。しかし、延びたコンタクトホール４２が導電ライン３４の線幅Ｄよりも大きい幅に導電領域を露出させるとしても、延長させられたコンタクトホール４２が導電領域３１を露出させる幅は導電ライン３４の線幅Ｄによって自己整列されるということには変わりない。
【００３７】
以上では、導電領域３１を露出させるコンタクトホール４２を多数回に亘ってのエッチング工程を行うことによって形成している。しかし、工数を減らすために、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６、導電ライン３４及び第１層間絶縁膜３２を順次エッチングして、導電領域３１を露出させるコンタクトホール４２を単一工程で形成することもできる。また、感光膜パターン３８をエッチングマスクとして第２層間絶縁膜３６をエッチングして導電ライン３４の上部表面及び導電ラインの左右側の第２層間絶縁膜（図７の４０参照）を露出させた後、導電ラインの左右側の第２層間絶縁膜（図７の４０参照）をエッチングマスクとして導電ライン３４及び第１層間絶縁膜３２を順次エッチングして導電領域３１を露出させるコンタクトホール４２を形成することもできる。
【００３８】
図１３及び図１４を参照すれば、感光膜パターン（図１１の３８参照）を除去する。その一方、導電領域３１を露出させるコンタクトホール４２を形成する過程で、感光膜パターン（図１１の３８参照）を構成する有機物質によってコンタクトホール４２が汚染される場合もあり、導電領域３１に自然酸化膜が形成されている場合もある。したがって、コンタクトホール４２の内部を洗浄して前記有機物質及び自然酸化膜を除去することが好ましい。特に、以降に形成されるコンタクトプラグ（図１６の４４参照）と導電ライン３４との電気的接続はコンタクトプラグ（図１６の４４参照）の側壁を通じてなされるため、前記有機物質は必ず除去されるべきである。なぜなら、有機物質が導電ライン３４とコンタクトプラグ（図１６の４４参照）との接触界面に存在すると、コンタクト抵抗が上昇して半導体素子の動作速度が損なわれるからである。コンタクトホール４２の内部を洗浄する工程は、ドライクリーニング法を用いて行うことが好ましい。
【００３９】
一方、この実施形態では、感光膜パターン（図１１の３８参照）をコンタクトホール４２の形成後に除去することもできる。また、第２層間絶縁膜（図７の３６参照）をエッチングして導電ライン（図７の３４参照）の上部表面及び導電ラインの左右側の第２層間絶縁膜（図７の４０参照）を露出させた後に、直ちに感光膜パターン（図７の３８参照）を除去することもできる。感光膜パターン（図７の３８参照）をコンタクトホール４２の形成前に除去した場合、コンタクトホール４２の内部が感光膜パターン（図７の３８参照）を構成する有機物質によって汚染されることを防止できる。また、感光膜パターン（図７の３８参照）をコンタクトホール４２の形成前に除去する場合には、コンタクトホール４２を形成してからも第２層間絶縁膜３６が導電ライン３４の上部に存在するように、第２層間絶縁膜３６を十分な厚さで形成することが好ましい。なぜなら、コンタクトホール４２を形成する前に感光膜パターン（図７の３８参照）を除去すれば、コンタクトホール４２の形成中に第２層間絶縁膜３６がエッチバックされるからである。
【００４０】
図１５及び図１６を参照すれば、コンタクトホール４２の内部及び第２層間絶縁膜３６の上部に導電物質を蒸着して導電膜を形成する。なお、前記コンタクトホール４２には傾斜面が形成されているので、導電膜の段差塗布性が良好になり、ボイドなどの欠点が発生することを防止できる。次に、導電膜が形成された半導体基板の上部を平坦化させる。前記導電膜は、アルミニウム膜、銅膜、金膜、銀膜、不純物がドーピングされたポリシリコン膜、タングステン膜、白金膜、タングステンシリサイド膜、チタニウムシリサイド膜またはこれらの組み合わせ膜などである。前記平坦化段階は、化学機械的研磨方法またはエッチバック方法を用いて行なう。前記平坦化段階の平坦化終了点は、導電ライン３４の上部表面であることが好ましい。前記平坦化工程によって導電ライン３４の上部表面が露出されると、導電ライン３４と導電領域３１とを接続させるコンタクトプラグ４４が形成される。コンタクトプラグ４４が形成されると、導電ライン３４と導電領域３１との間に自己整列されたコンタクトが形成される。前記導電膜を形成する前にコンタクトプラグ４４と第１層間絶縁膜３２との接着力を向上させ、かつ、コンタクトプラグ４４を構成する物質が第１層間絶縁膜３２に拡散されることを防止するために、バリア金属膜（図示せず）を形成することもできる。前記バリア金属膜は、Ｔｉ／ＴｉＮ膜から形成することができる。しかし、前記バリア金属膜はＴｉ／ＴｉＮ膜に限定されないことは、本発明が属する技術分野において通常の知識を有する者にとって当然なことである。
【００４１】
その一方、本発明による第１実施形態によって形成されるコンタクトプラグ４４は、導電ライン３４を貫通するように形成される。すなわち、従来の技術によって形成されるコンタクトプラグは、導電ライン３４よりも先に形成されるために導電ライン３４を貫通できないのに対し、本発明の実施形態によるコンタクトプラグ４４は導電ライン３４よりも後で形成されるため、導電ライン３４を貫通するように形成できる。コンタクトプラグ４４が導電ライン３４を貫通するために、コンタクトプラグ４４と導電ライン３４との電気的接続はコンタクトプラグ４４の側壁を通じてなされることになる。
【００４２】
また、本発明の第１実施形態で形成されるコンタクトプラグ４４においては、ＸＹ平面と平行するように切り取った断面（以下’平断面’と呼ぶ）の面積がコンタクトプラグ４４の上部から下部にいくほど小さくなる。その理由は、コンタクトプラグ４４が形成されるコンタクトホール４２の上部は大きい整列マージンをもち、導電ライン３４の線幅よりも大きい幅に形成された感光膜パターンによって限定されるのに対し、コンタクトホール４２の下部は基本的に導電ライン３４の線幅によって自己整列されるからである。
【００４３】
（第２実施形態）
以下、図１７ないし図２３に基づき、本発明による半導体素子の製造方法に対する第２実施形態を詳細に説明する。半導体基板の上部に導電領域を形成する段階及び導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する段階は、図３及び図４に基づき述べた第１実施形態と同様に行う。
【００４４】
続いて、図１７に示すように、第１層間絶縁膜３２の上部に導電物質を蒸着して導電膜を形成する。次に、導電膜を所定の写真エッチング技術によりパターニングして第１幅Ｄを線幅として備える導電ライン３４’を形成する。なお、第１実施形態で形成された導電ライン（図５の３４参照）の場合には、導電ライン（図５の３４参照）が連続的に形成されているのに対し、第２実施形態で形成される導電ライン３４’は第２幅Ｗ4で断線Ｏ’されるように形成される。また、前記導電ライン３４’は、第１実施形態と同様の物質を使って形成する。上部導電ライン３４’は、第１実施形態で説明したように、ダマシン工程を行って形成しても良い。
【００４５】
図１８及び図１９を参照すれば、導電ライン３４’及び第１層間絶縁膜３２の上部に第２層間絶縁膜３６を形成する工程は、第１実施形態と同様に行う。次に、前記第２層間絶縁膜３６の上部に感光膜パターン３８を形成する。感光膜パターン３８の縦幅である第３幅Ｗ5は導電ライン３４’の断線幅である第２幅Ｗ4よりも大きく、かつ、感光膜パターン３８の横幅である第４幅Ｗ6は導電ライン３４’の線幅である第１幅Ｄよりも大きく形成する。なぜなら、後続工程で形成されるコンタクトプラグ（図２３の４４参照）の底部で自己整列されたコンタクトを形成するためには、導電ライン３４’の断線部分（図１７のＯ’参照）を完全に露出できる感光膜パターン３８を形成しなければならないからである。
【００４６】
図２０及び図２１を参照すれば、感光膜パターン３８及び導電ライン３４’をエッチングマスクとする単一エッチング工程を行い、コンタクトプラグ（図２３の４４参照）を限定するコンタクトホール（図２２の４２参照）を形成する。前記エッチング工程に用いられる反応ガスとしては、第１層間絶縁膜及び第２層間絶縁膜を導電ライン３４’よりも速くエッチングできるものを選択することが好ましい。したがって、第１または第２層間絶縁膜がシリコン酸化物を含んでいる場合にはＣＨ4＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用い、第１または第２層間絶縁膜がシリコン窒化物を含んでいる場合にはＣＦ4＋Ｏ2＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用いることが好ましい。
【００４７】
先ず、第２層間絶縁膜３６をエッチングする。前記エッチング工程が続けば、第２層間絶縁膜３６がエッチングされてから、導電ライン３４’が露出される。その一方、本発明による第２実施形態によって形成される自己整列コンタクトは、導電ライン３４’の断線幅によって自己整列される。したがって、導電ライン３４’が露出されてからは、導電ライン３４’がエッチングマスクとして機能することになる。導電ライン３４’がエッチングマスクとして機能すれば、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされてコンタクトプラグを限定するコンタクトホール４２の形成が開始される。エッチング工程が続けば、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされ、第１層間絶縁膜３２の上部が露出される。第１層間絶縁膜３２の露出幅Ｗ7は、導電ライン３４’の断線幅よりは大きい場合もある。なぜなら、エッチング工程に際し、エッチングマスクである導電ライン３４’の一部もエッチングされるからである。しかし、エッチング工程を調節することで導電ライン３４’の断線幅と同じ幅に第１層間絶縁膜３２を露出させることも可能である。なお、導電ライン３４’の断線部分に充填された第２層間絶縁膜３６がエッチングされるに従い、コンタクトホール４２の側壁には傾斜面が形成される。
【００４８】
図２２を参照すれば、感光膜パターン３８及び導電ライン３４’をエッチングマスクとする前記単一エッチング工程が続く。導電ライン３４’をエッチングマスクとしてエッチング工程をさらに行い、コンタクトホール（図２２の４２参照）の下部に形成された第１層間絶縁膜３２をエッチングする。第１層間絶縁膜３２がエッチングされるにつれて、コンタクトホール（図２２の４２参照）の底部が延長される。第１層間絶縁膜３２をエッチングする工程のエッチング終了点は導電領域３１の上部表面である。導電領域３１が前記エッチング工程によって露出されると、コンタクトプラグ（図２３の４４参照）を限定するコンタクトホール４２が形成される。
【００４９】
図２３を参照すれば、第１実施形態と同様にして感光膜パターン（図２２の３８参照）を除去してから、洗浄工程を施した後にコンタクトプラグ４４を形成する。コンタクトプラグ４４が形成されるコンタクトホール４２には、傾斜面が形成されている。したがって、コンタクトプラグ４４を形成するために導電膜でコンタクトホール４２に埋め込むとき、導電膜の段差塗布性が向上される。コンタクトプラグ４４が形成されれば、導電領域３１と導電ライン３４’との間の自己整列コンタクトがコンタクトプラグ４４の底部で形成される。
【００５０】
第１実施形態で述べたように、感光膜パターン（図２２の３８参照）は、コンタクトホール４２を形成する前に除去することが好ましい。したがって、前述のように単一エッチング工程を行なってコンタクトホール４２を形成するのではなく、２回に亘ってのエッチング工程を行なってコンタクトホール４２を形成することもできる。すなわち、先ず、感光膜パターン３８をエッチングマスクとする第１エッチング工程を行い、導電ライン３４’の断線部分を露出させる。次に、感光膜パターンを除去した後、導電ライン３４’をエッチングマスクとする第２エッチング工程を行い、導電領域を露出させる。もちろん、感光膜パターン３８をコンタクトホール４２の形成前に除去する場合には、第１実施形態で述べたように、第２層間絶縁膜３６を十分な厚さで形成することが好ましい。
【００５１】
【発明の効果】
本発明による半導体素子の製造方法は、導電領域と導電ラインとの間で形成されるコンタクトの幅を、導電ラインの線幅または断線幅によって自己整列する。したがって、コンタクトを形成するための写真エッチング工程の整列マージンを増大でき、その結果、半導体素子の集積度が向上することができる。また、導電領域と導電ラインとを接続させるコンタクトプラグが形成されるコンタクトホールの側壁には、傾斜面が形成される。したがって、導電膜でコンタクトホールを充填するに際して、導電膜の段差塗布性を向上させることができる。その結果、コンタクトプラグ内にボイドのような欠点が発生することを防止できる。
【００５２】
以上、図３ないし図１６及び図１７ないし図２３を参照して本発明に対する好ましい実施形態を詳細に説明した。しかし、本発明はこれに限定されるものではなく、本発明の技術的思想の範囲内において当分野における通常の知識を有する者によってその変形やその改良が可能である。
【図面の簡単な説明】
【図１】 従来の技術により下部膜パターン及び上部膜パターンを形成した後の半導体基板の上部表面を示す一部平面図である。
【図２】 図１のII−II’線断面図である。
【図３】 第１実施形態の製造工程における半導体素子のＸ方向断面図である。
【図４】 図３に示す半導体素子のＹ方向断面図である。
【図５】 製造工程において図３に続く半導体素子のＸ方向断面図である。
【図６】 図５に示す半導体素子のＹ方向断面図である。
【図７】 製造工程において図５に続く半導体素子のＸ方向断面図である。
【図８】 図７に示す半導体素子のＹ方向断面図である。
【図９】 製造工程において図７に続く半導体素子のＸ方向断面図である。
【図１０】 図９に示す半導体素子のＹ方向断面図である。
【図１１】 製造工程において図９に続く半導体素子のＸ方向断面図である。
【図１２】 図１１に示す半導体素子のＹ方向断面図である。
【図１３】 製造工程において図１１に続く半導体素子のＸ方向断面図である。
【図１４】 図１３に示す半導体素子のＹ方向断面図である。
【図１５】 製造工程において図１３に続く半導体素子のＸ方向断面図である。
【図１６】 図１５に示す半導体素子のＹ方向断面図である。
【図１７】 第２実施形態の製造工程における半導体素子の上部表面を示す一部平面図である。
【図１８】 製造工程において図１７に続く半導体素子のＹ方向断面図である。
【図１９】 図１８に示す半導体素子の上部表面を示す一部平面図である。
【図２０】 製造工程において図１８に続く半導体素子のＹ方向断面図である。
【図２１】 図２０に示す半導体素子の上部表面を示す一部平面図である。
【図２２】 製造工程において図２０に続く半導体素子のＹ方向断面図である。
【図２３】 図２２に示す半導体素子の上部表面を示す一部平面図である。
【符号の説明】
３０ 半導体基板
３１ 導電領域
３２ 第１層間絶縁膜
３４ 導電ライン
３６ 第２層間絶縁膜
３８ 感光膜パターン
４０ 第２層間絶縁膜
４２ コンタクトホール
４４ コンタクトプラグ
Claims (7)
- （ａ）半導体基板の上部に導電領域を形成する段階と、
（ｂ）前記導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する段階と、
（ｃ）前記第１層間絶縁膜上に前記導電領域と接続される導電ラインを形成する段階と、
（ｄ）前記導電ライン上に第２層間絶縁膜を形成する段階と、
（ｅ）前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ライン及び前記第２層間絶縁膜を除去して前記導電領域を露出させるコンタクトホールを形成する段階と、
（ｆ）前記コンタクトホールの内部に導電物質を充填して前記導電ラインと前記導電領域とを接続させる段階とを含み、
前記（ｅ）段階は、
（ｅ１）前記導電ラインの線幅よりも大きな幅を有する感光膜パターンを前記第２層間絶縁膜上に形成する段階と、
（ｅ２）前記感光膜パターンをエッチングマスクとして前記第２層間絶縁膜を前記導電ラインが露出するまでエッチングする段階と、
（ｅ３）前記第２層間絶縁膜の厚みを残しつつ、前記感光膜パターンを除去する段階と、
（ｅ４）前記第２層間絶縁膜上の前記感光膜パターンが除去された状態で、前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ライン及び前記第１層間絶縁膜をエッチングする段階とを含むことを特徴とする半導体素子の製造方法。 - 前記（ｅ４）段階は、
前記エッチングされた第２層間絶縁膜をエッチングマスクとして前記導電ラインをエッチングすることによって前記第１層間絶縁膜を露出させる段階と、
前記露出された第１層間絶縁膜をエッチングする段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記コンタクトホールは、上部の断面積が下部の断面積よりも大きいことを特徴とする請求項１または２に記載の半導体素子の製造方法。
- 前記（ｃ）段階は、
前記第１層間絶縁膜上に、前記導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する段階と、
ライン形状の前記開口内に前記導電性物質を蒸着する段階とを含むことを特徴とする請求項１〜３のいずれか一項に記載の半導体素子の製造方法。 - （ａ）半導体基板の上部に導電領域を形成する段階と、
（ｂ）前記導電領域が形成された半導体基板の全面に第１層間絶縁膜を形成する段階と、
（ｃ）所定の断線幅の断線部分を有し、前記導電領域と接続される導電ラインを、前記第１層間絶縁膜上に形成する段階と、
（ｄ）前記導電ライン上に第２層間絶縁膜を形成して、前記第２層間絶縁膜の第１部分に前記導電ライン内の前記断線部分を充填させる段階と、
（ｅ）前記導電領域の上部に形成された前記第１層間絶縁膜、前記導電ラインの断線部分を充填する第２層間絶縁膜の第１部分、及び前記断線部分の上部に形成された第２層間絶縁膜の第２部分を除去してコンタクトホールを形成する段階と、
（ｆ）前記コンタクトホールの内部に導電物質を充填して前記導電ラインと前記導電領域とを接続させる段階とを含み、
前記（ｅ）段階は、
（ｅ１）前記導電ラインの線幅及び断線幅よりも大きい横幅及び縦幅を有する感光膜パターンを前記第２層間絶縁膜上に感光膜パターンを形成する段階と、
（ｅ２）前記感光膜パターンをエッチングマスクとして、前記断線部分の上部に形成された第２層間絶縁膜をエッチングし、前記断線された導電ラインを露出させる段階と、
（ｅ３）前記第２層間絶縁膜の厚みを残しつつ、前記感光膜パターンを除去する段階と、
（ｅ４）前記第２層間絶縁膜上の前記感光膜パターンが除去された状態で、前記導電ラインをエッチングマスクとして、前記断線部分内に充填された第２層間絶縁膜の第１部分及び前記断線部分の下部に形成された第１層間絶縁膜をエッチングし、前記導電領域を露出させるコンタクトホールを形成する段階とを含むことを特徴とする半導体素子の製造方法。 - 前記コンタクトホールを形成する段階は、内部に傾斜した側壁を形成する異方性エッチング工程を含み、前記コンタクトホールの上部の断面積がその下部の断面積よりも大きいことを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記（ｃ）段階は、
前記第１層間絶縁膜上に、前記所定の幅で断線された導電ラインが形成されるための開口をもつ絶縁膜パターンを形成する段階と、
前記開口に所定の幅で断線された前記導電ラインを形成する段階とを含むことを特徴とする請求項５または請求項６に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039837A KR100335488B1 (ko) | 1999-09-16 | 1999-09-16 | 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법 |
| KR99P39837 | 1999-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110902A JP2001110902A (ja) | 2001-04-20 |
| JP4498568B2 true JP4498568B2 (ja) | 2010-07-07 |
Family
ID=19611838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275536A Expired - Fee Related JP4498568B2 (ja) | 1999-09-16 | 2000-09-11 | 自己整列コンタクトをもつ半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6716746B1 (ja) |
| JP (1) | JP4498568B2 (ja) |
| KR (1) | KR100335488B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004044686B4 (de) * | 2004-09-15 | 2006-08-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren |
| US20070066047A1 (en) * | 2005-09-18 | 2007-03-22 | Jianhui Ye | Method of forming opening and contact |
| US7838429B2 (en) * | 2007-07-18 | 2010-11-23 | Texas Instruments Incorporated | Method to manufacture a thin film resistor |
| US20090057907A1 (en) * | 2007-08-30 | 2009-03-05 | Ming-Tzong Yang | Interconnection structure |
| US7928577B2 (en) | 2008-07-16 | 2011-04-19 | Micron Technology, Inc. | Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same |
| US9627310B2 (en) * | 2012-04-11 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned interconnects |
| US11600519B2 (en) * | 2019-09-16 | 2023-03-07 | International Business Machines Corporation | Skip-via proximity interconnect |
| US11469140B2 (en) * | 2020-08-25 | 2022-10-11 | Nanya Technology Corporation | Semiconductor device having a landing pad with spacers and method for fabricating the same |
| CN114038821A (zh) * | 2021-09-29 | 2022-02-11 | 日月光半导体制造股份有限公司 | 电子元件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143845A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
| JPH06125013A (ja) * | 1992-03-14 | 1994-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| KR100267594B1 (ko) * | 1993-10-08 | 2000-10-16 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
| JPH08316312A (ja) * | 1995-05-17 | 1996-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0917868A (ja) * | 1995-06-27 | 1997-01-17 | Nippon Steel Corp | 半導体集積回路装置の配線接続構造及びその製造方法 |
| KR100238224B1 (ko) * | 1996-12-31 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| US6037211A (en) | 1997-05-05 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5895264A (en) * | 1997-07-30 | 1999-04-20 | Chartered Semiconductor Manufacturing Ltd. | Method for forming stacked polysilicon |
| JP4226699B2 (ja) * | 1998-09-11 | 2009-02-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6136695A (en) * | 1999-08-04 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self-aligned contact |
-
1999
- 1999-09-16 KR KR1019990039837A patent/KR100335488B1/ko not_active Expired - Fee Related
-
2000
- 2000-08-18 US US09/640,754 patent/US6716746B1/en not_active Expired - Lifetime
- 2000-09-11 JP JP2000275536A patent/JP4498568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6716746B1 (en) | 2004-04-06 |
| KR100335488B1 (ko) | 2002-05-04 |
| JP2001110902A (ja) | 2001-04-20 |
| KR20010027865A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100596489B1 (ko) | 금속배선을 갖는 반도체 장치 및 이의 제조방법 | |
| JP4498568B2 (ja) | 自己整列コンタクトをもつ半導体素子の製造方法 | |
| TW200910520A (en) | Method for forming contact in semiconductor device | |
| KR100672780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| KR100546936B1 (ko) | 반도체 메모리 소자의 금속배선 형성방법 | |
| JP2008258632A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20050068061A (ko) | 반도체 소자의 배선 방법 | |
| KR100539443B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR101073130B1 (ko) | 반도체소자의 자기정렬콘택 형성 방법 | |
| KR100673238B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100792392B1 (ko) | 저유전율 절연막을 이용한 금속배선 형성방법 | |
| KR20030015703A (ko) | 다층 배선 절연막 구조체 및 그 형성 방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR20060078709A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060029007A (ko) | 반도체 소자 제조 방법 | |
| KR20030058638A (ko) | 반도체소자의 제조방법 | |
| KR20010056792A (ko) | 이중 다마신 공정을 이용한 배선 형성 방법 | |
| KR20020054683A (ko) | 반도체 소자의 제조 방법 | |
| US20050153539A1 (en) | Method of forming interconnection lines in a semiconductor device | |
| KR20040057698A (ko) | 반도체소자 제조방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |