Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4499192B2 - スイッチとして平衡ミキサを使用する方法および装置 - Google Patents
[go: Go Back, main page]

JP4499192B2 - スイッチとして平衡ミキサを使用する方法および装置 - Google Patents

スイッチとして平衡ミキサを使用する方法および装置 Download PDF

Info

Publication number
JP4499192B2
JP4499192B2 JP01466295A JP1466295A JP4499192B2 JP 4499192 B2 JP4499192 B2 JP 4499192B2 JP 01466295 A JP01466295 A JP 01466295A JP 1466295 A JP1466295 A JP 1466295A JP 4499192 B2 JP4499192 B2 JP 4499192B2
Authority
JP
Japan
Prior art keywords
transistor
coupled
mode
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01466295A
Other languages
English (en)
Other versions
JPH0846434A (ja
Inventor
チャールズ・イー・ホイットリー、ザ・サード
徹 泉山
壮 北村
三也 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JPH0846434A publication Critical patent/JPH0846434A/ja
Application granted granted Critical
Publication of JP4499192B2 publication Critical patent/JP4499192B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1408Balanced arrangements with diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C1/00Amplitude modulation
    • H03C1/52Modulators in which carrier or one sideband is wholly or partially suppressed
    • H03C1/54Balanced modulators, e.g. bridge type, ring type or double balanced type
    • H03C1/542Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0043Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Amplitude Modulation (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、アナログ回路に関し、特に、平衡ミキサを具備している新しく改良されたアナログスイッチに関する。
【0002】
【従来の技術】
デジタル通信システムが増加して減少するアナログ通信システムに置換し、使用者はアナログおよびデジタルの両システムを使用して通信を可能にする必要がある。両タイプのシステムを使用する通信能力は、使用者がアナログシステムのみを有する領域、あるいはデジタルシステムのみを有する領域にいる場合にサービスが効果的であることを保証する。
【0003】
両タイプのシステムを使用して通信する能力を有するためには、使用者が有する装置は両タイプの通信システムを支持しなければならない。分離した回路が各タイプの通信システムに使用される場合、2重モードサービスは、かさばり、高価で電力効率が悪い。さらに実際的な設計は、両タイプの通信システムにおいて動作できる回路ができるだけ多くしなければならない。
【0004】
信号通路における中間点でのデジタルモード回路とアナログモード回路の融合によって、デジタルモード信号とアナログモード信号の両方は同じ回路を通って伝送し、冗長性回路に対する必要性を除去する。例えば、一度融合されると、デジタルモード信号通路およびアナログモード信号通路は、電力制御回路、RFアップコンバージョン回路、あるいはパワー増幅回路を共用する。
【0005】
【発明が解決しようとする課題】
それ故、本発明の目的は、2重モード装置に対する結合機構を与える安価な方法を提供することである。
【0006】
さらに別の目的は、平衡ミキサを使用したスイッチング機構を提供することである。
【0007】
【課題を解決するための手段】
本発明は、スイッチとして平衡ミキサを使用する新しく改良された方法および装置に関する。デジタルモードにおいて、平衡ミキサは、デジタルモードアナログ波形、すなわち、アナログ形式に変換されるデジタル情報信号、および局部発振器(L.O.)信号を受信する。デジタルモードアナログ波形は通信情報を搬送し、L.O.は変換周波数を供給する。平衡ミキサは、結果的な出力信号を供給するためにデジタル情報信号波形とL.O.とを混合する。
【0008】
アナログモードにおいて、L.O.は、ミキサに供給される前の通信情報を含む変調された搬送波である。デジタルモードにおいてはデジタルモードアナログ波形が受信されるミキサのポート上にアナログ信号は存在しない。ミキサの所望の出力は、変調された搬送波である。ミキサを通って搬送波を伝送するために、DCバイアスはそれを不平衡にするためにミキサの小信号端子の1個に供給される。平衡していないミキサは、ミキサの出力において増加したレベルで搬送波信号を生成する。
【0009】
平衡していないミキサ形態の搬送波出力電力は部分間で変化することができる。ダイオード減衰器は、アナログモード出力のスケーリングを供給するためにミキサの出力に付加される。
【0010】
【実施例】
本発明は、スイッチとして平衡ミキサを使用する方法および装置に関する。図1は、本発明の好ましい実施例を示す例示的な概略図である。図1において、ミキサ10は、能動2重平衡ミキサと仮定する。2重平衡ミキサという用語は、ミキサの両入力ポートにおける信号が出力から抑制されることを意味する。例示的な実施例におけるミキサ10は、カリフォルニア州のSignetics Company of Sunnyvale社によって販売されているNE602である。
【0011】
デジタルモードにおいて、デジタル情報波形は一般にデジタルアナログ(DからAへ)変換器によって生成される。デジタルモードアナログ波形は、キャパシタ2を通ってミキサ10の小信号入力Aに与えられる。ミキサ10は、各入力ピン上に存在するDCバイアスレベルを有する。キャパシタ2は、デジタルモードアナログ波形からの入力AにおけるDC電圧を遮断する。ミキサ10は、平衡した入力を受信するために設けられている。この場合における小信号平衡入力Bはキャパシタ8を通ってAC接地に接続され、シングルエンド信号はキャパシタ2を通って小信号入力Aに供給される。
【0012】
デジタルモードにおいて、局部発振器(L.O.)信号は、平衡した信号として変成器12を通ってミキサ10に供給される。変成器12はシングルエンドL.O.信号をミキサ10用の平衡した入力CおよびDに変換する。デジタルモードにおいて、L.O.信号は理想的には変調されない正弦波である。アナログモードにおいてL.O.信号は変調された搬送波である。
【0013】
ミキサ10のデジタルモード出力EおよびFは、デジタルモードアナログ波形とL.O.信号との積である。ミキサ10は、変成器14によってシングルエンド出力に変換される平衡した出力EおよびFを生ずる。デジタルモードにおいて、抵抗18およびトランジスタ6に供給される制御信号は論理的に低いレベルであるので、トランジスタ6はオフ状態であり、抵抗4に関して高いインピーダンスを有する。同様に、ダイオード20はバイアスされず、抵抗16に比較して高いインピーダンスを有する。
【0014】
図2は、典型的な平衡ミキサの構造を示す。局部発振器は、入力CおよびDを通って4個のスイッチングトランジスタ40のベースに供給される。強力な局部発振器信号スイッチは、4個のスイッチングトランジスタ40をオンオフする。小信号入力AおよびBは、4個のスイッチングトランジスタ40のエミッタに結合されるコレクタを有する2個のトランジスタ42のベースに供給される。残りの回路は、平衡ミキサをバイアスするために使用される。図2のミキサのダブルエンド出力EおよびFは、4個のスイッチングトランジスタ40のコレクタから得られる。
【0015】
正確に平衡にされるとき、ミキサの出力EおよびFは、L.O.周波数および小信号入力周波数の非常に小さな成分を有する。L.O.および小信号入力の抑制は、平衡した構成の直接の結果であり、4個のスイッチングトランジスタ40のコレクタでの信号の合計である。ミキサが平衡されないとき、L.O.および小信号周波数電力レベルは出力EおよびFで増加する。
【0016】
図2におけるミキサの不平衡が極端に大きくなる場合、L.O.周波数および小信号周波数の信号レベルは顕著なものとなる。本発明は、L.O.周波数が有効なレベルの出力で利用可能であるような極度の不平衡を与える。極度の不平衡は、2個のトランジスタ42の1個のベースでバイアスを乱し、トランジスタの1個を遮断し、ミキサを不平衡にすることによって達成される。
【0017】
再び図1を参照すると、アナログモードにおいて信号はデジタルモードアナログ波形入力において存在しない。L.O.は、伝達情報を含み、ミキサ10の所望の出力である搬送波に周波数変調(FM)される。制御信号は、論理的に高いレベルである。トランジスタ6はオン状態であり、キャパシタ2によって遮断されていたバイアスは、抵抗4およびトランジスタ6を通って接地に短絡され、ミキサ10を不平衡にする。トランジスタ6はまた、デジタルモードアナログ波形入力上に存在する全ての好ましくない信号を接地に短絡する。変調された搬送波は、ミキサ10および変成器14を通って大きなレベルで出力に伝送される。
【0018】
変成器14からのアナログモードにおける変調された搬送波の出力での実際のレベルは可変であり、ミキサ10の部分間の変化および不平衡状態の影響に依存する。一様な動作を行うために、出力レベルはポテンショメータ(可変抵抗器)22によって選択される。制御信号はアナログモードにおいて論理的に高いレベルにあるので、ダイオード20は抵抗18を通ってバイアスされる。ポテンショメータ(可変抵抗器)22は、変成器14の出力で一定のレベルを供給する抵抗値に設定される。図1に示される減衰器は例示的な実施例であり、信号の振幅を変化させるための多数の別の実施例は当業者に良く知られている。例えば、振幅変化の特徴は能動平衡ミキサ内に含まれる。
【0019】
この方法における変成器14の出力から無線装置の出力への全ての回路は、デジタルおよびアナログの両方の動作に共通である。ミキサ10および制御信号は、2重モード動作回路を結合させる安価で効果的な手段を供給する。
【0020】
好ましい実施例の前述の説明は、当業者が本発明を形成あるいは使用することを可能にするように提供されている。これらの実施例に対する様々な変更は当業者に容易に明らかであり、ここに定められた一般的な原理は発明力を要することなしに別の実施例に適用される。したがって、本発明はここに示された実施例に限定されるものではなく、ここに開示された原理および新しい特徴に基いた広い技術的範囲を含むものである。
【図面の簡単な説明】
【図1】本発明の概略図。
【図2】標準的な2重平衡ミキサの概略図。

Claims (10)

  1. 第1、第2,第3および第4のトランジスタ(40)と、第5および第6のトランジスタ(42)と、第5のトランジスタのベースに結合された第1の小信号入力部(A)と、第6のトランジスタのベースに結合された第2の小信号入力部(B)と、第1および第4のトランジスタのベースに結合された第1の局部発振器入力部(C)と、第2および第3のトランジスタのベースに結合された第2の局部発振器入力部(D)と、第1および第3のトランジスタのコレクタに結合された第1の出力部(E)と、第2および第4のトランジスタのコレクタに結合された第2の出力部(F)と、を有する能動平衡ミキサを具備し、前記能動平衡ミキサが第1のモードにおいて第1および第2の小信号入力部における第1の情報信号と第1および第2の局部発振器入力部における局部発振信号とを混合するように構成されるように、第1および第2のトランジスタが第5のトランジスタのコレクタに結合されたエミッタを有する第1の対として配列され、第3および第4のトランジスタが第6のトランジスタのコレクタに結合されるエミッタを有する第2の対として構成されるように配列され
    第1のモードにおいて局部発振信号を前記第1および第2の局部発振器入力部に結合し、第2のモードにおいては第2の情報信号によって変調された搬送波を前記第1および第2の局部発振器入力部に結合する第1の結合装置(12)と、
    第1のモードにおいて第1の情報信号を前記第1および第2の小信号入力部に結合する第2の結合装置(2)と、
    前記第1の小信号入力部に結合され、第1のモードあるいは第2のモードを指定する制御信号を受信する不平衡手段(4,6)とを具備しており、前記不平衡手段は、第2のモードにおいて前記第1の結合装置によって前記能動平衡ミキサの第1および第2の局部発振器入力部に結合される第2の情報信号によって変調された搬送波を伝送するために、第5のトランジスタのベースにおいてバイアスを乱して第5のトランジスタを遮断することにより、第2のモードを指定する制御信号に応答して前記能動平衡ミキサを不平衡回路にするように構成され、
    さらに、その能動平衡ミキサから出力される第情報信号によって変調された搬送波の振幅を変化させる減衰器(16,22)を具備している2重モードミキサ回路。
  2. 前記不平衡手段が抵抗(4)および第7のトランジスタ(6)を含み、前記抵抗は前記第1の小信号入力部および前記第7のトランジスタに結合され、前記第7のトランジスタは制御信号を受信するようにおよび第2のモードにおいて前記第1の小信号入力部を前記抵抗を通して接地に接続するように構成されている請求項1記載の回路。
  3. 前記第2の結合装置がキャパシタである請求項1記載の回路。
  4. 前記第1の結合装置が変成器である請求項1記載の回路。
  5. 第1および第2のトランジスタ(42)、第1のトランジスタに結合された第1の入力部(A)、そして第2のトランジスタに結合された第2の入力部(B)を含む小信号入力部と、第3、第4,第5および第6のトランジスタ(40)、第3および第6のトランジスタに結合された第3の入力部(C)、第4および第5のトランジスタに結合された第4の入力部(D)を含む局部発振器入力部と、そして第3および第5のトランジスタに結合された第1の出力(E)および第4および第6のトランジスタに結合された第2の出力(F)を含む出力部とを有し、動作の第1のモードにおいて第1の情報信号と局部発振信号とを混合し、第2のモードにおいては第2の情報信号によって変調された搬送波を能動平衡ミキサの出力部に伝送させる能動平衡ミキサの使用方法において、
    第1のモードにおいては、前記局部発振信号を第3および第4の入力部に結合し、前記第1の情報信号を第1および第2の入力部に結合し、そして局部発振信号と第1の情報信号を混合し、出力信号を前記能動平衡ミキサの第1および第2の出力部において生成し、第2のモードにおいては、その第2のモードを指定する制御信号に応答して、前記能動平衡ミキサの前記第1の入力部に結合されている不平衡手段によって前記能動平衡ミキサを不平衡にするために前記第のトランジスタのバイアスを乱して第1のトランジスタを遮断し
    第2のモードにおいては、第2の情報信号によって変調された搬送波を前記能動平衡ミキサの第3および第4の入力部に結合して、前記能動平衡ミキサを通って第1および第2の出力部から第2の情報信号によって変調された搬送波を出力させ、
    前記能動平衡ミキサから出力される第2の情報信号によって変調された搬送波の減衰を前記制御信号に応じて変化させることを特徴とする能動平衡ミキサの使用方法。
  6. 2重モードの能動平衡ミキサ回路を具備している2重モード通信装置において、能動平衡ミキサ回路は第1、第2,第3および第4のトランジスタ(40)と、第5および第6のトランジスタ(42)と、第5のトランジスタのベースに結合された第1の入力部(A)と、第6のトランジスタのベースに結合された第2の入力部(B)と、第1のトランジスタのベースおよび第4のトランジスタベースに結合された第3の入力部(C)と、第2のトランジスタのベースおよび第3のトランジスタベースに結合された第4の入力部(D)と、第1のトランジスタのコレクタおよび第3のトランジスタのコレクタに接続された第1の出力部(E)と、第2のトランジスタのコレクタおよび第4のトランジスタのコレクタに接続された第2の出力部(F)とを含み、ここで第1のトランジスタのエミッタは第2のトランジスタのエミッタおよび第5のトランジスタのコレクタに結合され、そして第3のトランジスタのエミッタは第4のトランジスタのエミッタおよび第6のトランジスタのコレクタに結合され、2重モードミキサ回路は、
    デジタルモードにおいては局部発振信号を前記第3および第4の入力部に結合し、アナログモードにおいては第1の情報信号によって変調された搬送波を前記第3および第4の入力部に結合する第1の結合装置(12)と、
    デジタルモードにおいて第2の情報信号を前記第1および第2の入力部に結合する第2の結合装置(2)と、
    制御信号を供給され、前記能動平衡ミキサ回路の前記第1の入力部に結合されている不平衡手段(4,6)とを具備しており、
    前記制御信号は前記デジタルモードまたは前記アナログモードを指定し、
    前記能動平衡ミキサ回路は第5のトランジスタのベースにおいてバイアスを乱し第5のトランジスタを遮断する前記不平衡手段によりアナログモードを指定した制御信号に応答して不平衡にされるように構成されている2重モード通信装置。
  7. 前記不平衡手段が前記第1の入力部に結合された第1の端部と第2の端部を有する抵抗(4)、そして前記抵抗の前記第2の端部と接地の間に結合されたスイッチング装置(6)を含み、前記スイッチング装置は前記制御信号を受信するようにそしてアナログモードにおいて前記第1の入力部を前記抵抗を通して接地に接続するように構成されている請求項6記載の装置。
  8. 前記能動平衡ミキサ回路がデジタルモードにおいて前記第2の情報信号と前記局部発振信号とを混合する請求項6記載の装置。
  9. 前記不平衡手段はアナログモードにおいて、第1の情報信号によって変調された搬送波を前記能動平衡ミキサ回路を通ってその出力部から出力させる請求項6記載の装置。
  10. 前記能動平衡ミキサ回路の出力部に結合され、この能動平衡ミキサから出力された第1の情報信号によって変調された搬送波の振幅を変化させる減衰器を備えている請求項6記載の装置。
JP01466295A 1994-01-31 1995-01-31 スイッチとして平衡ミキサを使用する方法および装置 Expired - Lifetime JP4499192B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/188,854 US5483696A (en) 1994-01-31 1994-01-31 Method and apparatus for using a balanced mixer as a switch
US188854 1994-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008227558A Division JP5069192B2 (ja) 1994-01-31 2008-09-04 スイッチとして平衡ミキサを使用する方法および装置

Publications (2)

Publication Number Publication Date
JPH0846434A JPH0846434A (ja) 1996-02-16
JP4499192B2 true JP4499192B2 (ja) 2010-07-07

Family

ID=22694817

Family Applications (2)

Application Number Title Priority Date Filing Date
JP01466295A Expired - Lifetime JP4499192B2 (ja) 1994-01-31 1995-01-31 スイッチとして平衡ミキサを使用する方法および装置
JP2008227558A Expired - Lifetime JP5069192B2 (ja) 1994-01-31 2008-09-04 スイッチとして平衡ミキサを使用する方法および装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008227558A Expired - Lifetime JP5069192B2 (ja) 1994-01-31 2008-09-04 スイッチとして平衡ミキサを使用する方法および装置

Country Status (2)

Country Link
US (2) US5483696A (ja)
JP (2) JP4499192B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483696A (en) * 1994-01-31 1996-01-09 Qualcomm Incorporated Method and apparatus for using a balanced mixer as a switch
JP2950739B2 (ja) * 1994-11-11 1999-09-20 沖電気工業株式会社 デュアルモード送信装置
JPH0969730A (ja) * 1995-08-30 1997-03-11 Nec Corp 周波数ミキサ回路
FR2745131A1 (fr) * 1996-02-21 1997-08-22 Philips Electronics Nv Appareil de radio-telephonie multimode
US6088581A (en) * 1998-03-27 2000-07-11 Motorola, Inc. Method and apparatus for reducing amplitude modulated interference in a receiver
US5973568A (en) * 1998-06-01 1999-10-26 Motorola Inc. Power amplifier output module for dual-mode digital systems
GB2366103B (en) 2000-08-10 2004-05-26 Sgs Thomson Microelectronics Mixer circuitry
US6957057B2 (en) * 2001-12-21 2005-10-18 Texas Instruments Incorporated Switched capacitor mixer circuit to attain high gain and linearity in radio frequency receivers
FR2836305B1 (fr) * 2002-02-15 2004-05-07 St Microelectronics Sa Melangeur differentiel classe ab
US7437137B2 (en) * 2003-02-14 2008-10-14 Alan Fiedler Mixer system
EP1679788A1 (en) * 2003-10-30 2006-07-12 Mitsubishi Denki Kabushiki Kaisha Pulse modulation circuit
US9941840B2 (en) 2008-05-16 2018-04-10 The University Court Of The University Of St. Andrews Fast pulse generator
GB0421178D0 (en) * 2004-09-23 2004-10-27 Univ St Andrews A fast pulse generator
DE102005028747B4 (de) 2005-06-21 2010-12-16 Infineon Technologies Ag Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung
US8920343B2 (en) 2006-03-23 2014-12-30 Michael Edward Sabatino Apparatus for acquiring and processing of physiological auditory signals
US8072255B2 (en) * 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
DE102008004644A1 (de) 2008-01-16 2009-07-23 Robert Bosch Gmbh Monostatische Mehrstrahlradarsensorvorrichtung für ein Kraftfahrzeug
US8378732B2 (en) * 2008-09-22 2013-02-19 California Institute Of Technology Octave-range, watt-level, fully-integrated CMOS switching power mixer array for linearization and back-off-efficiency improvement
US10756686B2 (en) 2018-11-07 2020-08-25 Mediatek Inc. Band sharing technique of receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080573A (en) * 1976-07-16 1978-03-21 Motorola, Inc. Balanced mixer using complementary devices
US5483696A (en) * 1994-01-31 1996-01-09 Qualcomm Incorporated Method and apparatus for using a balanced mixer as a switch

Also Published As

Publication number Publication date
US5530928A (en) 1996-06-25
JP5069192B2 (ja) 2012-11-07
US5483696A (en) 1996-01-09
JP2009010993A (ja) 2009-01-15
JPH0846434A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
JP5069192B2 (ja) スイッチとして平衡ミキサを使用する方法および装置
KR100817491B1 (ko) 클래스-b 바이어스된 길버트 셀 및 직교 변조기
US6308058B1 (en) Image reject mixer
US4058771A (en) Double-balanced frequency converter
CN101331678A (zh) 切换电路、以及包括这种电路的调制器、解调器或混频器
US5570056A (en) Bipolar analog multipliers for low voltage applications
US6631257B1 (en) System and method for a mixer circuit with anti-series transistors
KR960003126A (ko) 필터, 신호 변환기 및 회로 장치
US20010048336A1 (en) Analog multiplying circuit and variable gain amplifying circuit
US3961264A (en) Linear frequency converter with gain independent of circuit parameters
US5963858A (en) Method and apparatus for mixing signals
JP2856921B2 (ja) 変調器およびミキサ
US7012457B2 (en) Mixer circuit offset compensation
US6239661B1 (en) Transmitter and an oscillator network for use in the transmitter
JP3188734B2 (ja) 変調器および混合器装置
CN115606100A (zh) 射频调制器装置
EP1063770A2 (en) A transmitter and a modulator therefor
EP0859460B1 (en) Mixer circuit with wide dynamic range
KR20010093559A (ko) 주파수 변환용 신호혼합장치
JPH0215376Y2 (ja)
WO1985004063A1 (en) Balanced mixer having increased signal handling capability
JPH1055498A (ja) 信号伝達装置
JPH04330809A (ja) マイクロ波ミキサ回路
KR20060009276A (ko) 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법
JPH063847B2 (ja) 周波数変調装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050915

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081117

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term