Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4504664B2 - Electrostatic discharge protection element and electrostatic discharge protection circuit - Google Patents
[go: Go Back, main page]

JP4504664B2 - Electrostatic discharge protection element and electrostatic discharge protection circuit - Google Patents

Electrostatic discharge protection element and electrostatic discharge protection circuit Download PDF

Info

Publication number
JP4504664B2
JP4504664B2 JP2003406596A JP2003406596A JP4504664B2 JP 4504664 B2 JP4504664 B2 JP 4504664B2 JP 2003406596 A JP2003406596 A JP 2003406596A JP 2003406596 A JP2003406596 A JP 2003406596A JP 4504664 B2 JP4504664 B2 JP 4504664B2
Authority
JP
Japan
Prior art keywords
conductivity type
concentration
type region
region
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003406596A
Other languages
Japanese (ja)
Other versions
JP2005101485A (en
Inventor
弘一 澤畠
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003406596A priority Critical patent/JP4504664B2/en
Publication of JP2005101485A publication Critical patent/JP2005101485A/en
Application granted granted Critical
Publication of JP4504664B2 publication Critical patent/JP4504664B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はチップ上に設けられ静電気放電から内部回路を保護するオンチップ静電気放電保護素子に関し、特に、ターンオン速度の高速化を図ったサイリスタ(Silicon-Controlled Rectifier:以下、SCRという)型静電気放電保護素子及び静電気放電保護回路に関する。 The present invention relates to an on-chip electrostatic discharge protection element that is provided on a chip and protects an internal circuit from electrostatic discharge, and more particularly, a thyristor (Silicon-Controlled Rectifier: hereinafter referred to as SCR) type electrostatic discharge protection with an increased turn-on speed. The present invention relates to an element and an electrostatic discharge protection circuit .

近時、半導体デバイスが複雑化し高密度化しているため、その製造工程における組立工程中等において、静電気放電(ESD:Electro static Discharge)によって半導体デバイスが破壊されるという問題が発生し始めている。その対策として、半導体デバイスのチップ内に、静電気放電の電流を安全な経路で効率的に放電させて内部回路の素子を保護するオンチップ静電気放電保護素子(以下、ESD保護素子ともいう)が設けられている。   Recently, since semiconductor devices have become more complex and higher in density, there has been a problem that semiconductor devices are destroyed by electrostatic discharge (ESD) during assembly processes in the manufacturing process. As a countermeasure, an on-chip electrostatic discharge protection element (hereinafter also referred to as an ESD protection element) that protects internal circuit elements by efficiently discharging an electrostatic discharge current through a safe path is provided in a semiconductor device chip. It has been.

特に、CMOSトランジスタのチップの場合、微細化が進行して、ゲート酸化膜が極めて薄くなってきており、ゲート酸化膜の耐電圧が低下しているので、ESD放電に対して著しく敏感となっている。つまり、静電気放電保護素子が低インピーダンスになり始める電圧(トリガ電圧)と、ゲート酸化膜の耐電圧との差が小さくなってきているので、大量の電流が流れると、ゲート酸化膜に許容以上の電圧が印加されて、破壊に至る危険性が高くなってきている。従って、近時の静電気放電保護素子には、ゲート酸化膜の耐電圧の低下に伴い、クランプ電圧と共にトリガ電圧を低くすることが要求されている。   In particular, in the case of a CMOS transistor chip, miniaturization has progressed and the gate oxide film has become extremely thin, and the withstand voltage of the gate oxide film has decreased, so that it becomes extremely sensitive to ESD discharge. Yes. In other words, the difference between the voltage (trigger voltage) at which the electrostatic discharge protection element starts to become low impedance and the withstand voltage of the gate oxide film is getting smaller. There is an increased risk of breakdown when voltage is applied. Therefore, recent electrostatic discharge protection elements are required to lower the trigger voltage together with the clamp voltage as the withstand voltage of the gate oxide film decreases.

一般に、高速動作を要求されるCMOSトランジスタ回路の入力回路は、低いRC遅延を必要としているので、静電気放電保護回路を付加することにより、付加容量を低くする必要があるため、一般に広く使用されている大きな保護抵抗を使用することはできない。また、付加容量の点以外にも、製造コストの観点からも、保護素子のレイアウト面積を小さくすることが要求されている。   In general, an input circuit of a CMOS transistor circuit that requires high-speed operation requires a low RC delay, and therefore, it is necessary to reduce an additional capacitance by adding an electrostatic discharge protection circuit. You cannot use a large protective resistance. In addition to the additional capacity, it is also required to reduce the layout area of the protection element from the viewpoint of manufacturing cost.

特に、SCRを利用して、ESD現象によって生じる損傷からチップを保護する方法は、SCRが他の保護素子と比較して極めて低容量であり、レイアウト面積も小さく、かつ極めて低い保持電圧を持つという優れた利点を有することから、多用されてきた。このSCR型静電気放電保護素子に関しては、特許文献1乃至3及び非特許文献1に記載されている。   In particular, a method for protecting a chip from damage caused by an ESD phenomenon using SCR has a very low capacity, a small layout area, and a very low holding voltage compared to other protection elements. It has been used extensively because of its excellent advantages. This SCR type electrostatic discharge protection element is described in Patent Documents 1 to 3 and Non-Patent Document 1.

図27は従来例1の静電気放電保護素子である低電圧トリガSCRのレイアウトを示す平面図、図28は図27に示すA−A線による断面図である。図27及び28に示すように、従来例1の静電気放電保護素子は、P半導体基板1の表面に、第1のPウエル3aと、Nウエル2と、第2のPウエル3bとが形成されており、Nウエル2における素子分離絶縁膜6に仕切られた領域に、SCRのアノードとなるP領域4と、Nウエル電位固定用電極となるN領域5とが形成され、このNウエル2に隣接するPウエル3b内にNMOSトランジスタのソースドレインとなる1対のN領域9と、このN領域9間の基板上にゲート電極8が形成されている。また、このN領域9のうち、NMOSトランジスタのドレイン部分(P領域4側のN領域9)が、Nウエル2に接続されており、NMOSトランジスタのソース部分(反対側のN領域9)が、SCRのカソードとなっている。 27 is a plan view showing a layout of a low voltage trigger SCR which is an electrostatic discharge protection element of Conventional Example 1, and FIG. 28 is a cross-sectional view taken along line AA shown in FIG. As shown in FIGS. 27 and 28, in the electrostatic discharge protection element of Conventional Example 1, the first P well 3a, the N well 2 and the second P well 3b are formed on the surface of the P + semiconductor substrate 1. In the region of the N well 2 partitioned by the element isolation insulating film 6, a P + region 4 serving as an SCR anode and an N + region 5 serving as an N well potential fixing electrode are formed. A pair of N + regions 9 serving as the source and drain of an NMOS transistor are formed in a P well 3 b adjacent to the well 2, and a gate electrode 8 is formed on the substrate between the N + regions 9. Further, in this N + region 9, the drain portion of the NMOS transistor (N + region 9 on the P + region 4 side) is connected to the N well 2, and the source portion (N + region on the opposite side) of the NMOS transistor. 9) is the cathode of the SCR.

入力パッドは、Nウエル電位固定用電極のN領域5と共に、入力信号及び電源ライン等に接続されている。また、グラウンドパッドは、SCRのカソードとなるN領域9に接続されている。更に、符号7はラッチアップ防止用のP領域であり、接地に接続されてガードリングとなる。なお、図24においては、ガードリングの一部のみを示している。 The input pad is connected to an input signal, a power supply line and the like together with the N + region 5 of the N well potential fixing electrode. The ground pad is connected to the N + region 9 that becomes the cathode of the SCR. Reference numeral 7 denotes a P + region for preventing latch-up, which is connected to the ground and serves as a guard ring. In FIG. 24, only a part of the guard ring is shown.

SCRに接続される入力パッドに正の過電圧静電気が加わると、NMOSトランジスタのドレイン側PN接合がアバランシェブレイクダウンを起こし、MOSトランジスタが基板を経由してPガードリングに向かってホール電流を流すことにより、基板電位を上昇させる。これは、SCRのカソード(NMOSトランジスタのソース)底面の電位を上昇させて、N/Pダイオードが順バイアスされて、横型NPNバイポーラ素子11を導通させる要因となる。また、Nウエル2内に電流が流れることで、Nウエル2内に電位差が生じて、アノード(Nウエル2中のP領域4)底面の電位が、Nウエル電位固定用電極を構成するN領域5の電位に比較して低下することで、P/Nダイオードが順バイアスされて、縦型PNPバイポーラ素子12が導通することになる。この際に,縦型バイポーラ素子12は、基板に電流を供給するので、横型バイポーラ素子11の導通を促進するという正のフィードバックが生じる。このため、1ナノ秒程度の時間内に、低抵抗の電流経路がアノード(P領域4)−カソード(N領域9)間に形成される。この保護動作時には、ターン・オン・インピーダンスが極めて低いことから、大きな電流が流れる場合でも、クランプ電圧が極めて低く、このため、この従来例1のSCRは、低電圧トリガSCRと呼ばれている。このように、SCRは、一般的に、消費電力を抑制することができるため、破壊電流が高く、また、クランプ電圧が低いことから、理想的な静電気放電保護素子であるといえる。 When positive overvoltage static electricity is applied to the input pad connected to the SCR, the drain side PN junction of the NMOS transistor causes an avalanche breakdown, and the MOS transistor passes a hole current toward the P + guard ring via the substrate. As a result, the substrate potential is raised. This raises the potential of the bottom surface of the cathode of the SCR (source of the NMOS transistor), causing the N + / P diode to be forward biased and causing the lateral NPN bipolar element 11 to conduct. Further, when a current flows in the N well 2, a potential difference is generated in the N well 2, and the potential on the bottom surface of the anode (P + region 4 in the N well 2) is the N well constituting the N well potential fixing electrode. By lowering compared to the potential of the + region 5, the P + / N diode is forward-biased and the vertical PNP bipolar element 12 becomes conductive. At this time, since the vertical bipolar element 12 supplies a current to the substrate, positive feedback that promotes the conduction of the horizontal bipolar element 11 occurs. Therefore, a low-resistance current path is formed between the anode (P + region 4) and the cathode (N + region 9) within a time of about 1 nanosecond. During this protection operation, the turn-on impedance is extremely low, so that even when a large current flows, the clamp voltage is very low. Therefore, the SCR of Conventional Example 1 is called a low voltage trigger SCR. As described above, the SCR can be said to be an ideal electrostatic discharge protection element because it can generally suppress power consumption and has a high breakdown current and a low clamp voltage.

図29は横軸に電圧をとり、縦軸に電流をとって、各種SCRの特性を比較したグラフ図である。SCRは、トリガ電流を超えるとラッチ動作が生じ、低抵抗な電流経路が生じて電圧が低くなり、この現象を、一般に、スナップバックするという。図29に示すように、前述の従来例1の低電圧トリガSCR等の一般的なSCRのトリガ電流は、1乃至10mAと極めて低くなっている。また、SCRの動作を保持できる最低の電流値(保持電流)も10乃至100mAと低く、SCRの動作時の最小電圧(保持電圧)も、通常、1V程度と極めて低くなっている。更に、ダイナミック抵抗も1乃至2Ωと、MOS型ESD保護素子に比べて低いため、サージ電流流入時に被保護素子に過度な電圧が加わることを防止できる。更にまた、SCR自身の破壊電流も高いので、全体的な保護性能は他の保護素子に比べて優れている。   FIG. 29 is a graph comparing the characteristics of various SCRs with voltage on the horizontal axis and current on the vertical axis. In the SCR, when the trigger current is exceeded, a latch operation occurs, a low-resistance current path is generated, and the voltage is lowered. This phenomenon is generally referred to as snapping back. As shown in FIG. 29, the trigger current of a general SCR such as the low voltage trigger SCR of the above-described conventional example 1 is as extremely low as 1 to 10 mA. Also, the minimum current value (holding current) that can hold the SCR operation is as low as 10 to 100 mA, and the minimum voltage (holding voltage) during the SCR operation is usually very low, about 1V. Furthermore, since the dynamic resistance is 1 to 2Ω, which is lower than that of the MOS type ESD protection element, it is possible to prevent an excessive voltage from being applied to the protected element when a surge current flows. Furthermore, since the breakdown current of the SCR itself is high, the overall protection performance is superior to other protection elements.

なお、SCRの保護性能、つまり、保持電圧、ダイナミック抵抗及び低抵抗になるまでの遷移時間は、アノード−カソード間隔に依存していて、高速動作する高性能のSCRを作るためには、その間隔を最小にする必要があると記載されている文献もあるが、実際は、横方向NPNバイポーラトランジスタ11の性能が低いために、それがSCRの性能を決めているという指摘も多い。   Note that the protection performance of the SCR, that is, the transition time until the holding voltage, dynamic resistance, and low resistance depend on the anode-cathode interval. In order to make a high-performance SCR that operates at high speed, the interval is used. Although there is a document describing that it is necessary to minimize the width of the NPN bipolar transistor 11 in practice, it is often pointed out that the performance of the SCR is determined because the performance of the lateral NPN bipolar transistor 11 is low.

この点から考えると、低電圧トリガSCRは、Nウエル−カソード間を狭くできない場合が多く、遷移時間が極めて長くなる場合があり、このため、ESD保護性能が大きく低下すると考えられる。   From this point of view, the low voltage trigger SCR often cannot be narrowed between the N well and the cathode, and the transition time may be extremely long. Therefore, it is considered that the ESD protection performance is greatly deteriorated.

なお、トリガする電流を供給する回路は、従来例1の回路に限らず、一定の電圧を超えると電流が流れ始める回路とすればよく、直列にダイオードを接続した回路等もある。   The circuit for supplying the triggering current is not limited to the circuit of the conventional example 1, but may be a circuit in which a current starts to flow when a certain voltage is exceeded, and there is a circuit in which a diode is connected in series.

図30は特許文献4に記載の静電気放電保護素子のレイアウトを示す平面図であり、図31は図30に示すB−B線による断面図である。この静電気放電保護素子においては、NMOSトランジスタの代わりに、第2のPウエル3b内に直接トリガタップとなるP領域10が形成されている。このP領域10によるトリガ電流供給により、基板電位を上昇させる。基板電流を供給する回路として、N型MOSFETを使用し、ソースと、P領域とを接続する回路を基板バイアス回路としている。更に、SCRのトリガ方式に関しては、特許文献8及び10に、Nウエル2に電流を供給する方式に関する記載がある。図32は特許文献10に記載の静電気放電保護素子を示す断面図であり、図33は特許文献8に記載の静電気放電保護素子を示す断面図である。特許文献10に記載の静電気放電保護素子は、図32に示すように、Nウエル領域2にアノード電極4とのPNダイオードを形成して、それにトリガ回路を接続している。これは、V−PNPトリガSCRと呼ばれている。また、特許文献8に記載の静電気放電保護素子は、図33に示すように、アノード−カソード間にトリガタップ(N層5b及びP層10)を配置して、このトリガタップに相互に電流を供給して、トリガ動作の高速化を図っている。 30 is a plan view showing the layout of the electrostatic discharge protection element described in Patent Document 4, and FIG. 31 is a cross-sectional view taken along the line BB shown in FIG. In this electrostatic discharge protection element, a P + region 10 that directly serves as a trigger tap is formed in the second P well 3b in place of the NMOS transistor. The substrate potential is raised by supplying the trigger current from the P + region 10. As a circuit for supplying a substrate current, an N-type MOSFET is used, and a circuit connecting a source and a P + region is a substrate bias circuit. Further, regarding the SCR trigger method, Patent Documents 8 and 10 describe a method for supplying a current to the N-well 2. 32 is a cross-sectional view showing the electrostatic discharge protection element described in Patent Document 10, and FIG. 33 is a cross-sectional view showing the electrostatic discharge protection element described in Patent Document 8. As shown in FIG. 32, the electrostatic discharge protection element described in Patent Document 10 is formed with a PN diode with an anode electrode 4 in an N well region 2 and connected to a trigger circuit. This is called a V-PNP trigger SCR. In addition, as shown in FIG. 33, the electrostatic discharge protection element described in Patent Document 8 has a trigger tap (N + layer 5b and P + layer 10) disposed between the anode and the cathode, and the trigger tap is mutually connected. Current is supplied to speed up the trigger operation.

更に、従来の静電保護素子においては、特許文献5の図2a、特許文献6の図8、非特許文献1及びそれらについて上記説明に記載されているように、電源電圧が低い場合には、SCRの保持電圧が、通常動作中でラッチアップしてしまう可能性があるため、図34に示すように、基板又はNウエルの電位固定用電極に抵抗素子を付加して、保持電圧等の特性を調整できるような回路構成にしている。これらは、一般に保持電圧調整型SCRと呼ばれている。この保持電圧調整型SCRは、SCRを構成する各バイポーラ素子のベース抵抗を小さく設定することにより、SCR動作を保つ最小の電流値(保持電流)を高くすることができる。そして、図29に示すように、SCRのI−V特性から保持電流が決まると、それに対応して保持電圧が決まることになる。   Furthermore, in the conventional electrostatic protection element, as described in FIG. 2a of Patent Document 5, FIG. 8 of Patent Document 6, Non-Patent Document 1, and the above description, when the power supply voltage is low, Since the holding voltage of the SCR may be latched up during normal operation, a resistance element is added to the potential fixing electrode of the substrate or the N well as shown in FIG. The circuit configuration can be adjusted. These are generally called holding voltage adjustment type SCRs. This holding voltage adjustment type SCR can increase the minimum current value (holding current) for maintaining the SCR operation by setting the base resistance of each bipolar element constituting the SCR small. As shown in FIG. 29, when the holding current is determined from the IV characteristics of the SCR, the holding voltage is determined correspondingly.

しかしながら、外部抵抗で保持電圧を調整できるようにするためには、このような回路構成の場合、SCR構造内部に設けられたNウエル抵抗、Pウエル抵抗を十分低くする必要があるが、通常の高抵抗基板を使用したSCR、又は、STI(Shallow Trench Isolation)プロセスを使用したSCRでは、抵抗値を低くできないため、実現が困難とされていた。この点に鑑みて、特許文献7及び本願発明者等の発明である特許文献9には、Pウエル抵抗及びNウエル抵抗を低くするようなレイアウトが記載されている。   However, in order to be able to adjust the holding voltage with an external resistor, in such a circuit configuration, it is necessary to sufficiently reduce the N well resistance and the P well resistance provided in the SCR structure. In an SCR using a high resistance substrate or an SCR using an STI (Shallow Trench Isolation) process, the resistance value cannot be lowered, so that it has been difficult to realize. In view of this point, Patent Document 7 and Patent Document 9 which is an invention of the inventors of the present application describe a layout that lowers the P-well resistance and the N-well resistance.

特許文献7及び非特許文献3には、前述の特許文献4に記載のトリガ方法を改善しつつ、特許文献5及び6の課題である保持電圧を外部抵抗で調節する方法を可能にした静電気放電保護素子であるSCRが記載されている。これらは、HHI−SCRとも呼ばれているが、保持電圧調整型SCRの考え方を踏襲している。図35は特許文献7に記載のSCRのレイアウトを示す平面図であり、図36(a)は図35に示すC−C線による断面図であり、図36(b)は図35に示すD−D線による断面図である。図35、図36(a)及び(b)に示すように、特許文献7に記載のSCRは、アノード及びカソードを分割して、その間にNウエル電位制御用電極及びPウエル電位制御用電極を挿入している。つまり、この構造では、実効的なNウエル抵抗及びPウエル抵抗を小さくすることができる。   Patent Document 7 and Non-Patent Document 3 disclose an electrostatic discharge that improves the trigger method described in Patent Document 4 and enables a method of adjusting the holding voltage, which is a problem of Patent Documents 5 and 6, with an external resistor. An SCR that is a protective element is described. These are also called HHI-SCRs, but follow the concept of the holding voltage adjustment type SCR. 35 is a plan view showing the layout of the SCR described in Patent Document 7, FIG. 36 (a) is a cross-sectional view taken along line CC shown in FIG. 35, and FIG. 36 (b) is a diagram shown in FIG. It is sectional drawing by -D line. As shown in FIGS. 35, 36 (a) and 36 (b), the SCR described in Patent Document 7 is divided into an anode and a cathode, and an N-well potential control electrode and a P-well potential control electrode are interposed therebetween. Inserting. That is, with this structure, the effective N-well resistance and P-well resistance can be reduced.

非特許文献3には、Nウエル中のNウエル電位制御用電極と入力端子との間の接続個数を変えることにより、実効的なNウエル抵抗を調節し、外部抵抗との2つの抵抗値の組み合わせで保持電圧を調節しているとの記載がある。この外部抵抗値の設定は、予め低い値(例えば、2乃至10Ω程度)を目標に、Nウエル中のNウエル電位制御用電極と入力端子との間の接続個数を変更する等の調節及び設計を行う。そして、SCRのトリガ動作中には、抵抗素子と、Pウエル電位制御用電極7及びカソード9と間のPNダイオード(Pウエル抵抗を含む)との並列回路に電流が供給される。トリガ電流は、カソード間のP領域に供給されるため、効率的にトリガがかかるとされている。実際、特許文献7及び非特許文献3においては、Pウエル/Nダイオードの抵抗値は低いため、電流のほとんどが抵抗素子に分流されていると記載されている。 In Non-Patent Document 3, an effective N-well resistance is adjusted by changing the number of connections between the N-well potential control electrode and the input terminal in the N-well, and two resistance values of the external resistance are set. There is a description that the holding voltage is adjusted in combination. This external resistance value is set and adjusted such as changing the number of connections between the N-well potential control electrode and the input terminal in the N-well with a target of a low value (for example, about 2 to 10Ω) in advance. I do. During the trigger operation of the SCR, a current is supplied to a parallel circuit of a resistance element and a PN diode (including a P-well resistor) between the P-well potential control electrode 7 and the cathode 9. Since the trigger current is supplied to the P + region between the cathodes, it is assumed that the trigger is efficiently applied. Actually, Patent Document 7 and Non-Patent Document 3 describe that most of the current is shunted to the resistance element because the resistance value of the P-well / N + diode is low.

また、非特許文献3及び特許文献7に記載されているSCRでは、NMOSをトリガ素子(トリガ電流供給素子)として使用している。このため、SCRが低抵抗になるまでは、トリガ素子が抵抗素子を経由して電流を放電しているので、そのI−V特性はNMOSのI−V特性に類似している。保持電圧調整型SCRでは、通常のSCRに比べてトリガ電流及び保持電流共に、極めてに高い値に設定して制御できる。更に、非特許文献3に詳細な特性が記載されているように、このSCRは、トリガ電圧も十分に低い値になっている。   In the SCR described in Non-Patent Document 3 and Patent Document 7, NMOS is used as a trigger element (trigger current supply element). For this reason, until the SCR becomes low resistance, the trigger element discharges current through the resistance element, so that its IV characteristic is similar to that of NMOS. In the holding voltage adjustment type SCR, both the trigger current and the holding current can be set to extremely high values and controlled as compared with the normal SCR. Further, as detailed characteristics are described in Non-Patent Document 3, this SCR has a sufficiently low trigger voltage.

更にまた、図37は特許文献7の静電気放電保護素子の他の実施例を示す断面図である。図37に示すように、特許文献7には、他の実施例として、2つのトリガ素子を夫々Nウエル電位制御電極5及びPウエル電位制御電極7に接続し、各抵抗素子に夫々のトリガ回路から電流を供給して2箇所でSCRをトリガする方式に関する記載がある。図37に示すように、保持電圧制御型SCRに基板トリガ方式を適用する場合、Pウエル電位制御用電極7とグラウンド端子との間に抵抗素子が接続される。そして、SCRのトリガ動作中には、抵抗素子と、Pウエル制御用電極及びカソード間とのPウエル/Nダイオード(Pウエル抵抗を含む)とのへ入れる回路に電流が供給される。通常の構造では、Pウエル/Nダイオードの抵抗値は高いので、電流のほとんどは抵抗素子に分流されている。従って、クランプ電圧は、Pウエル電位制御用電極7とグランド素子間の抵抗素子の抵抗値で決まるので、この抵抗値の設定はあらかじめ低い値を目標に設計を行う。 FIG. 37 is a sectional view showing another embodiment of the electrostatic discharge protection element of Patent Document 7. In FIG. As shown in FIG. 37, in Patent Document 7, as another example, two trigger elements are connected to an N well potential control electrode 5 and a P well potential control electrode 7 respectively, and each trigger circuit is connected to each resistance element. There is a description on a method of triggering the SCR at two locations by supplying a current from. As shown in FIG. 37, when the substrate trigger method is applied to the holding voltage control type SCR, a resistance element is connected between the P-well potential control electrode 7 and the ground terminal. During the trigger operation of the SCR, a current is supplied to a circuit that enters the resistance element and the P well / N + diode (including the P well resistance) between the P well control electrode and the cathode. In a normal structure, since the resistance value of the P-well / N + diode is high, most of the current is shunted to the resistance element. Therefore, the clamp voltage is determined by the resistance value of the resistance element between the P-well potential control electrode 7 and the ground element. Therefore, the resistance value is set in advance with a target of a low value.

更にまた、特許文献11には、低電圧トリガSCRに対して、「a triggering voltage adapter network and a holding voltage adapter network」を適用して、保持電圧及びトリガ電圧を制御する方式に関する記載がある。更にまた、特許文献12には、SCRに使用する素子分離をSTIではなく、通常のMOS−likeな構造を使用して、素子分離をし、各バイポーラ素子の電流増幅率を高くするという記載がある。なお、これらの素子分離構造に関しては、特許文献12の従来の技術を説明している図2A及び2Bに記載されている。   Furthermore, Patent Document 11 describes a method for controlling the holding voltage and the trigger voltage by applying “a triggering voltage adapter network and a holding voltage adapter network” to the low voltage trigger SCR. Furthermore, Patent Document 12 describes that element isolation used for SCR is not STI, but a normal MOS-like structure is used for element isolation to increase the current amplification factor of each bipolar element. is there. Note that these element isolation structures are described in FIGS. 2A and 2B illustrating the prior art of Patent Document 12. FIG.

米国特許5,225,702号明細書US Pat. No. 5,225,702 米国特許5,465,189号明細書US Pat. No. 5,465,189 米国特許5,502,317号明細書US Pat. No. 5,502,317 特開平09−107074号公報 (第3−7頁、第13図)JP 09-107074 (page 3-7, FIG. 13) 米国特許5,012,317号明細書US Pat. No. 5,012,317 米国特許4,939,616号明細書US Pat. No. 4,939,616 米国特許出願公開第2002/0153571号明細書US Patent Application Publication No. 2002/0153571 米国特許出願公開第2003/0075726号明細書US Patent Application Publication No. 2003/0075726 米国特許出願公開第2002/0083250号明細書US Patent Application Publication No. 2002/0083250 特開2003−203985号公報JP 2003-203985 A 米国特許出願公開第2003/0164508号明細書US Patent Application Publication No. 2003/0164508 米国特許出願公開第2003/0213971号明細書US Patent Application Publication No. 2003/0213971 Chatterjee A.、Polgreen T.,「A low-voltage triggering SCR for on-chip ESD protection at output and input pads」,IEEE Electron Device Letters,1991年1月,第12巻,第1号,p.21−22Chatterjee A., Polgreen T., “A low-voltage triggering SCR for on-chip ESD protection at output and input pads”, IEEE Electron Device Letters, January 1991, Vol. 12, No. 1, p. 21-22 Ameraskera et al.,「Substrate Triggering and Salicide Effects on ESD Performance and Protection Circuit Design in Submicron CMOS Processes」,IEDM,1995年,p.547−550Ameraskera et al., “Substrate Triggering and Salicide Effects on ESD Performance and Protection Circuit Design in Submicron CMOS Processes”, IEDM, 1995, p. 547-550 Markus P. J. Mergens et al.,「High Holding Current SCRs (HHI-SCR) for ESD Protection and Latch-up Immune IC Operation」,Electrical Overstress / Electrostatic Discharge Symposium Proceedings 2002 (1A.3.1)Markus P. J. Mergens et al., “High Holding Current SCRs (HHI-SCR) for ESD Protection and Latch-up Immune IC Operation”, Electrical Overstress / Electrostatic Discharge Symposium Proceedings 2002 (1A.3.1) J. Wu et al.,「Breakdown and latent damage of ultra-thin gate oxides under ESD stress conditions」, Electrical Overstress / Electrostatic Discharge Symposium Proceedings,2002年,p.287−295J. Wu et al., “Breakdown and latent damage of ultra-thin gate oxides under ESD stress conditions”, Electrical Overstress / Electrostatic Discharge Symposium Proceedings, 2002, p. 287-295

しかしながら、CMOSLSIの微細化に伴い、ゲート酸化膜薄膜化が進行しており、過大な電圧印加に対して、内部回路が極めて脆弱になってきている。非特許文献4で指摘されているように、特許文献1乃至3に記載の低電圧トリガSCRでは、低抵抗になるまでの遷移時間が長く、その間に電圧がオーバーシュートしてしまうため、内部素子に過大な電圧が印加されてゲート酸化膜破壊を起こす等の危険性がある。遷移時間は、アノード−カソードの間隔が広くなる程長くなることが知られているが、低電圧トリガSCRでは、その間隔が狭められないことも一因である。この現象は低電圧トリガSCRに限らず、前述の従来のSCRでも同様である。   However, with the miniaturization of CMOS LSI, the gate oxide film is becoming thinner, and the internal circuit is extremely vulnerable to excessive voltage application. As pointed out in Non-Patent Document 4, in the low voltage trigger SCR described in Patent Documents 1 to 3, the transition time until the resistance becomes low is long and the voltage overshoots during that time. There is a danger that an excessive voltage is applied to the gate electrode to cause breakdown of the gate oxide film. It is known that the transition time becomes longer as the anode-cathode interval becomes wider. However, in the low voltage trigger SCR, the interval cannot be reduced. This phenomenon is not limited to the low voltage trigger SCR, but is the same in the above-described conventional SCR.

従来の低抵抗基板を使用した製品においては、保持電流を高く設定する必要があるSCRでは、アノード−カソード間隔を広くすることにより保持電圧を高くして、所望の値に設定していた。この方法では、トリガ電流も高くならざるを得ない。このようなSCR構造では、トリガ回路が主にサージ電流を放電しているため、トリガ回路とSCR構造内部の電流経路の抵抗値との和によりトリガ電圧が決まる。通常、保持電圧が極めて低いSCRでは、トリガ電流も10mA程度と極めて低いため、トリガ電圧は高くならない。これらの抵抗値に関して注意を払う必要はなかった。しかしながら、そのトリガ電流値は、一般的に、0.1乃至1A程度であり、これら抵抗値が無視できない場合がある。このSCR構造内部の電流経路の抵抗値は、計算が容易ではなく、高くなりがちであり、その抵抗値が高い場合は、トリガ電圧が高くなる危険性がある。例えば、図27に示す低電圧トリガSCRではNウエル中の抵抗値が、図32に示す特許文献10に記載のSCRではP/Nウエルダイオード(P領域4−N領域5間)の抵抗値が、図30に示す特許文献4に記載のSCRではトリガ用P層10から基準電位のガードリング用P層10までの抵抗値が、トリガ電圧を増加させる原因になる。また、特許文献1乃至3に記載のSCRでは、トリガ素子がSCR構造の一部を形成している。そのため、トリガ素子の抵抗値を自由に変更できず、トリガ電圧の調整に大きな制限があるという問題点がある。 In a product using a conventional low-resistance substrate, in an SCR in which the holding current needs to be set high, the holding voltage is set high by widening the anode-cathode interval and set to a desired value. In this method, the trigger current must be increased. In such an SCR structure, since the trigger circuit mainly discharges a surge current, the trigger voltage is determined by the sum of the trigger circuit and the resistance value of the current path in the SCR structure. Usually, in the SCR having a very low holding voltage, the trigger voltage is not so high because the trigger current is also as low as about 10 mA. There was no need to pay attention to these resistance values. However, the trigger current value is generally about 0.1 to 1 A, and these resistance values may not be ignored. The resistance value of the current path inside the SCR structure is not easy to calculate and tends to be high. If the resistance value is high, there is a risk that the trigger voltage will be high. For example, the resistance value in the N well is low in the low voltage trigger SCR shown in FIG. 27, and the P + / N well diode (between P + region 4 and N + region 5) is in the SCR described in Patent Document 10 shown in FIG. In the SCR described in Patent Document 4 shown in FIG. 30, the resistance value from the trigger P + layer 10 to the reference potential guard ring P + layer 10 causes the trigger voltage to increase. In the SCR described in Patent Documents 1 to 3, the trigger element forms part of the SCR structure. For this reason, the resistance value of the trigger element cannot be freely changed, and there is a problem in that there is a great limitation in adjusting the trigger voltage.

一方、高抵抗基板を使用した製品のSCRにおいては、このような保持電圧調整が困難とされており、実際は、例えば、ダイオードを直列に接続して、全体の保持電圧値を高くする方式が採用されている。従って、保持電圧を高く使用とする試みが広く行われていないため、特許文献4、8及び10に記載されているSCRのトリガ方式は、一般に、トリガ電流が極めて低く、その寄生抵抗の影響が無視でき、これらの問題が顕在化していない。   On the other hand, in the SCR of products using a high-resistance substrate, such holding voltage adjustment is difficult, and in fact, for example, a method of increasing the overall holding voltage value by connecting diodes in series is adopted. Has been. Therefore, since attempts to use a high holding voltage have not been made widely, the triggering method of the SCR described in Patent Documents 4, 8 and 10 generally has a very low trigger current and is affected by its parasitic resistance. It can be ignored and these problems have not become apparent.

また、特許文献7及び非特許文献3に記載されているHHI−SCRでは、トリガ電流の増加を抑制しながら保持電圧を調整するため、外部抵抗に電流をシャントして、これら抵抗が影響しないような回路を採用している。非特許文献3においては、その外部抵抗と電流のとの積が0.7V程度になり、ダイオードを順方向にバイアスするとSCRがトリガするとの記載がある。しかしながら、そのためには、SCRを構成するもう一方のバイポーラ素子がオンする必要があるため、トリガ電流はより大きな値が必要である。この点から考えると、このような構造を採用すると、外部抵抗値が高い値に設定されている場合、トリガ電圧が高くなる可能性が高い。従って、前述したように、特許文献7及び非特許文献3に記載されているSCRは、外部抵抗が低い範囲の値になっている。   In the HHI-SCR described in Patent Document 7 and Non-Patent Document 3, the holding voltage is adjusted while suppressing an increase in the trigger current, so that the current is shunted to the external resistor so that these resistors do not affect. The circuit is adopted. Non-Patent Document 3 describes that the product of the external resistance and current is about 0.7 V, and that the SCR is triggered when the diode is forward biased. However, for that purpose, since the other bipolar element constituting the SCR needs to be turned on, the trigger current needs to have a larger value. Considering this point, when such a structure is adopted, the trigger voltage is likely to be high when the external resistance value is set to a high value. Therefore, as described above, the SCR described in Patent Document 7 and Non-Patent Document 3 has a value in a range where the external resistance is low.

ダイオードの応答速度は、外部から電圧を印加して電流を供給する場合には、極めて遅いことが知られているが、その場合、SCRの応答時間が長くなる虞がある。その原因の一つには、ダイオードの抵抗が高く、ダイオードそのものに電流が直接供給されないことにある。また、もう一つの原因として、一方のバイポーラ素子が動作中に、他方のバイポーラ素子が動作していないということもある。特許文献7では、回路構成を工夫することにより、この問題の解決を図っている。しかしながら、図37に示す特許文献7に記載の保持電圧調整型SCRのように、異なるトリガ素子で2重にトリガをかける方式は、特許文献7にも記載されているように、トリガ素子自身が電流を流し始めるタイミングが揃わない場合がある。従って、例えば、Nウエル側に電流が流れる場合、PNダイオードから放出されるホール電流はPウエル電位制御電極へ流れ込むが、その抵抗値は一般に低く設定されているため、トリガ電流が高くなってしまうという問題点がある。   The response speed of the diode is known to be extremely slow when a voltage is applied from the outside to supply a current, but in that case, the response time of the SCR may become long. One of the causes is that the resistance of the diode is high and current is not directly supplied to the diode itself. Another cause is that one bipolar element is operating and the other bipolar element is not operating. In Patent Document 7, this problem is solved by devising a circuit configuration. However, as in the holding voltage adjustment type SCR described in Patent Document 7 shown in FIG. 37, the method of performing double triggering with different trigger elements is as follows. There are cases where the timing for starting the current flow is not aligned. Therefore, for example, when a current flows to the N-well side, the hole current emitted from the PN diode flows into the P-well potential control electrode, but its resistance value is generally set low, so that the trigger current becomes high. There is a problem.

また、トリガ動作の観点から考えてみると、特許文献7及び非特許文献3でも指摘されているように、SCRのトリガを効率的にするためには、アノード・カソード間の対向する領域に近いPNダイオードを順バイアスする方が効率的である。しかしながら、図28に示すように、特許文献10に記載のトリガ素子が接続されるPNダイオードは、SCRの電流経路であるアノード−カソード間とは、逆側の位置で電流が流れてしまうため、トリガが効率的でなく、動作速度が低下するという問題点がある。なお、特許文献10等に記載されているNウエルにトリガ電流を供給する方式では、Nウエル抵抗を低くできないため、保持電圧制御の観点から好ましくない。特許文献8の2重トリガ方式においては、アノード−カソード間隔が離れすぎているため、ダイナミック抵抗が高くなるだけでなく、カソード−Nウエル間にトリガタップを設ける場合には、SCRの動作速度を著しく低下させる場合がある。   Considering from the viewpoint of trigger operation, as pointed out in Patent Document 7 and Non-Patent Document 3, in order to efficiently trigger the SCR, it is close to a region where the anode and the cathode face each other. It is more efficient to forward bias the PN diode. However, as shown in FIG. 28, in the PN diode to which the trigger element described in Patent Document 10 is connected, current flows at a position opposite to the anode-cathode that is the current path of the SCR. There is a problem that the trigger is not efficient and the operation speed is lowered. Note that the method of supplying the trigger current to the N-well described in Patent Document 10 and the like is not preferable from the viewpoint of holding voltage control because the N-well resistance cannot be lowered. In the double trigger method of Patent Document 8, since the anode-cathode distance is too large, not only the dynamic resistance is increased, but also when the trigger tap is provided between the cathode and the N-well, the operation speed of the SCR is increased. It may be significantly reduced.

上述の如く、SCRを構成する縦型バイポーラトランジスタ素子12を高速に導通させるような構造が必要であること、トリガ電圧を低くする必要があること、レイアウト面積を低く抑制する必要があることという要求に応えることができる静電気放電保護素子は従来存在せず、この種の静電気放電保護素子の開発が強く求められている。   As described above, there is a need for a structure that allows the vertical bipolar transistor elements 12 constituting the SCR to be conducted at high speed, a low trigger voltage, and a low layout area. In the past, there has been no electrostatic discharge protection element that can meet the above requirements, and there is a strong demand for the development of this type of electrostatic discharge protection element.

また、前述の背景技術において説明したように、SCRの保持電圧を安定的に調整することは重要である。特に、近年、STIプロセス(Shallow Trench Isolation:浅溝埋込分離)が使用されるようになっており、ウエル中の抵抗が大きくばらつくことが多くなっている。実際問題として、Nウエル抵抗、基板抵抗は、Nウエル中のN領域及びPウエル中のP領域の面積又はレイアウトに依存することが多く、SCRを構成する各バイポーラ素子の電流増幅率もプロセスの変更等でずれている可能性があり、SCRを製品に適用する場合には、試作及び評価によって、保持電圧などの性能をあわせこむことが必要であるという問題点がある。更に、特許文献7に記載のSCRにおいては、外部抵抗で調整できる程度にNウエル抵抗及びPウエル抵抗を下げることが必要であるが、実際は、図27、図28(a)及び(b)に示すように、電極を横側に配置している関係で、実質的な抵抗率は下がりにくく、横方向に抵抗分布が生じる。このため、SCRの保持電流は、最大の抵抗となるアノード及びカソード電極のほぼ中央部分で決まってしまう。よって、保持電流を極めて高く設定しなければならない場合には、所定の値まで抵抗が下がらないため、分割を多くしなければならなくなり、分割数が少ないと保持電流を制御できず、分割数を予め多くしておくと、レイアウト面積が極めて広くなるという問題点がある。 Further, as described in the background art described above, it is important to stably adjust the holding voltage of the SCR. In particular, in recent years, the STI process (Shallow Trench Isolation) has been used, and the resistance in the well often varies greatly. In practice, the N well resistance and the substrate resistance often depend on the area or layout of the N + region in the N well and the P + region in the P well, and the current amplification factor of each bipolar element constituting the SCR is also determined. There is a possibility that it is shifted due to a process change or the like, and there is a problem that when the SCR is applied to a product, it is necessary to combine performance such as holding voltage by trial manufacture and evaluation. Furthermore, in the SCR described in Patent Document 7, it is necessary to lower the N-well resistance and the P-well resistance to such an extent that it can be adjusted by an external resistance. In practice, however, the SCRs shown in FIGS. 27, 28A and 28B are used. As shown, since the electrodes are arranged on the lateral side, the substantial resistivity is hardly lowered and a resistance distribution is generated in the lateral direction. For this reason, the holding current of the SCR is determined at the substantially central portion of the anode and cathode electrodes that have the maximum resistance. Therefore, when the holding current must be set very high, the resistance does not decrease to a predetermined value, so the number of divisions must be increased. If the number of divisions is small, the holding current cannot be controlled, and the number of divisions is reduced. If the number is increased in advance, there is a problem that the layout area becomes extremely large.

更にまた、SCRの保持電圧を、先に述べたカソード−Nウエルエッジ間隔を離すことで調整している場合には、動作速度の低下をもたらすというだけではなく、プロセス変更などで、保持電圧などのパラメータがずれた場合に、レティクルを新規に用意しなければならないし、それまで工場で製造されているウエハを廃棄しなければならないという高いリスクを負うことになり、SCRの適用に大きな制約を与えているという課題がある。   Furthermore, when the holding voltage of the SCR is adjusted by separating the cathode-N well edge interval described above, not only does the operation speed decrease, but the holding voltage, etc. If there is a deviation from the above parameters, new reticles must be prepared, and wafers that have been manufactured at the factory must be discarded. There is a problem of giving.

更にまた、特許文献6に記載の静電気放電保護素子は、Nウエル中の2つのN領域の間にP領域を挿入して、そのN領域間に抵抗素子を付加しているだけの構造であり、これでは、SCR素子をオンさせるにはNウエルの耐圧40V以上の電圧が、被保護素子に印加されてしまう。従って、現在の微細な素子では、耐電圧がこの値をはるかに下回っているので、適用できない。 Furthermore, in the electrostatic discharge protection element described in Patent Document 6, a P + region is inserted between two N + regions in the N well, and a resistance element is added between the N + regions. In this structure, in order to turn on the SCR element, a voltage of a breakdown voltage of 40 V or more of the N well is applied to the protected element. Therefore, the current fine device cannot be applied because the withstand voltage is far below this value.

更にまた、特許文献11は低電圧トリガSCRの変形例であり、前述したように、動作速度及びトリガ電圧の調整方法に問題がある。更にまた、特許文献12においては、その明細書中に各バイポーラトランジスタの電流増幅率を高くするためにこのような構造を採用していると記載されているが、このような構造にすると、SCRを構成する各バイポーラトランジスタのベース抵抗が著しく低下し、SCRが動作しない虞がある。また、特許文献12の従来技術である図2A及び2Bには、アノード−Nウエル電位固定電極間、カソード−Pウエル電位固定電極間にSTI構造を形成しないSCRが記載されている。しかしながら、このSCRにように高濃度同士のPN接合では、リーク電流が著しく高くなり、電流増幅率が低下してSCR性能がばらつくという問題点がある。更に、現在のCMOS製品製造プロセスでは、N層及びP層等ゲート電極で覆われていないSi層は全てシリサイド電極で覆われるが、特許文献12に記載のSCRでは、アノード−カソード間にもシリサイド電極が形成されるため、この領域でリーク電流が増大してSCR特性が制御できないという問題点もある。 Furthermore, Patent Document 11 is a modified example of the low voltage trigger SCR, and as described above, there is a problem in the method of adjusting the operation speed and the trigger voltage. Furthermore, in Patent Document 12, it is described in the specification that such a structure is adopted in order to increase the current amplification factor of each bipolar transistor. As a result, the base resistance of each of the bipolar transistors constituting the SCR significantly decreases, and the SCR may not operate. 2A and 2B, which are prior arts of Patent Document 12, describe an SCR that does not form an STI structure between an anode and an N-well potential fixed electrode and between a cathode and a P-well potential fixed electrode. However, a high concentration PN junction such as this SCR has a problem that the leakage current becomes remarkably high, the current amplification factor decreases, and the SCR performance varies. Further, in the current CMOS product manufacturing process, all Si layers such as N + layer and P + layer that are not covered with the gate electrode are covered with the silicide electrode, but in the SCR described in Patent Document 12, between the anode and the cathode, However, since the silicide electrode is formed, the leakage current increases in this region and the SCR characteristic cannot be controlled.

本発明はかかる問題点に鑑みてなされたものであって、縦型バイポーラトランジスタ素子を高速動作させることができ、更にレイアウト面積を低く抑制することができると共に、保持電圧及びトリガ電圧等の素子の性能調整が容易な静電気放電保護素子及び静電気放電保護回路を提供することを目的とする。 The present invention has been made in view of such problems, and can operate a vertical bipolar transistor device at high speed, further reduce the layout area, and maintain the holding voltage, trigger voltage, and other elements. It is an object of the present invention to provide an electrostatic discharge protection element and an electrostatic discharge protection circuit whose performance can be easily adjusted.

本発明は以下の特徴を有する。但し、特許請求の範囲に記載の第1導電型をP型とし、第2導電型をN型として記載する。しかし、本発明はこれに限らず、逆の導電型でもよい。   The present invention has the following features. However, the 1st conductivity type as described in a claim is described as P type, and the 2nd conductivity type is described as N type. However, the present invention is not limited to this, and a reverse conductivity type may be used.

本願第1発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the first invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及び第1のPウエルと、  An N well and a first P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記P型基板又は前記P型層の表面に形成された第2のPウエルと、  A second P well formed on the surface of the P type substrate or the P type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
前記第1のPウエルの表面に形成された第3高濃度N型領域と、  A third high-concentration N-type region formed on the surface of the first P-well;
前記第2のPウエルの表面に形成された第2高濃度P型領域と、  A second high-concentration P-type region formed on the surface of the second P-well;
を有し、  Have
前記第1高濃度N型領域及び第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第3高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The third high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第2高濃度N型領域はトリガ電流供給用回路に接続され、  The second high concentration N-type region is connected to a trigger current supply circuit,
前記トリガ電流供給回路は前記第2高濃度N型領域と前記第2の電源との間に接続されたMOSトランジスタを有し、  The trigger current supply circuit includes a MOS transistor connected between the second high-concentration N-type region and the second power supply,
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第1高濃度P型領域と前記第3高濃度N型領域とは隣接している、ことを特徴とする。  The first high-concentration P-type region and the third high-concentration N-type region are adjacent to each other.
前記静電気放電保護素子においては、例えば、前記第1高濃度N型領域及び前記第1高濃度P型領域に電流を流すことにより、前記P型基板又はP型層、前記Nウエル及び前記第1高濃度P型領域により構成されるバイポーラ素子に電流が流れる。なお、前記静電気放電保護素子においては、前記トリガ電流供給回路はMOSトランジスタの代わりに前記第2高濃度N型領域と前記第2の電源との間に接続された直列ダイオードを有していてもよい。  In the electrostatic discharge protection element, for example, by passing a current through the first high concentration N-type region and the first high concentration P-type region, the P-type substrate or P-type layer, the N well, and the first A current flows through the bipolar element constituted by the high concentration P-type region. In the electrostatic discharge protection element, the trigger current supply circuit may include a series diode connected between the second high-concentration N-type region and the second power supply instead of the MOS transistor. Good.

本願第2発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the second invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及び第1のPウエルと、  An N well and a first P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記P型基板又はP型層の表面に形成された第2のPウエルと、  A second P-well formed on the surface of the P-type substrate or P-type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
前記第1のPウエルの表面に形成された第3高濃度N型領域と、  A third high-concentration N-type region formed on the surface of the first P-well;
前記第2のPウエルの表面に形成された第2高濃度P型領域と、  A second high-concentration P-type region formed on the surface of the second P-well;
を有し、  Have
前記第1高濃度N型領域及び第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第3高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The third high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第2高濃度N型領域はトリガ電流供給用回路に接続され、  The second high concentration N-type region is connected to a trigger current supply circuit,
前記トリガ電流供給回路は前記第2高濃度N型領域と前記第2の電源との間に接続されたMOSトランジスタを有し、  The trigger current supply circuit includes a MOS transistor connected between the second high-concentration N-type region and the second power supply,
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第2高濃度N型領域と前記第3高濃度N型領域とは隣接している、ことを特徴とする。なお、前記静電気放電保護素子においては、前記トリガ電流供給回路はMOSトランジスタの代わりに前記第2高濃度N型領域と前記第2の電源との間に接続された直列ダイオードを有していてもよい。  The second high concentration N-type region and the third high concentration N-type region are adjacent to each other. In the electrostatic discharge protection element, the trigger current supply circuit may include a series diode connected between the second high-concentration N-type region and the second power supply instead of the MOS transistor. Good.

本願第1又は第2発明に係る静電気放電保護素子は、例えば、以下の構造的特徴を更に有していてもよい。  The electrostatic discharge protection element according to the first or second invention of the present application may further have the following structural features, for example.
(a)前記第1高濃度N型領域及び前記第2高濃度N型領域は、夫々複数個の分割領域からなり、(A) Each of the first high-concentration N-type region and the second high-concentration N-type region includes a plurality of divided regions,
前記第1高濃度N型領域及び前記第2高濃度N型領域の各分割領域は、前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に交互に配置されており、  The divided regions of the first high-concentration N-type region and the second high-concentration N-type region are alternately arranged in a direction orthogonal to the opposing direction of the second high-concentration P-type region and the third high-concentration N-type region. Are located in
各分割領域間に前記第1高濃度P型領域が延出している。  The first high-concentration P-type region extends between the divided regions.
(b)前記第1高濃度N型領域は2分割されて前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に離れて配置されており、(B) The first high-concentration N-type region is divided into two parts and arranged apart in a direction perpendicular to the opposing direction of the second high-concentration P-type region and the third high-concentration N-type region,
前記第2高濃度N型領域は前記第1高濃度N型領域の分割領域間に配置され、  The second high-concentration N-type region is disposed between the divided regions of the first high-concentration N-type region,
前記第1高濃度N型領域の分割領域と前記第2高濃度N型領域間の前記第1高濃度P型領域が延出している。  The first high-concentration P-type region extends between the divided region of the first high-concentration N-type region and the second high-concentration N-type region.
(c)前記第3高濃度N型領域は2分割されて前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に離れて配置されており、(C) The third high-concentration N-type region is divided into two and arranged apart in a direction orthogonal to the facing direction of the second high-concentration P-type region and the third high-concentration N-type region,
前記Nウエルが前記第3高濃度N型領域の分割領域間に延出しており、  The N-well extends between the divided regions of the third high-concentration N-type region;
前記第2高濃度N型領域はこのNウエルの延出領域に配置されている。  The second high-concentration N-type region is disposed in the extension region of the N well.
(d)前記第1高濃度N型領域及び前記第3高濃度N型領域は夫々2分割されて前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に離れて配置されており、(D) The first high-concentration N-type region and the third high-concentration N-type region are each divided into two and orthogonal to the facing direction of the second high-concentration P-type region and the third high-concentration N-type region. Are spaced apart in the direction,
前記Nウエルが前記第3高濃度N型領域の分割領域間に延出しており、  The N-well extends between the divided regions of the third high-concentration N-type region;
前記第2高濃度N型領域はこのNウエルの延出領域に配置されていると共に、前記第1高濃度P型領域は前記第1高濃度N型領域の分割領域間に延出している。  The second high-concentration N-type region is disposed in an extension region of the N well, and the first high-concentration P-type region extends between the divided regions of the first high-concentration N-type region.
(e)前記第1高濃度N型領域は2分割されて前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に離れて配置されており、(E) The first high-concentration N-type region is divided into two parts and arranged apart in a direction perpendicular to the opposing direction of the second high-concentration P-type region and the third high-concentration N-type region,
前記第1高濃度P型領域は前記第1高濃度N型領域の分割方向の中央部の前記第3高濃度N型領域寄りの部分が切りかかれており、  The first high-concentration P-type region has a portion near the third high-concentration N-type region at the center in the dividing direction of the first high-concentration N-type region.
前記第2高濃度N型領域がこの切欠部に配置されている。  The second high-concentration N-type region is disposed in this notch.

本願第3発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the third invention of the present application is:
P型基板又はP型層の表面に形成されたNウエル及びPウエルと、  An N well and a P well formed on the surface of a P type substrate or P type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
前記Pウエルの表面に形成された第3高濃度N型領域及び第3高濃度P型領域と、  A third high concentration N-type region and a third high concentration P-type region formed on the surface of the P well;
を有し、  Have
前記第1高濃度N型領域及び第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第3高濃度N型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The third high-concentration N-type region is connected to a second power source having a potential different from that of the first power source,
前記第2高濃度N型領域と前記第3高濃度P型領域とは直列ダイオードを介して接続され、  The second high concentration N-type region and the third high concentration P-type region are connected via a series diode,
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第2高濃度N型領域と前記第3高濃度N型領域とは隣接している、ことを特徴とする。  The second high concentration N-type region and the third high concentration N-type region are adjacent to each other.

本願第4発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the fourth invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及び第1のPウエルと、  An N well and a first P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記P型基板又はP型層の表面に形成された第2のPウエルと、  A second P-well formed on the surface of the P-type substrate or P-type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
前記第1のPウエルの表面に形成された第3高濃度N型領域及び第3高濃度P型領域と、  A third high concentration N-type region and a third high concentration P-type region formed on the surface of the first P well;
前記第2のPウエルの表面に形成された第2高濃度P型領域と、  A second high-concentration P-type region formed on the surface of the second P-well;
を有し、  Have
前記第1高濃度N型領域及び第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第3高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The third high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第2高濃度N型領域と前記第3高濃度P型領域とは直列ダイオードを介して接続され、  The second high concentration N-type region and the third high concentration P-type region are connected via a series diode,
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第2高濃度N型領域と前記第3高濃度N型領域とは隣接している、ことを特徴とする。  The second high concentration N-type region and the third high concentration N-type region are adjacent to each other.

本願第4発明に係る静電気放電保護素子において、  In the electrostatic discharge protection element according to the fourth invention of the present application,
前記第3高濃度N型領域は2分割されて前記第2高濃度P型領域と前記第3高濃度N型領域との対向方向に直交する方向に離れて配置されており、  The third high-concentration N-type region is divided into two and arranged apart in a direction orthogonal to the opposing direction of the second high-concentration P-type region and the third high-concentration N-type region,
前記Nウエルが前記第3高濃度N型領域の分割領域間に延出しており、  The N-well extends between the divided regions of the third high-concentration N-type region;
前記第2高濃度N型領域はこのNウエルの延出領域に配置されていると共に、前記第3高濃度P型領域は2分割されて前記第1高濃度P型領域と前記第3高濃度N型領域との対向領域の外側に配置されていてもよい。  The second high-concentration N-type region is disposed in an extension region of the N well, and the third high-concentration P-type region is divided into two parts, so that the first high-concentration P-type region and the third high-concentration region are divided. You may arrange | position outside the opposing area | region with N type area | region.
さらに、前記Nウエルは前記第3高濃度P型領域の分割領域と前記第2高濃度N型領域との対向領域の背後まで延出していてもよい。  Furthermore, the N well may extend to the back of a region opposite to the divided region of the third high concentration P-type region and the second high concentration N type region.
前記第2高濃度N型領域の幅は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅であることが好ましい。  The width of the second high-concentration N-type region is preferably a minimum width that can form a contact within a range allowed by the design rule.

本願第5発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the fifth invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に形成されたNウエルと、An N-well formed on the surface of the P-type substrate or P-type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
前記P型基板又はP型層の表面に形成された第3高濃度N型領域、第2高濃度P型領域及び第3高濃度P型領域と、  A third high-concentration N-type region, a second high-concentration P-type region, and a third high-concentration P-type region formed on the surface of the P-type substrate or P-type layer;
前記第1高濃度P型領域と前記第2高濃度N型領域との間に接続された第1抵抗素子と、  A first resistance element connected between the first high-concentration P-type region and the second high-concentration N-type region;
前記第2高濃度P型領域と前記第3高濃度P型領域との間に接続された第2抵抗素子と、  A second resistance element connected between the second high-concentration P-type region and the third high-concentration P-type region;
を有し、  Have
前記第1高濃度N型領域及び前記第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第3高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The third high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第2高濃度N型領域はトリガ電流供給用回路に接続され、  The second high concentration N-type region is connected to a trigger current supply circuit,
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第2高濃度N型領域と前記第3高濃度N型領域とは隣接している、ことを特徴とする。  The second high concentration N-type region and the third high concentration N-type region are adjacent to each other.
ここで、前記第2高濃度N型領域の幅は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅であることが好ましい。  Here, it is preferable that the width of the second high-concentration N-type region is a minimum width capable of forming a contact within a range allowed by a design rule.

本願第6発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the sixth invention of this application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及びPウエルと、  An N well and a P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記Nウエルの表面に形成された第1高濃度N型領域、第1高濃度P型領域及び第2高濃度P型領域と、  A first high-concentration N-type region, a first high-concentration P-type region, and a second high-concentration P-type region formed on the surface of the N well;
前記Pウエルの表面に形成された第2高濃度N型領域及び第3高濃度P型領域と、  A second high concentration N-type region and a third high concentration P-type region formed on the surface of the P well;
を有し、  Have
前記第1高濃度N型領域及び前記第1高濃度P型領域は第1の電源に接続され、  The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
前記第2高濃度N型領域及び前記第3高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The second high-concentration N-type region and the third high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第2高濃度P型領域はトリガ電流供給用回路に接続され、  The second high concentration P-type region is connected to a trigger current supply circuit;
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第2高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  A first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the second high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
前記第2高濃度P型領域と前記第2高濃度N型領域とは隣接している、ことを特徴とする。  The second high concentration P-type region and the second high concentration N-type region are adjacent to each other.
ここで、前記第1高濃度N型領域及び前記第1高濃度P型領域は、夫々複数個に分割されて前記第1高濃度N型領域と前記第1高濃度P型領域との対向方向に直交する方向に離れて配置されており、  Here, the first high-concentration N-type region and the first high-concentration P-type region are each divided into a plurality of directions so that the first high-concentration N-type region and the first high-concentration P-type region face each other. Are arranged away from each other in a direction perpendicular to
各分割領域間に前記第2高濃度P型領域が延出していてもよい。  The second high-concentration P-type region may extend between the divided regions.
また、前記第2高濃度P型領域は、前記分割領域間に延出している部分は設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅であり、  The second high-concentration P-type region has a minimum width at which a portion extending between the divided regions can form a contact within a range allowed by a design rule,
前記分割領域間に延出している部分以外の部分は前記最小の幅未満であることが好ましい。  It is preferable that a portion other than the portion extending between the divided regions is less than the minimum width.

本願第7発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the seventh invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及びPウエルと、  An N well and a P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記Nウエルの表面に形成された第1高濃度P型領域及び第1高濃度N型領域と、  A first high concentration P-type region and a first high concentration N-type region formed on the surface of the N well;
前記Pウエルの表面に形成された第2高濃度N型領域及び第2高濃度P型領域と、を有し、  A second high-concentration N-type region and a second high-concentration P-type region formed on the surface of the P-well;
前記第1高濃度P型領域は第1の電源に接続され、  The first high-concentration P-type region is connected to a first power source;
前記第2高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、  The second high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
前記第1高濃度N型領域はトリガ電流供給用回路に接続され、  The first high concentration N-type region is connected to a trigger current supply circuit;
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記Pウエル及び前記第1高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, and the N-well, the P-well and the first high-concentration N-type region. Function as a thyristor in cooperation with the second bipolar element
前記第1高濃度N型領域と前記第2高濃度N型領域とは隣接しており、  The first high concentration N-type region and the second high concentration N-type region are adjacent to each other,
前記第1高濃度P型領域は、夫々複数個に分割されて前記第2高濃度N型領域と前記第2高濃度P型領域との対向方向に直交する方向に離れて配置されており、  The first high-concentration P-type regions are each divided into a plurality of pieces and arranged apart in a direction perpendicular to the opposing direction of the second high-concentration N-type region and the second high-concentration P-type region,
各分割領域間に前記第1高濃度N型領域が延出している、ことを特徴とする。  The first high-concentration N-type region extends between the divided regions.
ここで、前記第1高濃度N型領域は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅であることが好ましい。  Here, it is preferable that the first high-concentration N-type region has a minimum width capable of forming a contact within a range allowed by a design rule.
さらに、前記第1高濃度N型領域のうち、前記分割領域間に延出している部分以外の部分は前記最小の幅未満であることが特に好ましい。  Further, it is particularly preferable that a portion of the first high concentration N-type region other than a portion extending between the divided regions is less than the minimum width.

本願第1乃至第7発明に係る静電気放電保護素子においては、隣接する高濃度領域の間にはシリサイドが形成されていない領域、又はゲート電極が設けられていてもよい。  In the electrostatic discharge protection element according to the first to seventh inventions of the present application, a region where no silicide is formed or a gate electrode may be provided between adjacent high concentration regions.

本願第8発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the eighth invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に相互に隣接して形成されたNウエル及びPウエルと、  An N well and a P well formed adjacent to each other on the surface of the P type substrate or P type layer;
前記Nウエルの表面に形成された第1高濃度N型領域及び第1高濃度P型領域と、  A first high concentration N-type region and a first high concentration P-type region formed on the surface of the N well;
前記Pウエルの表面に形成された第2高濃度P型領域及び第2高濃度N型領域と、  A second high concentration P-type region and a second high concentration N-type region formed on the surface of the P well;
を有し、  Have
前記Nウエル及び前記Pウエルはトリガ電流供給用回路に接続されており、  The N well and the P well are connected to a trigger current supply circuit,
前記P型基板又は前記P型層、前記Nウエル及び前記第1高濃度P型領域により構成される第1のバイポーラ素子と前記第1高濃度N型領域、前記第1高濃度P型領域及び前記第2高濃度N型領域により構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  A first bipolar element comprising the P-type substrate or the P-type layer, the N well and the first high-concentration P-type region; the first high-concentration N-type region; the first high-concentration P-type region; In cooperation with the second bipolar element constituted by the second high-concentration N-type region, functions as a thyristor;
前記第2高濃度P型領域及び第2高濃度N型領域とは隣接しており、  The second high concentration P-type region and the second high concentration N-type region are adjacent to each other,
各前記バイポーラ素子の各ウエルに同時に電流が流れる、ことを特徴とする。  A current flows through each well of each of the bipolar elements simultaneously.

本願第9発明に係る静電気放電保護素子は、  The electrostatic discharge protection element according to the ninth invention of the present application is:
P型基板又はP型層と、  A P-type substrate or a P-type layer;
このP型基板又はP型層の表面に形成されたNウエル及びPウエルと、  An N well and a P well formed on the surface of the P type substrate or P type layer;
前記Nウエルの表面に形成されたP型の第1の電極と、  A P-type first electrode formed on the surface of the N-well;
前記Nウエルの表面に形成され前記第1の電極と同じ電位が印加される第1高濃度N型領域と、  A first high-concentration N-type region formed on the surface of the N-well and applied with the same potential as the first electrode;
前記Nウエルの表面に形成されトリガ素子に接続されている第2高濃度N型領域と、  A second high concentration N-type region formed on the surface of the N well and connected to the trigger element;
前記Pウエルの表面に形成されたN型の第2の電極と、  An N-type second electrode formed on the surface of the P-well;
前記Pウエルの表面に形成され前記第1の電極と同じ電位が印加される第1高濃度P型領域と、を有し、  A first high-concentration P-type region formed on the surface of the P-well and applied with the same potential as the first electrode,
前記第1高濃度P型領域は前記第1の電極と前記第2の電極とが対向する領域から外れた位置に配置されており、  The first high-concentration P-type region is disposed at a position away from a region where the first electrode and the second electrode are opposed to each other,
前記P型基板又はP型層、前記Nウエル及び前記第1の電極により構成される第1のバイポーラ素子と、前記Nウエル、前記P型基板又はP型層及び前記第2の電極により構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、  A first bipolar element constituted by the P-type substrate or P-type layer, the N-well and the first electrode; and an N-well, the P-type substrate or P-type layer and the second electrode. In cooperation with the second bipolar element that functions as a thyristor,
前記Nウエル中にトリガ電流が流れる、ことを特徴とする。  A trigger current flows in the N well.
ここで、前記Pウエルの表面には第2高濃度P型領域が設けられていてもよく、この第2高濃度P型領域はトリガ素子に接続されていてもよい。  Here, a second high concentration P-type region may be provided on the surface of the P well, and the second high concentration P-type region may be connected to a trigger element.

本願第10発明に係る静電気放電保護回路は、
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と、
第1の抵抗素子と、
第2の抵抗素子と、を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に前記第1の抵抗素子を介して接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に前記第2の抵抗素子を介して接続され、かつ、前記第2の抵抗素子を介して接地されている、ことを特徴とする。
The electrostatic discharge protection circuit according to the tenth invention of the present application is:
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
A first resistance element;
A second resistance element;
One end of the trigger element is connected to the base region of the first bipolar element via the first resistance element,
The other end of the trigger element is connected to the base region of the second bipolar element via the second resistance element, and is grounded via the second resistance element. .

本願第11発明に係る静電気放電保護回路は、
P型の第1領域及びN型の第2領域を備えるP型の第1ウエルと、
P型の第3領域及びN型の第4領域を備えるN型の第2ウエルと、
トリガ素子と、
抵抗と、
を備え、
前記第1ウエル、前記第2領域及び前記第2ウエルによって構成される第1のバイポーラ素子と前記第1ウエル、前記第2ウエル及び前記第3領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記トリガ素子の他端は前記第4領域に接続され
前記抵抗の一端は前記第1領域に接続され、
前記抵抗の他端は前記第2領域に接続され、
前記トリガ素子は前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させる、ことを特徴とする。
The electrostatic discharge protection circuit according to the eleventh aspect of the present invention is:
A P-type first well comprising a P-type first region and an N-type second region;
An N-type second well comprising a P-type third region and an N-type fourth region;
A trigger element;
Resistance,
With
The first bipolar element constituted by the first well, the second region and the second well and the second bipolar element constituted by the first well, the second well and the third region are cooperative. Working as a thyristor,
The other end of the trigger element is connected to the fourth region ;
One end of the resistor is connected to the first region,
The other end of the resistor is connected to the second region;
The trigger element is Ru actuates said first bipolar element and the second bipolar elements simultaneously, characterized in that.

本願第11発明に係る静電気放電保護回路は、
パッドをさらに備え、
前記パッドは前記抵抗を介して前記第1領域に接続され、
前記トリガ素子の前記一端は前記抵抗を介して前記第2領域に接続されていてもよい。
また、本願第11発明に係る静電気放電保護回路は、
第2の抗をさらに備え、
前記トリガ素子の前記他端は前記第2の抗を介して前記第3領域に接続され、かつ、前記第2の抗を介して接地されていてもよい。
The electrostatic discharge protection circuit according to the eleventh aspect of the present invention is:
Further comprising a pad,
The pad being connected to said first region through said resistor,
The one end of the trigger element may be connected to the second region through the resistor.
The electrostatic discharge protection circuit according to the eleventh aspect of the present invention is
Further comprising a second resistor,
Wherein the trigger element and the other end is connected to said third region via said second resistor, and may be grounded through the second resistor.

本願第11発明に係る静電気放電保護回路において、前記第1領域及び前記第2領域は、その間に形成された絶縁領域によって相互に干渉しないよう構成されていることが好ましい。同様に、前記第3領域及び前記第4領域も、その間に形成された絶縁領域によって相互に干渉しないよう構成されていることが好ましい。 In the electrostatic discharge protection circuit according to the present eleventh invention, before Symbol first region and the second region is preferably configured so as not to interfere with each other by an insulating region formed therebetween. Similarly, it is preferable that the third region and the fourth region are also configured so as not to interfere with each other by the insulating region formed therebetween.

本願第12発明に係る静電気放電保護回路は、
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、を備え、
前記第1のバイポーラ素子のエミッタ領域は前記抵抗素子を介して前記第1のバイポーラ素子の前記ベース領域に接続され、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に接続されている、ことを特徴とする。
The electrostatic discharge protection circuit according to the twelfth invention of the present application is:
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
Includes a resistance element, a,
Emitter region of said first bipolar element is connected via a front Ki抵 anti element to the base region of said first bipolar element,
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected to a base region of the second bipolar element.

本願第13発明に係る静電気放電保護回路は、
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に接続され、
前記第2のバイポーラ素子のベース領域は前記抵抗素子を介して接地されている、ことを特徴とする。
The electrostatic discharge protection circuit according to the thirteenth invention of this application is:
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
Includes a resistance element, a,
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected to a base region of the second bipolar element;
Base region of said second bipolar device is grounded via the front Ki抵 anti element, characterized in that.

本願第14発明に係る静電気放電保護回路は、
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記抵抗素子を介して前記第2のバイポーラ素子のベース領域に接続されている、ことを特徴とする。
The electrostatic discharge protection circuit according to the fourteenth aspect of the present invention is:
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
Includes a resistance element, a,
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected to the base region of the second bipolar element through the front Ki抵 anti element, characterized in that.

本発明によれば、SCRを構成するバイポーラトラジスタにおいて、縦型PNPバイポーラ素子を、Nウエル中に電流を流すことにより導通させ、更に、それをトリガとして横型NPNバイポーラ素子を導通させてラッチ状態にするため、SCRを高速でターンオンすることができると共に、保持電圧調整型SCRにおいても、Nウエルにトリガ電流を流す際の過度な電圧上昇を防ぐことができる。また、縦型PNPバイポーラ素子と、横型PNPバイポーラ素子とを同時に導通させるため、SCRを高速でターンオンすることができる。   According to the present invention, in the bipolar transistor constituting the SCR, the vertical PNP bipolar element is made conductive by passing a current through the N well, and the horizontal NPN bipolar element is made conductive by using the vertical PNP bipolar element as a trigger. Therefore, the SCR can be turned on at a high speed, and also in the holding voltage adjustment type SCR, it is possible to prevent an excessive voltage rise when a trigger current is passed through the N well. Further, since the vertical PNP bipolar element and the horizontal PNP bipolar element are simultaneously conducted, the SCR can be turned on at high speed.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図1は本発明の第1実施形態に係る静電気放電保護素子の各領域のレイアウトを示す図であり、図2はトリガ方式を示す図であって各層の配置とトリガ電流供給回路を示す図であり、図3はこのトリガ電流供給回路の変形例を示す図である。本実施形態の静電気放電保護素子は、図22に示す従来例1と同様に、P半導体基板1(図2及び3参照)の表面に、第2のPウエル20a(図2及び3参照)、素子分離絶縁膜、第1のNウエル21及び第1のPウエル20b(図2及び3参照)が形成されており、第1のNウエル21と第1のPウエル20bとは隣接している。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a diagram showing a layout of each region of the electrostatic discharge protection element according to the first embodiment of the present invention, and FIG. 2 is a diagram showing a trigger system, showing an arrangement of each layer and a trigger current supply circuit. FIG. 3 is a diagram showing a modification of the trigger current supply circuit. The electrostatic discharge protection element of the present embodiment has a second P well 20a (see FIGS. 2 and 3) on the surface of the P + semiconductor substrate 1 (see FIGS. 2 and 3), similarly to the conventional example 1 shown in FIG. An element isolation insulating film, a first N well 21 and a first P well 20b (see FIGS. 2 and 3) are formed, and the first N well 21 and the first P well 20b are adjacent to each other. Yes.

第2のPウエル20a内には、グランド電位となるラッチアップ防止用P層22が形成されており、第1のNウエル21内には、Nウエル電位固定用電極のN層23と、トリガ電流供給用のN層24と、SCRのアノードとなるP層25とが形成されている。なお、本実施形態の静電気放電保護素子においては、高濃度N層をN層、高濃度P層をP層としており、このN層及びP層はイオン注入処理を行った後に、熱処理を施したものでも、熱処理を施していないものでもよく、以下の実施形態においても同様である。更に、この第1のNウエル21と隣接する第1のPウエル20b内には、SCRのカソードとなるN層27と、NMOSトランジスタのソース28及びドレイン29が形成されている。ソース28及びドレイン29間の第1のPウエル20b上には、ゲート絶縁膜を介してゲート電極30が形成されている。これらのP層22と、N層23と、N層24と、P層25と、N層27との夫々の間は、素子分離絶縁膜により分離されている。 In the second P well 20a, a P + layer 22 for preventing latch-up that becomes a ground potential is formed. In the first N well 21, an N + layer 23 of an N well potential fixing electrode and An N + layer 24 for supplying a trigger current and a P + layer 25 serving as an anode of the SCR are formed. In the electrostatic discharge protection element of this embodiment, the high concentration N + layer is an N + layer and the high concentration P + layer is a P + layer, and the N + layer and the P + layer are subjected to ion implantation processing. Later, heat treatment may be performed or heat treatment may not be performed, and the same applies to the following embodiments. Further, in the first P well 20b adjacent to the first N well 21, an N + layer 27 serving as a cathode of the SCR and a source 28 and a drain 29 of an NMOS transistor are formed. A gate electrode 30 is formed on the first P well 20b between the source 28 and the drain 29 via a gate insulating film. These P + layer 22, N + layer 23, N + layer 24, P + layer 25, and N + layer 27 are separated by an element isolation insulating film.

また、本実施形態においても、P層25と、第1のNウエル21と、P半導体基板1とにより、縦型PNPバイポーラトランジスタが構成され、N層27と、第1のPウエル20bと、第1のNウエル21とにより、横型NPNバイポーラトランジスタが構成される。 Also in this embodiment, the P + layer 25, the first N well 21, and the P + semiconductor substrate 1 constitute a vertical PNP bipolar transistor, and the N + layer 27, the first P well, and the like. 20b and the first N well 21 constitute a lateral NPN bipolar transistor.

本発明においては、SCRを構成する縦型PNPバイポーラトランジスタを導通させるために、Nウエル21内に電流を発生させる経路を作ることを特徴としている。   The present invention is characterized in that a path for generating a current is formed in the N well 21 in order to make the vertical PNP bipolar transistor constituting the SCR conductive.

そして、本実施形態においては、電源保護の場合に、Nウエル電位固定用電極(N層23)とアノード(P層25)とは、Nウエル21内部か、又は外部電極で、共通の電位(電源保護の場合であると、Vdd)に接続されている。カソード(N層27)及びラッチアップ防止用P層22はグランド線Vssに接続されている。 In the present embodiment, in the case of power supply protection, the N well potential fixing electrode (N + layer 23) and the anode (P + layer 25) are common within the N well 21 or external electrodes. It is connected to a potential (Vdd in the case of power supply protection). The cathode (N + layer 27) and the latch-up preventing P + layer 22 are connected to the ground line Vss.

また、Nウエル21内に、トリガ電流供給用のN層24が設けられている。そのN層24とグラウンド電極との間に、NMOS電界効果トランジスタ40(図2)又は直列接続したダイオード41(図3)等のトリガ電流供給回路が挿入されている。 An N + layer 24 for supplying a trigger current is provided in the N well 21. A trigger current supply circuit such as an NMOS field effect transistor 40 (FIG. 2) or a diode 41 (FIG. 3) connected in series is inserted between the N + layer 24 and the ground electrode.

図2に示すトリガ電流供給回路は、電源Vddと、グランド線Vssとの間に、トランジスタ33と抵抗32とが直列に接続されており、このトランジスタ33と抵抗32との間の接続点にNMOSトランジスタ40のゲートが接続されている。このNMOSトランジスタ40のドレインはトリガ電流供給用N層24に接続されており、ソースはグランド線Vssに接続されている。 In the trigger current supply circuit shown in FIG. 2, a transistor 33 and a resistor 32 are connected in series between a power supply Vdd and a ground line Vss, and an NMOS is connected to a connection point between the transistor 33 and the resistor 32. The gate of the transistor 40 is connected. The drain of the NMOS transistor 40 is connected to the trigger current supply N + layer 24, and the source is connected to the ground line Vss.

図3に示すトリガ電流供給回路は、トリガ電流供給用のN層24とグランド線Vssとの間に、複数個の直列接続されたダイオード41が接続されている。これらのトリガ電流供給回路は、電圧が印加された場合に、その回路の抵抗値が低くなり、電流経路となる。 In the trigger current supply circuit shown in FIG. 3, a plurality of diodes 41 connected in series are connected between the trigger current supply N + layer 24 and the ground line Vss. When a voltage is applied to these trigger current supply circuits, the resistance value of the circuit becomes low and becomes a current path.

次に、上述のごとく構成された本実施形態の静電気放電保護素子の動作について説明する。サージ電流が流れた場合、先ず、トリガ電流供給回路に電圧が加わり、その回路の抵抗値が低くなり、電流経路となる。つまり、電流は、電源Vddに接続されたNウエル電位固定用電極(N層23)から、トリガ電流供給用N層24を経由して、グランド線に流れて行く。その過程で、Nウエル21内では、Nウエル抵抗と、電流との積IRだけ、電位差が生じることになる。従って、P層25(アノード)の底面近傍の電位は、流れる電流量に応じて、基準電位(電源電位)よりも低くなり、P層25とNウエル21とで形成されるPNダイオードを、順バイアスするようになる。そこで、この領域の縦形PNP寄生バイポーラトランジスタがオンし始めて、基板方向に電流が分配される。 Next, the operation of the electrostatic discharge protection element of the present embodiment configured as described above will be described. When a surge current flows, first, a voltage is applied to the trigger current supply circuit, the resistance value of the circuit is lowered, and a current path is formed. That is, the current flows from the N well potential fixing electrode (N + layer 23) connected to the power source Vdd to the ground line via the trigger current supply N + layer 24. In the process, a potential difference is generated in the N well 21 by the product IR of the N well resistance and the current. Accordingly, the potential in the vicinity of the bottom surface of the P + layer 25 (anode) becomes lower than the reference potential (power supply potential) according to the amount of flowing current, and P + N formed by the P + layer 25 and the N well 21. The diode becomes forward biased. Therefore, the vertical PNP parasitic bipolar transistor in this region starts to turn on, and current is distributed toward the substrate.

図4は図1に示す静電気放電保護素子を入力保護素子に適用した例の断面図である。このとき、トリガ電流は、図4に示すように、N層23から、Nウエル(経路A)、N層24を経由して(経路B)、トリガ電流供給端子へ(経路C)流れ、更に、トリガ電流供給回路に流れる。また、アノード底面のPN接合領域近傍のNウエル電位は、この電流経路A及び経路Bにおいて生じた電位差分、即ち、パッド電位から低くなっている。その電流分布は、図25と比較しても明らかなように、アノード底面全体の電位が変化することがわかる。従って、SCRのターンオン動作をより効率的に行うことができる。なお、微細CMOSプロセスでは、素子分離間隔の最小値が0.1乃至0.2μmと極めて狭くなっているため、経路Bにおける抵抗値は相対的に低くなっている。また、経路A及び経路Cにおいては、例えば、STI分離されたリトログレーディッドウエル構造等のように、高濃度N拡散及びNウエルの接続部分の抵抗が高い場合がある。これらを考慮すると、経路Aにおける電位差成分が支配的であり、トリガ電流供給用N層の面積は広いほうが有利である。一方、保持電圧を高くする観点からは、Nウエル抵抗を低くすることが望ましく、各種レイアウトは、これらの観点から実際の抵抗値を勘案して決定する。また、保持電圧を高くする観点から、SCRトリガ時のクランプ電圧を低くするため、外部抵抗をトリガ電流供給用電極とNウエル電極との間に設けてもよい。 FIG. 4 is a sectional view of an example in which the electrostatic discharge protection element shown in FIG. 1 is applied to an input protection element. At this time, as shown in FIG. 4, the trigger current flows from the N + layer 23 to the trigger current supply terminal (path C) via the N well (path A) and the N + layer 24 (path B). Furthermore, it flows to the trigger current supply circuit. Further, the N well potential in the vicinity of the PN junction region on the bottom surface of the anode is lower than the potential difference generated in the current path A and path B, that is, the pad potential. As can be seen from the current distribution in comparison with FIG. 25, the potential of the entire anode bottom changes. Therefore, the SCR turn-on operation can be performed more efficiently. In the fine CMOS process, since the minimum value of the element separation interval is as extremely narrow as 0.1 to 0.2 μm, the resistance value in the path B is relatively low. Further, in the path A and the path C, there are cases where the resistance of the connection portion of the high concentration N + diffusion and the N well is high, such as a retrograded well structure separated by STI. Considering these, the potential difference component in the path A is dominant, and it is advantageous that the trigger current supply N + layer has a large area. On the other hand, from the viewpoint of increasing the holding voltage, it is desirable to decrease the N-well resistance, and various layouts are determined in consideration of actual resistance values from these viewpoints. From the viewpoint of increasing the holding voltage, an external resistor may be provided between the trigger current supply electrode and the N-well electrode in order to reduce the clamp voltage at the time of SCR trigger.

基板電位の上昇は、横形NPNバイポーラトランジスタでのベース電位の上昇を意味するので、横形NPNバイポーラトランジスタもオンするようになる。   Since the increase in the substrate potential means the increase in the base potential in the lateral NPN bipolar transistor, the lateral NPN bipolar transistor is also turned on.

そうすると、再び、発生した電子電流がNウエル21に供給されて、縦型バイポーラの導通を促進させて、正のフィードバックがかかり、高速で低抵抗の電流経路が、アノード−カソード間に形成される。   Then, the generated electron current is supplied again to the N-well 21 to promote conduction of the vertical bipolar, positive feedback is applied, and a high-speed, low-resistance current path is formed between the anode and the cathode. .

通常、SCRにおいては、そのターンオンする速度は、アノード−カソード間の距離が短いほうが速いとされているので、図1に示すように、トリガ電流供給用のN層24の形成位置は、アノード(P層25)に関してカソード(N層27)とは逆側に設け、アノード(P層25)とカソード(N層27)とを、近接して配置する。 Normally, in the SCR, the turn-on speed is higher when the distance between the anode and the cathode is shorter. Therefore, as shown in FIG. 1, the formation position of the N + layer 24 for supplying the trigger current is the anode. The (P + layer 25) is provided on the opposite side of the cathode (N + layer 27), and the anode (P + layer 25) and the cathode (N + layer 27) are arranged close to each other.

従来例では、Vddに接続された電源保護(トリガ電流供給回路)がターンオンして電流を流すことにより、縦型PNPバイポーラが導通する。これは、PNダイオードの順方向の電流なので、動作速度は遅く、低抵抗になる(ターンオンする)までに時間がかかり、素子間電圧が高くなってしまうことも考えられる。また、背景呪術で述べたように、トリガ電極とアノードとの間のダイオード電流経路が、SCRのアノード・カソード間とは逆の位置になっているため、トリガが効率的に行われない。これに対し、本発明は上述のごとく、直接Nウエル21に電流を供給するので、アノード底面の電位が広範囲に低くでき、SCRを高速にターンオンすることができる。   In the conventional example, the power supply protection (trigger current supply circuit) connected to Vdd is turned on and current flows, whereby the vertical PNP bipolar is turned on. Since this is a forward current of the PN diode, the operation speed is slow, it takes time until the resistance becomes low (turns on), and the inter-element voltage may increase. Further, as described in the background magic, the diode current path between the trigger electrode and the anode is opposite to the position between the anode and the cathode of the SCR, so that the trigger is not efficiently performed. On the other hand, as described above, since the current is directly supplied to the N well 21 according to the present invention, the potential at the bottom of the anode can be lowered over a wide range, and the SCR can be turned on at high speed.

次に、本発明の第2実施形態に係る静電気放電保護素子について図5及び図6を参照して説明する。本実施形態においては、Nウエル21内にトリガ電流供給用N層24を、隣接するPウエル20b内のSCRのカソードとなるN層27に近接して配置し、Nウエル21内のSCRのアノードとなるP層25をNウエル電位固定用電極のN層23とトリガ電流供給用N層24との間に配置している。従って、トリガ電流供給用N層24が、アノード−カソード間のNウエル21内に設けられている。この場合も、Nウエル21とカソードとの間は最短距離としている。Nウエル−アノード間隔は1乃至2μmとなるが、SCRの動作においては、横形バイポーラトランジスタのベース幅が主にターンオンするまでの速度を決めているから、アノード−Nウエル間隔がこの程度離れても、ターンオンするまでの速度に大きな影響が無い場合が多い。 Next, an electrostatic discharge protection element according to a second embodiment of the present invention will be described with reference to FIGS. In the present embodiment, the trigger current supply N + layer 24 is disposed in the N well 21 in the vicinity of the N + layer 27 serving as the cathode of the SCR in the adjacent P well 20 b, and the SCR in the N well 21 is disposed. The P + layer 25 serving as the anode is disposed between the N + layer 23 of the N well potential fixing electrode and the trigger current supply N + layer 24. Therefore, the trigger current supply N + layer 24 is provided in the N well 21 between the anode and the cathode. Also in this case, the shortest distance is set between the N well 21 and the cathode. The N-well-anode interval is 1 to 2 μm. However, in the operation of the SCR, the speed until the base width of the lateral bipolar transistor is mainly turned on is determined. In many cases, the speed until turn-on is not greatly affected.

但し、静電気放電保護素子におけるPガードリングであるP層24又はSCRのローカルグラウンド(SCRのカソード脇に設けたグラウンド)の配置は、製造プロセスにより異なる。例えば、図1に示す第1実施形態及び図30に示す従来例2の静電気放電保護素子は、低抵抗基板を使用することを前提に配置されているものである。このため、SCRの底面となるシリコン基板の抵抗は極めて小さく、SCRの電位はPガードリング及びローカルグランドの配置には影響しない。図7(a)は図1に示す第1実施形態の第1変形例の静電気放電保護素子のレイアウトを示す平面図であり、図7(b)は第2変形例の静電気放電保護素子のレイアウトを示す平面図である。また、図8(a)は図4に示す第2実施形態の第1変形例の静電気放電保護素子のレイアウトを示す平面図であり、図8(b)は第2変形例の静電気放電保護素子のレイアウトを示す平面図である。図7(a)及び図8(a)に示す第1変形例の静電気放電保護素子においては、高抵抗基板を使用し、SCR周辺の電位をローカルグラウンドで決まるようにしている。また、図7(b)及び図8(b)に示す第2変形例の静電気放電保護素子は、アノード及びカソードを対象に配置しているものである。なお、本変形例におけるトリガ供給用N層24及びNウエル電位固定用電極のN層23の位置は、逆でもよい。 However, the arrangement of the P + layer 24 that is the P + guard ring in the electrostatic discharge protection element or the local ground of the SCR (ground provided beside the cathode of the SCR) differs depending on the manufacturing process. For example, the electrostatic discharge protection element of the first embodiment shown in FIG. 1 and the conventional example 2 shown in FIG. 30 is arranged on the assumption that a low resistance substrate is used. For this reason, the resistance of the silicon substrate serving as the bottom surface of the SCR is extremely small, and the potential of the SCR does not affect the arrangement of the P + guard ring and the local ground. 7A is a plan view showing the layout of the electrostatic discharge protection element of the first modification of the first embodiment shown in FIG. 1, and FIG. 7B is the layout of the electrostatic discharge protection element of the second modification. FIG. 8A is a plan view showing the layout of the electrostatic discharge protection element of the first modification of the second embodiment shown in FIG. 4, and FIG. 8B is the electrostatic discharge protection element of the second modification. FIG. In the electrostatic discharge protection element of the first modification shown in FIGS. 7A and 8A, a high resistance substrate is used, and the potential around the SCR is determined by the local ground. Moreover, the electrostatic discharge protection element of the 2nd modification shown in FIG.7 (b) and FIG.8 (b) arrange | positions the anode and the cathode as object. The positions of the trigger supply N + layer 24 and the N + layer 23 of the N well potential fixing electrode in the present modification may be reversed.

本発明者等の追試によると、図30に示す従来例2の静電気放電保護素子は、トリガの場所をSCRのカソード近傍にできるだけ接近させる方がトリガ電流が低くできるという結果を得ている。これは、SCRの電流が流れる領域の電位が効率的に上がるからであるが、逆な見方をすると、カソード9の幅を極めて狭くする必要がある。これは、カソードにはコンタクトを所定の数だけ配置しなければならないので、実用的ではない。一方、本発明においては、Nウエルにトリガ電極を設ける構造としているため、Nウエルが形成されている領域が狭い範囲に限られているために、電流密度が高くなり、電位降下を効率的に行うことができる。これは、前述したように、Nウエル内の広い範囲に電流を流すことにより、アノードのPN接合底面全域の電位を低くしているためであり、Nウエル中の縦型PNPバイポーラ素子が最初に導通すると、そこから、ホール電流が電位の低い方向に向かって流れていくので、基板抵抗が低い場合でも効率的に横型NPNバイポーラ素子のベース電位を上昇させることができる。そのため、例えば、図7(b)及び図8(b)に示す第2変形例の構造の場合、Nウエルを中心に対象になっており、ホール電流の流れをより有効に活用できるので、その効果が高い。なお、上述の理由から、本発明におけるトリガ層の配置は、これらに限定されるものではなく、比較的任意に配置することができ、他の実施形態においても、トリガ層の配置は、前述の実施形態及びその変形例の静電気放電保護素子と同様に、そのプロセスにより設計して適正化することができるため、保持電圧調整型の静電気放電素子にも適用することができる。   According to a further test by the present inventors, the electrostatic discharge protection element of Conventional Example 2 shown in FIG. 30 has a result that the trigger current can be lowered by bringing the trigger location as close as possible to the vicinity of the cathode of the SCR. This is because the potential of the region through which the SCR current flows efficiently increases, but from the opposite viewpoint, the width of the cathode 9 needs to be extremely narrow. This is not practical because a predetermined number of contacts must be placed on the cathode. On the other hand, in the present invention, since the trigger electrode is provided in the N well, the region where the N well is formed is limited to a narrow range, so that the current density is increased and the potential drop is efficiently reduced. It can be carried out. This is because, as described above, the potential across the bottom surface of the PN junction of the anode is lowered by flowing a current over a wide range in the N well, and the vertical PNP bipolar element in the N well is the first to operate. When conducting, the hole current flows from there toward the lower potential, so that the base potential of the lateral NPN bipolar element can be increased efficiently even when the substrate resistance is low. Therefore, for example, in the case of the structure of the second modification shown in FIGS. 7B and 8B, the N well is the center, and the flow of hole current can be used more effectively. High effect. For the reasons described above, the arrangement of the trigger layer in the present invention is not limited to these, and can be arranged arbitrarily. In other embodiments, the arrangement of the trigger layer is the same as that described above. Similarly to the electrostatic discharge protection element of the embodiment and its modification, it can be designed and optimized by the process, and therefore can be applied to a holding voltage adjustment type electrostatic discharge element.

図1乃至図4に示す第1実施形態の場合は、トリガ電流(Nウエル電位固定用電極のN層23から供給された電流)は、P層25側は通過せずに、トリガ電流供給用のN層24に流れるので、P層25の底面の電位を低くする効果は、限られてしまう(他の実施形態と比較して)が、図5及び図6に示す第2実施形態では、P層25の下側を電流が流れることで、効果的に、P層底面と、Vdd間の電位差を生じさせることができる。このため、より高速にSCR素子をターンオンさせることができる。この場合に、N層24は、サージ電流が流れる経路に配置されているので、温度上昇による影響で、熱的な破壊が起きる場合がある。しかし、これはメタル配線又はコンタクトの配置等の工夫で回避できるし、実際には、保護素子自身の破壊が生じる前に、被保護素子が高電圧になって破壊する場合が多いので、SCRの動作の高速性を測る方が有利であるとの観点から、有効な方式である。 In the case of the first embodiment shown in FIGS. 1 to 4, the trigger current (current supplied from the N + layer 23 of the N well potential fixing electrode) does not pass through the P + layer 25 side, and the trigger current Since the current flows to the N + layer 24 for supply, the effect of lowering the potential of the bottom surface of the P + layer 25 is limited (compared to other embodiments), but the second shown in FIGS. In the embodiment, since a current flows below the P + layer 25, a potential difference between the bottom surface of the P + layer and Vdd can be effectively generated. For this reason, the SCR element can be turned on at higher speed. In this case, since the N + layer 24 is arranged in the path through which the surge current flows, thermal destruction may occur due to the influence of the temperature rise. However, this can be avoided by contrivance such as arrangement of metal wiring or contacts, and in fact, the protected element often breaks due to the high voltage before the protective element itself breaks down. This is an effective method from the viewpoint that it is advantageous to measure the high-speed operation.

次に、本発明の第3実施形態に係る静電気放電保護素子について、図9を参照して説明する。本実施形態においては、Nウエル21内に、Pウエル20a内のP層22と、Pウエル20b内のN層27との対向方向に直交する方向に、Nウエル電位固定用電極のN層23とトリガ電流供給用のN層24とが交互に並んで配置されている。そして、これらのN層23とN層24との間に入り込むようにして、櫛形の1個のP層25(アノード)が配置されている。 Next, an electrostatic discharge protection element according to a third embodiment of the present invention will be described with reference to FIG. In the present embodiment, the N well 21 has an N well potential fixing electrode N in a direction perpendicular to the opposing direction of the P + layer 22 in the P well 20a and the N + layer 27 in the P well 20b. The + layers 23 and the trigger current supply N + layers 24 are alternately arranged. One comb-shaped P + layer 25 (anode) is arranged so as to enter between the N + layer 23 and the N + layer 24.

このように構成された本実施形態の静電気放電保護素子においては、アノード(P層25)とカソード(N層27)との間の距離を最短距離にできると共に、トリガ電流はP層25の下側を通過するので電位差がつきやすいようになる。また、Nウエル電位固定用電極のN層23と、トリガ電流供給用N層24との間の抵抗値を低くできるので、SCRのトリガ電圧を低くできる。また、これらの層を交互に配置することで、電流をP層25の底面に流すことができるので,高速にSCR素子を、ターンオンさせることができる。 In the electrostatic discharge protection element of the present embodiment configured as described above, the distance between the anode (P + layer 25) and the cathode (N + layer 27) can be made the shortest distance, and the trigger current is P + layer. Since it passes under 25, it becomes easy to make a potential difference. Further, since the resistance value between the N + layer 23 of the N well potential fixing electrode and the trigger current supply N + layer 24 can be lowered, the trigger voltage of the SCR can be lowered. Further, by alternately arranging these layers, current can flow to the bottom surface of the P + layer 25, so that the SCR element can be turned on at high speed.

次に、図10を参照して本発明の第4実施形態に係る静電気放電保護素子について説明する。本実施形態は、図9に示す第3実施形態と同様のレイアウトを有するが、Nウエル電位固定用電極となる1対のN層23a、23bを、Nウエル21内の両端部(P層22とN層27との対向方向に直交する方向の両端部)に配置し、トリガ電流供給用N層24をN層23a、23b間の中央に配置する点が第3実施形態と異なる。 Next, an electrostatic discharge protection element according to a fourth embodiment of the present invention will be described with reference to FIG. This embodiment has a layout similar to that of the third embodiment shown in FIG. 9, except that a pair of N + layers 23a and 23b serving as N well potential fixing electrodes are connected to both end portions (P + The third embodiment is that the trigger current supply N + layer 24 is arranged at the center between the N + layers 23a and 23b, and is arranged at both ends in the direction orthogonal to the opposing direction of the layer 22 and the N + layer 27. And different.

本第4実施形態においては、電流が1対のN層23a、23bからNウエル21の中央部分に流れ込んでくると、Nウエル21の中央部では両端部との間の電位差が大きくなっており、PNP縦型バイポーラが導通することにより、SCRにトリガがかかる。 In the fourth embodiment, when a current flows from the pair of N + layers 23a and 23b into the central portion of the N well 21, the potential difference between both ends of the central portion of the N well 21 increases. The SCR is triggered by the conduction of the PNP vertical bipolar.

次に、本発明の第5実施形態について図11を参照して説明する。本実施形態においては、カソードとして、2つに分割したN層27a、27bを形成し、これらのN層27a、27b間に、Nウエル21を延出させて配置する。そして、このNウエル21の延出部にトリガ電流供給用のN層24を配置する。本実施形態も上記各実施形態と同様の作用効果を奏すると共に、トリガ電流はP層25の下を流れる。 Next, a fifth embodiment of the present invention will be described with reference to FIG. In the present embodiment, the N + layers 27a and 27b divided into two are formed as the cathode, and the N well 21 is extended between these N + layers 27a and 27b. Then, an N + layer 24 for supplying a trigger current is disposed on the extending portion of the N well 21. This embodiment has the same effects as the above embodiments, and the trigger current flows under the P + layer 25.

次に、図12を参照して本発明の第6実施形態について説明する。本実施形態においては、Nウエル電位固定用電極を2つのN層23a、23bに分割し、このN層23a、23b間を含むNウエル21内にアノードのP層25を配置した点が、図8に示す第5実施形態と異なる。本実施形態も上記各実施形態と同様の作用効果を奏する。 Next, a sixth embodiment of the present invention will be described with reference to FIG. In the present embodiment, the N-well potential fixing electrode is divided into two N + layers 23a and 23b, and the anode P + layer 25 is disposed in the N well 21 including the space between the N + layers 23a and 23b. However, this is different from the fifth embodiment shown in FIG. This embodiment also has the same effects as the above embodiments.

次に、図13を参照して本発明の第7実施形態について説明する。本実施形態の静電気放電保護素子は、Nウエル21内のP層22とN層27との対向方向に直交する方向の両端部に、1対のN層23a、23bをNウエル電位固定用電極として配置し、これらのN層23a、23b間に、アノードのP層25を、その長手方向の中央部のカソードN層27寄りの部分を切り欠いた形状で形成し、この切り欠き部に、トリガ電流供給用のN層24を配置したものである。 Next, a seventh embodiment of the present invention will be described with reference to FIG. In the electrostatic discharge protection element of this embodiment, a pair of N + layers 23a and 23b are applied to the N well potential at both ends in the direction orthogonal to the opposing direction of the P + layer 22 and the N + layer 27 in the N well 21. It is arranged as a fixing electrode, and between these N + layers 23a and 23b, an anode P + layer 25 is formed in a shape in which a portion near the cathode N + layer 27 at the center in the longitudinal direction is cut out. An N + layer 24 for supplying a trigger current is disposed in the notch.

本実施形態においては、トリガ電流は矢印にて示す方向に流れて、電流抵抗積(IR)分がNウエル電位固定用電極のN層23a、23bの下面のPN接合を順方向にバイアスするので、Nウエル中の縦型バイポーラトランジスタのNウエル21に近い領域が、最初にオンして、基板方向に電流を流すようになる。前述のごとく、SCRの動作をオンするには、横型バイポーラトランジスタのベース(SCRのアノード−カソード間)に近い領域の電位を高くすることが効率的である。本実施形態は、この点で好ましい。 In this embodiment, the trigger current flows in the direction indicated by the arrow, and the current resistance product (IR) biases the PN junctions on the lower surfaces of the N + layers 23a and 23b of the N well potential fixing electrode in the forward direction. Therefore, a region close to the N well 21 of the vertical bipolar transistor in the N well is turned on first, and current flows in the direction of the substrate. As described above, in order to turn on the operation of the SCR, it is efficient to increase the potential in a region near the base of the lateral bipolar transistor (between the SCR anode and cathode). This embodiment is preferable in this respect.

図14は本発明の第8実施形態に係る静電気放電保護素子を示す図、図15はトリガ方式を示す図であって各層の配置とトリガ電流供給回路を示す図である。本実施形態においては、第2のPウエル20a内にグランド電位となるラッチアップ防止用のP層22が形成され、Nウエル21内に、Nウエル電位固定用電極となるN層23と、トリガ電流供給用のN層24と、アノードとなるP層25とが、P層22側からこの順に形成され、第1のPウエル20b内のアノード(P層25)側に、カソードとなるN層27が形成され、更にトリガ電流供給用のP層26が形成されたものである。 FIG. 14 is a diagram showing an electrostatic discharge protection element according to an eighth embodiment of the present invention, and FIG. 15 is a diagram showing a trigger system, showing the arrangement of each layer and a trigger current supply circuit. In the present embodiment, a P + layer 22 for preventing latch-up that becomes a ground potential is formed in the second P well 20a, and an N + layer 23 that becomes an N well potential fixing electrode is formed in the N well 21. The N + layer 24 for supplying a trigger current and the P + layer 25 serving as an anode are formed in this order from the P + layer 22 side, and on the anode (P + layer 25) side in the first P well 20b. The N + layer 27 serving as a cathode is formed, and the P + layer 26 for supplying a trigger current is further formed.

そして、Nウエル21内のN層24と、第1のPウエル20b内のP層26との間に、トリガ電流供給回路の直列接続したダイオード41が接続されている。また、グランドコンタクトのP層22と、カソードのN層27とが、グランド線Vssに共通接続され、Nウエル電位固定用電極のN層23と、アノードのP層25とが、電源Vddに共通接続されている。 A series-connected diode 41 of the trigger current supply circuit is connected between the N + layer 24 in the N well 21 and the P + layer 26 in the first P well 20b. Further, the P + layer 22 of the ground contact and the N + layer 27 of the cathode are commonly connected to the ground line Vss, and the N + layer 23 of the N well potential fixing electrode and the P + layer 25 of the anode are Commonly connected to the power supply Vdd.

本実施形態においては、トリガ電流供給用回路(直列ダイオード41)を、Nウエル21とPウエル20bとを接続するように配置して、両ウエル間で電流を流すようにしている。基板1が低抵抗基板(基板の抵抗が極めて低く、その上に成長したエピタキシャル膜厚が、薄く、基板の抵抗率が極めて低い基板)では、カソード(N層27)のすぐわきにトリガ電流供給用のP層26を配置すると、基板に直接電流を供給する経路のほかに、そのPNダイオードが順バイアスされて、ダイオード41が導通して、電子電流が放出されることで、その電子電流がNウエル21に吸収される。即ち、縦型PNP及び横型NPNバイポーラトランジスタをほぼ同時に導通させて、高速にSCRをターンオンするような回路構成になっている。 In the present embodiment, a trigger current supply circuit (series diode 41) is arranged so as to connect the N well 21 and the P well 20b so that a current flows between the two wells. When the substrate 1 is a low resistance substrate (a substrate having a very low substrate resistance, a thin epitaxial film grown thereon, and a substrate having a very low resistivity), a trigger current is immediately adjacent to the cathode (N + layer 27). When the supply P + layer 26 is disposed, the PN diode is forward-biased in addition to the path for supplying current directly to the substrate, the diode 41 is turned on, and the electron current is emitted, whereby the electron Current is absorbed by the N-well 21. That is, the circuit configuration is such that the vertical PNP and the horizontal NPN bipolar transistor are made to conduct substantially simultaneously, and the SCR is turned on at high speed.

図16は本発明の第9実施形態に係る静電気放電保護素子を示す図である。図16において、図11と異なる点は、トリガ電流供給用のP層26a、26bを、SCRを構成するP層25(アノード)と、N層27a、27b(カソード)との横側(アノードとカソードとが対向する領域から外れた位置)に配置してもよい。 FIG. 16 is a diagram showing an electrostatic discharge protection element according to the ninth embodiment of the present invention. 16 is different from FIG. 11 in that the P + layers 26a and 26b for supplying the trigger current are arranged on the lateral sides of the P + layer 25 (anode) and the N + layers 27a and 27b (cathode) constituting the SCR. You may arrange | position in (the position which remove | deviated from the area | region where an anode and a cathode oppose).

これにより、図中矢印にて示すように、Nウエル21内を流れる電流経路が形成される。また、P層26a、26bから、N層24に流れる電流がSCR内を流れるようになる。 As a result, a current path flowing through the N well 21 is formed as indicated by an arrow in the figure. Further, the current flowing from the P + layers 26 a and 26 b to the N + layer 24 flows in the SCR.

図17は本発明の第10実施形態に係る静電気放電保護素子を示す図である。本実施形態が、図16に示す実施形態と異なる点は、Nウエル21の一部21a、21bがトリガ電流供給用のP層26a、26bからN層24に向う電流経路の背後に位置していることである。 FIG. 17 is a view showing an electrostatic discharge protection element according to the tenth embodiment of the present invention. This embodiment is different from the embodiment shown in FIG. 16 in that the portions 21 a and 21 b of the N well 21 are located behind the current path from the P + layers 26 a and 26 b for supplying the trigger current to the N + layer 24. Is.

これにより、P層26a、26bからN層24に向う基板電流が、Nウエル21の一部21a、21bによりブロックされ、基板電流はN層24に向かう方向に流れやすくなる。これにより、Nウエル21からの電流を基板に流す電流パスを形成する際に、P層26a、26bから、基板方向への電流が、SCR内部に広がっていくようになる。なお、本発明の静電気放電保護素子は、図13、16及び18に示す構造に限定されるものではなく、例えば、図13、16及び18に示すSCRを単位セルとして、これらを複数個配置したものでもよい。 Thus, P + layers 26a, substrate current toward the N + layer 24 from 26b, a portion 21a of the N-well 21, is blocked by 21b, the substrate current can easily flow toward the N + layer 24. Thus, when forming a current path through which the current from the N well 21 flows to the substrate, the current in the substrate direction spreads from the P + layers 26a and 26b into the SCR. The electrostatic discharge protection element of the present invention is not limited to the structure shown in FIGS. 13, 16 and 18, and for example, a plurality of these are arranged with the SCR shown in FIGS. It may be a thing.

次に、図18を参照して、本発明の第11実施形態に係る静電気放電保護素子について説明する。本実施形態の静電気放電保護素子は保持電圧調整型SCRであり、P半導体基板1の表面にNウエル21が形成されており、このNウエル21の表面にNウエル電位固定用電極のN層23と、アノードのP層25と、トリガ電流供給用のN層24とが形成されている。また、P半導体基板1の表面にカソードのN層27と、トリガ電流供給用のP層26と、ラッチアップ防止用グランドコンタクトのP層22とが形成されている。そして、Nウエル電位固定用電極のN層23及びアノードのP層25にはパッド51が接続されており、トリガ電流供給用のN層24には、トリガ電流供給回路(図2のNMOSトランジスタ40又は図3の直列ダイオード41等)が接続されており、このN層24と、N層23及びP層25とが抵抗素子52を接続されている。また、ラッチアップ防止用P層22とカソードのN層27が接地に接続されており、トリガ電流供給用のP層26は抵抗素子53を介して接地に接続されている。 Next, with reference to FIG. 18, the electrostatic discharge protection element concerning 11th Embodiment of this invention is demonstrated. The electrostatic discharge protection element of this embodiment is a holding voltage adjustment type SCR, and an N well 21 is formed on the surface of the P + semiconductor substrate 1, and the N + of the N well potential fixing electrode is formed on the surface of the N well 21. A layer 23, an anode P + layer 25, and an N + layer 24 for supplying a trigger current are formed. A cathode N + layer 27, a trigger current supply P + layer 26, and a latch-up preventing ground contact P + layer 22 are formed on the surface of the P + semiconductor substrate 1. A pad 51 is connected to the N + layer 23 of the N well potential fixing electrode and the P + layer 25 of the anode, and the trigger current supply circuit (in FIG. 2) is connected to the N + layer 24 for supplying the trigger current. The NMOS transistor 40 or the serial diode 41 in FIG. 3 is connected, and the N + layer 24 and the N + layer 23 and the P + layer 25 are connected to the resistance element 52. Further, the latch-up prevention P + layer 22 and the cathode N + layer 27 are connected to the ground, and the trigger current supply P + layer 26 is connected to the ground via the resistance element 53.

上述の如く構成された本実施形態においては、SCR動作時にトリガ電流をトリガ回路から供給して、縦型バイポーラを動作させるので、トリガ電圧は、特許文献6に記載されている従来技術に比べて、著しく低くすることができる。また、抵抗素子52及び53として、予め多数の抵抗素子を配置しておき、上層配線を使用してこれらの抵抗素子を選択して接続することにより所望の抵抗値となるようにすることができ、SCR特性を最終的に調整できるので、プロセス変更に際して、SCRの特性の合わせこみが容易になるという利点もある。例えば、SCRがターンオンするまでのクランプ電圧を低く押させるため、抵抗素子52の抵抗値を10Ω以下に設定すると、保持電圧は、抵抗素子53の抵抗値を変えることにより調節することができる。図18では抵抗素子52及び53を使用しているが、この他にも、PタップとしてのP層26の面積、又はグランドに接続されているPガードリングとしてのP層22からの距離等で、抵抗値を調節するようにしてもよい。 In the present embodiment configured as described above, the trigger current is supplied from the trigger circuit during the SCR operation, and the vertical bipolar is operated. Therefore, the trigger voltage is higher than that of the prior art described in Patent Document 6. , Can be significantly lower. In addition, as the resistance elements 52 and 53, a large number of resistance elements can be arranged in advance, and these resistance elements can be selected and connected using the upper layer wiring so that a desired resistance value can be obtained. Since the SCR characteristics can be finally adjusted, there is an advantage that the adjustment of the SCR characteristics can be easily performed when the process is changed. For example, the holding voltage can be adjusted by changing the resistance value of the resistance element 53 when the resistance value of the resistance element 52 is set to 10Ω or less in order to push the clamp voltage until the SCR is turned on low. While using the resistive elements 52 and 53 in FIG. 18, the addition to, the P + layer 22 as a P + guard ring connected area of the P + layer 26 as a P + tap, or to ground The resistance value may be adjusted by the distance of

また、(Nウエル)電位調整用層を兼ねるトリガ電流供給用N層24を、アノードのP層25とNウエル21との間に配置すると、保持電流を高くしたい場合には、外部抵抗をNウエル抵抗より低い値にする必要がある。本実施形態の静電気放電保護素子においては、トリガ電流と外部抵抗値との積が0.7V程度になったときに、アノードとトリガ電極との間のPNダイオードが導通してホール電流を供給し始める。図18に示すように、本実施形態の静電気放電保護素子においては、カソードのN層27とホール電流を供給する位置とが近いので、ごく短時間でSCRをラッチ状態にすることができる。更に、本実施形態の静電気放電保護素子は、図26に示す特許文献7に記載の静電気放電保護素子のレイアウトと比べると明らかなように、アノードの周囲の大部分が(Nウエル)電位調整用層を兼ねるトリガ電流供給用N層24に囲まれているので、Nウエル抵抗が低くできる分、外部抵抗素子の抵抗値の選択範囲が広がるため、電位の制御性も極めて良好になる。前述したように、図33に示す構造はトリガ電流が高いSCRには適用できないため、本実施形態のSCRの利点は明らかである。 Further, if the trigger current supply N + layer 24 also serving as the (N well) potential adjusting layer is disposed between the anode P + layer 25 and the N well 21, an external resistance can be used to increase the holding current. Must be lower than the N-well resistance. In the electrostatic discharge protection element of this embodiment, when the product of the trigger current and the external resistance value is about 0.7 V, the PN diode between the anode and the trigger electrode is turned on to supply the hole current. start. As shown in FIG. 18, in the electrostatic discharge protection element of this embodiment, since the cathode N + layer 27 and the position where the hole current is supplied are close to each other, the SCR can be brought into a latched state in a very short time. Furthermore, as is apparent from the electrostatic discharge protection element according to this embodiment compared to the layout of the electrostatic discharge protection element described in Patent Document 7 shown in FIG. 26, most of the periphery of the anode is for (N-well) potential adjustment. Since it is surrounded by the trigger current supply N + layer 24 which also serves as a layer, the resistance range of the external resistance element can be selected by an amount corresponding to the reduction of the N-well resistance, so that the controllability of the potential is very good. As described above, since the structure shown in FIG. 33 cannot be applied to an SCR with a high trigger current, the advantage of the SCR of this embodiment is clear.

なお、層間の素子分離は、通常、図24に示すようにLOCOS(Local Oxidation of Silicon)法又はSTI法等が適用されているが、例えば、図19(a)に示すようにカソード−層上にシリサイドが形成されない領域を設ける方法、及び図19(b)に示すようにゲート電極を設け、このゲート電極の両側にN層形成用不純物とP層形成用不純物とを注入する方法もある。これらの方式では、表面側に低抵抗な導電層が形成されている場合が多く、SCRの透過回路で示される基板抵抗及びNウエル抵抗(各バイポーラ素子のベース抵抗)を低くすることができる。 For element isolation between layers, a LOCOS (Local Oxidation of Silicon) method or an STI method is usually applied as shown in FIG. 24. For example, as shown in FIG. And a method of providing a gate electrode as shown in FIG. 19B and implanting N + layer forming impurities and P + layer forming impurities on both sides of the gate electrode. is there. In these methods, a low-resistance conductive layer is often formed on the surface side, and the substrate resistance and N-well resistance (base resistance of each bipolar element) indicated by the SCR transmission circuit can be lowered.

次に、本発明の第12実施形態に係る静電気放電保護素子について説明する。図20は本実施形態の静電気放電保護素子のレイアウトを示す平面図である。本実施形態の静電気放電保護素子は、図14に示す第8実施形態の静電気放電保護素子からNウエル電気制御用電極23を除いたものであり、それ以外は前述の第8実施形態と同様である。なお、P層31は、外部抵抗と接続することによりPウエル電位制御用電極となり、外部配線により直接アノード又はカソードと接続することにより、Pウエル電位固定電極となる。このような配置にすることにより、Nウエル側の抵抗値を低くしにくくなるため、保持電流を高く設定することができないが、前述の第8実施形態の静電気保護素子に比べて面積を低減することができる。 Next, an electrostatic discharge protection element according to the twelfth embodiment of the present invention will be described. FIG. 20 is a plan view showing the layout of the electrostatic discharge protection element of this embodiment. The electrostatic discharge protection element of this embodiment is the same as that of the above-described eighth embodiment except for the N-well electrical control electrode 23 from the electrostatic discharge protection element of the eighth embodiment shown in FIG. is there. The P + layer 31 becomes a P-well potential control electrode by connecting to an external resistor, and becomes a P-well potential fixed electrode by directly connecting to the anode or the cathode through an external wiring. Such an arrangement makes it difficult to reduce the resistance value on the N-well side, so that the holding current cannot be set high, but the area is reduced as compared with the electrostatic protection element of the eighth embodiment described above. be able to.

次に、本発明の第13の静電気保護素子について説明する。図21(a)は本実施形態の静電気放電保護素子のレイアウトを示す平面図であり、図21(b)はその第1の変形例の静電気保護素子のレイアウトを示す平面図である。前述の実施形態の静電気放電素子におけるSCRにおいては、トリガ電流供給用N層24とトリガ素子とを接続するために、層上にコンタクト35を形成しなければならない。本発明者等が検討したプロセスにおいては、アノードであるP層25とNウエル21のエッジとの距離は、最小になるように設計した場合でも、0.9乃至1.0μm程度必要であり、上述の実施形態においてはこの値を適用している。また、本発明者等が検討したプロセスにおいては、アノードとNウエルエッジとの間隔及びカソードとNウエルエッジとの間隔が0.2乃至0.3μmであり、3倍程度広げる必要がある。一般に、SCRのダイナミック抵抗は、アノード−カソード間の電流経路の抵抗なので、アノード−カソード間隔を広くすると抵抗が高くなり、破壊電流が低くなる。ダイナミック抵抗以外の特性は、基本的にはアノード−Nウエル間の距離よりもカソード−Nウエル間距離に依存すると考えられている。しかしながら、SCRの特性は、Nウエル又はPウエルの濃度分布及び素子の形状等にも影響を受けるので、その劣化の程度が問題となる値かどうかは一概にはいえない。従って、最悪の場合を想定して、アノード−Nウエルエッジ間距離が最小になるようにSCRを設計する必要がある。 Next, a thirteenth electrostatic protection element of the present invention will be described. FIG. 21A is a plan view showing the layout of the electrostatic discharge protection element of this embodiment, and FIG. 21B is a plan view showing the layout of the electrostatic protection element of the first modification. In the SCR in the electrostatic discharge element of the above-described embodiment, a contact 35 must be formed on the layer in order to connect the trigger current supply N + layer 24 and the trigger element. In the process investigated by the present inventors, the distance between the P + layer 25 serving as the anode and the edge of the N well 21 is required to be about 0.9 to 1.0 μm even when the distance is designed to be minimum. In the above-described embodiment, this value is applied. In the process studied by the present inventors, the distance between the anode and the N-well edge and the distance between the cathode and the N-well edge are 0.2 to 0.3 μm, and need to be increased by about 3 times. In general, the dynamic resistance of the SCR is the resistance of the current path between the anode and the cathode. Therefore, when the distance between the anode and the cathode is widened, the resistance increases and the breakdown current decreases. It is considered that characteristics other than the dynamic resistance basically depend on the cathode-N well distance rather than the anode-N well distance. However, since the characteristics of the SCR are affected by the concentration distribution of the N well or the P well, the shape of the element, and the like, it cannot be generally said whether the degree of deterioration is a problem value. Therefore, assuming the worst case, it is necessary to design the SCR so that the distance between the anode and the N-well edge is minimized.

しかしながら、例えば、特許文献7等に記載されている従来の静電気放電保護素子においては、これらの点は検討されていない。実際には、このような構造のSCRにおいては、その性能を最大にするために、アノード−Nウエルエッジ間距離が最小値になるように設計しないと、素子の特性が大きくばらつく。そこで、本実施形態の静電気保護素子においては、図21(a)に示すように、アノード−Nウエルエッジ間距離36が最小になるように、アノードの横側にコンタクト形成用のN層32を形成し、このコンタクト形成用N層32で電位を接続する構造とする。これにより、アノード−Nウエルエッジ間隔を0.7μmにまで低減することができる。その結果、破壊電流を20%程度高くすることができ、更に、ダイナミック抵抗も低くすることができる。なお、図21(b)に示すように、Nウエル21中に層抵抗を形成し、メタル配線の接続を変えることにより、保持電流を調節できるようにしてもよい。 However, for example, these points have not been studied in the conventional electrostatic discharge protection element described in Patent Document 7 and the like. Actually, in the SCR having such a structure, in order to maximize the performance, unless the distance between the anode and the N-well edge is designed to be a minimum value, the characteristics of the element greatly vary. Therefore, in the electrostatic protection element of this embodiment, as shown in FIG. 21A, an N + layer 32 for contact formation is formed on the lateral side of the anode so that the anode-N well edge distance 36 is minimized. And a potential is connected by the contact forming N + layer 32. Thereby, the anode-N well edge interval can be reduced to 0.7 μm. As a result, the breakdown current can be increased by about 20%, and the dynamic resistance can also be decreased. As shown in FIG. 21 (b), the holding current may be adjusted by forming a layer resistance in the N well 21 and changing the connection of the metal wiring.

次に、本発明の第14実施形態に係る静電気放電保護素子について説明する。図22は本実施形態の静電気放電保護素子のレイアウトを示す平面図である。本実施形態の静電気放電保護素子は、図22に示すように、前述の第13実施形態の静電気放電保護素子のNウエル電位固定電極を除いたものであり、それ以外は第13実施形態の静電気放電保護素子と同様であり、その効果も同様である。これにより、面積を低減することができる。   Next, an electrostatic discharge protection element according to a fourteenth embodiment of the present invention will be described. FIG. 22 is a plan view showing the layout of the electrostatic discharge protection element of this embodiment. As shown in FIG. 22, the electrostatic discharge protection element of the present embodiment is obtained by removing the N-well potential fixing electrode of the electrostatic discharge protection element of the thirteenth embodiment, and otherwise the electrostatic discharge protection element of the thirteenth embodiment. The effect is the same as that of the discharge protection element. Thereby, an area can be reduced.

次に、本発明の第15実施形態に係る静電気放電保護素子について説明する。図23は本実施形態の静電気放電保護素子のレイアウトを示す平面図である。図23に示すように、本実施形態の静電気放電保護素子は、前述の第13実施形態の静電気放電保護素子のNウエル電位固定用電極のコンタクト形成領域を、分割したカソード間に配置したものである。本実施形態においては、カソード近傍にも、保持電流制御用電極であるトリガ電極を設けているため、カソードから放出した電子電流を効率的に比較できる。これにより、保持電流の制御性を向上させることができる。   Next, an electrostatic discharge protection element according to a fifteenth embodiment of the present invention will be described. FIG. 23 is a plan view showing the layout of the electrostatic discharge protection element of the present embodiment. As shown in FIG. 23, the electrostatic discharge protection element of the present embodiment is an element in which the contact formation region of the N well potential fixing electrode of the electrostatic discharge protection element of the thirteenth embodiment is arranged between the divided cathodes. is there. In the present embodiment, a trigger electrode, which is a holding current control electrode, is also provided near the cathode, so that the electron currents emitted from the cathode can be compared efficiently. Thereby, the controllability of the holding current can be improved.

次に、本発明の第16実施形態に係る静電気放電保護素子について説明する。図24は本実施形態の静電気放電保護素子を示す断面図である。図24に示すように、本実施形態の静電気放電保護素子は、Nウエル21内に、アノード25及びNウエル電位制御電極を兼ねるトリガ電流供給用N層24が形成され、Pウエル中には、カソード27及びPウエル電位制御電極を兼ねるトリガ電流供給用P層31が形成されている。このトリガ電流供給用層31は、抵抗素子を介して夫々の基準電位に接続されている。トリガ電流は抵抗素子を分割した中間点から供給するような構造になっており、両トリガ電流供給端子に、例えば、NMOSトランジスタを接続する。なお、各抵抗素子の抵抗値R1N及びR1Pは共に2Ωであり、抵抗値R2N及びR2Pは、保持電圧が所望の値になるように設定する。 Next, an electrostatic discharge protection element according to the sixteenth embodiment of the invention will be described. FIG. 24 is a cross-sectional view showing the electrostatic discharge protection element of this embodiment. As shown in FIG. 24, in the electrostatic discharge protection element of this embodiment, an N + layer 24 for supplying a trigger current that also serves as an anode 25 and an N-well potential control electrode is formed in an N-well 21, and the P-well has A trigger current supply P + layer 31 that also serves as the cathode 27 and the P-well potential control electrode is formed. The trigger current supply layer 31 is connected to each reference potential via a resistance element. The trigger current is supplied from an intermediate point obtained by dividing the resistance element, and for example, an NMOS transistor is connected to both trigger current supply terminals. The resistance values R 1N and R 1P of each resistance element are both 2Ω, and the resistance values R 2N and R 2P are set so that the holding voltage becomes a desired value.

これにより、サージ電流が流入したときに、先ず、トリガ回路内のNMOSトランジスタがスナップバックして、各抵抗素子に電流を流す。通常、SCR内部のウエル抵抗は、それほど低くは設定できないので、電流の大半は、抵抗素子を経由する。その抵抗値と電流値の積が約0.7Vになったときに両PNダイオードが順バイアスされ始める。この実施例の場合、アノード25からのホール電流及びカソード27からの電子電流とも、SCR構造内には吸収される場所がないため、瞬時にラッチアップする。また、トリガ電流も、前述の実施形態及び従来例の保持電圧調整型SCRに比べて低く、高性能になる。このように、SCRの動作パラメータが、外部抵抗素子で容易に設定できることは、設計の容易さを向上できるため、極めて有利である。   Thereby, when a surge current flows in, first, the NMOS transistor in the trigger circuit snaps back, and a current flows through each resistance element. Usually, since the well resistance in the SCR cannot be set so low, most of the current passes through the resistance element. When the product of the resistance value and the current value reaches about 0.7 V, both PN diodes begin to be forward biased. In this embodiment, both the hole current from the anode 25 and the electron current from the cathode 27 are instantly latched up because there is no place to be absorbed in the SCR structure. In addition, the trigger current is also lower and higher in performance than the above-described embodiment and the conventional holding voltage adjustment type SCR. As described above, it is extremely advantageous that the operating parameters of the SCR can be easily set by the external resistance element because the ease of design can be improved.

なお、実際のレイアウトは、Nウエル抵抗及びPウエル抵抗を低くできることが必要であるため、ラッチの速度を高くするように、アノード25及びカソード27の奥行きを狭くすること等、前述の特許文献9に記載されているレイアウトを適用することができる。また、本実施形態においては、ダブルトリガSCR構造の静電気放電保護素子を示したが、この静電気放電保護素子は、トリガ電流を接続する方式に関しても特徴があり、トリガが片側だけでも抵抗値設定の容易さが向上するため、有効な方式である。   Since the actual layout requires that the N-well resistance and the P-well resistance can be lowered, the depth of the anode 25 and the cathode 27 is reduced so as to increase the latching speed. The layout described in can be applied. Further, in the present embodiment, an electrostatic discharge protection element having a double trigger SCR structure is shown. However, this electrostatic discharge protection element is also characterized by a method of connecting a trigger current, and the resistance value setting is possible even if the trigger is only on one side. This is an effective method because it improves ease.

しかしながら、通常のSTI分離の素子構造では、ウエル抵抗は低くなりにくい。次に、本発明の第17実施形態に係る静電気放電保護素子について説明する。図25は本実施形態の静電気放電保護素子のレイアウトを示す平面図である。本実施形態の静電気放電保護素子は、図25に示すように、カソードの近傍にPウエル中のPNダイオードを、アノードの近傍にNウエル中PNダイオードを、夫々多数配置して、トリガを補助する構造にしている。これにより、ダイオード抵抗値を低くできるため、外部抵抗の調整が不要又は容易になり、トリガもより迅速に行うことができる。なお、この付加ダイオードは、Pウエル中のみでもよい。   However, in a normal STI isolation device structure, the well resistance is unlikely to be low. Next, an electrostatic discharge protection element according to a seventeenth embodiment of the present invention will be described. FIG. 25 is a plan view showing the layout of the electrostatic discharge protection element of this embodiment. As shown in FIG. 25, the electrostatic discharge protection element of this embodiment assists triggering by arranging a number of PN diodes in the P well near the cathode and a number of PN diodes in the N well near the anode. It has a structure. Thereby, since the diode resistance value can be lowered, the adjustment of the external resistance becomes unnecessary or easy, and the trigger can be performed more quickly. This additional diode may be provided only in the P well.

次に、本発明の第18実施形態に係る静電気放電保護素子について説明する。図26は本実施形態の静電気放電保護素子を示す断面図である。図26に示すように本実施形態の静電気放電保護素子は、アノード25及びNウエル電位制御電極を兼ねるトリガ電流供給用N層24、カソード27及びNウエル電位制御電極を兼ねるトリガ電流供給用P層26間を、図19に示す構造よりも、更に低抵抗の構造を適用している。この抵抗値は、通常のSTI分離の層よりも1桁以上低くすることができる。従って、SCRの保持電流を高くするために、外部抵抗は、10乃至100Ω程度に設定する必要がある。しかしながら、SCR構造内部のダイオードの抵抗値は、極めて低いため、トリガ動作時には、ほとんどの電流がこのダイオードを経由して流れる。よって、トリガ電流供給回路からトリガ電流供給2端子間に電流が流れても、クランプ電圧の上昇は前述の第16実施形態よりも低くできる。また、電流がシャントされないのでトリガ電流も多く、より高速にトリガ動作を生じさせることができ、トリガ電流も小さくできる。 Next, an electrostatic discharge protection element according to the eighteenth embodiment of the invention will be described. FIG. 26 is a cross-sectional view showing the electrostatic discharge protection element of this embodiment. As shown in FIG. 26, the electrostatic discharge protection element of the present embodiment includes a trigger current supply N + layer 24 that also functions as the anode 25 and the N well potential control electrode, and a trigger current supply P that also functions as the cathode 27 and the N well potential control electrode. Between the + layers 26, a structure having a lower resistance than that shown in FIG. 19 is applied. This resistance value can be made an order of magnitude lower than that of a normal STI isolation layer. Therefore, in order to increase the holding current of the SCR, it is necessary to set the external resistance to about 10 to 100Ω. However, since the resistance value of the diode inside the SCR structure is extremely low, most of the current flows through this diode during the trigger operation. Therefore, even if a current flows between the trigger current supply circuit and the trigger current supply 2 terminal, the clamp voltage can be increased lower than that in the sixteenth embodiment. Further, since the current is not shunted, the trigger current is large, the trigger operation can be generated at a higher speed, and the trigger current can be reduced.

なお、本実施形態の静電気放電保護素子においては、アノード25とトリガ電流供給用N層2との間、及びカソード27とトリガ電流供給用P層26との間を、前述の図19(a)に示す構造にしているが、本発明はこれに限定されるものではなく、例えば、図19(b)に示す構造でもよい。また、本実施形態及び前述の第16実施形態において最も重要な点は、縦型PNP及び横型NPNバイポーラ素子を同時に導通させることであり、複数個のトリガ回路を設け、それらに同時に電流を流してもよい。例えば、図37に示すSCRのように、2つのトリガ回路設けた場合、これらに同時に電流を流し始めることができる付加回路を設けたり、又は2つのトリガ回路の一部分を共有させて実質的に同一の回路として扱えるようにすることにより、2つのトリガ回路に同時に電流を流すことができる。更に、本発明の静電気放電保護素子は、前述の第1乃至第18実施形態の静電気放電保護素子に限定されるものではなく、これらの構造を組み合わせたものでもよい。更にまた、本発明の静電気放電保護素子は、SOI基板を使用したプロセスにも適用することができる。 In the electrostatic discharge protection element of this embodiment, the gap between the anode 25 and the trigger current supply N + layer 2 and between the cathode 27 and the trigger current supply P + layer 26 are the same as those shown in FIG. Although the structure shown in a) is used, the present invention is not limited to this, and for example, the structure shown in FIG. The most important point in this embodiment and the above-mentioned sixteenth embodiment is that the vertical PNP and the horizontal NPN bipolar elements are made to conduct at the same time, and a plurality of trigger circuits are provided, and current is supplied to them simultaneously. Also good. For example, when two trigger circuits are provided as in the SCR shown in FIG. 37, an additional circuit capable of starting a current flow at the same time is provided, or a part of the two trigger circuits is shared to be substantially the same. By allowing the circuit to be handled as a circuit, it is possible to simultaneously pass current through the two trigger circuits. Furthermore, the electrostatic discharge protection element of the present invention is not limited to the electrostatic discharge protection element of the first to eighteenth embodiments described above, and may be a combination of these structures. Furthermore, the electrostatic discharge protection element of the present invention can be applied to a process using an SOI substrate.

本発明の第1実施形態の静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element of 1st Embodiment of this invention. 本発明の第1実施形態の静電気放電保護素子における各層の配置とトリガ電流供給回路の等価回路を示す図である。It is a figure which shows the arrangement | positioning of each layer in the electrostatic discharge protection element of 1st Embodiment of this invention, and the equivalent circuit of a trigger current supply circuit. 本発明の第1実施形態の静電気放電保護素子におけるトリガ電流供給回路の変形例を示す図である。It is a figure which shows the modification of the trigger current supply circuit in the electrostatic discharge protection element of 1st Embodiment of this invention. 図1に示す静電気放電保護素子を入力保護素子に適用した例の断面図である。It is sectional drawing of the example which applied the electrostatic discharge protection element shown in FIG. 1 to the input protection element. 本発明の第2実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 2nd Embodiment of this invention. 同じくその各層の配置とトリガ電流供給回路の等価回路を示す図である。It is a figure which similarly shows the arrangement | positioning of the each layer, and the equivalent circuit of a trigger current supply circuit. (a)は本発明の第1実施形態の第1変形例の静電気放電保護素子のレイアウトを示す図であり、(b)は第2変形例の静電気保護素子のレイアウトを示す図である。(A) is a figure which shows the layout of the electrostatic discharge protection element of the 1st modification of 1st Embodiment of this invention, (b) is a figure which shows the layout of the electrostatic protection element of a 2nd modification. (a)は本発明の第2実施形態の第1変形例の静電気放電保護素子のレイアウトを示す図であり、(b)は第2変形例の静電気保護素子のレイアウトを示す図である。(A) is a figure which shows the layout of the electrostatic discharge protection element of the 1st modification of 2nd Embodiment of this invention, (b) is a figure which shows the layout of the electrostatic protection element of a 2nd modification. 本発明の第3実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 5th Embodiment of this invention. 本発明の第6実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 6th Embodiment of this invention. 本発明の第7実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 7th Embodiment of this invention. 本発明の第8実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 8th Embodiment of this invention. 同じくその各層の配置と接続態様を示す図である。It is a figure which similarly shows the arrangement | positioning and connection aspect of each layer. 本発明の第9実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 9th Embodiment of this invention. 本発明の第10実施形態に係る静電気放電保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic discharge protection element which concerns on 10th Embodiment of this invention. 本発明の第11実施形態に係る静電気放電保護素子の断面図である。It is sectional drawing of the electrostatic discharge protection element which concerns on 11th Embodiment of this invention. (a)はカソード−層上にシリサイドが形成されない領域を設けて素子を分離する方法を示す断面図であり、(b)はゲート電極を挟んでN層形成用不純物とP層形成用不純物とを夫々注入して素子を分離する方法を示す断面図である。(A) is sectional drawing which shows the method of providing the area | region where a silicide is not formed on a cathode layer, and isolate | separating an element, (b) is an impurity for N <+> layer formation, and P <+> layer formation for a gate electrode. It is sectional drawing which shows the method of isolate | separating an element by injecting each impurity. 本発明の第12実施形態の静電気放電保護素子のレイアウトを示す平面図である。It is a top view which shows the layout of the electrostatic discharge protection element of 12th Embodiment of this invention. (a)は本発明の第13実施形態の静電気放電保護素子のレイアウトを示す平面図であり、(b)はその第1の変形例の静電気放電保護素子のレイアウトを示す平面図である。(A) is a top view which shows the layout of the electrostatic discharge protection element of 13th Embodiment of this invention, (b) is a top view which shows the layout of the electrostatic discharge protection element of the 1st modification. 本発明の第14実施形態の静電気放電保護素子のレイアウトを示す平面図である。It is a top view which shows the layout of the electrostatic discharge protection element of 14th Embodiment of this invention. 本発明の第15実施形態の静電気放電保護素子のレイアウトを示す平面図である。It is a top view which shows the layout of the electrostatic discharge protection element of 15th Embodiment of this invention. 本発明の第16実施形態の静電気放電保護素子を示す断面図である。It is sectional drawing which shows the electrostatic discharge protection element of 16th Embodiment of this invention. 本発明の第17実施形態の静電気放電保護素子のレイアウトを示す平面図である。It is a top view which shows the layout of the electrostatic discharge protection element of 17th Embodiment of this invention. 本発明の第18実施形態の静電気放電保護素子を示す断面図である。It is sectional drawing which shows the electrostatic discharge protection element of 18th Embodiment of this invention. 従来例1の静電気放電保護素子のレイアウトを示す平面図である。It is a top view which shows the layout of the electrostatic discharge protection element of the prior art example 1. 図27に示すA−A線による断面図である。It is sectional drawing by the AA line shown in FIG. 横軸に電圧をとり、縦軸に電流をとって、各種SCRの特性を比較したグラフ図である。It is the graph which took the voltage on the horizontal axis and took the current on the vertical axis, and compared the characteristics of various SCRs. 特許文献4に記載の静電気放電保護素子のレイアウトを示す平面図である。10 is a plan view showing a layout of an electrostatic discharge protection element described in Patent Document 4. FIG. 図30に示すB−B線による断面図である。It is sectional drawing by the BB line shown in FIG. 特許文献10に記載の静電気放電保護素子を示す断面図である。It is sectional drawing which shows the electrostatic discharge protection element of patent document 10. 特許文献8に記載の静電気放電保護素子を示す断面図である。It is sectional drawing which shows the electrostatic discharge protection element of patent document 8. 従来の保持電圧調整型SCRを示す断面図である。It is sectional drawing which shows the conventional holding voltage adjustment type | mold SCR. 特許文献7に記載の静電気保護素子のレイアウトを示す図である。It is a figure which shows the layout of the electrostatic protection element of patent document 7. FIG. (a)は図35に示すC−C線による断面図であり、(b)は図35に示すD−D線による断面図である。(A) is sectional drawing by the CC line shown in FIG. 35, (b) is sectional drawing by the DD line | wire shown in FIG. 特許文献7の静電気放電保護素子の他の実施例を示す断面図である。It is sectional drawing which shows the other Example of the electrostatic discharge protection element of patent document 7.

符号の説明Explanation of symbols

1:P半導体基板
2、21、21a、21b、62:Nウエル
3、3a、3b、20a、20b:Pウエル
4、7、10:P領域
5、5a、5b、9:N領域
11:横型NPNバイポーラ素子
12:縦型PNPバイポーラ素子
22:P層(ラッチアップ防止用ガードリング)
23、23a、23b:N層(Nウエル電位固定用電極)
24:N層(トリガ電流供給用)
25、64:P層(アノード)
26、26a、26b:P層(トリガ電流供給用)
27、27a、27b、65:N層(カソード)
28:ソース
29:ドレイン
8、30、68:ゲート電極
31:P層(Pウエル電位固定用電極)
32、63:N+層(コンタクト形成用)
33、40:NMOSトランジスタ
35:コンタクト
36:アノード−Nウエルエッジ間距離
37:トリガ層幅
38:メタル
41:直列接続したダイオード
42;ダイオード用P
43;ダイオード用N
51:パッド
52、53:抵抗素子
60:シリサイド
61:シリサイド未形成領域
66:P層(基板コンタクト)
67:STI(浅溝埋め込み分離)
1: P + semiconductor substrate 2, 21, 21a, 21b, 62: N well 3, 3a, 3b, 20a, 20b: P well 4, 7, 10: P + region 5, 5a, 5b, 9: N + region 11: Horizontal NPN bipolar element 12: Vertical PNP bipolar element 22: P + layer (guard ring for preventing latch-up)
23, 23a, 23b: N + layer (N-well potential fixing electrode)
24: N + layer (for trigger current supply)
25, 64: P + layer (anode)
26, 26a, 26b: P + layer (for trigger current supply)
27, 27a, 27b, 65: N + layer (cathode)
28: Source 29: Drain 8, 30, 68: Gate electrode 31: P + layer (P well potential fixing electrode)
32, 63: N + layer (for contact formation)
33, 40: NMOS transistor 35: Contact 36: Distance between anode and N-well edge 37: Trigger layer width 38: Metal 41: Diode connected in series 42; P + layer for diode 43; N + layer for diode 51: Pad 52 53: Resistance element 60: Silicide 61: Silicide unformed region 66: P + layer (substrate contact)
67: STI (shallow trench isolation)

Claims (36)

第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1の第1導電型ウエルと、
前記第1導電型基板又は前記第1導電型層の表面に形成された第2の第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1の第1導電型ウエルの表面に形成された第3高濃度第2導電型領域と、
前記第2の第1導電型ウエルの表面に形成された第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域はトリガ電流供給用回路に接続され、
前記トリガ電流供給回路は前記第2高濃度第2導電型領域と前記第2の電源との間に接続されたMOSトランジスタを有し、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第1高濃度第1導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A second first conductivity type well formed on a surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high-concentration second conductivity type region formed on the surface of the first first conductivity type well;
A second high-concentration first conductivity type region formed on the surface of the second first conductivity type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration second conductivity type region is connected to a trigger current supply circuit;
The trigger current supply circuit includes a MOS transistor connected between the second high concentration second conductivity type region and the second power supply,
A first bipolar element comprising the first high-concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The first high concentration first conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1の第1導電型ウエルと、
前記第1導電型基板又は前記第1導電型層の表面に形成された第2の第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1の第1導電型ウエルの表面に形成された第3高濃度第2導電型領域と、
前記第2の第1導電型ウエルの表面に形成された第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域はトリガ電流供給用回路に接続され、
前記トリガ電流供給回路は前記第2高濃度第2導電型領域と前記第2の電源との間に接続された直列ダイオードを有し、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第1高濃度第1導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A second first conductivity type well formed on a surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high-concentration second conductivity type region formed on the surface of the first first conductivity type well;
A second high-concentration first conductivity type region formed on the surface of the second first conductivity type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration second conductivity type region is connected to a trigger current supply circuit;
The trigger current supply circuit includes a series diode connected between the second high concentration second conductivity type region and the second power source;
A first bipolar element comprising the first high-concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The first high concentration first conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1の第1導電型ウエルと、
前記第1導電型基板又は前記第1導電型層の表面に形成された第2の第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1の第1導電型ウエルの表面に形成された第3高濃度第2導電型領域と、
前記第2の第1導電型ウエルの表面に形成された第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域はトリガ電流供給用回路に接続され、
前記トリガ電流供給回路は前記第2高濃度第2導電型領域と前記第2の電源との間に接続されたMOSトランジスタを有し、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第2導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A second first conductivity type well formed on a surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high-concentration second conductivity type region formed on the surface of the first first conductivity type well;
A second high-concentration first conductivity type region formed on the surface of the second first conductivity type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration second conductivity type region is connected to a trigger current supply circuit;
The trigger current supply circuit includes a MOS transistor connected between the second high concentration second conductivity type region and the second power supply,
A first bipolar element comprising the first high concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The second high concentration second conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1の第1導電型ウエルと、
前記第1導電型基板又は前記第1導電型層の表面に形成された第2の第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1の第1導電型ウエルの表面に形成された第3高濃度第2導電型領域と、
前記第2の第1導電型ウエルの表面に形成された第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域はトリガ電流供給用回路に接続され、
前記トリガ電流供給回路は前記第2高濃度第2導電型領域と前記第2の電源との間に接続された直列ダイオードを有し、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第2導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A second first conductivity type well formed on a surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high-concentration second conductivity type region formed on the surface of the first first conductivity type well;
A second high-concentration first conductivity type region formed on the surface of the second first conductivity type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration second conductivity type region is connected to a trigger current supply circuit;
The trigger current supply circuit includes a series diode connected between the second high concentration second conductivity type region and the second power source;
A first bipolar element comprising the first high concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The second high concentration second conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
前記第1高濃度第2導電型領域及び前記第2高濃度第2導電型領域は、夫々複数個の分割領域からなり、
前記第1高濃度第2導電型領域及び前記第2高濃度第2導電型領域の各分割領域は、前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に交互に配置されており、
各分割領域間に前記第1高濃度第1導電型領域が延出している、
ことを特徴とする請求項1乃至4のいずれか1項に記載の静電気放電保護素子。
The first high-concentration second conductivity type region and the second high-concentration second conductivity type region each include a plurality of divided regions,
The divided regions of the first high-concentration second conductivity type region and the second high-concentration second conductivity type region are divided between the second high-concentration first conductivity type region and the third high-concentration second conductivity type region. It is alternately arranged in the direction orthogonal to the facing direction,
The first high concentration first conductivity type region extends between the divided regions,
The electrostatic discharge protection element according to any one of claims 1 to 4, wherein the electrostatic discharge protection element is provided.
前記第1高濃度第2導電型領域は2分割されて前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に離れて配置されており、
前記第2高濃度第2導電型領域は前記第1高濃度第2導電型領域の分割領域間に配置され、前記第1高濃度第2導電型領域の分割領域と前記第2高濃度第2導電型領域間の前記第1高濃度第1導電型領域が延出している、
ことを特徴とする請求項1乃至4のいずれか1項に記載の静電気放電保護素子。
The first high-concentration second conductivity type region is divided into two parts and is separated in a direction orthogonal to the opposing direction of the second high-concentration first conductivity type region and the third high-concentration second conductivity type region. And
The second high-concentration second conductivity type region is disposed between the divided regions of the first high-concentration second conductivity type region, and the divided region of the first high-concentration second conductivity type region and the second high-concentration second region. The first high-concentration first conductivity type region extends between the conductivity type regions,
The electrostatic discharge protection element according to any one of claims 1 to 4, wherein the electrostatic discharge protection element is provided.
前記第3高濃度第2導電型領域は2分割されて前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に離れて配置されており、
前記第2導電型ウエルが前記第3高濃度第2導電型領域の分割領域間に延出しており、
前記第2高濃度第2導電型領域はこの第2導電型ウエルの延出領域に配置されている、
ことを特徴とする請求項1乃至4のいずれか1項に記載の静電気放電保護素子。
The third high-concentration second conductivity type region is divided into two parts and arranged apart in a direction orthogonal to the opposing direction of the second high-concentration first conductivity type region and the third high-concentration second conductivity type region. And
The second conductivity type well extends between the divided regions of the third high concentration second conductivity type region;
The second high-concentration second conductivity type region is disposed in an extension region of the second conductivity type well.
The electrostatic discharge protection element according to any one of claims 1 to 4, wherein the electrostatic discharge protection element is provided.
前記第1高濃度第2導電型領域及び前記第3高濃度第2導電型領域は夫々2分割されて前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に離れて配置されており、
前記第2導電型ウエルが前記第3高濃度第2導電型領域の分割領域間に延出しており、
前記第2高濃度第2導電型領域はこの第2導電型ウエルの延出領域に配置されていると共に、前記第1高濃度第1導電型領域は前記第1高濃度第2導電型領域の分割領域間に延出している、
ことを特徴とする請求項1乃至4のいずれか1項に記載の静電気放電保護素子。
The first high-concentration second conductivity type region and the third high-concentration second conductivity type region are each divided into two so that the second high-concentration first conductivity type region and the third high-concentration second conductivity-type region are divided. It is arranged away in the direction orthogonal to the facing direction,
The second conductivity type well extends between the divided regions of the third high concentration second conductivity type region;
The second high-concentration second conductivity type region is disposed in the extension region of the second conductivity type well, and the first high-concentration first conductivity type region is the first high-concentration second conductivity type region. Extending between the divided areas,
The electrostatic discharge protection element according to any one of claims 1 to 4, wherein the electrostatic discharge protection element is provided.
前記第1高濃度第2導電型領域は2分割されて前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に離れて配置されており、
前記第1高濃度第1導電型領域は前記第1高濃度第2導電型領域の分割方向の中央部の前記第3高濃度第2導電型領域寄りの部分が切りかかれており、
前記第2高濃度第2導電型領域がこの切欠部に配置されている、
ことを特徴とする請求項1乃至4のいずれか1項に記載の静電気放電保護素子。
The first high-concentration second conductivity type region is divided into two parts and is separated in a direction orthogonal to the opposing direction of the second high-concentration first conductivity type region and the third high-concentration second conductivity type region. And
The first high-concentration first conductivity type region has a portion near the third high-concentration second conductivity type region at the center in the dividing direction of the first high-concentration second conductivity type region.
The second high-concentration second conductivity type region is disposed in the notch,
The electrostatic discharge protection element according to any one of claims 1 to 4, wherein the electrostatic discharge protection element is provided.
第1導電型基板又は第1導電型層の表面に形成された第2導電型ウエル及び第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1導電型ウエルの表面に形成された第3高濃度第2導電型領域及び第3高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域と前記第3高濃度第1導電型領域とは直列ダイオードを介して接続され、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第2導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A second conductivity type well and a first conductivity type well formed on the surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high-concentration second conductive type region and a third high-concentration first conductive type region formed on the surface of the first conductive type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region is connected to a second power source having a potential different from that of the first power source;
The second high concentration second conductivity type region and the third high concentration first conductivity type region are connected via a series diode,
A first bipolar element comprising the first high concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The second high concentration second conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1の第1導電型ウエルと、
前記第1導電型基板又は第1導電型層の表面に形成された第2の第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第2高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1の第1導電型ウエルの表面に形成された第3高濃度第2導電型領域及び第3高濃度第1導電型領域と、
前記第2の第1導電型ウエルの表面に形成された第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び第1高濃度第1導電型領域は第1の電源に接続され、
前記第3高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第2導電型領域と前記第3高濃度第1導電型領域とは直列ダイオードを介して接続され、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第3高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第2導電型領域と前記第3高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A second first conductivity type well formed on the surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a second high concentration second conductivity type region, and a first high concentration first conductivity type region formed on a surface of the second conductivity type well;
A third high concentration second conductivity type region and a third high concentration first conductivity type region formed on the surface of the first first conductivity type well;
A second high-concentration first conductivity type region formed on the surface of the second first conductivity type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source,
The third high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration second conductivity type region and the third high concentration first conductivity type region are connected via a series diode,
A first bipolar element comprising the first high concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type substrate or the first conductivity type layer and the third high concentration second conductivity type region cooperates to function as a thyristor;
The second high concentration second conductivity type region and the third high concentration second conductivity type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
前記第3高濃度第2導電型領域は2分割されて前記第2高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向方向に直交する方向に離れて配置されており、
前記第2導電型ウエルが前記第3高濃度第2導電型領域の分割領域間に延出しており、
前記第2高濃度第2導電型領域はこの第2導電型ウエルの延出領域に配置されていると共に、前記第3高濃度第1導電型領域は2分割されて前記第1高濃度第1導電型領域と前記第3高濃度第2導電型領域との対向領域の外側に配置されている、
ことを特徴とする請求項11に記載の静電気放電保護素子。
The third high-concentration second conductivity type region is divided into two parts and arranged apart in a direction orthogonal to the opposing direction of the second high-concentration first conductivity type region and the third high-concentration second conductivity type region. And
The second conductivity type well extends between the divided regions of the third high concentration second conductivity type region;
The second high-concentration second conductivity type region is disposed in an extension region of the second conductivity-type well, and the third high-concentration first conductivity type region is divided into two parts, so that the first high-concentration first Disposed outside the opposing region of the conductive type region and the third high concentration second conductive type region,
The electrostatic discharge protection element according to claim 11.
前記第2導電型ウエルは前記第3高濃度第1導電型領域の分割領域と前記第2高濃度第2導電型領域との対向領域の背後まで延出している、
ことを特徴とする請求項12に記載の静電気放電保護素子。
The second conductivity type well extends to the back of a region opposite to the divided region of the third high concentration first conductivity type region and the second high concentration second conductivity type region;
The electrostatic discharge protection element according to claim 12.
前記第2高濃度第2導電型領域の幅は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅である、
ことを特徴とする請求項1乃至13のいずれか1項に記載の静電気放電保護素子。
The width of the second high-concentration second conductivity type region is a minimum width capable of forming a contact within a range allowed by a design rule.
The electrostatic discharge protection element according to any one of claims 1 to 13, wherein the electrostatic discharge protection element is provided.
P型基板又はP型層と、
このP型基板又はP型層の表面に形成されたNウエルと、
前記Nウエルの表面に形成された第1高濃度N型領域、第2高濃度N型領域及び第1高濃度P型領域と、
前記P型基板又はP型層の表面に形成された第3高濃度N型領域、第2高濃度P型領域及び第3高濃度P型領域と、
前記第1高濃度P型領域と前記第2高濃度N型領域との間に接続された第1抵抗素子と、
前記第2高濃度P型領域と前記第3高濃度P型領域との間に接続された第2抵抗素子と、
を有し、
前記第1高濃度N型領域及び前記第1高濃度P型領域は第1の電源に接続され、
前記第3高濃度N型領域及び前記第2高濃度P型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度N型領域はトリガ電流供給用回路に接続され、
前記第1高濃度P型領域、前記Nウエル及び前記P型基板又は前記P型層によって構成される第1のバイポーラ素子と前記Nウエル、前記P型基板又は前記P型層及び前記第3高濃度N型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度N型領域と前記第3高濃度N型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A P-type substrate or a P-type layer;
An N-well formed on the surface of the P-type substrate or P-type layer;
A first high concentration N-type region, a second high concentration N-type region, and a first high concentration P-type region formed on the surface of the N well;
A third high-concentration N-type region, a second high-concentration P-type region, and a third high-concentration P-type region formed on the surface of the P-type substrate or P-type layer;
A first resistance element connected between the first high-concentration P-type region and the second high-concentration N-type region;
A second resistance element connected between the second high-concentration P-type region and the third high-concentration P-type region;
Have
The first high concentration N-type region and the first high concentration P-type region are connected to a first power source,
The third high-concentration N-type region and the second high-concentration P-type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration N-type region is connected to a trigger current supply circuit,
The first bipolar element constituted by the first high-concentration P-type region, the N-well and the P-type substrate or the P-type layer, the N-well, the P-type substrate or the P-type layer, and the third high It functions as a thyristor in cooperation with the second bipolar element constituted by the concentration N-type region,
The second high concentration N-type region and the third high concentration N-type region are adjacent to each other.
An electrostatic discharge protection element characterized by that.
前記第2高濃度N型領域の幅は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅である、
ことを特徴とする請求項15に記載の静電気放電保護素子。
The width of the second high-concentration N-type region is a minimum width that can form a contact within a range allowed by a design rule.
The electrostatic discharge protection element according to claim 15.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域、第1高濃度第1導電型領域及び第2高濃度第1導電型領域と、
前記第1導電型ウエルの表面に形成された第2高濃度第2導電型領域及び第3高濃度第1導電型領域と、
を有し、
前記第1高濃度第2導電型領域及び前記第1高濃度第1導電型領域は第1の電源に接続され、
前記第2高濃度第2導電型領域及び前記第3高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第2高濃度第1導電型領域はトリガ電流供給用回路に接続され、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型基板又は前記第1導電型層及び前記第2高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第1導電型領域と前記第2高濃度第2導電型領域とは隣接している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductivity type region, a first high concentration first conductivity type region, and a second high concentration first conductivity type region formed on a surface of the second conductivity type well;
A second high concentration second conductive type region and a third high concentration first conductive type region formed on a surface of the first conductive type well;
Have
The first high concentration second conductivity type region and the first high concentration first conductivity type region are connected to a first power source;
The second high-concentration second conductivity type region and the third high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The second high concentration first conductivity type region is connected to a trigger current supply circuit;
A first bipolar element comprising the first high-concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; A first conductivity type substrate or the second bipolar element constituted by the first conductivity type layer and the second high-concentration second conductivity type region cooperates to function as a thyristor;
The second high concentration first conductivity type region and the second high concentration second conductivity type region are adjacent to each other,
An electrostatic discharge protection element characterized by that.
前記第1高濃度第2導電型領域及び前記第1高濃度第1導電型領域は、夫々複数個に分割されて前記第1高濃度第2導電型領域と前記第1高濃度第1導電型領域との対向方向に直交する方向に離れて配置されており、
各分割領域間に前記第2高濃度第1導電型領域が延出している、
ことを特徴とする請求項17に記載の静電気放電保護素子。
The first high-concentration second conductivity type region and the first high-concentration first conductivity type region are each divided into a plurality of portions, and the first high-concentration second conductivity type region and the first high-concentration first conductivity type. It is arranged away in the direction orthogonal to the facing direction of the area,
The second high concentration first conductivity type region extends between the divided regions,
The electrostatic discharge protection element according to claim 17.
前記第2高濃度第1導電型領域は、前記分割領域間に延出している部分は設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅であり、
前記分割領域間に延出している部分以外の部分は前記最小の幅未満である、
ことを特徴とする請求項18に記載の静電気放電保護素子。
In the second high-concentration first conductivity type region, a portion extending between the divided regions has a minimum width capable of forming a contact within a range allowed by a design rule,
The part other than the part extending between the divided areas is less than the minimum width,
The electrostatic discharge protection element according to claim 18.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第1導電型領域及び第1高濃度第2導電型領域と、
前記第1導電型ウエルの表面に形成された第2高濃度第2導電型領域及び第2高濃度第1導電型領域と、
を有し、
前記第1高濃度第1導電型領域は第1の電源に接続され、
前記第2高濃度第2導電型領域及び前記第2高濃度第1導電型領域は前記第1の電源とは異なる電位の第2の電源に接続され、
前記第1高濃度第2導電型領域はトリガ電流供給用回路に接続され、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第2導電型ウエル、前記第1導電型ウエル及び前記第1高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第1高濃度第2導電型領域と前記第2高濃度第2導電型領域とは隣接しており、
前記第1高濃度第1導電型領域は夫々複数個に分割されて前記第2高濃度第2導電型領域と前記第2高濃度第1導電型領域との対向方向に直交する方向に離れて配置されており、
各分割領域間に前記第1高濃度第2導電型領域が延出している、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration first conductive type region and a first high concentration second conductive type region formed on a surface of the second conductive type well;
A second high concentration second conductive type region and a second high concentration first conductive type region formed on the surface of the first conductive type well;
Have
The first high-concentration first conductivity type region is connected to a first power source;
The second high-concentration second conductivity type region and the second high-concentration first conductivity type region are connected to a second power source having a potential different from that of the first power source,
The first high concentration second conductivity type region is connected to a trigger current supply circuit;
A first bipolar element comprising the first high-concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer; the second conductivity type well; The second bipolar element constituted by one conductivity type well and the first high concentration second conductivity type region cooperates to function as a thyristor;
The first high concentration second conductivity type region and the second high concentration second conductivity type region are adjacent to each other,
The first high-concentration first conductivity type region is divided into a plurality of portions, and is separated in a direction orthogonal to the opposing direction of the second high-concentration second conductivity type region and the second high-concentration first conductivity type region. Has been placed,
The first high-concentration second conductivity type region extends between the divided regions.
An electrostatic discharge protection element characterized by that.
前記第1高濃度第2導電型領域は、設計ルールで許容される範囲内でコンタクトを形成することができる最小の幅である、
ことを特徴とする請求項20に記載の静電気放電保護素子。
The first high-concentration second conductivity type region has a minimum width capable of forming a contact within a range allowed by a design rule.
The electrostatic discharge protection element according to claim 20.
前記第1高濃度第2導電型領域のうち、前記分割領域間に延出している部分以外の部分は前記最小の幅未満である、
ことを特徴とする請求項21に記載の静電気放電保護素子。
Of the first high-concentration second conductivity type region, a portion other than the portion extending between the divided regions is less than the minimum width.
The electrostatic discharge protection element according to claim 21.
隣接する高濃度領域の間にはシリサイドが形成されていない領域が設けられている、
ことを特徴とする請求項1乃至22のいずれか1項に記載の静電気放電保護素子。
A region where no silicide is formed is provided between adjacent high concentration regions,
The electrostatic discharge protection element according to any one of claims 1 to 22,
隣接する高濃度領域の間にはゲート電極が設けられている、
ことを特徴とする請求項1乃至22のいずれか1項に記載の静電気放電保護素子。
A gate electrode is provided between adjacent high concentration regions,
The electrostatic discharge protection element according to any one of claims 1 to 22,
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に相互に隣接して形成された第2導電型ウエル及び第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1高濃度第2導電型領域及び第1高濃度第1導電型領域と、
前記第1導電型ウエルの表面に形成された第2高濃度第1導電型領域及び第2高濃度第2導電型領域と、
を有し、
前記第2導電型ウエル及び前記第1導電型ウエルはトリガ電流供給用回路に接続されており、
前記第1高濃度第1導電型領域、前記第2導電型ウエル及び前記第1導電型基板又は前記第1導電型層によって構成される第1のバイポーラ素子と前記第1高濃度第2導電型領域、前記第1高濃度第1導電型領域及び前記第2高濃度第2導電型領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2高濃度第1導電型領域及び第2高濃度第2導電型領域とは隣接しており、
各前記バイポーラ素子の各ウエルに同時に電流が流れる、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first conductivity type well formed adjacent to each other on the surface of the first conductivity type substrate or the first conductivity type layer;
A first high concentration second conductive type region and a first high concentration first conductive type region formed on a surface of the second conductive type well;
A second high concentration first conductive type region and a second high concentration second conductive type region formed on the surface of the first conductive type well;
Have
The second conductivity type well and the first conductivity type well are connected to a trigger current supply circuit,
A first bipolar element constituted by the first high concentration first conductivity type region, the second conductivity type well and the first conductivity type substrate or the first conductivity type layer, and the first high concentration second conductivity type. A second bipolar element configured by the region, the first high concentration first conductivity type region and the second high concentration second conductivity type region, functions as a thyristor;
The second high concentration first conductivity type region and the second high concentration second conductivity type region are adjacent to each other,
A current flows simultaneously in each well of each of the bipolar elements,
An electrostatic discharge protection element characterized by that.
第1導電型基板又は第1導電型層と、
この第1導電型基板又は第1導電型層の表面に形成された第2導電型ウエル及び第1導電型ウエルと、
前記第2導電型ウエルの表面に形成された第1導電型の第1の電極と、
前記第2導電型ウエルの表面に形成され前記第1の電極と同じ電位が印加される第1高濃度第2導電型領域と、
前記第2導電型ウエルの表面に形成されトリガ素子に接続されている第2高濃度第2導電型領域と、
前記第1導電型ウエルの表面に形成された第2導電型の第2の電極と、
前記第1導電型ウエルの表面に形成され前記第1の電極と同じ電位が印加される第1高濃度第1導電型領域と、
を有し、
前記第1高濃度第1導電型領域は前記第1の電極と前記第2の電極とが対向する領域から外れた位置に配置されており、
前記第1導電型基板又は第1導電型層、前記第2導電型ウエル及び前記第1の電極により構成される第1のバイポーラ素子と、前記第2導電型ウエル、前記第1導電型基板又は第1導電型層及び前記第2の電極により構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記第2導電型ウエル中にトリガ電流が流れる、
ことを特徴とする静電気放電保護素子。
A first conductivity type substrate or a first conductivity type layer;
A second conductivity type well and a first conductivity type well formed on the surface of the first conductivity type substrate or the first conductivity type layer;
A first electrode of a first conductivity type formed on a surface of the second conductivity type well;
A first high concentration second conductivity type region formed on the surface of the second conductivity type well and applied with the same potential as the first electrode;
A second high concentration second conductivity type region formed on the surface of the second conductivity type well and connected to the trigger element;
A second conductivity type second electrode formed on the surface of the first conductivity type well;
A first high-concentration first conductivity type region formed on the surface of the first conductivity type well and applied with the same potential as the first electrode;
Have
The first high-concentration first conductivity type region is disposed at a position deviating from a region where the first electrode and the second electrode are opposed to each other,
A first bipolar element composed of the first conductivity type substrate or first conductivity type layer, the second conductivity type well and the first electrode; the second conductivity type well; the first conductivity type substrate; The second bipolar element constituted by the first conductivity type layer and the second electrode cooperates to function as a thyristor,
A trigger current flows in the second conductivity type well;
An electrostatic discharge protection element characterized by that.
前記第1導電型ウエルの表面には第2高濃度第1導電型領域が設けられており、
この第2高濃度第1導電型領域はトリガ素子に接続されている、
ことを特徴とする請求項26に記載の静電気放電保護素子。
A second high-concentration first conductivity type region is provided on the surface of the first conductivity type well,
The second high concentration first conductivity type region is connected to the trigger element.
27. The electrostatic discharge protection element according to claim 26.
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と、
第1の抵抗素子と、
第2の抵抗素子と、
を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に前記第1の抵抗素子を介して接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に前記第2の抵抗素子を介して接続され、かつ、前記第2の抵抗素子を介して接地されている、
ことを特徴とする静電気放電保護回路。
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
A first resistance element;
A second resistance element;
With
One end of the trigger element is connected to the base region of the first bipolar element via the first resistance element,
The other end of the trigger element is connected to the base region of the second bipolar element via the second resistance element, and is grounded via the second resistance element.
An electrostatic discharge protection circuit characterized by that.
第1導電型の第1領域及び第2導電型の第2領域を備える第1導電型の第1ウエルと、
第1導電型の第3領域及び第2導電型の第4領域を備える第2導電型の第2ウエルと、
トリガ素子と、
抵抗と、
を備え、
前記第1ウエル、前記第2領域及び前記第2ウエルによって構成される第1のバイポーラ素子と前記第1ウエル、前記第2ウエル及び前記第3領域によって構成される第2のバイポーラ素子とは協働してサイリスタとして機能し、
前記トリガ素子の一端は前記第1領域に接続され、
前記トリガ素子の他端は前記第4領域に接続され
前記抵抗の一端は前記第1領域に接続され、
前記抵抗の他端は前記第2領域に接続され、
前記トリガ素子は前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させる、
ことを特徴とする静電気放電保護回路。
A first well of a first conductivity type comprising a first region of a first conductivity type and a second region of a second conductivity type;
A second well of the second conductivity type comprising a third region of the first conductivity type and a fourth region of the second conductivity type;
A trigger element;
Resistance,
With
The first bipolar element constituted by the first well, the second region and the second well and the second bipolar element constituted by the first well, the second well and the third region are cooperative. Working as a thyristor,
One end of the trigger element is connected to the first region,
The other end of the trigger element is connected to the fourth region ;
One end of the resistor is connected to the first region,
The other end of the resistor is connected to the second region;
The trigger element is Ru actuates said first bipolar element and the second bipolar elements simultaneously,
An electrostatic discharge protection circuit characterized by that.
パッドをさらに備え、
前記パッドは前記抵抗を介して前記第1領域に接続され、
前記トリガ素子の前記一端は前記抵抗を介して前記第2領域に接続されている、
ことを特徴とする請求項29に記載の静電気放電保護回路。
Further comprising a pad,
The pad being connected to said first region through said resistor,
The one end of the trigger element is connected to the second region through the resistor,
30. The electrostatic discharge protection circuit according to claim 29 .
第2の抗をさらに備え、
前記トリガ素子の前記他端は前記第2の抗を介して前記第3領域に接続され、かつ、前記第2の抗を介して接地されている、
ことを特徴とする請求項29に記載の静電気放電保護回路。
Further comprising a second resistor,
Wherein the trigger element and the other end is connected to said third region via said second resistor, and is grounded via said second resistor,
30. The electrostatic discharge protection circuit according to claim 29 .
前記第1領域及び前記第2領域は、その間に形成された絶縁領域によって相互に干渉しないよう構成されている、
ことを特徴とする請求項29に記載の静電気放電保護回路。
The first region and the second region are configured not to interfere with each other by an insulating region formed therebetween.
30. The electrostatic discharge protection circuit according to claim 29 .
前記第3領域及び前記第4領域は、その間に形成された絶縁領域によって相互に干渉しないよう構成されている、
ことを特徴とする請求項29に記載の静電気放電保護回路。
The third region and the fourth region are configured not to interfere with each other by an insulating region formed therebetween.
30. The electrostatic discharge protection circuit according to claim 29 .
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、
を備え、
前記第1のバイポーラ素子のエミッタ領域は前記抵抗素子を介して前記第1のバイポーラ素子の前記ベース領域に接続され、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に接続されている、
ことを特徴とする静電気放電保護回路。
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
And a resistance element,
With
Emitter region of said first bipolar element is connected via a front Ki抵 anti element to the base region of said first bipolar element,
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected to a base region of the second bipolar element;
An electrostatic discharge protection circuit characterized by that.
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、
を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記第2のバイポーラ素子のベース領域に接続され、
前記第2のバイポーラ素子のベース領域は前記抵抗素子を介して接地されている、
ことを特徴とする静電気放電保護回路。
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
And a resistance element,
With
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected to a base region of the second bipolar element;
Base region of said second bipolar device is grounded via the front Ki抵 anti element,
An electrostatic discharge protection circuit characterized by that.
協働してサイリスタとして機能する第1のバイポーラ素子及び第2のバイポーラ素子と、
前記第1のバイポーラ素子及び前記第2のバイポーラ素子を同時に作動させるトリガ素子と
抗素子と、
を備え、
前記トリガ素子の一端は前記第1のバイポーラ素子のベース領域に接続され、
前記トリガ素子の他端は前記抵抗素子を介して前記第2のバイポーラ素子のベース領域に接続されている、
ことを特徴とする静電気放電保護回路。
A first bipolar element and a second bipolar element that cooperate to function as a thyristor;
A trigger device for the first bipolar element and the second bipolar devices operated simultaneously,
And a resistance element,
With
One end of the trigger element is connected to a base region of the first bipolar element;
The other end of the trigger element is connected via a front Ki抵 anti element to the base region of the second bipolar element,
An electrostatic discharge protection circuit characterized by that.
JP2003406596A 2002-12-04 2003-12-04 Electrostatic discharge protection element and electrostatic discharge protection circuit Expired - Fee Related JP4504664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406596A JP4504664B2 (en) 2002-12-04 2003-12-04 Electrostatic discharge protection element and electrostatic discharge protection circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002353133 2002-12-04
JP2003300422 2003-08-25
JP2003406596A JP4504664B2 (en) 2002-12-04 2003-12-04 Electrostatic discharge protection element and electrostatic discharge protection circuit

Publications (2)

Publication Number Publication Date
JP2005101485A JP2005101485A (en) 2005-04-14
JP4504664B2 true JP4504664B2 (en) 2010-07-14

Family

ID=34468229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406596A Expired - Fee Related JP4504664B2 (en) 2002-12-04 2003-12-04 Electrostatic discharge protection element and electrostatic discharge protection circuit

Country Status (1)

Country Link
JP (1) JP4504664B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562674B2 (en) * 2006-03-23 2010-10-13 川崎マイクロエレクトロニクス株式会社 ESD protection circuit
JP5265951B2 (en) 2008-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 Protection circuit
JP5274882B2 (en) * 2008-04-21 2013-08-28 シャープ株式会社 Lateral silicon control rectifier and ESD protection device including the same
JP5337463B2 (en) * 2008-12-03 2013-11-06 シャープ株式会社 Electrostatic protection element, semiconductor device and manufacturing method thereof
JP5458720B2 (en) * 2009-07-25 2014-04-02 株式会社リコー Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452171A (en) * 1992-06-15 1995-09-19 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
KR100496362B1 (en) * 1995-07-11 2006-05-02 텍사스 인스트루먼츠 인코포레이티드 Integrated ESD Protection Circuit Using Substrate Triggered Lateral NPN
JP2001185738A (en) * 1999-12-24 2001-07-06 Sharp Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2005101485A (en) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4854934B2 (en) Electrostatic discharge protection element
US7875902B2 (en) Electro-static discharge protection device
US6909149B2 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
CN100505240C (en) Semiconductor device
CN111326507B (en) Electrostatic discharge protection device
US6858902B1 (en) Efficient ESD protection with application for low capacitance I/O pads
US20050212051A1 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
JP4290468B2 (en) Electrostatic discharge protection element
CN101097915B (en) Electrostatic discharge protection method and device for semiconductor devices
US7064358B2 (en) Triggered back-to-back diodes for ESD protection in triple-well CMOS process
CN101752370B (en) Transistor-type protection device and semiconductor integrated circuit
US6670678B2 (en) Semiconductor device having ESD protective transistor
CN101288177A (en) Low Capacitance Silicon Controlled Rectifier with Trigger Element
EP2846359B1 (en) LVTSCR device
JP5297495B2 (en) Electrostatic discharge protection element
JP4504664B2 (en) Electrostatic discharge protection element and electrostatic discharge protection circuit
JP4781620B2 (en) Electrostatic discharge protection element
JP2006313880A (en) Electrostatic discharge circuit and integrated circuit having the same
JP3880943B2 (en) Electrostatic discharge protection element and semiconductor device
US7075156B1 (en) Collector structure for electrostatic discharge protection circuits
JP2005079287A (en) Integrated circuit
TWI553820B (en) Semiconductor device
JPH1012746A (en) Semiconductor device
JP2004327854A (en) Electrostatic discharge protection element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060707

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Ref document number: 4504664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees