JP4508488B2 - セラミック回路基板の製法 - Google Patents
セラミック回路基板の製法 Download PDFInfo
- Publication number
- JP4508488B2 JP4508488B2 JP2001260271A JP2001260271A JP4508488B2 JP 4508488 B2 JP4508488 B2 JP 4508488B2 JP 2001260271 A JP2001260271 A JP 2001260271A JP 2001260271 A JP2001260271 A JP 2001260271A JP 4508488 B2 JP4508488 B2 JP 4508488B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- mass
- molded body
- firing
- shrinkage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
- C03C10/0054—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing PbO, SnO2, B2O3
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
- C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
- C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
- C03C10/0045—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents containing SiO2, Al2O3 and MgO as main constituents
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Glass Compositions (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、セラミック回路基板の製法に関し、特に、異なる焼成収縮開始温度を有する複数の絶縁層を同時焼成して寸法精度を改善するセラミック回路基板の製法に関する。
【0002】
【従来技術】
従来、強度の弱い絶縁層を強度の強い絶縁層で補強するためや回路基板の中に容量値の高いキャパシタを内蔵するために、絶縁層と、この絶縁層とは異なる材料からなる異種材料絶縁層を積層したセラミック回路基板が知られている(例えば、特開昭59ー194493号公報参照)。このような回路基板では、磁器のクラックやデラミネーションを防止するために、絶縁層と異種材料絶縁層とは、焼成収縮率および熱膨張係数を一致させるように材料を決定していた。
【0003】
しかしながら、このようなセラミック回路基板においては、クラックやデラミネーションを防止できるものの、焼成収縮率が大きいため、セラミック回路基板内に形成された導体層の主面(x−y)方向における寸法精度が低下するという問題があった。特に、近年においては、セラミック回路基板の小型薄型化のため、ますます導体層の主面(x−y)方向における寸法精度が要求されている。
【0004】
そこで、近年においては、セラミック回路基板の積層成形体をAl2O3基板等で挟持して焼成する加圧焼成法(特開昭62−260777号公報)、セラミック回路基板の積層成形体の表面に、この積層成形体の焼成温度では焼結しないグリーンシートを積層し、焼成後にそれを削り取る拘束焼成法(特開平4−243978号公報)によって焼成時の収縮を抑制し、寸法精度を高めることが提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記した加圧焼成法では、Al2O3基板等により加圧する必要があり、そのための設備やAl2O3基板等が必要であった。また、拘束焼成法では、未焼結グリーンシートを除去する工程が必要であり、しかも、除去したグリーンシートは廃棄しなければならず、原料が無駄であった。
【0006】
従って、本発明は、異なる焼成収縮開始温度を有する複数の絶縁層を同時焼成しても基板の主面(x−y)方向における収縮率を容易にかつ安価に小さくして、回路基板の寸法精度を改善できる回路基板の製法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明のセラミック回路基板の製法は、SiO2:18質量%、MgO:45質量%、B2O3:18質量%と、CaO:0.4質量%、Al2O3 :0.6質量%、BaO:15質量%、SnO2 :1.9質量%、P2O3 :1.0質量%、ZrO2 :0.1質量%とを含有する結晶化ガラス粉末を含み低温側から焼成収縮を開始する絶縁層A成形体を形成するとともに、SiO2:44質量%、MgO:18質量%と、CaO:33質量%、Al2O3 :4.5質量%、ZnO:0.1質量%、Na2O:0.1質量%、P2O3 :0.1質量%、ZrO2 :0.1質量%およびLi2O:0.1質量%とを含有する結晶化ガラス粉末を含み前記絶縁層A成形体よりも高温側から焼成収縮を開始する絶縁層B成形体を形成する工程と、前記絶縁層A成形体および前記絶縁層B成形体の表面および/または内部に所定の導体層パターンを形成する工程と、該導体層パターンが形成された前記絶縁層A成形体および前記絶縁層B成形体を複数積層して積層成形体を形成する工程と、該積層成形体を、前記絶縁層B成形体の焼成収縮率が0.1%のとき、前記絶縁層A成形体の焼成収縮が、該絶縁層A成形体が有する最終収縮率の100%に達するように焼成して、前記積層成形体の主面方向の焼成収縮率を0%にする工程とを具備する製法である。
【0014】
このような構成によれば、上記の組成のように絶縁層成形体中に複数種の結晶化ガラス粉末を含有させることにより、焼成収縮開始温度、焼成収縮する温度範囲および最終焼成収縮率等の焼成収縮挙動の異なる2種以上の絶縁層成形体を容易に形成でき、絶縁層成形体として低温側で焼成収縮する絶縁層A成形体と高温側とで焼成収縮する絶縁層B成形体とを積層して用いることにより、両絶縁層の主面(x−y)方向の焼成収縮を抑制できる。
また、このことにより、絶縁層A、Bの焼成収縮挙動が異なる場合であっても、層間の接着性が高まりクラックやデラミネーションを防止できる。
そして、同時焼成する際に、Al 2 O 3 基板等により加圧する加圧焼成法に比較して、そのための設備やAl 2 O 3 基板等の必要がなく、また、拘束焼成法に比較して、焼成後にこの未焼結グリーンシートを除去する必要が無く、そのための原料を無駄にすることもないことから製造コストを低減できる。
【0015】
また、積層成形体の主面方向の焼成収縮率を0%とすることにより、低温側絶縁層成形体および高温側絶縁層成形体の相互の拘束力を効果的に発揮させることができ焼成されたセラミック回路基板の反りを抑え、寸法精度を向上できる。
また、このように焼成中の両絶縁層成形体間の焼成収縮率差が大きいほど拘束力が大きくなり、回路基板の最終的な焼成収縮率を容易により小さくでき、寸法精度を高めることができる。
【0016】
上記セラミック回路基板の製法では、絶縁層A成形体と絶縁層B成形体との間の焼成収縮開始温度差が10℃以上であることが望ましい。この製法は、焼成収縮する側の絶縁層を焼成収縮しない方の絶縁層が拘束することにより焼成収縮率を低減することができるものであることから、互いの絶縁層が共に焼成収縮する温度領域が狭いほど収縮の拘束の効果を大きくでき、特に、焼成収縮開始温度差が10℃以上であれば両絶縁層成形体の焼成収縮挙動を相互に容易に制御できる。
【0017】
上記セラミック回路基板の製法では、絶縁層B成形体の焼成収縮率が0.1%のとき、絶縁層A成形体は、該絶縁層A成形体が有する最終収縮率の90%以上に達していることが望ましい。このように焼成中の両絶縁層成形体間の焼成収縮率差が大きいほど拘束力が大きくなり、回路基板の最終的な焼成収縮率を容易により小さくでき、寸法精度を高めることができる。
【0018】
【発明の実施の形態】
図1は、セラミック回路基板の一例の概略断面図を示すもので、図1において、セラミック回路基板10は、絶縁層1a〜1gが積層された基板1と、この基板1の表裏面および/または内部に形成された導体層3、導体層3間を接続するためのビアホール導体4を有する。
【0019】
基板1は、収縮開始温度が異なる絶縁層1a〜1gによって形成され、この図1のセラミック回路基板10では、絶縁層1a〜1gのうち、絶縁層A1a、1gが、他の絶縁層B1b〜1fと焼成収縮開始温度が異なるセラミック材料から形成されている。例えば、絶縁層A1a、1gの焼成収縮開始温度は絶縁層B1b〜1fよりも低いものである。
【0020】
この2種の絶縁層1a〜1gを形成するセラミックスの焼成収縮挙動の概要について、図2の焼成収縮曲線に基づき説明する。図2は焼成収縮挙動の異なるセラミックスの加熱時の収縮曲線であり、横軸は温度、縦軸は収縮率を示す。この収縮曲線によれば、焼成収縮開始温度が異なる2つのセラミックスA、Bは、それぞれ焼成収縮開始温度SA、SB(SA<SB)、焼成収縮終了温度EA、EB(EA<EB)を有する。図1のセラミック回路基板10に当てはめると、絶縁層A1a、1gはセラミックスA、絶縁層B1b〜1fはセラミックスBと当てはめられる。
【0022】
また、絶縁層A1a、1gと絶縁層B1b〜1fとの間の熱膨張係数差は2×10-6/℃以下であることが、両絶縁層A、B1a〜1gの熱膨張係数差が小さいほど焼成中および焼成後の反りが抑制されるという理由から望ましく、特に熱膨張係数の差は1×10-6/℃以下が望ましい。
【0023】
ここで、セラミック回路基板10を構成する絶縁層1a〜1gのうち、絶縁層A1a、1gに含まれる結晶化ガラスは、SiO2:18質量%、MgO:45質量%、B2O3:18質量%と、CaO:0.4質量%、Al2O3 :0.6質量%、BaO:15質量%、SnO2 :1.9質量%、P2O3 :1.0質量%、ZrO2 :0.1質量%とを含有する範囲の組成とされている。
【0024】
一方、絶縁層B1b〜1fに含まれる結晶化ガラスは、SiO2:44質量%、MgO:18質量%と、CaO:33質量%、Al2O3 :4.5質量%、ZnO:0.1質量%、Na2O:0.1質量%、P2O3 :0.1質量%、ZrO2 :0.1質量%およびLi2O:0.1質量%とを含有する範囲の組成とされている。
【0025】
絶縁層A1a、1gおよび絶縁層B1b〜1fに含まれるガラス組成を上記のような組成としたのは、これらの絶縁層1a〜1gの収縮開始温度差を設けかつ焼成温度範囲を異なるものとしつつも最終的な焼成収縮率を同じ値とするためである。
【0026】
ここで、絶縁層A1a、1gおよび絶縁層B1b〜1fに含まれるガラス組成の中で、MgOとB2O3の量を増すことにより、結晶化ガラスの軟化点が低下し、絶縁層Aの焼成開始温度の低温下を図ることができ、一方、SiO2の量を増すことにより、結晶化ガラスの軟化点を高め、これにより焼成開始温度の高温化を図ることができる。
【0027】
そして、MgOとB2O3の量は、絶縁層B1b〜1f中よりも絶縁層A1a、1gの方が多く、一方、SiO2の量は、絶縁層A1a、1gよりも絶縁層B1b〜1fの方が多くなっている。
【0028】
また、上記の結晶化ガラスとセラミックフィラーによる組み合わせによれば、絶縁層A1a、1gおよび絶縁層B1b〜1f同士の拘束力が高まり、両絶縁層A、B1a〜1gが積層された主面方向の焼成収縮率を5%以下とすることができ、また、絶縁層間の接着性が強くなり、反り、剥がれ、デラミネーションを防止できる。そして、基板の寸法精度を高めることができる。
【0029】
一方、上記以外の組成のガラスの組み合わせでは、絶縁層A1a、1gおよび絶縁層B1b〜1f同士の拘束力が弱く、両絶縁層A、B1a〜1gが接地された主面方向の焼成収縮率を5%以下とすることが困難であり、絶縁層1a〜1g間の接着性が弱くなり、反り、剥がれ、デラミネーションが発生しやすくなる。
【0030】
また、絶縁層1a〜1gには、上記ガラス以外に、セラミックフィラーを含有してもよい。用いられるセラミックフィラーとしては、高強度化と理由からAl2O3が好適に用いられ、上記以外のセラミック粉末を混合して焼成を行うと、ガラスと反応してガラスの熱特性が変化し、その結果焼成収縮挙動が変わり、焼成時の主面(x−y)方向の拘束力が弱くなるからである。
【0031】
そして、絶縁層A1a、1gに含まれるセラミックフィラー量は、20質量%、一方、絶縁層B1b〜1fに含まれるセラミックフィラー量は、30質量%である。
【0032】
このように絶縁層A1a、1gに含まれる結晶化ガラス量を80質量%、そして、セラミックフィラー量を20質量%としたのは、絶縁層A1a、1gの焼結性をさらに向上させるという観点からであり、絶縁層Aおよび絶縁層B間において結晶化ガラスに加えて絶縁層に含まれるセラミックフィラー量に差を持たせることにより、両絶縁層の焼成収縮開始温度差をさらに顕著にすることができる。
【0033】
本発明のセラミック回路基板の製法について具体的に説明する。
【0034】
先ず、絶縁層A成形体中に含まれる結晶化ガラス粉末の組成は、SiO2:18質量%、MgO:45質量%、B2O3:18質量%と、CaO:0.4質量%、Al2O3 :0.6質量%、BaO:15質量%、SnO2 :1.9質量%、P2O3 :1.0質量%、ZrO2 :0.1質量%の範囲の組成とされている。
【0035】
一方、絶縁層B成形体中に含まれる結晶化ガラス粉末の組成は、SiO2:44質量%、MgO:18質量%と、CaO:33質量%、Al2O3 :4.5質量%、ZnO:0.1質量%、Na2O:0.1質量%、P2O3 :0.1質量%、ZrO2 :0.1質量%およびLi2O:0.1質量%の範囲の組成とされている。
【0036】
そして、これらの結晶化ガラス粉末とセラミックフィラーとを混合して焼成収縮挙動の異なる2種のセラミック材料を調製し、これら2種のセラミック材料と有機バインダと有機溶剤および必要に応じて可塑剤とを混合しセラミックスラリを調製する。このセラミックスラリを用いてドクターブレード法などによりテープ成形を行い、所定寸法に切断し絶縁層A成形体および絶縁層B成形体となるセラミックグリーンシートを作製する。
【0037】
次に、このセラミックグリーンシートにパンチングなどによって貫通孔を形成し、その貫通孔内に導体ペーストを充填したり、表面導体層や内部導体層を導体ペーストを用いてスクリーン印刷法などによって被着形成する。
【0038】
このようにして得られた各セラミックグリーンシートを所定の積層順序に応じて積層して積層成形体を形成した後、焼成する。
【0039】
焼成にあたっては、昇温して、セラミックスA(絶縁層A)の収縮開始温度SAに達した後、除々に昇温するか、または収縮開始温度SA、あるいは収縮開始温度SA以上、セラミックスB(絶縁層B)の収縮開始温度SBよりも低い温度で、一時的に炉内温度を保持してセラミックスA(絶縁層A)が最終収縮率の100%まで焼成が進行するまで保持する。この時、セラミックスA(絶縁層A)は、その温度で焼成収縮しないセラミックスB(絶縁層B)によって主面(x−y)方向への収縮が抑制され、Z方向に焼成収縮する。
【0040】
その後、セラミックスA(絶縁層A)が最終収縮率の100%まで収縮した後、セラミックスB(絶縁層B)の収縮開始温度SBに昇温して焼成する。この焼成によって、セラミックスB(絶縁層B)は、焼結が完了したセラミックスA(絶縁層A)によって主面(x−y)方向への焼成収縮が抑制され、Z方向に焼成収縮する。その結果、セラミックスA(絶縁層A)およびセラミックスB(絶縁層B)ともに主面(x−y)方向への焼成収縮が抑制され、Z方向に焼成収縮した寸法精度の高い基板を作製することができる。
【0041】
ここで、絶縁層B成形体の焼成収縮率が0.1%のとき、絶縁層A成形体は、この絶縁層A成形体が有する最終収縮率の100%まで収縮が進行していることとしたのは、全体の体積収縮率が100%未満の場合には主面(x−y)方向の収縮が大きくなり、配線導体の寸法精度が悪くなるからである。ここで、焼成収縮が高温側の絶縁層が0.1%体積収縮するということは、Z方向のみの収縮であってもよい。
【0042】
また、絶縁層1a〜1gの収縮開始温度差は10℃以上、特に20℃以上であることが望ましい。これは、互いのセラミックスが共に焼成収縮する温度領域が減少するほど収縮の拘束の効果が大きくなるためである。なお、ここでは収縮開始温度とは、絶縁層1a〜1gが0.1%焼成収縮した時点の温度とし、焼成収縮終了温度とは、焼成収縮が最終焼成体積収縮率の99%進行した時点の温度を意味する。
【0043】
尚、本発明のセラミック回路基板10の製法では、焼成収縮挙動もしくは焼成収縮開始温度、焼成収縮終了温度の異なる材料から形成される絶縁層1a〜1gが複数積層されており、それらの誘電率は等しくても良いが、目的によっては異なっていても良く、焼成挙動が異なる2種のセラミックスは、例えば、焼成収縮挙動の相違のみならず、目的に応じて比誘電率が異なる、強度が異なる、誘電損失が異なるなどの他の特性が異なっていても良い。
【0044】
また、焼成収縮挙動が異なる2種のセラミックスA−Bの積層形態としては、図1では、ABBBBBA、AABABAA、AABBAAA、ABAAAAAでもよく、また、AとBとを反対に入れ換えても良い。
【0045】
【実施例】
表1および表2に示すような、焼成収縮開始温度が異なる絶縁層A、絶縁層Bを形成するセラミックスAとセラミックスBを形成する材料それぞれに、有機バインダとしてエチルセルロースと、有機溶剤として2・2・4トリメチル3・3ペンタジオールモノイソブチレートを添加してなるスラリを調製し、これをドクターブレード法により薄層化し、基板用のセラミックグリーンシートを作製した。
【0046】
次に、絶縁層BとなるセラミックスBを含むセラミックグリーンシートの所定の位置にパンチング等により貫通孔を形成し、この貫通孔にAgを含む導電性ペーストを充填し、また、この導電性ペーストを用いて、スクリーン印刷により所定の導体層パターンを形成した。
【0047】
一方、最上層、最下層の絶縁層AとなるセラミックスAを含むセラミックグリーンシートに、表層導体となるAgからなる導電性ペーストを用いて所定形状の導体層パターンを印刷形成した。
【0048】
導電性ペーストが充填され、所定形状の導体層パターンが形成された絶縁層BとなるセラミックスBを含むセラミックグリーンシートを複数積層するとともに、最上層および最下層に、表層導体となる導体膜形成した絶縁層Aとなるグリーンシートを積層し、積層成形体を作製した。
【0049】
この後、大気中400℃で脱バインダ処理し、さらに910℃で焼成し、図1に示すようなセラミック回路基板10を作製した。尚、絶縁層1a〜1gの厚みは0.15mmであり、セラミック回路基板10の大きさは、縦10mm、横10mm、厚み1.2mmであった。
【0050】
尚、積層成形体と焼成後のセラミック回路基板10に対して、所定のポイント間の長さを測定することにより、主面(x−y)方向のセラミック回路基板10の収縮率を測定した。尚、各試料について10個の試料を作製し、それぞれの収縮率を測定し、10個の試料の収縮率の最大収縮率と最小収縮率の差を収縮ばらつきとして評価した。また、基板を研磨して金属顕微鏡を用いて断面を研磨することにより、基板におけるクラック、デラミネーションの有無を評価した。
【0051】
また、セラミックスAとセラミックスBを形成する材料に、ワックスを添加し、圧力1t/cm2でプレスすることにより圧粉体を形成し、この圧粉体に対して空気中で熱機械分析(TMA)による室温〜1000℃の温度範囲により各セラミックスの焼成収縮開始温度SA、SB、焼成収縮終了温度EA、EB熱膨張係数を評価した。
【0052】
【表1】
【0053】
【表2】
【0054】
【表3】
【0055】
この表3から、表1、2に示した本発明の結晶化ガラス組成を含有する絶縁層Aの収縮終了温度EAと絶縁層Bの収縮開始温度SBとの差を0℃とした試料Aでは、(x−y)収縮率が0%となり無収縮基板を作製できた。また、絶縁層Aおよび絶縁層Bの熱膨張差を1.6×10ー6/℃以下とした試料では焼成におけるクラックやデラミネーションが無かった。
【0056】
【発明の効果】
本発明によれば、絶縁層として絶縁層Aと絶縁層Bとを積層して、これら複数の絶縁層を一体焼成することにより、基板のx−y収縮率が0%のセラミック回路基板を得ることができる。また、前記絶縁層と異種材料絶縁層の間の熱膨張係数差を小さくすることにより、クラックやデラミネーションの生じない基板を得ることができる。
【図面の簡単な説明】
【図1】 セラミック回路基板の概略断面図を示す。
【図2】 焼成収縮挙動が異なるセラミックスAとセラミックスBの焼成収縮曲線を示す。
【符号の説明】
1・・・・・・・・・・・・・・・・・基板
1a、1g・・・・・・・・・・・・・絶縁層A
1b、1c、1d、1e、1f・・・・絶縁層B
3・・・・・・・・・・・・・・・・・導体層
10・・・・・・・・・・・・・・・・セラミック回路基板
Claims (2)
- SiO2:18質量%、MgO:45質量%、B2O3:18質量%と、CaO:0.4質量%、Al2O3 :0.6質量%、BaO:15質量%、SnO2 :1.9質量%、P2O3 :1.0質量%、ZrO2 :0.1質量%とを含有する結晶化ガラス粉末を含み低温側から焼成収縮を開始する絶縁層A成形体を形成するとともに、SiO2:44質量%、MgO:18質量%と、CaO:33質量%、Al2O3 :4.5質量%、ZnO:0.1質量%、Na2O:0.1質量%、P2O3 :0.1質量%、ZrO2 :0.1質量%およびLi2O:0.1質量%とを含有する結晶化ガラス粉末を含み前記絶縁層A成形体よりも高温側から焼成収縮を開始する絶縁層B成形体を形成する工程と、
前記絶縁層A成形体および前記絶縁層B成形体の表面および/または内部に所定の導体層パターンを形成する工程と、
該導体層パターンが形成された前記絶縁層A成形体および前記絶縁層B成形体を複数積層して積層成形体を形成する工程と、
該積層成形体を、前記絶縁層B成形体の焼成収縮率が0.1%のとき、前記絶縁層A成形体の焼成収縮が、該絶縁層A成形体が有する最終収縮率の100%に達するように
焼成して、前記積層成形体の主面方向の焼成収縮率を0%にする工程と
を具備することを特徴とするセラミック回路基板の製法。 - 前記絶縁層A成形体と前記絶縁層B成形体との間の焼成収縮開始温度差が10℃以上であることを特徴とする請求項1に記載のセラミック回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260271A JP4508488B2 (ja) | 2001-08-29 | 2001-08-29 | セラミック回路基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260271A JP4508488B2 (ja) | 2001-08-29 | 2001-08-29 | セラミック回路基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069236A JP2003069236A (ja) | 2003-03-07 |
| JP4508488B2 true JP4508488B2 (ja) | 2010-07-21 |
Family
ID=19087498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260271A Expired - Fee Related JP4508488B2 (ja) | 2001-08-29 | 2001-08-29 | セラミック回路基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4508488B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508625B2 (ja) * | 2003-12-16 | 2010-07-21 | 京セラ株式会社 | 多層基板及びその製造方法 |
| JPWO2005108327A1 (ja) * | 2004-05-06 | 2008-03-21 | 旭硝子株式会社 | 積層誘電体製造方法 |
| JP4594021B2 (ja) * | 2004-09-28 | 2010-12-08 | 京セラ株式会社 | 誘電体磁器組成物およびその製造方法ならびに配線基板 |
| JP4606115B2 (ja) * | 2004-10-20 | 2011-01-05 | 京セラ株式会社 | 多層基板及びその製造方法 |
| WO2006068121A1 (ja) * | 2004-12-20 | 2006-06-29 | Matsushita Electric Industrial Co., Ltd. | 歪センサ及びその製造方法 |
| US7687137B2 (en) | 2005-02-28 | 2010-03-30 | Kyocera Corporation | Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor |
| JP5070723B2 (ja) * | 2005-11-04 | 2012-11-14 | 旭硝子株式会社 | 積層誘電体および層状誘電体の製造方法 |
| JP4994052B2 (ja) | 2006-03-28 | 2012-08-08 | 京セラ株式会社 | 基板およびこれを用いた回路基板 |
| JP2008085034A (ja) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | 配線基板 |
| JP4869005B2 (ja) * | 2006-09-27 | 2012-02-01 | 京セラ株式会社 | 多層基板の製造方法 |
| JP2008109018A (ja) * | 2006-10-27 | 2008-05-08 | Kyocera Corp | 配線基板 |
| JP2008159940A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
| EP2157585A4 (en) | 2007-04-25 | 2010-04-28 | Asahi Glass Co Ltd | METHOD FOR PRODUCING A LAMINATED DIELECTRIC MATERIAL |
| JP4784689B2 (ja) * | 2008-03-07 | 2011-10-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP6374417B2 (ja) * | 2016-01-27 | 2018-08-15 | 日本特殊陶業株式会社 | 窒化アルミニウム基板、半導体製造用部品、cvdヒータ、及び窒化アルミニウム基板の製造方法 |
| DE102018131605A1 (de) | 2018-12-10 | 2020-06-10 | Tdk Electronics Ag | Substrat und Verfahren zur Herstellung des Substrats |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691319B2 (ja) * | 1985-05-30 | 1994-11-14 | 株式会社住友金属セラミックス | 低温焼成セラミックス基板の製造方法 |
| JPH07249869A (ja) * | 1994-03-08 | 1995-09-26 | Sumitomo Metal Mining Co Ltd | ガラスセラミックス多層回路板及びその製造方法 |
| JP3961033B2 (ja) * | 1995-02-27 | 2007-08-15 | 京セラ株式会社 | 積層ガラス−セラミック回路基板 |
| JP3934841B2 (ja) * | 1999-12-27 | 2007-06-20 | 京セラ株式会社 | 多層基板 |
-
2001
- 2001-08-29 JP JP2001260271A patent/JP4508488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069236A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508488B2 (ja) | セラミック回路基板の製法 | |
| JP2711618B2 (ja) | 誘電体組成物、多層配線基板および積層セラミックコンデンサ | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JPH0649594B2 (ja) | 結晶化可能な低誘電率低誘電体損組成物 | |
| JP7494908B2 (ja) | ガラスセラミックス及び積層セラミック電子部品 | |
| US7722732B2 (en) | Thick film paste via fill composition for use in LTCC applications | |
| JPWO2020129945A1 (ja) | 積層体及び電子部品 | |
| JP4610114B2 (ja) | セラミック配線基板の製造方法 | |
| KR100756813B1 (ko) | 고 유전상수 세라믹 재료의 코어를 갖는 다성분 ltcc기판 및 그의 개발 방법 | |
| JP4606115B2 (ja) | 多層基板及びその製造方法 | |
| JP2002261443A (ja) | 回路基板の製造方法 | |
| JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
| JP3934841B2 (ja) | 多層基板 | |
| JP4508625B2 (ja) | 多層基板及びその製造方法 | |
| JP3337819B2 (ja) | 誘電体組成物、多層配線基板および積層セラミックコンデンサ | |
| JP4301503B2 (ja) | 複合積層セラミック部品及びその製造方法 | |
| JP4423025B2 (ja) | 多層基板及びその製造方法 | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 | |
| JP2008186909A (ja) | セラミック多層基板 | |
| JP3764605B2 (ja) | 回路基板の製法 | |
| JP2006237493A (ja) | 配線基板 | |
| JP2007173857A (ja) | 多層基板およびその製造方法 | |
| JP4416342B2 (ja) | 回路基板およびその製造方法 | |
| WO2007004414A1 (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
| JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |