JP4516638B2

JP4516638B2 - 液晶表示装置用基板、液晶表示装置及びその製造方法

Info

Publication number: JP4516638B2
Application number: JP29255998A
Authority: JP
Inventors: 柱亨李; 東奎金; 雲用朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-10-14
Filing date: 1998-10-14
Publication date: 2010-08-04
Anticipated expiration: 2018-10-14
Also published as: JPH11194368A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用基板、液晶表示装置及びその製造方法に係り、より詳しくは液晶表示装置の静電気防止回路及びその製造方法に関する。
【０００２】
【従来の技術】
平板表示装置の一種である液晶表示装置は、電極が形成されている２枚の基板の間に液晶が注入されていて、液晶に印加する電圧の強さを調節して光透過量を調節する。
【０００３】
液晶表示装置の薄膜トランジスタ基板には、互いに交差してｎ×ｍ行列形態の単位画素を定義するｎ個のゲート線とｍ個のデータ線とが形成されている。そして、各画素には表示動作をする画素電極が形成されており、かかる画素電極は薄膜トランジスタなどのスイッチング素子を通じてゲート線及びデータ線と連結されている。このとき、薄膜トランジスタは、ゲート線を経由して印加される走査信号を通じて、データ線を経由して伝達される画像信号を制御する。
【０００４】
かかる液晶表示装置の製作工程の大部分はガラス基板上において行われる。ガラス基板は不導体であるため、瞬間的に発生する電荷が基板の下方に分散されず、静電気に非常に弱い。従って、ガラス基板に形成された絶縁膜やＴＦＴ（薄膜トランジスタ）などが静電気により損傷し得る。
【０００５】
液晶表示装置の製造工程において、ＴＦＴ基板とカラーフィルタ基板とを接着して液晶表示パネルを形成した後に発生する静電気は、電圧は非常に高いが電荷量は非常に低いという特性を有するので、局所的に基板を劣化させる。また、静電気は主に基板を切断する時に発生し、大部分はゲート線及びデータ線のパッド部を通じて流入する。従って、ゲート線及びデータ線のパッドの近くのＴＦＴのチャンネルが静電気により劣化しやすい。
【０００６】
図１に、従来の液晶表示装置における静電気現象を現す液晶表示パネルの構成図を示している。
【０００７】
図１に示すように、液晶表示パネルはＴＦＴ基板１０とカラーフィルタ基板２０とで形成されている。図１において、ＴＦＴ基板１０の各配線と駆動回路との接続のためのパッドが形成されたパッド部３０と、液晶パネルにおいて実際の画像を表示する活性領域４０を区分して表示している。
【０００８】
活性領域４０に部分的に示した線５０は静電気により劣化したＴＦＴによって不良が現れる画素を示すものである。これは、パッド部３０から発生する静電気が活性領域４０に伝達される際にパッド部３０近くに位置するＴＦＴのチャンネルが劣化し、このために画像が画素に正確に伝達されないで現れる現象である。
【０００９】
このように、チャンネルの劣化が発生したＴＦＴを図２に詳細に示す。
【００１０】
図２に示すように、ゲート線６０とデータ線８０とが互いに交差する形態で重畳しており、ゲート線６０から延長されたゲート電極６１の端部はデータ線８０から延長されたソース電極８１と重畳しており、ゲート電極６１を基準としてソース電極８１の反対側にはドレイン電極８２がゲート電極６１の端部と重畳されている。このとき、ゲート電極６１とソース電極８１及びドレイン電極８２の間には半導体膜７０が形成されている。
【００１１】
このように、半導体膜７０、ソース電極８１、ドレイン電極８２及びゲート電極６１などで形成されたＴＦＴ内に静電気が流入すると、ソース電極８１とドレイン電極８２との間にスパークが発生し、半導体膜７０のチャンネル領域に損傷９０が発生してＴＦＴの特性が劣化する。
【００１２】
このような静電気による液晶表示装置の不良を減少させるため、基板の端縁部に位置するショットバーを用いてすべての金属配線を一つにくくる方法が広く用いられている。
【００１３】
しかしながら、静電気の荷電量が大きい場合にはショットバーのみでは静電気による被害を完全に防止することができず、ショットバーを除去した後に発生する静電気が基板内に流入するのを遮断することができない。
【００１４】
また、かかる構造の液晶パネルの製造工程においては、まずショットバーがある状態でショットバーに試験信号を印加して液晶基板の画面表示検査を行った後、偏光板を取付ける。この後、基板を切断して個々の液晶基板を分離して液晶物質を注入した後、注入口を封止する。基板が切断される時にショットバーも切断される。次に、それぞれのパッド別に直接接触するプローブを用いて互いに異なる試験信号を個々のパッドに印加する画面表示検査をした後、液晶パネルに駆動回路を取付ける。
【００１５】
【発明が解決しようとする課題】
このように、従来の製造工程においては、基板が切断される時にショットバーも除去されるので、基板の切断の際に発生する静電気から基板を保護するのが難しい。また、ショットバーがある状態における簡単な不良検査のみで液晶基板を選別して偏光板を取付けるので、不良な液晶基板にも偏光板が取付けられる確率が高い。かかる不良な液晶パネルがショットバーの除去後に行われる検査で発見されると、高価な偏光板も一緒に廃棄しなければならないので、費用の浪費をもたらし得る。
【００１６】
本発明の目的は、静電気の荷電量に関係なく静電気から液晶表示基板を保護することにある。
【００１７】
また、本発明の他の目的は、ショットバーの除去工程及びそれ以降に静電気が基板に流入するのを遮断して画素の不良を最小化することにある。
【００１８】
さらに、本発明の他の目的は、液晶基板の製造工程を変更することで工程中に発生する静電気を防止して製造費用を節減することにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するために本発明は、画像を表示する多数の画素電極と半導体素子とを有している透明絶縁性の第１基板と、前記第１基板上に形成されて前記半導体素子と接続され、データ線と交差するゲート線と、隣接した二つのゲート線間または前記データ線間に直列に連結され、それぞれのゲート電極が互いに連結された複数の薄膜トランジスタ、及び、前記ゲート電極に一端子が連結され、前記隣接した二つのゲート線または前記データ線にそれぞれの他端子が連結されている複数のキャパシタを有し、前記第１基板から発生する静電気を消耗させる多数のスパーク誘導回路とを含む。
【００２０】
このようなスパーク誘導回路が隣接した二つの配線間に並列に多数個連結されているため、配線で静電気が発生すると、スパーク誘導回路にあるＴＦＴでスパークがまず起こって、ソース電極及びドレイン電極に強い電流が誘導される。この時、サージ電流はジュール熱に変換されてエネルギーを損失する。従って、活性領域にあるＴＦＴを静電気から保護することができる。また、配線で発生した静電気を隣接した配線に分散させることも可能である。
【００２３】
一方、データ線とダミーゲート線との間に抵抗及びキャパシタを直列に連結し、データ線と隣接した他のデータ線とキャパシタとの間には異なる抵抗を連結して、静電気を分散するための静電気保護素子として使用することも可能である。
【００２４】
静電気充電回路は、ＴＦＴ基板と結合して液晶基板を形成する対向基板とＴＦＴ基板とを縫合するシールが取り囲む領域の外側に形成された第１静電気充電回路と、シールが取り囲む領域の内部に形成された第２静電気充電回路とに区分される。
【００２５】
第１静電気充電回路は、隣接した配線間に二つのキャパシタが直列に連結された回路であり、このような回路が隣接した配線間に並列に多数個接続されている。
【００２６】
第２静電気充電回路は、活性領域に流入する静電気を最終的に除去するためのものであって、それぞれの配線と共通電極との間に形成されたキャパシタからなる。このキャパシタは共通電極に連結された別途の対向電極板と配線とからなる。配線のうちのゲート線と対向する対向電極板は、薄膜トランジスタのソース／ドレイン金属で形成され、配線のうちのデータ線と対向する対向電極板はゲート金属で形成される。
【００２７】
第１静電気充電回路及び第２静電気充電回路は配線で発生した静電気をキャパシタに保存して消滅させることができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施例について図面に基づいて詳細に説明する。
図３は本発明による液晶表示基板を概略的に示した平面図である。図３に示したように透明な絶縁基板１０上に横方向に多数のゲート線１００が形成されており、ゲート線１００の一端にはゲートパッド１０１が形成されている。また、ゲート線１００と交差するように縦方向に多数のデータ線２００が形成されており、データ線２００の一端にはデータパッド２０１が形成されており、データ線２００とゲート線１００とが交差して定義される画素領域ＰＸ内にはスイッチング素子であるＴＦＴが形成されている。このような多数の画素領域ＰＸからなる領域が、画像が具現される活性領域４１となる。
【００３９】
ゲート線１００とデータ線２００の端部には多数のゲート線１００及び多数のデータ線２００をそれぞれ一つにくくるショットバー１０２、２０２が基板１０の周縁内側に形成されており、このショットバー１０２、２０２は互いに連結されている。結果的にすべてのゲート線１００とデータ線２００とが一つに連結されているため、ゲートパッド及びデータパッド１０１、２０１で静電気が発生すると、このショットバー１０２、２０２を経路として静電気が放電される。
【００４０】
一方、発生した静電気が比較的大きい荷電量を有する場合、ショットバー１０２、２０２が存在しても活性領域４１内に静電気が流入し得る。また、ＴＦＴ基板１０の製造が完了してショットバー１０２、２０２を切断線１１に沿って除去した後に静電気が発生する場合、活性領域４１内に静電気が容易に流入する。このような静電気をより効果的に放電するために、基板１０のＡ部分、すなわち、パッド１０１、２０１と活性領域４１との間に、活性領域の周縁を取囲んでいるガードリングまたはダミーゲート配線１１１及びダミーデータ配線１１２が電気的に連結されて構成されたダミー配線１１０と連結されている静電気放電用回路を置く。一方、切断線１１はショットバー１０２、２０２の外側に位置することも可能である。
【００４１】
図４は、図３のＡ部分を本発明の第１実施例により拡大して示した平面図であって、便宜上、ＴＦＴ基板とシール９０のみを示してカラーフィルタ基板は図示せず、ＴＦＴ基板１０の端縁に沿って形成されたショットバー１０２を切断するための切断線１１とカラーフィルタ基板２０の端縁に対応する線２１及び活性領域を区分する線４１を点線で表している。
【００４２】
図４に示したように、切断線１１の内側にショットバー１０２が位置し、ショットバー１０２と連結されているパッド１０１が切断線１１とカラーフィルタ基板２０の縁端に対応する線２１との間に位置し、パッド１０１から延長された配線１００が活性領域４１の方に延びている。カラーフィルタ基板２０の縁端に対応する線２１の内側にはＴＦＴ基板１０とカラーフィルタ基板２０とを接着するためのシール９０が二つの基板１０、２０間に形成されており、活性領域４１の外側周縁に金属のガードリングまたはダミー配線１１０が形成されており、それぞれの配線１００とダミー線１１０との間に静電気保護用ダイオード１２０、スパーク誘導回路、静電気充電回路のような静電気保護回路が形成されている。
【００４３】
まず、図５に示した静電気保護用ダイオードについて説明する。図５に示したように、静電気保護用ダイオード１２０が活性領域４１の外側で配線１００に接続されている。
【００４４】
ダミー線１１０にＴＦＴのゲート端子及びドレイン端子が連結されており、ソース端子は配線１００に連結されている形態で第１ダイオードＤ１が形成されており、配線１００にゲート端子及びドレイン端子が連結されており、ダミー線１１０にソース端子が連結されている形態で第２ダイオードＤ２が形成されている。すなわち、ダミー線１１０と配線１００との間に第１及び第２ダイオードＤ１、Ｄ２が逆並列に接続されている。
【００４５】
このような静電気保護回路において用いられるダイオード１２０は、普通、高抵抗の非晶質シリコンで作られるのに対し、配線１００は低抵抗の物質で作られる。従って、ダイオード１２０を通じてダミー線１１０に流れる静電気の量よりも低抵抗である配線１００に沿って活性領域４１に流入する静電気の量の方が多い場合も有り得る。従って、このような静電気保護回路だけでは荷電量が大きい静電気から液晶表示基板を完全に保護することが難しい。
【００４６】
静電気放電機能はスパーク誘導回路及び静電気充電回路などによって強化される。
【００４７】
図４において前述したスパーク誘導回路ＳＴ１３０及び第１静電気充電回路ＦＣ１４０は、シール９０とパッド１０１との間で配線１００に接続されており、シール９０と活性領域４１との間には第２静電気充電回路１５０が接続されている。従って、効果的に静電気を放電させる。
しかしながら、このようにスパーク誘導回路１３０及び静電気充電回路１４０、１５０をシール９０の外側で配線１００と接続させる場合、回路１３０、１４０、１５０が外側に露出しているため、空気による腐食や衝撃による回路の損傷が起こり得る。
【００４８】
図６は、図３のＡ部分を本発明の第２実施例により拡大して示した平面図であって、静電気防止のための回路がシールの内側に位置している。図６に示したように、スパーク誘導回路ＳＴ１３０が活性領域４１とシール９０との間で配線１００に接続されており、静電気保護用ダイオード１２０は前述の実施例と同様に活性領域４１の外側で配線１００と接続されている。
【００４９】
図示しないが、第１静電気充電回路１４０及び第２静電気充電回路１５０が、シール９０内側に形成されることが可能である。
【００５０】
スパーク誘導回路ＳＴは、多様な形態で構成することができ、これを図７乃至図１０を参考にして第１乃至第４スパーク誘導回路ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４に区分して説明する。
【００５１】
最初に、第１スパーク誘導回路ＳＴ１を図７に示す。図７のように、第１スパーク誘導回路ＳＴ１は、隣接した二つの配線１００間に直列に連結された多数のＴＦＴとキャパシタＣ１、Ｃ２とからなる。すなわち、二つの配線１００間で多数のＴＦＴのゲート電極は一つに連結されており、ＴＦＴのソース及びドレイン電極が隣接したＴＦＴのドレイン電極及びソース電極と連結されており、ＴＦＴのゲート電極と隣接配線１００との間にキャパシタＣ１、Ｃ２がそれぞれ連結されている。このような第１スパーク誘導回路ＳＴ１が並列に隣接配線１００間に多数個接続されて静電気から基板を保護する。
【００５２】
このような第１スパーク誘導回路ＳＴ１の動作は具体的に次の通りである。
【００５３】
パッド１０１から発生した静電気が第１スパーク誘導回路ＳＴ１に流れ込むと、第１スパーク誘導回路ＳＴ１のＴＦＴでまずスパークが発生して静電気を消耗させることにより、活性領域にあるＴＦＴを静電気から保護することができる。一方、配線１００で発生した静電気の場合、キャパシタＣ１、Ｃ２に充電されてＴＦＴをターンオンするため、静電気を配線１００全体に放電することができる。第１スパーク誘導回路ＳＴ１において直列に連結されたＴＦＴが多数個である場合、配線１００間を流れる電流が増加するのを効果的に抑制することができる。
【００５４】
次に、第２スパーク誘導回路ＳＴ２を図８に示す。
【００５５】
図８のように、第２スパーク誘導回路ＳＴ２は、ＴＦＴと、ＴＦＴのゲート電極に一端子が連結されているキャパシタとからなる。各ＴＦＴのゲート電極とドレイン電極は電気的に互いに連結されており、ゲート電極と上部カラーフィルタ基板（図示しない）に形成されている共通電極間にキャパシタＣ３が形成される。このような第２スパーク誘導回路ＳＴ２は各配線１００に多数個連結されている。第２スパーク誘導回路ＳＴ２は、各画素に形成されたＴＦＴと類似するように形成され、第１スパーク誘導回路ＳＴ１に比べてキャパシタ値を容易に増加させることができ、二つ以上の配線から同時に静電気が流入した場合にもスパークが容易に誘導され得る。ここでは共通電極を保持容量電極として使用したが、共通電極以外に別途の電極を形成することもできる。
【００５６】
次に、図９に示す第３スパーク誘導回路ＳＴ３は、第２スパーク誘導回路ＳＴ２において多数個のキャパシタＣ３が使用されるのとは異なり、一つのキャパシタＣ４の一端子がすべてのＴＦＴに共通に連結されている。第３スパーク誘導回路ＳＴ３の機能は第２スパーク誘導回路ＳＴ２の機能と殆ど同じである。ここでも第２スパーク回路と同様に共通電極を保持電極として使用したが、別途の共通電極を使用することもできる。このような第１乃至第３スパーク誘導回路ＳＴ１、ＳＴ２、ＳＴ３は、シール９０の内側に形成されることも可能である。
【００５７】
最後に、第４スパーク誘導回路ＳＴ４を図１０に示す。
【００５８】
図１０に示すように、ダミーゲート線１１１及びダミーゲート線１１１と電気的に連結されたダミーデータ線１１２などからなるダミー配線またはガードリングが形成されており、ダミーゲート線１１１上にＴＦＴ素子が形成されている。また、ＴＦＴのソース電極はデータ線２００に連結されており、ドレイン電極はダミーゲート線１１１に対向してキャパシタＣ５の一電極と連結されている。
【００５９】
このような第４スパーク誘導回路においては、ダミー配線に静電気の一部が伝達されると、キャパシタＣ５に静電気が充電されてＴＦＴがターンオンされ、ダミーゲート線及びデータ線１１１、１１２から発生した静電気はダミー配線及びデータ配線２００の全体に分散される。また、データ線２００から発生した静電気の荷電量が大きい場合には、ＴＦＴにスパークが起こってＴＦＴが破壊されながら静電気が消耗されることもある。
【００６０】
結局、このようなスパーク誘導回路ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４は、すべてＴＦＴを燃やすことによって静電気エネルギーをジュール熱に変換する。従って、静電気が活性領域の回路に影響を及ぼすことなく消滅し得る。
【００６１】
次に、第１静電気充電回路ＦＣを図１１に示す。
【００６２】
図１１に示すように、第１静電気充電回路ＦＣはキャパシタＣ６、Ｃ７が直列に連結された回路であり、このような回路が隣接した配線１００間に並列に多数個接続されている。スパーク誘導回路ＳＴと同様に第１静電気充電回路ＦＣもシール９０の外側に形成することもできる。このような第１静電気充電回路ＦＣは、配線１００で発生した静電気を保存して消滅させる機能を有する。
【００６３】
シール９０と活性領域４１との間に形成された第２静電気充電回路を図１２に示す。第２静電気充電回路は、活性領域４１に流入する静電気を最終的に除去するためのものであって、図１２に示すように各配線１００と別途に形成された共通電極Ｖｃｏｍ間にそれぞれ連結されたキャパシタＣ８からなっている。このような静電気充電回路も静電気をキャパシタＣ８に保存して消滅させる機能を有する。
【００６４】
次に、図１３乃至図１５を参考にして、図１０で回路図として示した第４スパーク誘導回路の平面及び断面構造をより詳しく説明する。
【００６５】
図１３は第４スパーク誘導回路の配置図であり、図１４は図１３のXIV−XIV′線の断面図である。図１３及び図１４に示すように、第４スパーク誘導回路は、複数のダミーゲート線１１１、ゲート絶縁膜３、ダミーゲート線１１１の上部ゲート絶縁膜３上に形成されている半導体パターン７００、半導体パターン７００の両端部とそれぞれ重畳するデータ線２００及び金属パターン１０３で構成されたＴＦＴパターン、そして金属パターン１０３と連結されてダミーゲート線１１１とは層間絶縁膜４及びゲート絶縁膜３を間において重畳して保持容量を形成する透明導電パターン６からなる。また、このような第４スパーク誘導回路の外側にはダミーデータ線１１２が縦方向に形成されており、このダミーデータ線１１２はすべてのダミーデータ線１１１と連結パターン５を通じて連結されている。
【００６６】
これをより詳しく説明すると、基板１０上にダミーゲート線１１１が横方向に形成されており、その上にはゲート絶縁膜３が覆われており、ダミーゲート線１１１の上部のゲート絶縁膜３上には半導体パターン７００が形成されている。また、ゲート絶縁膜３上には半導体パターン７００の一端部と重畳する形態でデータ線２００が縦方向に形成されており、半導体パターン７００を基準としてデータ線２００の反対側には半導体パターン７００の他端部と重畳する金属パターン１０３が形成されており、半導体パターン７００とデータ線２００及び金属パターン１０３が接触する面には電気的な接触特性を向上させるためのオーミック接触層７１０が形成されている。層間絶縁膜４がデータ線２００及びダミーデータ線１１２及び半導体７００を覆っており、金属パターン１０３を露出する形態で接触口Ｃ３が層間絶縁膜４に開いており、層間絶縁膜４上にはダミーゲート線１１１と重畳するキャパシタ用透明導電パターン６が形成されており、このパターン６を接触口Ｃ３を通じて金属パターン１０３と連結している。
【００６７】
ここで、ダミーゲート線１１１間の間隔は、活性領域のゲート線より狭い間隔で配置され、活性領域以外の部分において配線が広い面積を占めないようにする。
【００６８】
図１４に示すように、ダミーゲート線１１２を露出する形態で層間絶縁膜４に開けられた接触口Ｃ１と、ダミーゲート線１１１を露出する形態で層間絶縁膜４及びゲート絶縁膜３に開けられた接触口Ｃ２とを通じてダミーデータ線１１２とダミーゲート線１１１とを透明連結パターン５が連結している。すなわち、ダミーデータ線１１２とスパーク誘導回路が設けられたダミーゲート線１１１とが電気的に連結される。
【００６９】
このような薄膜トランジスタ及びキャパシタ構造を有するスパーク誘導回路においては、データ線２００またはダミーデータ線１１２から静電気が流入すると、キャパシタ用透明導電パターン７００とダミーゲート線１１１との間に静電気が充電されて消耗する。または、ダミーデータ線１１２から発生した静電気によってＴＦＴにスパークが起こって、ＴＦＴが燃えることにより、静電気エネルギーがジュール熱に変換される形態で静電気が消耗する場合もある。
【００７０】
図１５及び図１６は、第４スパーク誘導回路の他の配置図及び図１５のXVI−XVI′の断面図であって、キャパシタ用透明導電パターン（図１４の図面符号６）を別途に置かない代わりに金属パタン１０４がダミーゲート線１１１と一定の面積だけ重畳するように延長されているため、金属パターン１０４とダミーゲート線１１１との間に充分な保持容量が形成される。
【００７１】
静電気が消耗する原理は前述の構造と同一である。
【００７２】
活性領域内に静電気が流入するのを防止するために、活性領域内の各画素と類似した構造を有するダミー画素を活性領域の外側に置くことも可能である。このようなダミー画素の構造を図１７に示している。
【００７３】
図１７は、本発明による第１静電気放電用ダミー画素を示す配置図であり、図１８は図１７のXVIII−XVIII′線の断面図である。図１７及び図１８に示すように、第１基板１０上に横方向にゲート線またはダミーゲート線１００が形成されている。この時、ゲート線またはダミーゲート線１００の一部がダミーゲート電極となる。
【００７４】
ダミーゲート線１００上にはゲート絶縁膜３が覆われており、ダミーゲート電極となる部分の上部のゲート絶縁膜３上にはダミー非晶質シリコン層７００が形成されている。
【００７５】
ゲート絶縁膜３上には、縦方向にダミーデータ線１１０が形成されている。ダミーデータ線１１０とダミーゲート線１００とが交差する領域がダミー画素ＤＰとなる。ダミー画素ＤＰはゲート線とダミーデータ線、またはダミーゲート線とデータ線とが交差して定義されることも可能である。
【００７６】
ダミーゲート線１１０の分枝であるダミーソース電極１１３がドーピングされた非晶質シリコン層７００の一端部と重畳しており、ダミーソース電極１１３の向い側の端部にはダミードレイン電極１１４が重畳している。ダミーソース及びドレイン電極１１３、１１４とダミー非晶質シリコン層７００とが接触する面にはｎ⁺不純物で高濃度にドーピングされた非晶質シリコン層７１０が形成されている。
【００７７】
ダミーソース及びドレイン電極１１３、１１４の幅ＤＷは半導体層となるダミー非晶質シリコン層７００に形成されるチャンネルの幅であり、ダミーソース電極１１３とダミードレイン電極１１４との間の距離ＤＬはチャンネルの長さとなる。ここで、ダミーソース及びドレイン電極１１３、１１４の幅ＤＷは、表示領域内の画素領域に形成されているソース及びドレイン電極の幅とは異なり、ダミーソース電極１１３とダミードレイン電極１１４との間の距離ＤＬは、画素領域に形成されているソース及びドレイン電極間の距離とは異なる。この時、前述したように、静電気がダミー画素に容易に流入するようにするためには、ダミー画素におけるチャンネルの幅とチャンネル長さとの比が、表示領域内の画素におけるチャンネル幅とチャンネルの長さとの比より大きく、二倍以上大きいのが好ましい。
【００７８】
ダミーデータ線１１０及びダミー非晶質シリコン層７００上には保護膜４が形成されており、この保護膜４にはダミードレイン電極１１４を露出する接触孔Ｃ４が形成されている。保護膜４上には接触孔Ｃ４を通じてダミードレイン電極１１４と連結されている画素電極３００がＩＴＯ膜で形成されている。この時、画素電極３００の一部は隣接するダミーゲート線１００の一部と重畳している。
【００７９】
また、第１基板１０の全面上には保護膜４を覆う配向膜７が形成されている。
【００８０】
一方、第１基板１０と向い合う面の第２基板１１上にはダミー画素領域ＤＰに開口部を有するブラックマトリックス４００が形成されており、画素領域ＤＰには端縁部がブラックマトリックス４００と重畳しているカラーフィルタ５００が形成されている。また、カラーフィルタ５００及びブラックマトリックス４００上には透明導電膜からなる共通電極６００及び配向膜８が順次に形成されている。
【００８１】
このような本発明による液晶表示装置においては、ブラックマトリックス４００が第２基板１１に形成されているが、第１基板１０に形成することもできる。
【００８２】
このように、表示領域の外側にダミーゲート線及びダミーデータ線を追加して表示領域に流入する静電気を防止することも可能である。
【００８３】
また、前述のように、ダミー画素のダミーＴＦＴは一つ以上形成することもできる。これについて詳細に説明する。
図１９は、本発明による第２静電気放電用ダミー画素を示す配置図である。図１９に示すように、大部分の構造は図１７の構造と類似しているが、ダミーゲート線１００と連結されているダミーゲート電極１０１が長く延長されている。また、ダミーデータ線１１０には三つ、すなわち、多数個のダミーソース電極１１５、１１６、１１７が連結されており、ダミーソース電極１１５、１１６、１１７と向い合うダミードレイン電極１２５、１２６、１２７が接触口Ｃ５、Ｃ６Ｃ７を通じてそれぞれ一つのダミー画素電極３０１と連結されている。
【００８４】
この時、第１ダミーソース及びドレイン電極１１５、１２５の幅ＤＷ１は、第２ダミーソース及びドレイン電極１１６、１２６の幅ＤＷ２より小さく、第２ダミーソース及びドレイン電極１１６、１２６の幅ＤＷ２は第３ダミーソース及びドレイン電極１１７、１２７の幅ＤＷ３より小さい。ここで、ダミーソース電極１１５、１１６、１１７とダミードレイン電極１２５、１２６、１２７との間の距離ＤＬはすべて一定であるが、互いに異なるように形成することも可能である。
【００８５】
このように、ダミー薄膜トランジスタの構造を変更することで発生する静電気をダミー画素に速く流入するようにすることにより、表示領域に静電気による画素の不良を除去することができる。
【００８６】
次に、表示領域内に静電気が流入することを防止するための他の放電パターンを説明する。
【００８７】
図２０は、本発明による第１静電気放電用パターンを示す平面図であり、図２１は、図２０のXXI−XXI′線の断面図であり、図２２は、静電気放電用パターンの端部に形成される蓄電器を示す斜視図である。基板１０上のゲート絶縁膜３上にデータ線またはダミーデータ線１１０が形成されており、放電用非晶質珪素パターン７０４がゲート絶縁膜３上に形成されている。データ線またはダミーデータ線１１０からその一部が伸びている部分が第１電極パターン１１８となるが、第１電極パターン１１８は非晶質珪素パターン７０４の一端と重畳するように形成されており、反対側には第２電極パターン１２８が重畳している。この時、第１及び第２電極パターン１１８、１２８の端部は尖った形態に形成されており、第１及び第２電極パターン１１８、１２８と非晶質珪素パターン７０４が接触する部分にはオーミック接触層であるｎ⁺非晶質珪素パターン７１０が形成されている。ダミーデータ線１１０、第1及び第２電極パターン１１８、１２８の上部には保護膜４が形成されており、保護膜４には第２電極パターン１２８を露出する接触口Ｃ８が形成されており、保護膜４には第２電極パターン１２８と重畳する蓄電器用ＩＴＯパターン３０２が形成されている。この蓄電器用ＩＴＯパターン３０２は、第２電極パターン１２８と接触口Ｃ８を通じて連結されている。
【００８８】
すなわち、放電パターンは、非晶質珪素パターン７０４、静電気を保存するための蓄電器用ＩＴＯパターン３０２、そしてこの二つのパターン７０４、３０２をダミーデータ線１１０と電気的に連結する第１及び第２電極パターン１１８、１２８を含む。
【００８９】
静電気が発生すると、非晶質珪素パターン７０４にブレークダウンより速くトンネルリングが起こり、静電気が第２電極パターン１２８を経て蓄電器用ＩＴＯパターン３０２に移動する。このように、トンネルリング効果がブレークダウンより大きい理由は、第１及び第２電極パターン１１８、１２８の端部が尖った形状に形成されていて電荷が端部に集中するからである。
【００９０】
図２２に示すように、このような放電パターンのＩＴＯパタン３０２は、上部基板の共通電極６００と向い合うように対応し、ＩＴＯパターン３０２と共通電極６００との間には液晶物質ＬＣが存在するため、放電パターンの端部分に保持蓄電器Ｃ_STが形成される。従って、蓄電器用ＩＴＯパターン３０２に移動した静電気は、この保持蓄電器に保存されるので、活性領域Ａ／Ａ内のＴＦＴに影響を及ぼさない。
【００９１】
図２３は本発明による第２静電気放電用パターンを示した平面図である。第２静電気放電用パターンは、前述の第１静電気放電用パターンを基本構造とする。但し、二つ以上の放電素子が蓄電器用ＩＴＯパターン３０２及びダミーデータ線１１０に並列に連結されていることが異なる。
【００９２】
図２１及び図２３に示すように、ゲート絶縁膜３上に第１非晶質珪素パターン７０４及び第１及び第２電極パターン１１８、１２８からなる第１放電素子Ｄ１と、第２非晶質珪素パターン７０５及び第３及び第４電極パターン１１９、１２９とからなる第２放電素子Ｄ２が形成されている。第１及び第２放電素子はダミーデータ線１１０に並列に連結されている。保護膜４には第２及び第４電極パターン１２８、１２９を露出する接触口Ｃ８、Ｃ９が形成されており、この接触口Ｃ８、Ｃ９を通じて第２及び第４電極パターン１２８、１２９は蓄電器用ＩＴＯパターン３０２と接触している。
【００９３】
前述の第１静電気放電用パターンのように、第１乃至第４電極パターン１１８、１２８、１１９、１２９の端部は尖った形状に形成されており、第１及び第３電極パターン１１８、１１９が第２及び第４電極パターン１２８、１２９と対をなして第１及び第２非晶質珪素パターン７０４、７０５上に向い合って形成されており、ダミーデータ線１１０に沿って流れる静電気は尖った部分を通じて容易に蓄電器用ＩＴＯパターン３０２に放電されて保存される。
【００９４】
必要に応じて並列に連結されている放電素子Ｄ１、Ｄ２の個数を増加させることが可能である。
【００９５】
図２４は本発明による第３静電気放電用パターンを示す平面図である。図２４に示すように、第３実施例による放電パターンは隣接した二つのダミーデータ線または二つのデータ線またはダミーデータ線とデータ線とに二つ以上の放電素子が並列に連結されている形態である。
【００９６】
図２４に示すように、第２静電気放電用パターンのような構造の第１及び第２放電素子Ｄ１、Ｄ２の第２及び第４電極パターン１２８、１２９が隣接したデータ線１２０と連結されている。
【００９７】
この場合においても、必要に応じて放電素子の個数を増加させることが可能である。
【００９８】
以上で説明した第１乃至第３静電気放電用パターンにおいては、蓄電器は液晶表示装置用上部及び下部基板の組立後に形成されるため、基板の組立工程や液晶注入工程または不良検査過程中に生じる静電気を放電させるのに適切な構造である。
【００９９】
以下、図２５を参考にして第４静電気放電用パターンによる放電パターンを説明する。
【０１００】
図２５は第４静電気放電用パターンを示す平面図である。図２５に示すように、基板１０上に横方向にダミー金属線１３０が形成されていることを除くと第１静電気放電用パターンと同一の構造を有する。この時、ダミー金属線１３０は接地されており、ゲート絶縁膜及び保護膜を間において蓄電器用ＩＴＯパターン３０２と重畳しているため、非晶質珪素パターン７０４内にトンネルリングが発生して静電気が第１電極パターン１１８から第２電極パターン１２８及び蓄電器用ＩＴＯパターン３０２内に移動する時、蓄電器用ＩＴＯパターン３０２とダミー金属線１３０とが蓄電器を形成する。
【０１０１】
第４静電気放電用パターンのような構造は、基板内に配線を形成する過程で他の蓄電器構造が構築されるため、静電気をさらに効果的に放電することができる。
【０１０２】
以下、図２１及び図２５及び図２６乃至図３１を参照して本発明による静電気放電用パターンの製造方法について説明する。
【０１０３】
最初に、図２６に示すように、基板１０上に金属層を積層してパターニングし、ゲート線及びダミーゲート線１００をそれぞれ表示領域の内側と外側に形成する。第４静電気放電用パターンの構造である場合には、この過程でダミー金属線１３０を表示領域の外側にゲート線及びダミーゲート線１００と平行に形成することができる。
【０１０４】
次に、図２７に示すように、窒化珪素または酸化珪素でゲート絶縁膜３を積層し、その上に非晶質珪素及びドーピングされた非晶質珪素を順次に積層した後にパターニングし、放電用非晶質珪素パターン７０４及びドーピングされた非晶質珪素層７１０を表示領域の外側に形成する。
【０１０５】
次に、図２８に示すように、金属層を蒸着してパターニングし、データ線及びダミーデータ線１１０、第１及び第２電極パターン１１８、１２８などを形成する。放電素子Ｄを二つ以上形成する場合、多数の対の電極パターン１１９、１２９がこの過程で形成される。次に、外側に露出しているｎ⁺非晶質珪素物質を除去する。
【０１０６】
次に、図２９に示すように、その上に保護膜４を蒸着し、図３０に示すようにゲート絶縁膜３及び保護膜４をパターニングして第２及び第４電極パターン１２８、１２９を露出する接触口Ｃ８、Ｃ９を形成する。
【０１０７】
次に、図３１に示すように、ＩＴＯ物質を蒸着してパターニングし、蓄電器用ＩＯＴパターン３０２を形成する。
【０１０８】
次に、図３２を参考にして静電気から基板を保護する他の形態の静電気保護回路について説明する。
【０１０９】
図３２は図３のＡ部分に連結されるまた他の静電気保護回路を示した電気的等価回路図である。図３２に示すように、データ線２００とダミーゲート配線１１１との間には第１抵抗Ｒ１とキャパシタＣ１とが直列に連結されており、キャパシタＣ１と隣接したデータ線２００は第２抵抗Ｒ２により直列に連結されている。また、ダミーゲート配線はデータ線２００の外側に形成されているダミーデータ配線１１２と電気的に連結されている。
【０１１０】
データ線２００から発生した静電気は抵抗Ｒ１、Ｒ２を通過しながら瞬間的に分散される。ダミーデータ線１１２から発生した静電気はダミーゲート線１１１に沿って広がり、データ線２００とダミーゲート線１１１との間のキャパシタＣ１に保存される。
【０１１１】
これについて図３３及び図３４を参考にしてさらに説明する。
【０１１２】
図３３はこのような静電気保護回路パターンを示した平面図であり、図３４は図３３のXXXIV−XXXIV′線の断面図である。
【０１１３】
一般に、静電気保護素子は活性領域とパッドとの間の狭い領域に形成されなければならないので、キャパシタの容量を大きくして静電気容量を最少化するのに限界があるが、本発明の実施例においては、キャパシタを隣接したデータ線にそれぞれ連結する半導体パターン、すなわち抵抗を利用して静電気の分散能力を向上させる。
【０１１４】
図３３及び図３４に示したように、透明な絶縁基板１０上に横方向に多数のゲート線（図示しない）が形成されており、ゲート線の外側にダミーゲート配線１１１が横方向に形成されており、ゲート線及びダミーゲート配線１１１はゲート絶縁膜３に覆われている。
【０１１５】
ゲート絶縁膜３上にはダミーゲート配線１１１近くに非晶質珪素などで多数の半導体パターン７０７、７０８が形成されており、多数のデータ線２００が形成されている。この時、隣接した二つのデータ線２００間に二つのまたはそれ以上の半導体パターン７０７、７０８が位置する。この半導体パターン７０７のうちの一つのパターンを第１半導体パターン７０７、他のパターンを第２半導体パターン７０８とする時、データ線２００と連結されている第１電極１２及び第１電極１２と向い合うように対応する第２電極１３が第１半導体パターン７０７の両端と重畳するように形成されている。また、隣接した他のデータ線２００と連結されている第３電極１５及び第３電極１５と向い合うように対応する第４電極１４が第２半導体パターン７０８の両端と重畳するように形成されている。第１及び第２電極１２、１３と第１半導体パターン７０７、第３及び第４電極１５、１４と第２半導体パターン７０８とが接触する面には接触特性を向上させるためのオーム接触層７１７が形成されている。
【０１１６】
データ線２００の外側には少なくとも一つのダミーデータ配線１１２がデータ線２００と平行に形成されている。
【０１１７】
データ線２００、ダミーデータ配線１１２などは保護膜４に覆われており、保護膜４にはダミーデータ配線１１２、ダミーゲート配線１１１の端部、第２及び第４電極１３、１４が露出するように接触口Ｃ１、Ｃ２、Ｃ３、Ｃ４が形成されている。
【０１１８】
保護膜４上には、ダミーデータ配線１１２及びダミーゲート配線１１１と重畳してダミーデータ配線１１２とダミーゲート配線１１１とを連結する連結パターン５が形成されており、第２電極１３及び第４電極１４およびダミーゲート配線１１１と重畳して第２及び第４電極１３、１４とは接触口Ｃ３、Ｃ４を通じて連結されているキャパシタ用パターン９が形成されている。連結パターン５及びキャパシタパターン９は透明なＩＴＯで形成されることも可能である。
【０１１９】
前述したように、ダミーゲート線１１１がダミーデータ線１１２と連結されているので、ダミーゲート線１１２から発生した静電気はダミーゲート線１１１に伝達され、互いに重畳するキャパシタパターン９とダミーゲート線１１１との間に保存される。また、データ線２００から発生した静電気は第１または第２半導体パターン７０７、７０８を通過してキャパシタパターン９の方に伝達されるか、第１及び第２半導体パターン７０７、７０８自体を破壊する形態でエネルギーを消耗する。
【０１２０】
図３５は本発明の第４実施例によって図３のＡ部分に連結される静電気保護回路パターンを示した平面図であり、図３６は図３５のXXXVI−XXXVI′線の断面図である。
【０１２１】
図３５及び図３６に示すように、第１及び第２半導体パターン７０７、７０８の下部に第５電極１０９がそれぞれ形成されていて、第1及び第２半導体パターン７０７、７０８と第５電極１０９との間にまた他のキャパシタが形成される。それ以外の他の構造は前述の第３実施例と同一である。
【０１２２】
図３７は、本発明の第５実施例によって図３のＡ部分に連結されている静電気保護回路パターンを示した平面図であり、ダミーゲート線はデータ線と交差せずにデータ線を中心にして分けられた多数のパターンで構成される。
【０１２３】
図３７に示すように、ダミーゲート線１１１の各パターンは二つのデータ線２００間でデータ線２００に沿って長く形成されており、ダミーゲート線１１１の各パターンは多数個のキャパシタパターン９と同時に重畳していて、充分なキャパシタンスを得ることができる。この場合、ダミーゲート線１１１は電気的にフローティングされた状態である。
【０１２４】
以下、図３８及び図３９を参考にして製造工程中に発生する静電気からの被害を最少化する液晶表示装置の製造方法について説明する。
【０１２５】
図３８は液晶表示装置の概略図であり、図３９は液晶表示装置の製造方法を示した流れ図である。図３８及び図３９に示すように、第１段階（ＳＴＥＰ１）において、透明な絶縁基板１０の一面に多数の配線１００、前記配線１００の外側に形成されていて、外側の駆動ＩＣと接触するパッド１０１及び配線１００を一つにくくるショットバー１０２を形成する。この過程で前述したダイオード、スパーク誘導回路ＳＴ、静電気充電回路ＦＣ、放電素子などの静電気用パターンを形成してＴＦＴ基板を形成する。また、カラーフィルタ（図示しない）及び共通電極（図示しない）などを有するカラーフィルタ基板を製作する。
【０１２６】
次に、第２段階（ＳＴＥＰ２）において、ＴＦＴ基板１０及びカラーフィルタ基板１１を切断して個々の液晶基板を形成し、ＴＦＴ基板１０とカラーフィルタ基板１１を対応させてその間に液晶物質を注入する。基板１０、１１を切断する過程及び液晶注入過程で発生する静電気はショットバー１０２によって分散される。
【０１２７】
次に、第３段階（ＳＴＥＰ３）において、液晶物質の注入口を封止してエッジグラインダーでショットバー１０２を除去する。
【０１２８】
次に、第４段階（ＳＴＥＰ４）において、各配線１００に試験信号を印加して液晶基板の不良を検査する。基板上のそれぞれのパッド１０１別に接触するプローブを用いて各配線１００別に相異する試験信号を印加することにより、多様な画素表示検査が行える。この段階で発生する静電気は、スパーク誘導回路ＳＴ及び静電気充電回路ＦＣ、放電パターンによって消耗する。
【０１２９】
不良検査後に、次の段階（ＳＴＥＰ５）において不良のない液晶基板の外面に偏光板１、２を取付け、第６段階（ＳＴＥＰ６）において駆動回路を接続する。普通、偏光板１、２を接着する過程で静電気が発生し易いが、スパーク誘導回路ＳＴ及び静電気保護回路ＦＣによって静電気が効果的に消耗するので、表示活性領域内に静電気が流入するのを防止することができる。
【０１３０】
このように、液晶表示装置の製造方法は従来とは異なり、基板の切断、液晶の注入、注入口の封止工程をショットバー１０２がある状態で進めるため、工程中に発生する静電気から液晶基板を保護することができる。また、画素表示検査を通過した良好な液晶基板のみに高価な偏光板１、２を取付けるため、費用を節減することができる。
【０１３１】
【発明の効果】
以上のように、本発明による液晶表示装置においては、表示領域の外側にダミー線を追加し、多数の静電気放電回路をダミー線に接続し、静電気分散回路の構造は静電気を放電するのに適当な構造を形成することにより、静電気が表示領域に流入するのを防止することができる。
【０１３２】
また、ショットバーの除去後にも静電気分散回路が存在し、画素表示検査後に高価な偏光板を取付けるため、静電気による液晶表示装置の損傷を最小化するばかりか製造費用を節減することができる。
【図面の簡単な説明】
【図１】静電気が発生した従来の液晶基板を示した平面図である。
【図２】図１でＴＦＴの部分を拡大した平面図である。
【図３】本発明による液晶表示基板を概略的に示した平面図である。
【図４】図３のＡ部分を本発明の第１実施例によって拡大して示した平面図である。
【図５】静電気放電用ダイオード回路を示した電気的な等価回路図である。
【図６】図３のＡ部分を本発明の第２実施例によって拡大して示した平面図である。
【図７】図５及び図６の第１スパーク誘導回路を示した電気的な等価回路図である。
【図８】図５及び図６の第２スパーク誘導回路を示した電気的な等価回路図である。
【図９】図５及び図６の第３スパーク誘導回路を示した電気的な等価回路図である。
【図１０】図５及び図６の第４スパーク誘導回路を示した電気的な等価回路図である。
【図１１】図５及び図６の第１静電気充電回路を示した電気的な等価回路図である。
【図１２】図５及び図６の第２静電気充電回路を示した電気的な等価回路図である。
【図１３】図１０の第４スパーク誘導回路を構成するパターンを示した平面図である。
【図１４】図１３のXIV−XIV′線の断面図である。
【図１５】図１０の第４スパーク誘導回路を構成する他のパターンを示した平面図である。
【図１６】図１５のXVI−XVI′線の断面図である。
【図１７】本発明による第１静電気放電用ダミー画素を示した平面図である。
【図１８】図１７のXVIII−XVIII′線の断面図である。
【図１９】本発明による第２静電気放電用ダミー画素を示した平面図である。
【図２０】本発明による第１静電気放電用パターンを示した平面図である。
【図２１】図２０のXXI−XXI′線の断面図である。
【図２２】第１静電気放電用パターンの端部に形成される畜電器を示した斜視図である。
【図２３】本発明による第２静電気放電用パターンを示した平面図である。
【図２４】本発明による第３静電気放電用パターンを示した平面図である。
【図２５】本発明による第４静電気放電用パターンを示した平面図である。
【図２６】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図２７】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図２８】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図２９】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図３０】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図３１】第１乃至第３静電気放電用パターンを形成する方法を工程順序に従って示した断面図である。
【図３２】本発明の第３実施例によって図３のＡ部分に連結される静電気保護回路パターンを示した電気的等価回路図である。
【図３３】図３２の静電気保護回路パターンを示した平面図である。
【図３４】図３３のXXXIV−XXXIV′線の断面図である。
【図３５】本発明の第４実施例によって図３のＡ部分に連結される静電気保護回路パターンを示した平面図である。
【図３６】図３５のXXXVI−XXXVI′線の断面図である。
【図３７】本発明の第５実施例による図３のＡ部分に連結された静電気保護回路パターンを示した平面図である。
【図３８】薄膜トランジスタ基板とカラーフィルタ基板が組立てられた状態の液晶表示装置の斜視図である。
【図３９】液晶表示装置の製造方法の流れ図である。
【符号の説明】
３ゲート絶縁膜
４保護膜
１０基板
４１活性領域
１１０、１１２ダミーデータ線
１１１ダミーゲート線
１２０ダイオード
１３０スパーク誘導回路
１４０、１５０静電気充電回路
１１８、１２８、１１９、１２９第１〜第４電極パターン
Ｃ８、Ｃ９接触口
３０２ＩＴＯパターン
７０４、７０５第１及び２非晶質珪素パターン

Claims

画像を表示する多数の画素電極と半導体素子とを有している透明絶縁性の第１基板と、
前記第１基板上に形成されて前記半導体素子と接続され、データ線と交差するゲート線と、
隣接した二つのゲート線間または前記データ線間に直列に連結され、それぞれのゲート電極が互いに連結された複数の薄膜トランジスタ、及び、前記ゲート電極に一端子が連結され、前記隣接した二つのゲート線または前記データ線にそれぞれの他端子が連結されている複数のキャパシタを有し、前記第１基板から発生する静電気を消耗させる多数のスパーク誘導回路とを含む液晶表示装置用基板。
前記スパーク誘導回路は、
前記第１基板と対向する第２基板と前記第１基板とを縫合するシールラインの外側に形成された請求項１に記載の液晶表示装置用基板。
画像を表示する多数の画素電極と半導体素子とを有している透明絶縁性の第１基板と、
前記第１基板上に形成されて前記半導体素子と接続され、データ線と交差するゲート線と、
前記各ゲート線または前記各データ線に並列に多数個連結され、それぞれのゲート電極がそれぞれのソース電極と連結された複数の薄膜トランジスタ、及び、前記薄膜トランジスタのゲート電極と前記画素電極に対向する共通電極との間にそれぞれ設けられている複数のキャパシタを有するスパーク誘導回路とを含む液晶表示装置用基板。
画像を表示する多数の画素電極と半導体素子とを有している透明絶縁性の第１基板と、
前記第１基板上に形成されて前記半導体素子と接続され、データ線と交差するゲート線と、
前記各ゲート線または前記各データ線に並列に多数個連結され、すべてのゲート電極とすべてのソース電極とが一つに連結された複数の薄膜トランジスタ、及び、前記ゲート電極と前記画素電極に対向する共通電極との間に設けられている複数のキャパシタを有するスパーク誘導回路とを含む液晶表示装置用基板。
前記隣接した二つのゲート線間または前記データ線間に連結され、前記ゲート線または前記データ線から発生する静電気を保存して消滅させる第１静電気充電回路をさらに含む請求項１、３又は４に記載の液晶表示装置用基板。
前記第１静電気充電回路は、直列に連結された二つのキャパシタで形成されている請求項５に記載の液晶表示装置用基板。
前記第１静電気充電回路は、前記隣接した二つのゲート線間または前記データ線間に並列に二つ以上連結されている請求項６に記載の液晶表示装置用基板。
前記第１静電気充電回路は、前記第１基板と対向する第２基板と前記第１基板とを接合するためのシールの外側に形成された請求項６に記載の液晶表示装置用基板。
前記スパーク誘導回路は、
前記第１基板と対向する第２基板と前記第１基板とを接合するためのシールの内側に形成された請求項１に記載の液晶表示装置用基板。
前記第１静電気充電回路は、
前記ゲート線または前記データ線と前記ゲート線または前記データ線に対向する対向電極とからなるキャパシタで形成される請求項５に記載の液晶表示装置用基板。
前記ゲート線と対向する前記対向電極は前記薄膜トランジスタのソース及びドレイン金属で形成され、前記データ線と対向する前記対向電極はゲート金属で形成されている第２静電気充電回路をさらに含む請求項５に記載の液晶表示装置用基板。
前記第２静電気充電回路は、
前記第１基板と対向する第２基板と前記第１基板とを縫合する前記シールラインの内側に形成された請求項１１に記載の液晶表示装置用基板。
前記ゲート線または前記データ線をすべて連結して前記基板の切断線の内側に形成されているショットバーをさらに含む請求項１に記載の液晶表示装置用基板。