Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4518965B2 - スイッチング電源装置 - Google Patents
[go: Go Back, main page]

JP4518965B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP4518965B2
JP4518965B2 JP2005012473A JP2005012473A JP4518965B2 JP 4518965 B2 JP4518965 B2 JP 4518965B2 JP 2005012473 A JP2005012473 A JP 2005012473A JP 2005012473 A JP2005012473 A JP 2005012473A JP 4518965 B2 JP4518965 B2 JP 4518965B2
Authority
JP
Japan
Prior art keywords
current
critical control
power supply
control mode
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005012473A
Other languages
English (en)
Other versions
JP2006204008A (ja
Inventor
栄 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005012473A priority Critical patent/JP4518965B2/ja
Publication of JP2006204008A publication Critical patent/JP2006204008A/ja
Application granted granted Critical
Publication of JP4518965B2 publication Critical patent/JP4518965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は交流電源を入力とする高力率形スイッチング電源の改善に関するものである。
従来の高力率形スイッチング電源(以下「PFC」という。)は、入力リップル電流波形によって不連続、臨界、連続の3種類に分けられる(臨界については特許文献1参照)。
特開平10−146049号公報
連続モードのPFCはスイッチ素子の電流実効値が小さいため導通損が小さくなり、比較的大きな出力電力の装置に向いているが、ダイオードのリカバリーによるノイズが大きいという問題もある。また、昇圧チョークに大きいL値のものが必要になるが、入力フィルタが小さくできる特徴を持つ。
また、不連続と臨界モードのPFCは、小さな出力電力の装置に向いており、ダイオードのリカバリーによるノイズが発生しないという特徴がある。また、昇圧チョークは小さくできるが入力フィルタは大きなものが必要になる。
従来の不連続・臨界・連続モードのPFCでは、かならずどこかに大きなL値のチョークが必要になり、装置全体の大きさを小型・軽量にできないという問題があった。
本発明は、上記問題に鑑みてなされたものであり、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることで、入力フィルタの小型化・低コスト化を達成するスイッチング電源装置を提供する。
上記課題を解決するため、本発明は、交流電源に高域阻止フィルタを介して接続された全波整流器の直流出力に昇圧チョークとスイッチ素子と電流検出抵抗を直列に接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、整流ダイオードとこの整流ダイオードの電流を検出する電流検出素子と平滑用コンデンサからなる整流平滑回路と、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源と、上記高域阻止フィルタの出力に上記臨界制御モード高力率形スイッチング電源と並列にn台(n>=k)の同等な臨界制御モード高力率形スイッチング電源が接続されたスイッチング電源装置において、k台目の上記臨界制御モード高力率形スイッチング電源のスイッチ素子の電流と、上記整流平滑回路の上記整流ダイオードの電流によって、ループ状に展開して上記k台目の臨界制御モード高力率形スイッチング電源の次に位置する臨界制御モード高力率形スイッチング電源のスイッチ素子の電流閾値を加・減算することでオフタイミングをずらすように制御するように構成してあることを特徴とする。
また、本発明は、交流電源に高域阻止フィルタを介して接続された全波整流器の直流出力に昇圧チョークとスイッチ素子と電流検出抵抗を直列に接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、整流ダイオードとこの整流ダイオードの電流を検出する電流検出素子と平滑用コンデンサからなる整流平滑回路と、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源と、上記全波整流器の直流出力に上記臨界制御モード高力率形スイッチング電源と並列にn台(n>=k)の同等な臨界制御モード高力率形スイッチング電源が接続されたスイッチング電源装置において、k台目の上記臨界制御モード高力率形スイッチング電源のスイッチ素子の電流と、上記整流平滑回路の上記整流ダイオードの電流によって、ループ状に展開して上記k台目の臨界制御モード高力率形スイッチング電源の次に位置する臨界制御モード高力率形スイッチング電源のスイッチ素子の電流閾値を加・減算することでオフタイミングをずらすように制御するように構成してあることを特徴とする。
本発明によれば、複数台の臨界制御モードPFCをスイッチ素子の動作タイミングをずらして並列運転することによって、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることで、大きなインダクタ値のチョークが不要になり、装置全体を小型にでき、低コスト化が図れ、出力電力の大容量化と低ノイズ化を同時に達成することが可能である。
図1に本発明を実施するための最良の形態における回路図を示す。また、図2に本発明に係る臨界制御モードPFCが一台の場合の回路図を示す。
交流電源1の交流電圧を、高域阻止フィルタ2を介して全波整流器3により全波整流される。全波整流器3の直流出力に昇圧チョーク4とスイッチ素子8と電流検出抵抗7とを直列に接続してある。昇圧チョーク4とスイッチ素子8との接続部から整流ダイオード9を接続し、整流ダイオード9と電流検出素子10と平滑用コンデンサ11とを直列に接続して整流平滑回路を構成し、スイッチ素子8がオフした時に昇圧チョーク4の電流を検出するように構成してある。
本実施形態では、臨界制御モードPFC20を備えてあり、この臨界制御モードPFC20は、昇圧チョーク4の励磁がリセットされた後にスイット素子8がオンし始めるように制御されるように構成してある。また、本実施形態では、スイッチ素子8のオフタイミングが全波整流された電圧波形に比例する信号を電流閾値とすることによって制御されるように構成してある。
本実施形態では、高域阻止フィルタ2の出力に臨界制御モードPFC20と並列に(n−1)台の同等な臨界制御モードPFC20が接続されている。即ち、本実施形態では、n台の臨界制御モードPFC20を備えてある。
具体的には、1台目の臨界制御モードPFC20のスイッチ素子8の電流IQ1と、整流平滑回路を構成する整流ダイオード9の電流Id1によって、2台目の並列接続された同等な臨界制御モードPFC20の乗算回路17の出力信号に、1台目のスイッチ素子8の電流IQ1を2台目の加減算演算回路16で減算し、1台目整流ダイオード9の電流Id1を2台目の加減算演算回路16で加算することで2台目のスイッチ素子8のオフタイミングをずらすように制御する。
これと同様に複数台の臨界制御モードPFC20が次の並列接続された同等な臨界制御モードPFC20のスイッチ素子8の電流閾値を前記同様加・減算することでオフタイミングをずらすように制御する。
これを(n-1)台目まで同様に構成し、即ち、(n-1)台目の上記臨界制御モードPFC20のスイッチ素子8の電流と、整流平滑回路を構成する整流ダイオード9の電流によって、n台目の並列接続された同等な臨界制御モードPFC20のスイッチ素子8の乗算回路17の出力信号に、(n-1)台目のスイッチ素子8の電流IQn-1をn台目の加減算演算回路16で減算し、(n-1)台目整流ダイオード9の電流Idn-1をn台目の加減算演算回路16で加算することでn台目のスイッチ素子8のオフタイミングをずらすように制御する。
続いて、n台目の並列に接続された臨界制御モードPFC20のスイッチ素子8の電流と、整流平滑回路を構成する整流ダイオード9の電流によって、1台目の臨界制御モードPFC20のスイッチ素子8の乗算回路17の出力信号に、n台目のスイッチ素子8の電流IQnを1台目の加減算演算回路16で減算し、n台目整流ダイオード9の電流Idnを1台目の加減算演算回路16で加算することでオフタイミングをずらすように制御するようにしてある。言いかえれば、最後の上記臨界制御モードPFC20のスイッチ素子8の電流と、整流平滑回路を構成する整流ダイオード9の電流によって、最初即ち1台目の臨界制御モードPFC20のスイッチ素子8の電流閾値を加・減算することでオフタイミングをずらすように制御する構成になる。
図3は臨界制御モードPFCの1、2、3台の時のそれぞれの入力リップル電流波形を示す。また、図4は図2図示実施例における入力リップル電流波形と制御回路の各部の電圧波形である。図5は図1図示実施例の方式による、臨界制御モードPFCが2台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形を、図6は同じく臨界制御モードPFCが3台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形を、図7は同じく臨界制御モードPFCが4台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形をそれぞれ示す。
図4乃至図7に示す波形図より、複数台の臨界制御モードPFCをスイッチ素子の動作タイミングをずらして並列運転することによって、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることで、大きなインダクタ値のチョークが不要になる。これについては、臨界制御モードPFCの台数が多くなるほど著しくなる。以上より、臨界制御モードPFCを何台でも並列運転することができ、装置全体を小型にでき、低コスト化が図れ、出力電力の大容量化と入力フィルタの小型化・低コスト化を追求することができる。
本発明において、全波整流器3を1台のみとした場合の実施例を図8に示す。
交流電源1の交流電圧を、高域阻止フィルタ2を介して全波整流器3により全波整流される。全波整流器3の直流出力に図1図示実施例と同様に臨界制御モードPFC20を接続してある。
本実施形態では、全波整流器3の出力に臨界制御モードPFC20と並列に(n−1)台の同等な臨界制御モードPFC20が接続されている。即ち、本実施形態では、n台の臨界制御モードPFC20を備えてある。
図1図示実施例と同様に、複数台の臨界制御モードPFC20が次の並列接続された同等な臨界制御モードPFC20のスイッチ素子8の電流閾値を加・減算することでオフタイミングをずらすように制御する。
本実施例は図1図示実施例と同様、図4乃至図7に示すような動作波形を表す。これにより、複数台の臨界制御モードPFCをスイッチ素子の動作タイミングをずらして並列運転することによって、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることで、大きなL値のチョークが不要になる。これについては、臨界制御モードPFCの台数が多くなるほど著しくなる。以上より、臨界制御モードPFCを何台でも並列運転することができ、装置全体を小型にでき、低コスト化が図れ、出力電力の大容量化と入力フィルタの小型化・低コスト化を追求することができる。
本発明において、絶縁型臨界モードPFCに適用し、2台並列運転を行なった場合の実施例を図9に示す。
交流電源1の交流電圧を、高域阻止フィルタ2を介して全波整流器3により全波整流される。全波整流器3の直流出力に絶縁型臨界制御モードPFCを接続してある。本実施形態では、高域阻止フィルタ2の出力に絶縁型臨界制御モードPFCと並列にもう一台の同等な絶縁型臨界制御モードPFCが接続されている。
前記実施例と同様に、2台の絶縁型臨界制御モードPFCが隣に並列接続された同等な絶縁型臨界制御モードPFCのスイッチ素子の電流閾値を加・減算することでオフタイミングをずらすように制御する。
図10は絶縁型臨界制御モードPFCを2台有する時の入力リップル電流波形を示す。これに示すように、本実施例の入力リップル電流波形は図3に示す図1図示実施例の入力リップル電流波形に比べて入力リップル電流波形の振幅の差は大きいが、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることができるので、前記実施例と同様に、大きなインダクタ値のチョークが不要になる。これについては、臨界制御モードPFCの台数が多くなるほど著しくなる。以上より、臨界制御モードPFCを何台でも並列運転することができ、装置全体を小型にでき、低コスト化が図れ、出力電力の大容量化と入力フィルタの小型化・低コスト化を追求することができる。
本発明において、非絶縁型極性反転チョッパによる臨界モードPFCに適用し、2台並列運転を行なった場合の実施例を図11に示す。
この場合においても、前記実施例と同様の制御を行い、前記実施例と同様の効果を有する。
本発明において、整流ダイオード9の電流を昇圧チョーク巻線5の電流とスイッチ素子8の電流から演算した場合の実施例を図12に示す。
この実施例では、全波整流器3の直流出力と電気的負荷12との間に昇圧チョーク電流検出抵抗22を接続してあり、この昇圧チョーク電流検出抵抗22により、整流ダイオード9の電流を昇圧チョーク巻線5の電流とスイッチ素子8の電流から演算している。
その他の構成については、図1図示実施例とほぼ同様であり、制御手段も図1図示実施例とほぼ同様であるため、前記実施例と同様の効果を有する。
本発明は、複数台の臨界制御モードPFCをスイッチ素子の動作タイミングをずらして並列運転することによって、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることで、大きなL値のチョークが不要になり、装置全体を小型にでき、低コスト化が図れ、出力電力の大容量化と低ノイズ化を同時に達成することができ、大いに産業上利用することができる。
高力率形スイッチング電源において、入力フィルタの小型化・低コスト化を達成する回路図である。 臨界制御モードPFC1台の時の回路図である。 図2図示実施例の方式による入力リップル電流波形と、図1図示実施例の方式による臨界制御モードPFC2台の時と、3台の時の入力リップル電流波形である。実際の動作よりも周波数を低くした時の電流波形である。 図2図示実施例の方式による入力リップル電流波形と制御回路の各部の電圧波形である。 図1図示実施例の方式による、臨界制御モードPFCが2台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形である。 図1図示実施例の方式による、臨界制御モードPFCが3台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形である。 図1図示実施例の方式による、臨界制御モードPFCが4台並列運転時の入力リップル電流波形と制御回路の各部の電圧波形である。 本発明において、全波整流器3を1台とした場合の実施例である。 本発明において、絶縁型臨界モードPFCに適用し、2台並列運転を行なった場合の実施例である。 図9図示実施例の方式による入力リップル電流波形である。 本発明において、非絶縁型極性反転チョッパによる臨界モードPFCに適用し、2台並列運転を行なった場合の実施例である。 本発明において、整流ダイオード9の電流を昇圧チョーク巻線5の電流とスイッチ素子8の電流から演算した場合の実施例である。
符号の説明
1 交流電源
2 高域阻止フィルタ
3 全波整流器
4 昇圧チョーク
5 昇圧チョーク巻線
6 励磁リセット検出用巻線
7 電流検出抵抗
8 スイッチ素子
9 整流ダイオード
10 電流検出素子
11 平滑用コンデンサ
12 電気的負荷
13 NOT論理回路
14 RSラッチ回路
15 コンパレータ
16 加減算演算回路
17 乗算回路
18 誤差増幅器
19 基準電圧
20 臨界制御モードPFC
21 コモンモードチョークコイル
22 昇圧チョーク電流検出抵抗

Claims (2)

  1. 交流電源に高域阻止フィルタを介して接続された全波整流器の直流出力に昇圧チョークとスイッチ素子と電流検出抵抗を直列に接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、整流ダイオードとこの整流ダイオードの電流を検出する電流検出素子と平滑用コンデンサからなる整流平滑回路と、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源と、上記高域阻止フィルタの出力に上記臨界制御モード高力率形スイッチング電源と並列にn台(n>=k)の同等な臨界制御モード高力率形スイッチング電源が接続されたスイッチング電源装置において、k台目の上記臨界制御モード高力率形スイッチング電源のスイッチ素子の電流と、上記整流平滑回路の上記整流ダイオードの電流によって、ループ状に展開して上記k台目の臨界制御モード高力率形スイッチング電源の次に位置する臨界制御モード高力率形スイッチング電源のスイッチ素子の電流閾値を加・減算することでオフタイミングをずらすように制御するように構成してあることを特徴とするスイッチング電源装置。
  2. 交流電源に高域阻止フィルタを介して接続された全波整流器の直流出力に昇圧チョークとスイッチ素子と電流検出抵抗を直列に接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、整流ダイオードとこの整流ダイオードの電流を検出する電流検出素子と平滑用コンデンサからなる整流平滑回路と、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源と、上記全波整流器の直流出力に上記臨界制御モード高力率形スイッチング電源と並列にn台(n>=k)の同等な臨界制御モード高力率形スイッチング電源が接続されたスイッチング電源装置において、k台目の上記臨界制御モード高力率形スイッチング電源のスイッチ素子の電流と、上記整流平滑回路の上記整流ダイオードの電流によって、ループ状に展開して上記k台目の臨界制御モード高力率形スイッチング電源の次に位置する臨界制御モード高力率形スイッチング電源のスイッチ素子の電流閾値を加・減算することでオフタイミングをずらすように制御するように構成してあることを特徴とするスイッチング電源装置。
JP2005012473A 2005-01-20 2005-01-20 スイッチング電源装置 Expired - Fee Related JP4518965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005012473A JP4518965B2 (ja) 2005-01-20 2005-01-20 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012473A JP4518965B2 (ja) 2005-01-20 2005-01-20 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2006204008A JP2006204008A (ja) 2006-08-03
JP4518965B2 true JP4518965B2 (ja) 2010-08-04

Family

ID=36961515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012473A Expired - Fee Related JP4518965B2 (ja) 2005-01-20 2005-01-20 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP4518965B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125313A (ja) * 2006-11-15 2008-05-29 Sakae Shibazaki スイッチング電源装置
JP5004559B2 (ja) * 2006-11-15 2012-08-22 栄 柴崎 スイッチング電源装置
JP4987433B2 (ja) * 2006-11-15 2012-07-25 栄 柴崎 スイッチング電源装置
JP5176710B2 (ja) * 2008-06-13 2013-04-03 株式会社安川電機 中性点クランプ電力変換装置とその制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151866A (ja) * 1982-03-02 1983-09-09 Toshiba Corp 電源装置
JPH079094U (ja) * 1993-06-25 1995-02-07 サンケン電気株式会社 チョッパ形直流変換装置
JP3480201B2 (ja) * 1996-11-06 2003-12-15 松下電器産業株式会社 インターリーブ方式スイッチングコンバータ
JPH10215566A (ja) * 1997-01-30 1998-08-11 Toshiba Corp 電源装置

Also Published As

Publication number Publication date
JP2006204008A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
US10020724B2 (en) Duty-ratio controller
CN102484425B (zh) Pfc转换器
JP5914989B2 (ja) スイッチング電源装置
JP5584089B2 (ja) 力率を増加させた駆動回路
US20090168475A1 (en) Converter power supply circuit and converter power supply driving method
JP5258927B2 (ja) 電力変換装置、冷凍空調システムおよび制御方法
JP2008211881A (ja) スイッチング電源回路
CN106374762B (zh) 用以改善负载效率的同步整流器相位控制
JP2009261136A (ja) 双方向dc−dcコンバータ
US9716427B2 (en) Power factor correction circuit having bottom skip controller
JP2006191741A (ja) 直流変換装置
JP2012005249A (ja) スイッチング電源回路
CN1941588B (zh) Ac至dc转换器电路
CN109661635B (zh) 在维持输入功率因数的同时优化升压预转换器的效率
JP4518965B2 (ja) スイッチング電源装置
US11258353B2 (en) Power converter
CN109287041B (zh) 保护电路、led驱动控制芯片、led驱动控制电路、电路保护方法以及led驱动方法
JP4591198B2 (ja) 直流−直流変換装置の偏磁検出器
JP6591092B2 (ja) コンバータ装置、モータ駆動装置、冷蔵庫、空気調和装置及びヒートポンプ給湯装置
JP2008125313A (ja) スイッチング電源装置
JP2003244960A (ja) Pwmサイクロコンバータ
CN107681893B (zh) 电压转换装置
JP4288702B2 (ja) スイッチング電源装置
CN114400885B (zh) 电源装置及其功率调制方法
JPH09121534A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees