JP4519630B2 - Input/output switching circuit and semiconductor integrated device incorporating the same - Google Patents
Input/output switching circuit and semiconductor integrated device incorporating the same Download PDFInfo
- Publication number
- JP4519630B2 JP4519630B2 JP2004370109A JP2004370109A JP4519630B2 JP 4519630 B2 JP4519630 B2 JP 4519630B2 JP 2004370109 A JP2004370109 A JP 2004370109A JP 2004370109 A JP2004370109 A JP 2004370109A JP 4519630 B2 JP4519630 B2 JP 4519630B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- output
- external
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
本発明は、テレビやDVDレコーダなどのAV機器の入出力インタフェースに適用可能な入出力切換回路、それを搭載した半導体集積装置に関する。 The present invention relates to an input/output switching circuit that can be applied to the input/output interfaces of AV devices such as televisions and DVD recorders, and to a semiconductor integrated device equipped with the circuit.
DVDプレイヤ、DVDまたはHDDレコーダ、ゲーム機など、映像や音声の再生、記録を行うAV機器が普及してきている。これに伴い、テレビなどの視聴用機器に接続されるケーブルの数も増えてきている。そのような視聴用機器の前面や後面などには、外部機器からの入力用、および外部機器への出力用のケーブルを差し込むための端子が複数設けられることが多くなってきている。 AV equipment that plays and records video and audio, such as DVD players, DVD or HDD recorders, and game consoles, is becoming more and more common. This is accompanied by an increase in the number of cables connected to viewing equipment such as televisions. Such viewing equipment often has multiple terminals on the front or back for plugging in cables for input from and output to external devices.
特許文献1および特許文献2は、1つのビデオ端子を入出力で共用できるビデオ入出力回路を開示する。特許文献1の図1、2では、C−MOSアナログスイッチICからなるスイッチ3で、入力バッファ5と出力バッファ6とを選択的に切り替えることにより、1つのビデオ端子1を入力用と出力用とに切り替えて使用することを可能にしている。特許文献2の図1、図2でも、スイッチ14によって経路の切り替えを行っている。
上記特許文献1、2に開示された回路では、1つの端子を入出力兼用にするため、入力の場合と出力の場合とで、スイッチを用いて経路を切り替えている。スイッチを用いると、信号特性を低下させる要因となる。特に、アナログスイッチを使用した場合、オン抵抗が大きくなる。
In the circuits disclosed in
本発明はこうした状況に鑑みてなされたものであり、その目的は、特性悪化を抑制しながら入出力兼用の端子を設けることができる入出力切換回路、それを搭載した半導体集積装置を提供することにある。 The present invention was made in consideration of these circumstances, and its purpose is to provide an input/output switching circuit that can provide a terminal for both input and output while suppressing deterioration of characteristics, and a semiconductor integrated device equipped with the same.
上記課題を解決するために、本発明のある態様の入出力切換回路は、外部から入力される複数の信号を選択する選択回路と、選択回路の選択した信号を所定の増幅率で増幅する増幅回路と、増幅回路の出力信号を外部に出力する外部端子と、外部端子と選択回路の入力側とを繋ぐ経路と、を備える。外部端子から信号が入力される場合、増幅回路の出力側をハイインピーダンスに設定する。「所定の増幅率」は、1倍であってもよい。 In order to solve the above problem, an input/output switching circuit according to one embodiment of the present invention includes a selection circuit that selects a plurality of signals input from the outside, an amplifier circuit that amplifies the signal selected by the selection circuit at a predetermined amplification factor, an external terminal that outputs the output signal of the amplifier circuit to the outside, and a path that connects the external terminal and the input side of the selection circuit. When a signal is input from the external terminal, the output side of the amplifier circuit is set to high impedance. The "predetermined amplification factor" may be 1x.
この態様によると、増幅回路の状態を制御することにより、例えばスイッチなど、特性を悪化させやすい部材を使用しなくても、外部端子を入出力兼用のものとすることができる。 According to this embodiment, by controlling the state of the amplifier circuit, the external terminal can be used for both input and output without using components that tend to deteriorate the characteristics, such as switches.
増幅回路は、オペアンプと、それに接続された利得を設定するための抵抗と、を含んでもよい。抵抗は、外部端子から信号が入力される場合、終端抵抗として機能してもよい。この態様によると、外部端子を出力用に使用する場合、増幅回路の利得を設定するための抵抗を、外部端子を入力用に使用する場合、終端抵抗として転用することにより、部品数を抑えることができる。 The amplifier circuit may include an operational amplifier and a resistor connected thereto for setting the gain. The resistor may function as a termination resistor when a signal is input from an external terminal. According to this embodiment, when the external terminal is used for output, a resistor for setting the gain of the amplifier circuit is used as a termination resistor when the external terminal is used for input, thereby reducing the number of components.
本発明の別の態様もまた、入出力切換回路である。この入出力切換回路は、外部から入力される複数の信号を受ける第1外部入力端子群と、第1外部入力端子群から入力される複数の信号を選択する第1選択回路と、第1選択回路の選択した信号を所定の増幅率で増幅する第1増幅回路と、第1増幅回路の出力信号を外部に出力する第1外部出力端子と、外部から入力される複数の信号を受ける第2外部入力端子群と、第2外部入力端子群から入力される複数の信号を選択する第2選択回路と、第2選択回路の選択した信号を所定の増幅率で増幅する第2増幅回路と、第2増幅回路の出力信号を外部に出力する第2外部出力端子と、第1外部出力端子と第2選択回路の入力側とを繋ぐ経路と、を備える。第1外部出力端子から信号が入力される場合、第1増幅回路の出力側をハイインピーダンスに設定する。 Another aspect of the present invention is also an input/output switching circuit. This input/output switching circuit includes a first external input terminal group that receives a plurality of signals input from the outside, a first selection circuit that selects a plurality of signals input from the first external input terminal group, a first amplifier circuit that amplifies the signal selected by the first selection circuit at a predetermined amplification factor, a first external output terminal that outputs an output signal of the first amplifier circuit to the outside, a second external input terminal group that receives a plurality of signals input from the outside, a second selection circuit that selects a plurality of signals input from the second external input terminal group, a second amplifier circuit that amplifies the signal selected by the second selection circuit at a predetermined amplification factor, a second external output terminal that outputs an output signal of the second amplifier circuit to the outside, and a path that connects the first external output terminal and the input side of the second selection circuit. When a signal is input from the first external output terminal, the output side of the first amplifier circuit is set to high impedance.
この態様によると、第1増幅回路の状態を制御することにより、例えばスイッチなど、特性を悪化させやすい部材を使用しなくても、第1外部出力端子を入力用としても使用することができる。 According to this embodiment, by controlling the state of the first amplifier circuit, the first external output terminal can also be used for input without using a component that is likely to deteriorate the characteristics, such as a switch.
第1増幅回路は、オペアンプと、それに接続された利得を設定するための抵抗と、を含んでもよい。抵抗は、第1外部出力端子から信号が入力される場合、終端抵抗として機能してもよい。この態様によると、第1外部出力端子を入力用に使用する場合、第1増幅回路の利得を設定するための抵抗を、終端抵抗として転用することにより、部品数を抑えることができる。 The first amplifier circuit may include an operational amplifier and a resistor connected thereto for setting the gain. The resistor may function as a termination resistor when a signal is input from the first external output terminal. According to this aspect, when the first external output terminal is used for input, the resistor for setting the gain of the first amplifier circuit can be used as a termination resistor, thereby reducing the number of components.
第2外部入力端子群と第2選択回路の入力側とを繋ぐ、各経路内に挿入される第1抵抗と、第2選択回路と第1抵抗との間の各接続点と、所定の固定電位との間に挿入される第2抵抗と、をさらに備えてもよい。第1増幅回路は、オペアンプと、その出力端子からその入力端子への帰還経路に挿入された第3抵抗と、第3抵抗とオペアンプの入力端子との間の接続点と、所定の固定電位との間に挿入される第4抵抗と、を含んでもよい。第1抵抗と第3抵抗、および第2抵抗と第4抵抗とを対応させてもよい。「第1抵抗と第3抵抗、および第2抵抗と第4抵抗」の抵抗値を実質的に同一の値としてもよい。「所定の固定電位」は、グランド電位であってもよい。 The first amplifier circuit may further include a first resistor inserted in each path connecting the second external input terminal group and the input side of the second selection circuit, and a second resistor inserted between each connection point between the second selection circuit and the first resistor and a predetermined fixed potential. The first amplifier circuit may include an operational amplifier, a third resistor inserted in a feedback path from the output terminal to the input terminal, and a fourth resistor inserted between a connection point between the third resistor and the input terminal of the operational amplifier and the predetermined fixed potential. The first resistor and the third resistor, and the second resistor and the fourth resistor may correspond to each other. The resistance values of the "first resistor and the third resistor, and the second resistor and the fourth resistor" may be substantially the same. The "predetermined fixed potential" may be a ground potential.
この態様によると、第2外部入力端子群から信号を入力しても、第1外部出力端子から信号を入力しても、同様の特性で入力することができる。 According to this embodiment, signals can be input with the same characteristics whether they are input from the second external input terminal group or the first external output terminal.
本発明のさらに別の態様は、半導体集積装置である。この装置は、入出力切換路回路と、ハイインピーダンスに設定するか否かを制御する制御部と、を備える。 Yet another aspect of the present invention is a semiconductor integrated device. This device includes an input/output switching circuit and a control unit that controls whether or not to set the high impedance.
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。 In addition, any combination of the above components, and any conversion of the present invention between devices, methods, systems, etc., are also valid aspects of the present invention.
本発明によれば、特性悪化を抑制しながら入出力兼用の端子を設けることができる。 The present invention makes it possible to provide terminals that can be used for both input and output while suppressing deterioration of characteristics.
まず、本発明の概要を説明する。本発明は、複数の入力端子から入力される信号を選択して、出力端子から出力する入出力切換回路である。例えば、入出力切換回路は、次のように使用される。テレビなどのディスプレイに搭載され、その入力端子に、DVDプレイヤと接続するケーブル、ゲーム機と接続するケーブルが繋がれ、その出力端子に拡張スピーカと接続するケーブルが繋がれる。そして、その入出力切換回路は、DVDプレイヤの再生するオーディオ信号、およびゲーム機が再生するオーディオ信号を選択して、拡張スピーカに出力する。このように、複数の入力信号から所望の信号を選択して出力することができる。 First, an overview of the present invention will be described. The present invention is an input/output switching circuit that selects signals input from multiple input terminals and outputs them from an output terminal. For example, an input/output switching circuit is used as follows: It is mounted on a display such as a television, and a cable connecting to a DVD player and a cable connecting to a game console are connected to its input terminals, and a cable connecting to an extension speaker is connected to its output terminal. The input/output switching circuit then selects an audio signal played by the DVD player and an audio signal played by the game console, and outputs them to the extension speaker. In this way, a desired signal can be selected from multiple input signals and output.
(実施形態1)
図1は、実施形態1における入出力切換回路の構成を示す図である。本実施形態では、入出力切換回路を半導体集積回路100で構成した例を説明するが、集積回路化した形態に限るものではない。図1では、5つの入力端子12、14、16、22、24を備える。第1入力端子12、第2入力端子14、および第3入力端子16は、それぞれ第1抵抗R12、第2抵抗R14、第3抵抗R16を介して第1セレクタ10と接続する。また、第4入力端子22、および第5入力端子24は、それぞれ第9抵抗R42、第10抵抗R44と接続する。
(Embodiment 1)
FIG. 1 is a diagram showing the configuration of an input/output switching circuit in the first embodiment. In this embodiment, an example in which the input/output switching circuit is configured as a semiconductor integrated
第1抵抗R12、第2抵抗R14、第3抵抗R16、第9抵抗R42、および第10抵抗R44は、第1セレクタ10および第2セレクタ20の保護用の抵抗であり、対応する入力端子12、14、16、22、24からみえるインピーダンスを調整する。各入力端子12、14、16、22、24に入力される信号(以下、本実施形態ではオーディオ信号とする。)は、これらの抵抗により所定量減衰する。
The first resistor R12, the second resistor R14, the third resistor R16, the ninth resistor R42, and the tenth resistor R44 are resistors for protecting the
第1抵抗R12、第2抵抗R14、および第3抵抗R16と、第1セレクタ10との接続点は、それぞれ、第4抵抗R22、第5抵抗R24、および第6抵抗R26を介して、グランド電位に接している。また、第9抵抗R42、および第10抵抗R44と、第2セレクタ20との接続点は、それぞれ、第11抵抗R52、および第12抵抗R54を介して、グランド電位に接している。
The connection points between the
第4抵抗R22、第5抵抗R24、第6抵抗R26、第11抵抗R52、および第12抵抗R54は、終端抵抗として機能する。これらの抵抗は、各入力端子12、14、16、22、24に接続されたケーブル端における反射を防止する。これらの抵抗の抵抗値は、使用するケーブルの特性インピーダンスに応じて設定されるものであるが、一般的な規格では、75Ωとなる。
The fourth resistor R22, the fifth resistor R24, the sixth resistor R26, the eleventh resistor R52, and the twelfth resistor R54 function as termination resistors. These resistors prevent reflections at the ends of the cables connected to the
第1入力端子12から入力されるオーディオ信号は、第1抵抗R12と第4抵抗R22とにより分圧されて、第1セレクタ10に入力される。第2入力端子14、および第3入力端子16に入力されるオーディオ信号も同様である。また、第4入力端子22、および第5入力端子24から入力されるオーディオ信号も、それぞれ分圧されて第2セレクタ20に入力される。
The audio signal input from the
第1セレクタ10、および第2セレクタ20は、入力が3系統、出力が1系統のセレクタであり、3つの入力信号から1つを選択して出力する。第1セレクタ10、および第2セレクタ20は、後述するマイコンなどにより切り替えられてもよいし、マニュアルで切り替えられてもよい。第1セレクタ10の出力信号は、第1オペアンプOP1の非反転入力端子に入力される。第2セレクタ20の出力信号は、第2オペアンプOP2の非反転入力端子に入力される。
The
第1オペアンプOP1の出力端子と反転入力端子との間には、帰還抵抗として機能する第7抵抗R32が接続され、その反転入力端子と第7抵抗32との接続点と、グランド電位の間には、第8抵抗34が接続される。第1オペアンプOP1、第7抵抗R32、および第8抵抗R34は、非反転増幅器を構成する。
A seventh resistor R32 that functions as a feedback resistor is connected between the output terminal and the inverting input terminal of the first operational amplifier OP1, and an
この非反転増幅器にて、反転入力端子電圧は、(第8抵抗R34の抵抗値)/{(第7抵抗R32の抵抗値)+(第8抵抗R34の抵抗値)}*出力端子電圧Voとなる。オペアンプOP1の非反転入力端子電圧と、反転入力端子電圧とは仮想短絡するため、非反転入力端子電圧Viと出力端子電圧Voとの間には、下記式1の関係が成立する。
In this non-inverting amplifier, the inverting input terminal voltage is (resistance value of the eighth resistor R34) / {(resistance value of the seventh resistor R32) + (resistance value of the eighth resistor R34)} * output terminal voltage Vo. Since the non-inverting input terminal voltage and the inverting input terminal voltage of the operational amplifier OP1 are virtually short-circuited, the relationship in the following
Vi=R34/(R32+R34)*Vo
Vo=(1+R32/R34)Vi …(式1)
よって、当該非反転増幅器の利得は、(1+R32/R34)となり、第7抵抗R32および第8抵抗R34の少なくとも一方を調整することにより、所望の利得を得ることができる。
Vi=R34/(R32+R34)*Vo
Vo=(1+R32/R34)Vi...(Formula 1)
Therefore, the gain of the non-inverting amplifier is (1+R32/R34), and a desired gain can be obtained by adjusting at least one of the seventh resistor R32 and the eighth resistor R34.
また、第7抵抗R32および第8抵抗R34の少なくとも一方を可変抵抗で構成し、その可変抵抗を調整することこにより、上記非反転増幅器の利得を動的に変更できるようにしてもよい。例えば、第1セレクタ10が選択する信号に応じて、後述するマイコンが適応的に利得を変更していってもよい。
In addition, at least one of the seventh resistor R32 and the eighth resistor R34 may be configured as a variable resistor, and the gain of the non-inverting amplifier may be dynamically changed by adjusting the variable resistor. For example, a microcontroller (described later) may adaptively change the gain depending on the signal selected by the
これと同様に、第2オペアンプOP2の出力端子と反転入力端子との間には、帰還抵抗として機能する第13抵抗R62が接続され、その反転入力端子と第13抵抗62との接続点と、グランド電位との間には、第14抵抗R64が接続される。第2オペアンプOP2、第13抵抗62、および第14抵抗R64は、非反転増幅器を構成する。この非反転増幅器の動作原理は、上述した通りである。 Similarly, a thirteenth resistor R62 functioning as a feedback resistor is connected between the output terminal and the inverting input terminal of the second operational amplifier OP2, and a fourteenth resistor R64 is connected between the connection point between the inverting input terminal and the thirteenth resistor 62 and ground potential. The second operational amplifier OP2, the thirteenth resistor 62, and the fourteenth resistor R64 constitute a non-inverting amplifier. The operating principle of this non-inverting amplifier is as described above.
第1オペアンプOP1は、その出力端子のインピーダンスを無限大にするモード(以下、ハイインピーダンスモードという。)を備える。このモードへの遷移、およびこのモードから通常動作モードへの復帰は、後述するマイコンなどにより制御されてもよし、マニュアルで制御されてもよい。ハイインピーダンスモードにするためには、例えば、第1オペアンプOP1の電源をオフすればよい。このように、第1オペアンプOP1の電源をオンオフ制御することにより、ハイインピーダンスモードへの遷移または通常動作モードへの復帰を制御することができる。 The first operational amplifier OP1 has a mode (hereinafter referred to as high impedance mode) in which the impedance of its output terminal is infinite. The transition to this mode and the return from this mode to the normal operation mode may be controlled by a microcomputer, which will be described later, or may be controlled manually. To enter the high impedance mode, for example, the power supply to the first operational amplifier OP1 may be turned off. In this way, the transition to the high impedance mode or the return to the normal operation mode can be controlled by controlling the power supply to the first operational amplifier OP1 on and off.
第1オペアンプOP1の出力端子は、本入出力切換回路の第1出力端子32に接続される。したがって、第1セレクタ10が選択し、第1オペアンプOP1を含む非反転増幅器の増幅した信号が第1出力端子32から外部に出力される。この場合、第1オペアンプOP1は、通常動作モードで動作する。同様に、第2オペアンプOP2の出力端子は、本入出力切換回路の第2出力端子34に接続される。
The output terminal of the first operational amplifier OP1 is connected to the
本実施形態は、第1出力端子32を入出力兼用端子とする。すなわち、第1出力端子32と外部機器とをケーブルで繋ぎ、当該機器からの信号を本入出力切換回路に入力することができる。その際、第1オペアンプOP1をハイインピーダンスモードに設定する。これにより、第1オペアンプOP1から第1出力端子32に信号が出力されなくなる。これに対して、第1出力端子32に外部から入力される信号は、第7抵抗R32を介して第2セレクタ20に入力される。第7抵抗R32と第2セレクタ20との接続点は、第8抵抗R34を介してグランド電位に接している。
In this embodiment, the
第7抵抗R32および第8抵抗R34は、第1出力端子32から信号が入力される場合、第9抵抗R42および第12抵抗R52に対応する機能を発揮する。すなわち、第8抵抗R34が終端抵抗として機能し、第7抵抗R32がインピーダンスを調整し、第7抵抗R32および第8抵抗R34で分圧された信号が第2セレクタ20に入力される。例えば、第7抵抗R32と第9抵抗R42、および第8抵抗R34と第12抵抗R52の抵抗値や特性を合わせてやれば、外部機器からのケーブルを第4入力端子22または第1出力端子32のいずれに繋いでも、同様の入力系となり、特性も一致する。
When a signal is input from the
また、第7抵抗R32および第8抵抗R34の少なくとも一方を可変抵抗で構成し、第1出力端子32から信号が入力される場合、第9抵抗R42および第12抵抗R52の抵抗値に合わせ、第1出力端子32から外部に信号が出力される場合、それと異なる抵抗値に設定することにより、第1オペアンプOP1を含む非反転増幅器の利得を所望の値に設定することができる。
In addition, at least one of the seventh resistor R32 and the eighth resistor R34 is configured as a variable resistor, and when a signal is input from the
第2セレクタ20は、第4入力端子22、第5入力端子24、および第1出力端子32から入力されるオーディオ信号から1つを選択して、第2オペアンプOP2に出力する。本実施形態では、第2出力端子34を入出力兼用端子にしないため、第2オペアンプOP2は、第1オペアンプOP1のように、ハイインピーダンスモードは必要ない。もちろん、そのモードを備え、第2セレクタ20から信号が出力されない場合、省電力化のためにスタンバイしてもよい。
The
以上説明したように本実施形態によれば、第1オペアンプOP1にハイインピーダンスモードに遷移する機能を備えることにより、その出力端子と接続される端子を入出力兼用の端子とすることができる。すなわち、アナログスイッチなどのスイッチ素子を使用せずとも、入力信号と出力信号との衝突を回避することができる。また、そのようなスイッチを使用しないため、それによる特性悪化を防止することができる。 As described above, according to this embodiment, by providing the first operational amplifier OP1 with the function of transitioning to a high impedance mode, the terminal connected to the output terminal can be used as an input/output terminal. In other words, it is possible to avoid collisions between input and output signals without using a switching element such as an analog switch. Furthermore, because no such switch is used, it is possible to prevent the deterioration of characteristics that would otherwise occur.
また、第1オペアンプOP1の帰還系やグランド電位との間に挿入される利得を設定するための抵抗を、入力信号の減衰抵抗および終端抵抗として転用することにより、スイッチ素子などを使用せずとも終端処理を行うことができる。また、それによる特性悪化を防止することができる。また、部品数を削減することができる。また、第1オペアンプOP1の出力側にスイッチが必要ないため、出力インピーダンスを低くすることができる。また、第1出力端子32からの入力系を半導体集積回路100内に配しているため、半導体集積回路100外に配線を増やす必要がなく、システム全体を簡素化することができる。
In addition, by reusing the resistors for setting the gain inserted between the feedback system of the first operational amplifier OP1 and the ground potential as attenuation resistors and termination resistors for the input signal, it is possible to perform termination processing without using switch elements or the like. This can also prevent the deterioration of characteristics. It is also possible to reduce the number of parts. Since no switch is required on the output side of the first operational amplifier OP1, the output impedance can be reduced. Furthermore, since the input system from the
図1に示した回路では、6つの入力系を5つの入力端子12、14、16、22、24で実現することができ、端子数を削減することができる。また、入出力兼用端子が設けられると、それを搭載した機器を使用するユーザにとって柔軟な配線が可能となる。例えば、本入出力切換回路がテレビやDVDデッキなどに適用される場合、入出力兼用の第1出力端子32を正面に配置するとよい。一般に、すべての端子を正面に配置することは、面積的または意匠的に難しい場合もあり、機器の背面や側面にも端子が設けられる場合が多い。このような場合、正面に入出力兼用端子が設けられると、ユーザは背面や側面に手を伸ばさなくても、所望の配線を実現しやすくなる。すなわち、その機器に信号を入力したい場合と、そこから外部に信号を出力した場合のいずれの場合でも、その端子におけるケーブルの繋ぎ変えだけで、実現することができる。
In the circuit shown in FIG. 1, six input systems can be realized with five
(実施形態2)
図2は、実施形態2における入出力切換回路の構成を示す図である。実施形態1との共通部分については説明を省略する。実施形態2は、機器の端子を入出力兼用にするため、半導体集積回路100の第1出力端子32と、それを搭載する図示しないセット機器の端子とを結ぶ経路中のノードN2から、第6入力端子26に通じる経路が設けられる。この経路は、半導体集積回路100外に設けられ、例えば、セット機器のアプリケーション基板上に設けてもよい。第6入力端子26は、第15抵抗R46を介して第2セレクタ20と接続する。第15抵抗R46と、第2セレクタ20との接続点は、第16抵抗R56を介してグランド電位に接している。
(Embodiment 2)
2 is a diagram showing the configuration of an input/output switching circuit in the second embodiment. Description of common parts with the first embodiment will be omitted. In the second embodiment, in order to use the terminal of the device for both input and output, a path is provided from a node N2 in a path connecting the
上記ノードN2と第1出力端子32との間には、第1スイッチSW2が挿入され、上記ノードN2と第6入力端子26との間には、第2スイッチSW4が挿入される。これらのスイッチSW2、4のオンオフは、所定の信号により制御される。この信号は、後述するマイコンなどにより生成されてもよいし、マニュアルで生成されてもよい。また、デジタル信号により制御される場合、第2スイッチSW4には、第1スイッチSW2に与えられる信号の反転信号が与えられる。したがって、上記ノードN2と半導体集積回路100との間には、入力系または出力系のいずれかの系が形成される。
A first switch SW2 is inserted between the node N2 and the
以上説明したように第2実施形態によれば、半導体集積回路100の外部に、機器の端子を入出力兼用にするための経路を設けることにより、既存の半導体集積回路100を利用して、入出力兼用の端子を設けることができる。
As described above, according to the second embodiment, by providing a path outside the semiconductor integrated
(実施形態3)
図3は、実施形態3における入出力切換回路の構成を示す図である。実施形態3は、実施形態1にて説明した入出力切換回路とマイコンなどの制御部50をワンチップ化した例である。実施形態1と共通部分については説明を省略する。実施形態3における半導体集積回路100は、制御部50を内蔵し、制御部50は、第1オペアンプOP1のハイインピーダンスモードへの遷移、または通常動作モードへの復帰を制御する。また、第1セレクタ10および第2セレクタ20における入力信号の選択動作を制御する。制御部50は、図示しないユーザインタフェースからの指示により、これらの制御を行ってもよいし、図示しないセンサからの検出信号に基づき、それを行ってもよい。
(Embodiment 3)
3 is a diagram showing the configuration of an input/output switching circuit in the third embodiment. The third embodiment is an example in which the input/output switching circuit described in the first embodiment and a
制御部50は、本半導体集積回路100が搭載されるセット機器全般の制御を行うことができる。また、図示しないが第1オペアンプOP1および第2オペアンプOP2の出力信号を外部に出力するだけでなく、当該セット機器内部に取り込んでよい。
The
以上説明したように実施形態3によれば、入出力切換機能を内蔵した特定機器用の半導体集積回路100を実現することができる。
As described above, according to the third embodiment, it is possible to realize a semiconductor integrated
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described above based on an embodiment. This embodiment is merely an example, and it will be understood by those skilled in the art that various modifications are possible in the combination of each component and each processing process, and that such modifications are also within the scope of the present invention.
実施形態では、オーディオ信号を例に説明したが、ビデオ信号など、それ以外の信号にも適用可能である。また、実施形態では、2つのセレクタ10、20を設ける例を説明したが、1つまたは3つ以上設ける形態も可能である。さらに、実施形態では、入出力兼用の端子を1つ設ける例を説明したが、複数設けることも、もちろん可能である。さらに、端子数を削減したり、柔軟な配線が可能が可能となる。
In the embodiment, an audio signal is used as an example, but the invention can also be applied to other signals, such as video signals. Also, in the embodiment, an example in which two
10 第1セレクタ、 12 第1入力端子、 14 第2入力端子、 16 第3入力端子、 20 第2セレクタ、 22 第4入力端子、 24 第5入力端子、 第1出力端子、 第2出力端子、 OP1 第1オペアンプ、 OP2 第2オペアンプ、 R32 第7抵抗、 R34 第8抵抗。 10 first selector, 12 first input terminal, 14 second input terminal, 16 third input terminal, 20 second selector, 22 fourth input terminal, 24 fifth input terminal, first output terminal, second output terminal, OP1 first operational amplifier, OP2 second operational amplifier, R32 seventh resistor, R34 eighth resistor.
Claims (6)
前記第1外部入力端子群から入力される複数の信号を選択する第1選択回路と、
前記第1選択回路の選択した信号を所定の増幅率で増幅する第1増幅回路と、
前記第1増幅回路の出力信号を外部に出力する第1外部出力端子と、
外部から入力される複数の信号を受ける第2外部入力端子群と、
前記第2外部入力端子群から入力される複数の信号を選択する第2選択回路と、
前記第2選択回路の選択した信号を所定の増幅率で増幅する第2増幅回路と、
前記第2増幅回路の出力信号を外部に出力する第2外部出力端子と、
第1外部出力端子と前記第2選択回路の入力側とを繋ぐ経路と、を備え、
前記第1外部出力端子から信号が入力される場合、前記第1増幅回路の出力側をハイインピーダンスに設定することを特徴とする入出力切換回路。 a first external input terminal group for receiving a plurality of signals input from an external source;
a first selection circuit that selects a plurality of signals input from the first external input terminal group;
a first amplifier circuit that amplifies the signal selected by the first selection circuit at a predetermined amplification factor;
a first external output terminal that outputs an output signal of the first amplifier circuit to an external device;
a second external input terminal group for receiving a plurality of signals input from the outside;
a second selection circuit that selects a plurality of signals input from the second external input terminal group;
a second amplifier circuit that amplifies the signal selected by the second selection circuit at a predetermined amplification factor;
a second external output terminal that outputs an output signal of the second amplifier circuit to the outside;
a path connecting a first external output terminal and an input side of the second selection circuit;
13. An input/output switching circuit, comprising: a first amplifier circuit configured to set an output side of the first amplifier circuit to a high impedance when a signal is input from the first external output terminal.
オペアンプと、
それに接続された利得を設定するための抵抗と、を含み、
前記抵抗は、前記第1外部出力端子から信号が入力される場合、終端抵抗として機能することを特徴とする請求項1に記載の入出力切換回路。 The first amplifier circuit is
An operational amplifier,
a resistor connected thereto for setting a gain;
2. The input/output switching circuit according to claim 1 , wherein the resistor functions as a termination resistor when a signal is input from the first external output terminal.
前記第2選択回路と前記第1抵抗との間の各接続点と、所定の固定電位との間に挿入される第2抵抗と、をさらに備え、
前記第1増幅回路は、
オペアンプと、
その出力端子からその入力端子への帰還経路に挿入された第3抵抗と、
前記第3抵抗と前記オペアンプの入力端子との間の接続点と、所定の固定電位との間に挿入される第4抵抗と、を含み、
前記第1抵抗と前記第3抵抗、および前記第2抵抗と第4抵抗とを対応させたことを特徴とする請求項1に記載の入出力切換回路。 a first resistor inserted in each path connecting the second external input terminal group and an input side of the second selection circuit;
a second resistor inserted between each connection point between the second selection circuit and the first resistor and a predetermined fixed potential;
The first amplifier circuit is
An operational amplifier,
a third resistor inserted in a feedback path from the output terminal to the input terminal;
a fourth resistor inserted between a connection point between the third resistor and the input terminal of the operational amplifier and a predetermined fixed potential;
2. The input/output switching circuit according to claim 1 , wherein the first resistor corresponds to the third resistor, and the second resistor corresponds to the fourth resistor.
前記第1選択回路と前記第5抵抗との間の各接続点と、所定の固定電位との間に挿入される第6抵抗と、をさらに備えることを特徴とする請求項3に記載の入出力切換回路。4. The input/output switching circuit according to claim 3, further comprising a sixth resistor inserted between each connection point between said first selection circuit and said fifth resistor and a predetermined fixed potential.
前記ハイインピーダンスに設定するか否かを制御する制御部と、
を備えることを特徴とする半導体集積装置。 An input/output switching circuit according to any one of claims 1 to 4 ;
A control unit that controls whether to set the impedance to high impedance;
A semiconductor integrated device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004370109A JP4519630B2 (en) | 2004-12-21 | 2004-12-21 | Input/output switching circuit and semiconductor integrated device incorporating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004370109A JP4519630B2 (en) | 2004-12-21 | 2004-12-21 | Input/output switching circuit and semiconductor integrated device incorporating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006180128A JP2006180128A (en) | 2006-07-06 |
| JP4519630B2 true JP4519630B2 (en) | 2010-08-04 |
Family
ID=36733819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004370109A Expired - Fee Related JP4519630B2 (en) | 2004-12-21 | 2004-12-21 | Input/output switching circuit and semiconductor integrated device incorporating the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4519630B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106066614A (en) * | 2016-07-12 | 2016-11-02 | 上海健康医学院 | The digitized method to set up that a kind of Circuits System selects |
| CN116523012B (en) * | 2023-07-03 | 2023-09-08 | 湖南师范大学 | Memristor self-learning circuit based on generation countermeasure neural network |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335779A (en) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | Input video signal changeover device |
| JP3036135B2 (en) * | 1991-08-15 | 2000-04-24 | ソニー株式会社 | Signal input selection circuit |
| JPH0525836U (en) * | 1991-09-10 | 1993-04-02 | 三洋電機株式会社 | Signal input / output switching device |
| JPH0774602A (en) * | 1993-08-31 | 1995-03-17 | Fujitsu Ltd | Signal selection circuit |
| JPH0879032A (en) * | 1994-09-02 | 1996-03-22 | Kenwood Corp | Selector circuit |
| JPH08223011A (en) * | 1995-02-17 | 1996-08-30 | Sony Corp | Electronic device with input / output terminals |
| JPH11163703A (en) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | Audio signal processing device |
| JP2003032090A (en) * | 2001-07-19 | 2003-01-31 | Mitsubishi Electric Corp | Selector circuit |
| JP2004048431A (en) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | Video signal input / output circuit |
-
2004
- 2004-12-21 JP JP2004370109A patent/JP4519630B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006180128A (en) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2675484B2 (en) | Crosstalk prevention multi-input single-output analog switch circuit | |
| JP2891274B2 (en) | Variable signal attenuator | |
| US20080197924A1 (en) | Variable gain amplifier circuit and filter circuit | |
| US20100164656A1 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| EP2806657B1 (en) | Analog mixer apparatus | |
| TW200400688A (en) | Audio transient suppression circuits and methods | |
| US10845626B2 (en) | Display apparatus and headphone control circuit thereof | |
| JP4519630B2 (en) | Input/output switching circuit and semiconductor integrated device incorporating the same | |
| US7023983B2 (en) | Versatile circuit for interfacing with audio headsets | |
| US8139789B2 (en) | Signal amplifier circuit | |
| CN111294700B (en) | POP noise suppression device, power amplifier and electronic equipment | |
| JPH01318307A (en) | Electronic attenuator | |
| US6697612B2 (en) | Receiving section of a telephone | |
| KR100612259B1 (en) | Noise prevention device and method of acoustic processing system | |
| JP4443392B2 (en) | Transmission switching circuit and semiconductor integrated circuit | |
| JP2001309400A (en) | Integrated circuit | |
| US11830523B2 (en) | Audio mixing device and audio mixing method | |
| JP4869868B2 (en) | Amplifier | |
| JP2006180272A (en) | Input/output switching circuit, and semiconductor integrated device mounted with the same | |
| JP3951726B2 (en) | Gain control circuit and electronic volume circuit | |
| US8054998B2 (en) | Multichannel amplifier | |
| US8125354B2 (en) | Complex switch control system | |
| US6820147B2 (en) | Bidirectional signal transmission of earphone jack for disc drive | |
| JP3921733B2 (en) | Input signal controller | |
| KR890005761Y1 (en) | TV's input mode switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |