JP4520052B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4520052B2 JP4520052B2 JP2001008502A JP2001008502A JP4520052B2 JP 4520052 B2 JP4520052 B2 JP 4520052B2 JP 2001008502 A JP2001008502 A JP 2001008502A JP 2001008502 A JP2001008502 A JP 2001008502A JP 4520052 B2 JP4520052 B2 JP 4520052B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- substrate
- semiconductor element
- semiconductor device
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Liquid Crystal (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、液晶ドライバ素子などの縦横比の大きい細長の半導体素子が配線パターンを有したマイクロ回路基板上に突起電極を介して電気的に接続されたフリップチップ型の半導体装置およびその製造方法に関するものであり、特に回路基板と半導体素子との接続においては、軽い荷重で信頼性の高い接続を可能にし、半導体素子へのダメージを低減し、微細接続を実現した半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、高密度実装工法として、半導体素子とマイクロ回路基板上の配線パターンとの接続には、回路基板上に絶縁性樹脂を供給した状態で、その絶縁性樹脂を挟み込む形で半導体素子の電極パッド上に形成した突起電極と、回路基板の配線パターンの電極端子部とを圧接し、挟み込まれた絶縁性樹脂の熱による硬化収縮圧力で接続するという実装工法が利用されている。
【0003】
以下、図面を参照して従来の半導体装置について説明する。図4は従来の半導体装置を示す主要な部分の断面図である。
【0004】
図4に示すように、従来の半導体装置は、絶縁材料からなるフィルム状の基材1に導電性の材料からなる配線パターン2を有した回路基板3と、その回路基板3の配線パターン2の電極端子部である入出力パターンと半導体素子4とが、半導体素子4の入出力電極パッドに設けた突起電極5を介して電気的に接続された半導体装置であり、半導体素子4と回路基板3との間隙には絶縁性樹脂6が挟み込まれた状態の半導体装置である。
【0005】
従来の半導体装置の製造方法としては、まず回路基板の半導体素子を搭載する領域上に液状の絶縁性樹脂を供給し、その絶縁性樹脂を挟み込む形で、半導体素子の入出力電極パッド上に形成した突起電極と、回路基板の配線パターンとを加熱加圧で圧接するものである。そしてその挟み込まれた絶縁性樹脂の熱による硬化収縮圧力で半導体素子と回路基板の配線パターンとの電気的な接続を得て半導体装置を得るというものである。
【0006】
以上、従来の半導体装置では、半導体素子の入出力電極パッド上に形成した突起電極と回路基板の配線パターンとを加熱加圧で圧接して接続することにより、フリップチップ型の半導体装置を実現していた。
【0007】
【発明が解決しようとする課題】
しかしながら近年、例えば液晶パネルの高精細度化,カラー化により、端子数は増加し、またそれに伴い液晶パネル駆動用の半導体素子である液晶ドライバー半導体素子においては、その実装領域を小さく、狭くするため、半導体素子のサイズが長くて細幅となり、その平面形状において縦横比の差が大きく、20対1にもなる細長の半導体素子となってきている。このようなことから半導体素子は接続端子の間隔が次第に狭く、また高密度で多ピン化し、従来のように圧接により回路基板の配線パターンと接続する技術では、種々の問題が発生してきている。
【0008】
例えば、半導体素子の入出力電極パッド、突起電極の増加により、半導体素子と回路基板との接続時には加圧力の増大を招き、その加圧力増大により、接続部分である突起電極の下地となるシリコンチップからなる半導体素子の台座部へのダメージが問題となってきている。
【0009】
また半導体素子と回路基板との間に介在する絶縁性樹脂の硬化収縮圧で突起電極と配線パターンとの接続を維持しているが、その接続部間の機械的接続が不安定であるという問題も顕在化してきている。
【0010】
図5は従来の半導体装置の断面図を示し、前述の説明で参照した図4での半導体装置における半導体素子の長さ方向の断面を示し、突起電極が回路基板上の配線パターンと不安定な接続をする状態を示した断面図である。なお、図5においては半導体素子と回路基板との間の絶縁性樹脂は省略している。
【0011】
図5に示すように、半導体素子4の入出力電極パッド上に各々形成された多数の突起電極5と回路基板3の配線パターン2との接続において、すべての接続が行われず、接続にムラが発生し、不安定な接続状態となっていることがわかる。この状態を回避するために接続時に加圧力を増大させることにより、両者の確実な接続が得られるが、前述の通り、加圧力増大により、突起電極下部の半導体素子がダメージを受けてしまう。
【0012】
したがって、安定で接続信頼性の高い半導体装置を実現するための構造的な解決手段が望まれていた。
【0013】
本発明は、半導体素子と回路基板とを電気的に接続する際、回路基板上の配線パターンの接続部分である電極端子部の形状に着目し、軽い荷重で容易に信頼性の高い接続を可能にし、半導体素子へのダメージを低減し、微細接続を実現する半導体装置およびその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、絶縁材料からなる基材に導電性の材料からなる配線パターンを有した基板と、前記基板の前記配線パターンと半導体素子とが、前記半導体素子の電極に設けた突起電極を介して電気的に接続された半導体装置であって、前記基板の配線パターンは破線状に途切れた部分を有し、前記途切れた部分で前記半導体素子の突起電極が前記配線パターンに接続されている半導体装置である。
【0015】
また具体的には、基板の配線パターンの破線状の途切れた部分において、その途切れ間隔は半導体素子の突起電極の幅方向の長さの1/3〜2/3である半導体装置である。
【0016】
また、配線パターンの途切れた部分と半導体素子の突起電極との接続は、前記途切れた部分の前後の配線パターンにまたがって前記突起電極が接続されている半導体装置である。
【0017】
また、基板において、基材は絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状基材であり、配線パターンは銅、ニッケル、アルミ、金、銀またはそれらいずれかの合金から選択された導電性金属よりなる配線パターンであり、前記配線パターンの表面には金、錫、ニッケルのいずれかの膜が形成されている半導体装置である。
【0018】
さらに、半導体素子は、液晶駆動用半導体素子であって、その平面形状において縦横比の差が大きい細長の半導体素子である半導体装置である。
【0019】
また本発明の半導体装置の製造方法は、絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状の基材と、前記基材の一表面に導電性金属よりなり、破線状に途切れた部分を有した配線パターンとを有した基板に対して、前記基板の前記配線パターンが形成された面上に接続しようとする半導体素子の突起電極側の面を対向させて位置合わせする工程と、前記半導体素子の突起電極と前記基板の配線パターンの前記途切れた部分とを加熱加圧で当接させ、前記基板上に半導体素子を電気的に接続する工程とよりなる半導体装置の製造方法である。
【0020】
また具体的には、半導体素子の突起電極と基板の配線パターンの途切れた部分とを加熱加圧で当接させ、前記基板上に半導体素子を電気的に接続する工程では、前記配線パターンの途切れた部分の前後の配線パターンにまたがって前記突起電極を当接させて接続する半導体装置の製造方法である。
【0021】
また、絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状の基材と、前記基材の一表面に導電性金属よりなり、破線状に途切れた部分を有した配線パターンとを有した基板に対して、前記基板の前記配線パターンが形成された面上に接続しようとする半導体素子の突起電極側の面を対向させて位置合わせする工程では、前記基板上の半導体素子を接続する領域に絶縁性の樹脂を供給した後に位置合わせする半導体装置の製造方法である。
【0022】
前記構成の通り、本発明の半導体装置は、配線パターンは破線状に途切れた部分を有し、その途切れた部分で半導体素子の突起電極が配線パターンに接続されているため、突起電極の前後2箇所に分割して配線パターンが接触することになり、突起電極が機械的塑性変形を伴うために強い接続構造を形成し、安定した微細接続構造を有しているものである。すなわち配線パターンの途切れた部分の前後の配線間に突起電極が押圧されて食い込むとともに、その両端の配線と接続して、確実な接続がなされ、接続の安定性を図ることができるものである。
【0023】
また半導体装置の製造方法においては、半導体素子の突起電極と基板の配線パターンとの接続では、加圧時に突起電極が接触変形するための荷重を小さくしても、突起電極の接触変形を大きくできるため、半導体素子の接続域全体にわたって、接続部間の機械的接続、接続強度を高くでき、半導体素子へのダメージを低減できるものである。また、半導体素子と基板の間に介在する絶縁性樹脂の硬化収縮力で電気的接続を維持するときにも、また半導体素子の形状が長く細くなったときに発生する基板や素子の反りなどの応力に対しても、接続部の歪による界面の浮きや、電気的な接続の不安定化を防ぎ、安定で接続信頼性の高い半導体装置を実現できる。
【0024】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について説明する。
【0025】
まず本発明の半導体装置の一実施形態について図面を参照しながら説明する。
【0026】
図1は本実施形態の半導体装置を示す図であり、図1(a)は主要な部分の断面図であり、図1(b)は半導体素子の突起電極と回路基板の配線パターンとの接続部分を示す拡大した断面図であり、図1(c)は半導体素子の突起電極と回路基板の配線パターンとの接続部分を示す拡大した平面図である。なお、図1(c)では突起電極側からの平面のため、突起電極部分を破線で示し、半導体素子、回路基板は省略している。
【0027】
図1に示すように、本実施形態の半導体装置は、絶縁材料からなり、フレキシブル性を有したフィルム状の基材1に導電性の材料からなる配線パターン2を有した回路基板3と、その回路基板3の配線パターン2と半導体素子4とが、半導体素子の入出力電極パッド(図示せず)に設けた突起電極5を介して電気的に接続された半導体装置である。そして回路基板3の配線パターン2は破線状に途切れた部分7を有し、その途切れた部分7で半導体素子4の突起電極5が配線パターンに接続されている構造である。すなわち、半導体素子4の突起電極5と接続する配線パターンの接続パッド部分は途切れた部分7を有しているものである。
【0028】
そして詳細には、図1(b),図1(c)に示すように、配線パターン2の途切れた部分7と半導体素子4の突起電極5との接続は、途切れた部分7の前後の配線パターン2にまたがって突起電極5が接続されているものである。
【0029】
また回路基板3の配線パターン2の破線状の途切れた部分7において、その途切れ間隔は、狭すぎても広すぎても接触変形を効果的に行うことができないため、半導体素子4の突起電極5の幅方向Lの長さの1/3〜2/3としている。本実施形態では突起電極5の長さの1/3に構成している。この間隔により、より接続の加圧時に突起電極の端部の接触変形を効果的に行うことができ、またその加圧力も小さくすることができる。
【0030】
また本実施形態の半導体装置の回路基板3において、基材1はポリイミドなどの絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状基材であり、配線パターン2は銅(Cu)、ニッケル(Ni)、アルミニウム(Al)、金(Au)、銀(Ag)またはそれらいずれかの合金から選択された導電性金属よりなる配線パターンであり、配線パターン2の表面には金(Au)、錫(Sn)、ニッケル(Ni)のいずれかの金属膜がメッキまたは蒸着により形成されているものである。
【0031】
さらに、回路基板3上に接続されている半導体素子4は、液晶駆動用半導体素子であって、その平面形状においては縦横比の差が大きい細長の半導体素子を接続している。本実施形態では、一例として縦横比が10対1の半導体素子を用いている。
【0032】
なお、配線パターン2の途切れた部分7の長さは位置合わせして接続する時の位置合わせ精度による突起電極5との重なりが確保できるものであれば特に制限を加えるものではなく、さらに配線パターンの厚みや配線の幅は、電気的な配線、回路基板3との接着力を有するものであれば任意の形状に構成することが可能である。
【0033】
また図2には、半導体素子と回路基板との間隙に絶縁性樹脂を挟み込んだ構造を示している。
【0034】
図2に示すように、半導体素子4と回路基板3との間隙には絶縁性樹脂6が挟み込まれ、その挟み込まれた絶縁性樹脂6の収縮圧力で半導体素子4の突起電極5と回路基板3の配線パターン2との電気的な接続を得ているが、途切れた部分7で半導体素子4の突起電極5が配線パターン2に接続されているため、突起電極5の前後2箇所に分割して配線パターン2が接触することになり、突起電極5が機械的塑性変形を伴うために強い接続構造を形成し、半導体素子4上の全突起電極5と配線パターン2との全接続においても接続ムラなどを防止して安定した接続を実現できるものである。
【0035】
以上のように本実施形態の半導体装置では、回路基板3上に形成した配線パターン2は破線状に途切れた部分7を有し、その途切れた部分7で半導体素子4の突起電極5が配線パターン2に接続されているため、突起電極5の前後2箇所に分割して配線パターン2が接触することになり、突起電極5が機械的塑性変形を伴うために強い接続構造を形成し、安定した微細接続が可能となる。
【0036】
次に本発明の半導体装置の製造方法の一実施形態について説明する。
【0037】
図3は本実施形態の半導体装置の製造方法を示す主要な工程ごとの断面図である。
【0038】
まず図3(a)に示すように、絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状の基材1と、その基材1の一表面に導電性金属よりなり、破線状に途切れた部分7を有した配線パターン2とを有した回路基板3に対して、その回路基板3の配線パターン2が形成された面上に接続しようとする半導体素子4の突起電極5側の面を対向させて位置合わせする。また途切れた部分7を持つ配線パターン2の途切れた部分7は、半導体素子4の入出力電極パッド上の突起電極5と向かい合わせて位置合わせする相対位置にあり、その途切れた部分7の長さは相対位置にある突起電極5の長さの1/3に構成してある。
【0039】
またこの時、回路基板3上の半導体素子4を接続する領域に液状の絶縁性樹脂を塗布供給しておく。
【0040】
次に図3(b)に示すように、絶縁性樹脂6を挟み込むように、位置合わせした半導体素子4の突起電極5と回路基板3の配線パターン2の途切れた部分7とを加熱加圧で当接させ、回路基板3上に半導体素子4を電気的に接続する。ここでは途切れた部分7を持つ配線パターン2の途切れ向かい合うそれぞれの端と、相対する突起電極5の長さ方向の端に寄る部分とが、双方から圧力が加えられることにより、機械的に強度に圧接され、同時に熱を加えることにより供給された絶縁性樹脂6が熱による反応により硬化し、熱硬化時の絶縁性樹脂6の体積収縮などにより半導体素子4と回路基板3の対向面と接着力を維持しながら互いを圧接する力を内在させることで、安定な半導体装置の接続を得る。また、ここでは配線パターン2の途切れた部分7の前後の配線パターン2にまたがって突起電極5を当接させて接続するものである。そしてここでは加圧時に突起電極5が接触変形するが、加圧時に突起電極5が接触変形するための荷重を小さくしても、途切れた部分7との接触により、接触変形を大きくできるため、半導体素子4の接続域全体にわたって、接続部間の機械的接続、接続強度を高くできるものである。
【0041】
そして図3(c)に示すように、絶縁性樹脂6を硬化させることにより、間隙に絶縁性樹脂6が挟み込まれ、配線パターン2の途切れた部分7と半導体素子4の突起電極5とが、途切れた部分7の前後の配線パターン2にまたがって突起電極5が接続されている半導体装置を得るものである。これにより、半導体素子4と回路基板3の間に介在する絶縁性樹脂6の硬化収縮力で電気的接続を維持するときにも、また半導体素子4の形状が長く細くなったときに発生する回路基板3や半導体素子4自体の反りなどの応力に対しても、接続部の歪による界面の浮きや、電気的な接続の不安定化を防ぎ、安定で接続信頼性の高い半導体装置を実現できる。なお、ここで絶縁性樹脂6は半導体素子の加圧によって、半導体素子4の周端部にはみ出し、フィレット部8を形成するものであり、信頼性の高い樹脂封止構造を得るものである。
【0042】
なお、本実施形態では回路基板3の配線パターン2はフォトエッチング法やメッキ法を用いて材質が銅からなる途切れた部分7を持つ配線パターン2を形成し、さらにその表面にニッケル(Ni)、金(Au)材料をメッキ法により金属被膜として形成している。また、配線パターン2の表面には金属被膜をニッケルと金としたが、銀(Ag)、アルミニウム(Al)を使用しても支障はない。
【0043】
また、突起電極5はフォトエッチング法やメッキ技術により形成した金(Au)バンプを用いているが、金線によるネイルヘッドボンディング技術を用いてボールバンプを形成してもよい。その他、メッキ技術により形成したニッケル(Ni),錫(Sn)を材質として使用することも可能である。
【0044】
さらに、半導体素子4と回路基板3の接続を維持するために用いた絶縁性樹脂6は液状のものを用いたが、絶縁性で熱により接着力を発生させ、硬化時に体積収縮により応力を内在できるものであればフイルム状のものや、異方性導電樹脂、異方性導電膜などのように接続する上下間のみで電気的につながり、横方向、電極の隣接間との絶縁性を維持するものであれば使用することが可能である。また、事前に途切れた部分7を持つ配線パターン2と半導体素子4の突起電極5とを接合させておき、その後、対向して接合した隙間に液状の絶縁性樹脂を流し込み、熱を加えてその絶縁性樹脂を硬化させ半導体装置を形成することもできる。
【0045】
以上、本実施形態の半導体装置およびその製造方法は、配線パターン2は破線状に途切れた部分7を有し、その途切れた部分7の部分で半導体素子4の突起電極5が配線パターン2に接続されているため、突起電極5の前後2箇所に分割して配線パターン2が接触することになり、突起電極5が機械的塑性変形を伴うために強い接続構造を形成し、安定した微細接続が可能となる。
【0046】
また製造方法においては、半導体素子4の突起電極5と回路基板3の配線パターン2との接続では、加圧時に突起電極5が接触変形するための荷重を小さくしても、接触変形を大きくできるため、半導体素子4の接続域全体にわたって、接続部間の機械的接続、接続強度を高くできるものである。また、半導体素子4と回路基板3の間に介在する絶縁性樹脂6の硬化収縮力で電気的接続を維持するときにも、また半導体素子4の形状が長く細くなったときに発生する基板や素子の反りなどの応力に対しても、接続部の歪による界面の浮きや、電気的な接続の不安定化を防ぎ、安定で接続信頼性の高い半導体装置を実現できる。
【0047】
【発明の効果】
以上説明したように、本発明の半導体装置は、回路基板上の配線パターンに途切れた部分を有しているため、半導体素子の突起電極と配線パターンとの接合において突起電極の前後2箇所に分割して接触しているので、軽い荷重で機械的な接合が得られ、突起電極下の半導体素子の基板に与えるダメージを軽減できる。また突起電極の前後で接続するため、接続状態の維持安定と、小幅の配線パターンと小幅で短い突起電極との接続が、接触から機械的塑性変形を伴う強い接合を形成し、微細接合が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示す図
【図2】本発明の一実施形態の半導体装置を示す断面図
【図3】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図4】従来の半導体装置を示す断面図
【図5】従来の半導体装置を示す断面図
【符号の説明】
1 基材
2 配線パターン
3 回路基板
4 半導体素子
5 突起電極
6 絶縁性樹脂
7 途切れた部分
8 フィレット部
Claims (10)
- 絶縁材料からなる基材に導電性の材料からなる配線パターンを有した基板と、
前記基板の前記配線パターンと半導体素子とが、前記半導体素子の電極に設けた突起電極を介して電気的に接続された半導体装置であって、
前記基板の配線パターンの長さ方向には途切れた部分が有り、
前記途切れた部分の互いに対向する第1断面及び第2断面は、前記基材と接し、
前記半導体素子の突起電極は、前記第1断面及び前記第2断面に接続されていることを特徴とする半導体装置。 - 前記途切れた部分の前記第1断面の幅方向の長さ及び前記第2断面の幅方向の長さはそれぞれ、前記基板の配線パターンの幅と同じであることを特徴とする請求項1に記載の半導体装置。
- 前記基板の配線パターンの途切れた部分において、その途切れ間隔である前記第1断面と前記第2断面との間の長さは前記半導体素子の突起電極の幅方向の長さの1/3〜2/3であることを特徴とする請求項1に記載の半導体装置。
- 前記配線パターンの途切れた部分と前記半導体素子の突起電極との接続は、前記途切れた部分の前後の配線パターンにまたがって前記突起電極が接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記基板において、前記基材は絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状基材であり、前記配線パターンは銅、ニッケル、アルミニウム、金、銀またはそれらいずれかの合金から選択された導電性金属よりなる配線パターンであり、前記配線パターンの表面には金、錫、又はニッケルのいずれかの膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子は、液晶駆動用半導体素子であって、その平面形状において縦横比の差が大きい細長の半導体素子であることを特徴とする請求項1に記載の半導体装置。
- 絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状の基材と、前記基材の一表面に導電性金属よりなり、長さ方向に途切れた部分を有した配線パターンとを有した基板に対して、前記基板の前記配線パターンが形成された面上に接続しようとする半導体素子の突起電極側の面を対向させて位置合わせする工程と、
前記半導体素子の突起電極と前記基板の配線パターンの前記途切れた部分とを加熱加圧で当接させ、前記基板上に半導体素子を電気的に接続する工程とよりなり、
前記途切れた部分の互いに対向する第1断面及び第2断面は、前記基材と接し、
前記半導体素子の突起電極は、前記第1断面及び前記第2断面に接続されていることを特徴とする半導体装置の製造方法。 - 前記途切れた部分の前記第1断面の幅方向の長さ及び前記第2断面の幅方向の長さはそれぞれ、前記基板の配線パターンの幅と同じであることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記半導体素子の突起電極と前記基板の配線パターンの途切れた部分とを加熱加圧で当接させ、前記基板上に半導体素子を電気的に接続する工程では、
前記配線パターンの途切れた部分の前後の配線パターンにまたがって前記突起電極を当接させて接続することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記絶縁性樹脂よりなるフレキシブルな性質を有したフィルム状の基材と、前記基材の一表面に導電性金属よりなり、長さ方向に途切れた部分を有した配線パターンとを有した基板に対して、前記基板の前記配線パターンが形成された面上に接続しようとする半導体素子の突起電極側の面を対向させて位置合わせする工程では、
前記基板上の半導体素子を接続する領域に絶縁性の樹脂を供給した後に位置合わせすることを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008502A JP4520052B2 (ja) | 2001-01-17 | 2001-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008502A JP4520052B2 (ja) | 2001-01-17 | 2001-01-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217236A JP2002217236A (ja) | 2002-08-02 |
| JP4520052B2 true JP4520052B2 (ja) | 2010-08-04 |
Family
ID=18876115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008502A Expired - Fee Related JP4520052B2 (ja) | 2001-01-17 | 2001-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4520052B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243729B1 (ko) | 2011-12-26 | 2013-03-13 | 주식회사 프로이천 | 필름의 돌기 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2996053A1 (fr) | 2012-09-27 | 2014-03-28 | Commissariat Energie Atomique | Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3246010B2 (ja) * | 1992-11-06 | 2002-01-15 | ソニー株式会社 | フリップチップ実装用基板の電極構造 |
| JPH08111432A (ja) * | 1994-10-12 | 1996-04-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10233413A (ja) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | 半導体装置およびその製造方法並びに配線基板 |
| JPH11204913A (ja) * | 1998-01-09 | 1999-07-30 | Sony Corp | 回路基板及び実装方法並びにプリント配線板 |
| JP3506233B2 (ja) * | 2000-06-28 | 2004-03-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-01-17 JP JP2001008502A patent/JP4520052B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243729B1 (ko) | 2011-12-26 | 2013-03-13 | 주식회사 프로이천 | 필름의 돌기 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217236A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP3274619B2 (ja) | 半導体装置およびその製造方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3608476B2 (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH11284022A (ja) | 半導体装置およびその製造方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005159234A (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JP2001244615A (ja) | 配線基板とそれを用いた半導体装置およびその製造方法 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |