JP4522145B2 - 表示装置用基板、その製造方法及び表示装置 - Google Patents

Description

本発明は、表示装置用基板、その製造方法及び表示装置に関する。より詳しくは、液晶表示装置等に適用することができる表示装置用基板、その製造方法及びそれを有する表示装置に関するものである。

現在、液晶表示装置は、小型、薄型、低消費電力及び軽量といった特徴を持ち、各種電子機器に広く用いられるようになっている。特に、スイッチング素子を能動素子として有するアクティブマトリクス型の液晶表示装置（液晶表示パネル）は、ＣＲＴ（Ｃａｔｈｏｄ Ｒａｙ Ｔｕｂｅ；陰極線管）と同等の表示特性が得られるため、パソコン等のＯＡ機器、テレビ等のＡＶ機器や携帯電話等に広く応用されている。このような液晶表示装置では、近年、大型化と、高精細化、画素有効面積比率向上（高開口率化）等の品位向上とが急速に進んでいる。このため、液晶表示装置等の表示装置に用いられる表示装置用基板についても、更なる高性能化が求められており、設計面、製造技術面等で改良が進められている。

表示装置用基板としては、アクティブマトリクス基板が液晶表示装置等において広く用いられている。アクティブマトリクス基板の製造技術としては、基板上で画素電極とソースライン（信号線）とを同一平面上に形成する技術が知られており、この技術において、高精細化及び高開口率化を図る場合には、有効画素領域を増やすために、画素とソースラインとの距離の短縮、ソースラインの細線化等がなされてきた。しかしながら、画素とソースラインとの距離を短縮させると、短絡不良が発生しやすくなり、ソースラインを細線化すると、断線不良が発生しやすくなってしまう。つまり、基板上で画素電極とソースラインとを同一平面上に形成するアクティブマトリクスの製造技術においては、短絡不良の発生等によって、歩留まりの低下が発生してしまうという点で改善の余地があった。

そこで、それら短絡不良及び断線不良を防止し、歩留まりの低下を改善するために、アクティブマトリクス基板の製造方法に関し、例えば、以下の（ａ）〜（ｃ）に示すような特徴を有する透過型液晶表示装置の製造方法が提案されている（例えば、特許文献１参照。）。
（ａ）スイッチング素子（アクティブ素子）とソース配線（ソースライン）とを形成した後に、（透明）層間絶縁膜を配する。
（ｂ）スイッチング素子と（透明）画素電極とを、コンタクトホールを通して接触（コンタクト）させる。
（ｃ）層間絶縁膜上に画素電極を形成することで、同一平面からソース配線と画素電極とを分離する。

液晶表示装置は、このようにして製造されたアクティブマトリクス基板と対向するようにカラーフィルター基板を貼り合わせて、それら基板と基板との間に液晶を注入することによって製造される。カラーフィルター基板としては、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の色領域が、アクティブマトリクス基板側の画素領域と一致するように設けられており、更にブラックマトリックス（遮光膜）が、各画素領域以外の部分に設けられた基板が挙げられる。

図１３は、従来のアクティブマトリクス基板（薄膜トランジスタアレイ基板）における１画素と、その画素の隣りに位置する画素の一部とを示す平面模式図である。図１３に示すように、アクティブマトリクス基板１３０の１画素において、ゲートライン（走査線）１０１とソースライン（信号線）１０２とが、互いに交差するように配置されている。その交差する部分には、スイッチング素子としての薄膜トランジスタ（以下、ＴＦＴともいう）１１４と画素電極１０３とが配置されている。ＴＦＴ１１４は、ゲートライン１０１に接続されたゲート電極１０４と、ソースライン１０２に接続されたソース電極１０５と、画素電極１０３に接続されたドレイン電極１０６及び島状（アイランド状）の半導体層１２５から形成される。画素電極１０３には、コンタクトホール１０９を介して、ドレイン引出し電極１０６’が接続されている。また、ドレイン引出し電極１０６’は、ゲート絶縁膜１１１を挟んで補助容量ライン１０７と対向しており、補助容量を形成している。

次に、アクティブマトリクス基板、特に薄膜トランジスタアレイ基板の製造方法について、図１３〜１７を用いて簡単に説明する。なお、図１４は、図１３に示す薄膜トランジスタアレイ基板のＨ−Ｈ’線における矢視断面図であり、図１５は、図１３に示す薄膜トランジスタアレイ基板のＩ−Ｉ’線における矢視断面図である。図１６は、ゲートライン外部引出し端子の平面概略図であり、図１７は、ソースライン外部引出し端子の平面概略図である。

薄膜トランジスタアレイ基板を製造する際には、まず、ガラス等の透明絶縁性基板からなる基板１１０上に、ゲートライン（走査線）１０１と、ゲート電極１０４と、補助容量ライン１０７とを、成膜、フォトリソグラフィー及びエッチングにより同時に形成する。
次に、それらの上に、ゲート絶縁膜１１１、活性半導体層１１２、ｎ型アモルファスシリコン等からなる低抵抗半導体層１１３を成膜し、島状（アイランド状）１２５にフォトリソグラフィー、エッチングにより形成する。
次に、ソースライン１０２と、ソース電極１０５と、ドレイン電極１０６と、ドレイン引出し電極１０６’とを、成膜、フォトリソグラフィー及びエッチングにより同時に形成し、更に連続して低抵抗半導体層１１３をソース・ドレイン分離エッチングする。

次に、全面を覆うように、ＳｉＮｘ等からなる下層層間絶縁膜１２０を成膜し、続いて感光性アクリル樹脂等からなる上層有機層間絶縁膜１１５をフォトリソグラフィーによりコンタクトホール１０９用パターン、ゲートライン外部引出し端子コンタクト用パターン（図１６のＸ）、ソースライン外部引出し端子コンタクト用パターン（図１７のＹ）を有するように形成する。
次に、コンタクトホール１０９と、ゲートライン外部引出し端子２００と、ソースライン外部引出し端子３００とを形成するため、上層有機層間絶縁膜１１５をマスクとして下層層間絶縁膜１２０及びゲート絶縁膜１１１を連続してエッチングする。

次に、コンタクトホール１０９、ゲートライン外部引出し端子２００及びソースライン外部引出し端子３００を被覆するように、画素電極１０３、ゲートライン外部引出し端子２００の最上層電極２０１及びソースライン外部引出し端子３００の最上層電極３０１を形成する。なお、コンタクトホール１０９により、ＴＦＴ１１４のドレイン電極１０６と画素電極１０３とがドレイン引出し電極１０６’を介して接続されることとなる。

このような製造方法により、アクティブマトリクス基板において、ソースライン１０２と画素電極１０３とを、層間絶縁膜１１５、１２０を挟んで分離することができる。ソースライン１０２と画素電極１０３との分離によって、画素電極１０３とソースライン１０２との短絡による歩留まりの低下を防ぐことができると共に、図１３に示すように、画素電極１０３とソースライン１０２とを重ね合わせることが可能となるので、液晶表示装置等の開口率を改善することができる。

しかしながら、上述の表示装置用基板の製造方法では、上層有機層間絶縁膜に膜欠損が生じた場合、下層層間絶縁膜及びゲート絶縁膜が膜欠損部分でエッチングされ、上層有機層間絶縁膜上に形成される画素電極と短絡してしまうことから、表示欠陥となり、表示装置の品質が低下し、歩留まりが低下することとなるという点で工夫の余地があった。

従来の表示装置用基板に関しては、ゲート絶縁層を、金属膜を酸化させた酸化絶縁層とゲート絶縁膜とからなる２層構造とする技術等が提案されている（例えば、特許文献２参照。）。しかしながら、この技術によりゲート絶縁層を多層化しても、最上層層間絶縁膜をマスクにして最上層より下層に存在する絶縁膜をエッチング除去する場合に、層間絶縁膜の欠損による短絡欠陥を防止する効果を得ることはできない。また、この技術は、ゲート絶縁膜の膜欠損に対する対策技術であり、画素電極が層間絶縁膜上に形成された表示装置用基板においてゲートライン、ソースライン等の配線と画素電極との間に存在する絶縁膜の欠損による電気的リークが原因で発生する画素欠陥に対する対策技術ではなかった。
特開平９−１５２６２５号公報（第１−３頁） 特開平３−１５３２１７号公報（第１、３頁）

本発明は、上記現状に鑑みてなされたものであり、特に高精細、高開口率の表示装置用基板を作製するに際し、画素電極と走査線、信号線等の配線との短絡を防止して、高い表示品質の表示装置を高歩留りで得ることができる表示装置用基板、その製造方法、及び、それを用いた表示装置を提供することを目的とするものである。

本発明者らは、高精細、高開口率であると共に、高い表示品質の表示装置を高歩留りで得ることができる表示装置用基板について種々検討したところ、従来の基板構成においては、走査線（ゲートバスライン）、信号線(ソースバスライン)等の配線と画素電極とが平面的に重なる領域（基板面垂直方向から見て重なる領域）で、画素電極下に位置する（上層）層間絶縁膜が剥がれ等の膜欠損を生じることがあり、このような場合には、（上層）層間絶縁膜をマスクにしてエッチングする際にその部分のゲート絶縁膜等がエッチングされ、走査線、信号線(ソースバスライン)等の配線が剥き出しとなるため、その後の画素電極の成膜・パターニングにより、剥き出しとなった配線と画素電極とが接触することとなり、リーク欠陥が発生してしまうことに着目した。すなわち、このような配線と画素電極とのリークが発生すると、書き込まれた画素電位が保てなくなり、表示装置における点欠陥となってしまう。そこで、エッチングに対する保護膜として、走査線、信号線(ソースバスライン)等の配線の上層に保護層を設けることにより、画素電極と配線との接触を防止して、これらの短絡により生じるリーク欠陥を防止することができることを見いだした。例えば、走査線と画素電極とが平面的に重なる領域に、スイッチング素子を構成する半導体層のパターンを配置することにより、層間絶縁膜が剥がれてもこの半導体層パターンがエッチング保護膜となり、基板製造工程を増加させることなく、画素電極と走査線との電気的リークを防止することができ、高精細、高開口率の液晶表示装置等の表示装置を高い歩留まりで提供することが可能となることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、絶縁性基板上に、走査線、信号線及びスイッチング素子を備え、更に層間絶縁膜及び画素電極を備えた表示装置用基板であって、上記スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン電極とを有し、上記層間絶縁膜は、スイッチング素子のドレイン電極と画素電極とを接続させるコンタクトホールを有し、上記表示装置用基板は、走査線及び／又は信号線の上層に保護層が設けられたものである表示装置用基板である。
本発明はまた、絶縁性基板上に、走査線、信号線、補助容量配線及びスイッチング素子を備え、更に層間絶縁膜及び画素電極を備えた表示装置用基板であって、上記スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン電極とを有し、上記層間絶縁膜は、スイッチング素子のドレイン電極と画素電極とを接続させるコンタクトホールを有し、上記表示装置用基板は、走査線、信号線及び補助容量配線からなる群より選択された少なくとも１つの配線の上層に保護層が設けられたものである表示装置用基板でもある。
以下に本発明を詳述する。

本発明の表示装置用基板は、（Ａ）絶縁性基板上に、走査線、信号線及びスイッチング素子を備え、更に層間絶縁膜及び画素電極を備えた構成、又は、（Ｂ）絶縁性基板上に、走査線、信号線、補助容量配線及びスイッチング素子を備え、更に層間絶縁膜及び画素電極を備えた構成を有するものである。上記（Ａ）の構成においては、（１）絶縁性基板、（２）走査線、信号線及びスイッチング素子、（３）層間絶縁膜、（４）画素電極等をこの順に有する積層構造を有することが好ましく、具体的には、信号線と走査線とが絶縁性基板上に設けられ、信号線及び走査線が交差する交差部毎にスイッチング素子及び画素電極を有し、信号線、走査線及びスイッチング素子の上部に層間絶縁膜が設けられ、層間絶縁膜上に画素電極が設けられた形態であることが好ましい。上記（Ｂ）の構成においては、（１）絶縁性基板、（２）走査線、信号線、補助容量配線及びスイッチング素子、（３）層間絶縁膜、（４）画素電極等をこの順に有する積層構造を有することが好ましい。

上記スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン電極とを有する。なお、通常では、走査線（ゲート電極）と、信号線（ソース電極）やドレイン電極との間には、ゲート絶縁膜が形成される。また、層間絶縁膜は、スイッチング素子のドレイン電極と画素電極とを接続させるコンタクトホールを有する。
本発明の表示装置用基板においては、このような構成からなることで、走査線を流れる電流（ゲート信号）によりスイッチング素子の駆動制御を行うと共に、スイッチング素子がＯＮ状態のときに、信号線を流れる電流（データ信号）により画素電極の駆動制御を行うことができ、また、層間絶縁膜により画素電極と信号線との短絡防止等が図られている。

本発明では、上記（Ａ）の構成において、走査線及び／又は信号線の上層に保護層が設けられ、上記（Ｂ）の構成において、走査線、信号線及び補助容量配線からなる群より選択された少なくとも１つの配線の上層に保護層が設けられる。すなわち、本発明においては、少なくとも走査線、信号線又は補助容量配線のいずれかの上層に保護層が設けられることとなる。これにより、層間絶縁膜のコンタクトホール形成等のためにエッチングが行われる場合に、保護層がエッチングに対する保護膜として機能するため、エッチングマスクとなる層間絶縁膜のパターンの一部に膜欠損が生じた場合であっても、エッチング後に走査線等の配線が露出することを防止することができる。その結果、層間絶縁膜上の画素電極と走査線等の配線との接触が防止され、短絡が防止されることとなるため、画素欠陥の発生を防止することができ、特に高精細、高開口率の表示装置用基板を作製する際に、得られる表示品質及び歩留まりを向上させることができる。

上記保護層としては、層間絶縁膜のエッチング時に走査線等の配線が露出することを防止する作用効果を奏することができるものであれば、材質や厚さ等は特に限定されるものではない。なお、保護層は、エッチング時にその下層部分を保護することができれば、隣接する他の層、例えば層間絶縁膜やゲート絶縁膜と同じ材料から構成されるものであってもよく、このような場合に、断面形状で、保護層と隣接する他の層とが一体化しており、層の境界を判別することが困難であれば、保護層と隣接する他の層との平面形状の違い、すなわち一体化した部分（保護層＋隣接する他の層）と一体化していない部分（保護層のみ又は隣接する他の層のみ）との厚さの違いを確認することにより、保護層を判別することができる。
また、本発明において、「上層に保護層が設けられた」とは、走査線等の配線の一層上層に走査線等の配線と接するように保護層が設けられたものであってもよいし、走査線等の配線の複数層上層に走査線等の配線と接することなく保護層が設けられたものであってもよい。例えば、走査線と接することなく保護層が設けられる形態としては、ゲート絶縁膜上に保護層が設けられる形態、層間絶縁膜中に保護層が設けられる形態等が挙げられる。

次に、本発明の表示装置用基板を構成する保護層以外の各構成部材について説明する。
絶縁性基板としては、ガラス等の透明な絶縁体からなるものが好適に用いられる。
走査線、信号線及び補助容量配線の材料としては、所望の配線抵抗を得ることができるものであれば特に限定されず、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属、これらの金属の合金や、それらを積層したＴｉ／Ａｌ／Ｔｉ等の積層膜等が挙げられる。走査線、信号線及び補助容量配線の幅、厚み、パターン形状等は、特に限定されるものではない。
スイッチング素子としては、ゲート電極、ソース電極及びドレイン電極を有するものであれば特に限定されず、アモルファスシリコン薄膜トランジスタ、マイクロクリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、ＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ；連続粒界結晶シリコン）薄膜トランジスタ等が挙げられる。また、通常では、ゲート電極は、走査線と一体的に形成され、ソース電極及びドレイン電極は、信号線と一体的に形成される。

層間絶縁膜の材料としては、所望の誘電率、透過率、エッチング選択比等が得られる材料であれば特に限定されず、窒化ケイ素（ＳｉＮｘ）、感光性透明樹脂、酸化ケイ素（ＳｉＯ_２）等が挙げられる。層間絶縁膜に用いることができる感光性透明樹脂としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂等が挙げられる。層間絶縁膜としては、１層からなるものであってもよいし、２層以上からなるものであってもよく、厚さ等は特に限定されるものではない。
層間絶縁膜に形成されるコンタクトホールとしては、スイッチング素子のドレイン電極と画素電極とを接続させることができれば特に限定されず、形状、大きさ、数、配置等は特に限定されるものではない。なお、コンタクトホール内には、通常では、スイッチング素子のドレイン電極と画素電極とを電気的に接続させるために導電性膜が形成される。

画素電極の材料としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；酸化インジウム錫）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；酸化インジウム亜鉛）等の透明導電性材料が好適に用いられ、反射型液晶表示装置等に用いられる表示装置用基板であれば、アルミニウム、銀等の金属も好適に用いられる。
本発明の表示装置用基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。

本発明の表示装置用基板における好ましい形態について以下に詳しく説明する。
上記保護層は、層間絶縁膜の下層に設けられていることが好ましい。これにより、層間絶縁膜のコンタクトホール形成等のためにエッチングが行われる場合に、保護層がエッチングに対する保護膜として機能することができると共に、保護層を層間絶縁膜中に形成するような形態に比べ、簡便に保護層の形成が可能である。
なお、本発明において、「層間絶縁膜の下層」とは、層間絶縁膜の一層下層であってもよいし、複数層下層であってもよく、具体的には、ゲート絶縁膜上に走査線の保護膜が設けられる形態であってもよいし、走査線の一層上層に、走査線と接するように走査線の保護層が設けられる形態であってもよい。

上記保護層は、半導体により構成されたものであることが好ましく、また、スイッチング素子を構成する半導体層と略同一の組成からなることが好ましい。これらの場合、スイッチング素子を構成する半導体層を形成する際に、保護層の形成を同時に行うことができることから、従来の表示装置用基板の製造工程に対して保護層の形成工程を別途付加することなく、本発明の表示装置用基板を製造することが可能であり、製造工程の短縮を図ることができる。半導体としては、スイッチング素子の半導体層を構成するものが好適であり、具体的には、主にアモルファスシリコンから構成されるもの等が挙げられる。
なお、「略同一の組成」とは、実質的に同一の組成であると評価されるものであることが好ましいが、スイッチング素子を構成する半導体層の形成と保護層の形成とをＣＶＤ（化学蒸着）法等を用いて同時に行うことができる範囲であればよい。

上記保護層は、スイッチング素子を構成する半導体層と分離されていることが好ましい。これにより、仮に走査線の上層に設けられた保護層（半導体層）と、スイッチング素子に隣接し、スイッチング素子に接続される信号線とがリークした場合においても、これらがスイッチング素子に接続されるドレイン電極と電気的にリークすることを防ぐことができるため、画素欠陥の発生を防ぐことができる。

上記保護層は、窒化ケイ素（ＳｉＮｘ）、二酸化ケイ素（ＳｉＯ_２）又は樹脂により構成されたものであることが好ましい。これらによれば、層間絶縁膜のコンタクトホール形成等のためにエッチングが行われる場合に、保護層がエッチングに対する保護膜として充分に有効に機能することができると共に、保護層の形成を容易に行うことができる。樹脂としては、パターニングが容易であることから、感光性透明樹脂が好ましい。保護層に用いることができる感光性透明樹脂としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂等が挙げられる。保護層の形成に感光性樹脂以外の材料を用いる場合には、成膜後に、液状の感光性樹脂を塗布した後、フォトリソグラフィー（露光及び現像）、ドライエッチングを行う方法等によりパターニングを行うことができる。

上記保護層は、スイッチング素子を構成するソース電極及び／又はドレイン電極と略同一の組成からなることが好ましい。この場合、スイッチング素子を構成するソース電極やドレイン電極を形成する際に、保護層の形成を同時に行うことができることから、従来の表示装置用基板の製造工程に対して保護層の形成工程を別途付加することなく、本発明の表示装置用基板を製造することが可能であり、製造工程の短縮を図ることができる。
なお、「略同一の組成」とは、実質的に同一の組成であると評価されるものであることが好ましいが、スイッチング素子を構成するソース電極やドレイン電極の形成と保護層の形成とを同時に行うことができる範囲であればよい。

上記保護層は、絶縁性基板の表面に対して垂直方向から見たときに、少なくとも走査線と画素電極とが重複する部分に配置されることが好ましい。これにより、エッチングによる走査線の露出を充分に防止することができ、画素電極と走査線との短絡を防止する本発明の作用効果を充分に奏することができる。より好ましくは、保護層が、絶縁性基板の表面に対して垂直方向から見たときに、走査線と画素電極との略重複部分のみに配置される形態である。この形態では、画素電極と走査線との短絡を防止する本発明の作用効果を充分に奏することができると共に、走査線の負荷容量の増加を最小限に抑制することができ、例えば、走査線上を完全に覆うように保護層を設ける場合よりも、走査線の負荷容量の増加を低減することができる。
なお、上記「絶縁性基板の表面に対して垂直方向から見たとき」とは、換言すれば、「絶縁性基板の表面において、対象となるものの正射影を見たとき」ということである。より具体的には、「対象となるものの各点から、絶縁性基板の表面に下ろした垂線の足の集まりを見たとき」ということになる。従って、この場合、絶縁性基板の表面における走査線の正射影と、保護層の正射影と、画素電極の正射影とが重複することを意味する。また、上記「走査線と画素電極との略重複部分」とは、実質的に走査線と画素電極との重複部分であると評価される部分であることが好ましいが、走査線の負荷容量の増加を最小限に抑制する効果を得ることができれば、その周辺部分を含むものであってもよい。

上記保護層は、絶縁性基板の表面に対して垂直方向から見たときに、走査線と重複し、かつ信号線と重複しないように配置されることが好ましい。これにより、保護膜が半導体により構成されたものである場合等に、走査線と信号線との間でのリークの発生を防ぐことができる。

上記層間絶縁膜は、少なくとも２層の絶縁膜から構成され、かつ最上層の絶縁膜が有機膜であることが好ましい。これにより、層間絶縁膜を構成する最上層の有機膜をマスクとしてエッチングを行うことが可能であり、層間絶縁膜上に別途マスクを形成してエッチング後に除去する場合や、層間絶縁膜全体をマスクとしてエッチングを行う場合に比べ、基板の製造効率を向上させることができる。
有機膜としては、所望の誘電率、透過率、エッチング選択比等が得られる材料であれば特に限定されず、エッチング条件等に応じて適宜選択されることとなるが、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂等の感光性透明樹脂等が挙げられる。

本発明はまた、スイッチング素子を構成する半導体層と略同一の組成からなる保護層を有する本発明の表示装置用基板を形成する製造方法であって、上記表示装置用基板の製造方法は、保護層と、スイッチング素子を構成する半導体層とを同時に形成する工程を有する表示装置用基板の製造方法でもある。本発明は更に、スイッチング素子を構成するソース電極及び／又はドレイン電極と略同一の組成からなる保護層を有する本発明の表示装置用基板を形成する製造方法であって、上記表示装置用基板の製造方法は、保護層と、スイッチング素子を構成するソース電極及び／又はドレイン電極とを同時に形成する工程を有する表示装置用基板の製造方法でもある。これらにより、従来の表示装置用基板の製造工程に対して保護層の形成工程を別途付加することなく、本発明の表示装置用基板を製造することが可能であり、製造工程の短縮を図ることができる。

本発明は更に、少なくとも２層の絶縁膜から構成され、かつ最上層の絶縁膜が有機膜である層間絶縁膜を有する本発明の表示装置用基板を形成する製造方法であって、上記表示装置用基板の製造方法は、層間絶縁膜を構成する最上層の有機膜をマスクとしてエッチングを行い、コンタクトホール、走査線の外部引出し端子及び信号線の外部引出し端子を同時に形成する工程を有する表示装置用基板の製造方法でもある。これにより、層間絶縁膜上に別途マスクを形成してエッチング後に除去する場合や、層間絶縁膜全体をマスクとしてエッチングを行う場合に比べ、基板の製造効率を向上させることができる。また、コンタクトホールの形成工程において、走査線の外部引出し端子及び信号線の外部引出し端子の形成を併せて行うことによっても、基板の製造効率を向上させることができる。
なお、最上層の有機膜部分のコンタクトホールは、有機膜形成時に予め形成されるため、上記コンタクトホール等の形成工程においては、エッチングにより最上層の有機膜部分以外のコンタクトホールが形成されることとなる。

本発明はそして、本発明の表示装置用基板、又は、本発明の表示装置用基板の製造方法により製造されてなる表示装置用基板を備えてなる表示装置でもある。表示装置は、表示装置用基板の走査線、信号線等に電気信号が供給されることで表示の制御を行うことができるものであれば、特に限定されるものではない。このような表示装置としては、液晶表示装置、有機エレクトロルミネセンス（ＥＬ）表示装置等が挙げられ、中でも、液晶表示装置であることが好ましい。このような表示装置では、画素電極と走査線等の配線との短絡が防止され、画素欠陥の発生が効果的に防止されていることから、高精細、高開口率にしても、画素欠陥の少ない良好な表示品質を得ることができ、歩留まりを向上させることができる。

本発明の表示装置用基板によれば、画素電極が走査線、信号線及びスイッチング素子が形成されている平面とは異なる平面に設けられると共に、走査線等の配線の上層に保護層が設けられた構成を有することから、層間絶縁膜上の画素電極と走査線等の配線との短絡による画素欠陥の発生が防止されている。このような表示装置用基板を表示装置に用いた場合には、特に高精細、高開口率の表示装置において、画素欠陥の少ない良好な表示品質を得ることができ、歩留まりの向上という効果を得ることができる。

以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

（実施形態１）
本発明の実施の一形態である実施形態１について、図１〜４に基づいて以下に説明する。なお、本実施形態においては、表示装置用基板の具体例として、液晶表示装置用のアクティブマトリクス基板について説明する。
図１は、本発明の液晶表示装置の断面構成の一例を示す断面模式図である。
図１に示すように、液晶表示装置４０は、アクティブマトリクス基板（表示装置用基板）３０と、カラーフィルター３４及び遮光膜３５等を有する対向基板３３とを有し、それら基板は、液晶層３２を挟んでいる。なお、液晶層３２は、対向基板３３の配向膜（図示せず）と、アクティブマトリクス基板３０の配向膜（図示せず）との間に挟まれている。

図２は、本発明のアクティブマトリクス基板３０における１画素を示す平面模式図である。また、図３は、図２に示す表示装置用基板のＡ−Ａ’線における矢視断面図であり、図４は、図２に示す表示装置用基板のＢ−Ｂ’線における矢視断面図である。
図２に示すように、アクティブマトリクス基板３０では、ゲートライン（走査線）１、ソースライン（信号線）２及び画素電極３が、絶縁性基板１０上に積層されている。ゲートライン１とソースライン２とは、互いに交差するように配置されている。そして、それらが交差する交差部毎に、スイッチング素子（ＴＦＴ）１４と画素電極３とが設けられている。なお、絶縁性基板１０は、図２の最背面に位置し、図３及び図４の断面図に記載の位置に配置されている。ゲートライン１には、スイッチング素子１４のゲート電極４が形成され、ソースライン２には、スイッチング素子１４のソース電極５が形成されている。また、画素電極３は、スイッチング素子１４のドレイン電極６とドレイン引出し電極６’を介して接続されている。このドレイン引出し電極６’は、ゲート絶縁膜１１を挟んで補助容量バスライン７と対向しており、これにより補助容量が形成されている。

図４に示すように、アクティブマトリクス基板３０では、ゲートライン１の表面を覆うように、ゲート絶縁膜１１上に保護膜（保護層）８が設けられている。また、図２に示すように、アクティブマトリクス基板３０は、絶縁性基板１０の表面に対して垂直方向から見たときに、ゲートライン１と、ゲートライン１の表面を覆う保護膜８と、画素電極３とが重なっている領域をもつ。すなわち、絶縁性基板１０の表面におけるゲートライン１の正射影と、絶縁性基板１０の表面における保護膜８の正射影と、絶縁性基板１０の表面における画素電極３の正射影とが重なっている領域をもつ。

次に、液晶表示装置４０における電流及び電圧の制御について、簡単に説明する。
液晶表示装置４０では、ゲートライン１が選択されると、ゲート電極４に電圧が印加される。このゲート電極４に印加される電圧によって、ソース電極５及びドレイン電極６間を流れる電流が制御される。そして、ソースライン２から伝送された信号に基づいて、ソース電極５からドレイン電極６へ、ドレイン電極６からドレイン引出し電極６’を介して画素電極３へと電流が流れることによって、画素電極３は、所定の表示を行うように構成されている。補助容量バスライン７は、画素電極３での所定の表示を維持するために補助的に設置されている。

次に、本実施形態に係るアクティブマトリクス基板３０の製造方法の一例について、図２、３及び４を用いて説明する。
本実施形態に係るアクティブマトリクス基板３０を製造する際には、まず、ガラス等の透明な絶縁体からなる絶縁性基板１０上に、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜し、フォトリソグラフィーを行い、ドライエッチング、レジスト剥離することでゲートライン１、ゲート電極４及び補助容量ライン７を同時に形成する。次に、それらの表面に、厚さ約４０００ÅのＳｉＮｘ（窒化ケイ素）膜からなるゲート絶縁膜１１をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、また厚さ約１５００Åのアモルファスシリコンからなる活性半導体層１２をＳｉＨ_４ガスとＨ_２ガスとの混合ガスを用い、更に厚さ約５００Åのリンをドープしたｎ型低抵抗半導体層１３をＳｉＨ_４ガスとＰＨ_３ガスとＨ_２ガスとの混合ガスを用い、ＣＶＤにより連続して成膜し、フォトリソグラフィー、ドライエッチング、レジスト剥離を行い、島状（アイランド状）２５に形成する。続いて、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜し、フォトリソグラフィーを行い、ドライエッチングすることでソースライン２、ソース電極５、ドレイン電極６及びドレイン引出し電極６’を同時に形成する。更に連続してｎ型低抵抗半導体層１３をソース・ドレイン分離エッチングし、レジストを剥離する。このようにして、薄膜トランジスタ（ＴＦＴ）１４が形成される。

次に、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用いＣＶＤにて成膜する。続いて、厚さ約４０００ÅのＳｉＮｘをＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用いＣＶＤにより成膜し、フォトリソグラフィー及びＣＦ_４ガスとＯ_２ガスとの混合ガスを用いたドライエッチングにより保護膜８を形成する。
その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる上層有機層絶縁膜１５をフォトリソグラフィーによりコンタクトホール９、ゲートライン外部引出し端子コンタクト用パターン（図１６のＸ）、ソースライン外部引出し端子コンタクト用パターン（図１７のＹ）を有するように形成する。

次に、コンタクトホール９、ゲートライン外部引出し端子２００、及び、ソースライン外部引出し端子３００を形成するため、上層有機層絶縁膜１５をマスクとして下層層間絶縁膜２０及びゲート絶縁膜１１をＣＦ_４ガスとＯ_２ガスとの混合ガスを用いたドライエッチングにより連続してエッチングする。
その後、コンタクトホール９を含む基板全面を被覆するように、透明の電極をスパッタにより成膜する。次に、フォトリソグラフィー、ウエットエッチングにより成膜した透明電極をパターニングしてレジストを剥離することにより画素電極３を得る。

なお、本実施形態において、ゲートライン１及びソースライン２の材料としては、Ｔｉ／Ａｌ／Ｔｉを用いているが、所望のライン抵抗が得られる金属であれば特に限定されず、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属及びこれらの金属の合金等を用いてもよい。また、ゲートライン１、ソースライン２の材料としては、ＴａＮ／Ｔａ／ＴａＮ等の積層構造からなる膜を用いることも可能である。更に、ソースライン２の材料としては、一般的な金属膜以外にも、例えば、ＩＴＯ等の透明導電性膜を用いることもできる。

本実施形態において、スイッチング素子１４としては、アモルファスシリコン薄膜トランジスタを用いているが、例えば、マイクロクリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、ＣＧＳ薄膜トランジスタ等も同様に用いることができる。
本実施形態において、画素電極３としては、ＩＴＯを用いているが、ＩＺＯ等の透明電極を用いることもできる。また反射型液晶表示装置の場合、画素電極３としては、外光を反射する電極材料であればよく、例えば、Ａｌ、Ａｇ等の金属であってもよい。

本実施形態において、上層層間絶縁膜１５としては、ポジ型のアクリル系感光性透明樹脂を用いているが、所望の誘電率、透過率、及び、下層層間絶縁膜１５及びゲート絶縁膜１１とのエッチング選択比が得られる材料であれば特に限定されず、例えば、ネガ型の感光性樹脂、ＳｉＯ_２（酸化ケイ素）膜等を用いることもできる。
本実施形態において、下層層間絶縁膜２０としては、ＣＶＤ法によるＳｉＮｘ膜を用いたが、ポジ型やネガ型の感光性透明樹脂等を用いてもよい。また、保護膜８についても同様に、ＳｉＮｘ膜以外にも、感光性透明樹脂、ＳｉＯ_２膜等を用いることができる。下層層間絶縁膜２０や保護膜８に用いることができる感光性透明樹脂としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂等が挙げられる。

次に、図４を参照して、上層有機層絶縁膜１５に膜欠損があった場合にゲートライン１と画素電極３とでリークしないという本実施形態における作用効果について説明する。図１１は、従来のアクティブマトリクス基板において、上層層間絶縁膜が剥がれて画素電極とゲートラインとがリーク箇所８００でリークしている様子を示す平面模式図である。また、図１２は、図１１中のＧ−Ｇ’線にて切断したリーク箇所８００の断面を示す断面模式図である。
従来のアクティブマトリクス基板１３０においては、上層層間絶縁膜１１５を塗布成膜する時に巻き込まれる異物等や、塗布成膜時の密着力不足による上層層間絶縁膜１１５の剥がれが（リーク箇所８００の部分で）発生すると、上述の製造プロセスより明らかなように、上層層間絶縁膜１１５が欠損している箇所において下層層間絶縁膜１２０とゲート絶縁膜１１１とがエッチングされてしまう。よって図１２に示すように、画素電極１０３とゲートライン１０１とが接触することとなり、電気的にリークするために画素欠陥となり、表示品質及び歩留まりを低下させる要因になる。
しかしながら、本発明においては、ゲートライン１上に別途絶縁材料等により保護膜８を形成するので、上層層間絶縁膜１５をマスクにしてエッチングする際にゲートライン１をエッチングから保護することができ、画素電極３とゲートライン１との間に保護膜８が残り画素欠陥を抑制する作用効果を奏する。具体的には、上層層間絶縁膜１５をマスクにして、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０と、厚さ約４０００ÅのＳｉＮｘからなるゲート絶縁膜１１とをエッチングする工程においては、合計厚さ約７０００ÅのＳｉＮｘをエッチングすることとなるが、保護膜８としてＳｉＮｘが厚さ約４０００Å分付け加えられることで、保護膜８が形成された部分では、ＳｉＮｘ膜の膜厚（合計約１１０００Å）を充分に確保することができるので、ゲートライン１と画素電極３とが接触することを充分に抑制することができる。

（実施形態２）
本発明における他の実施の形態である実施形態２について、図５〜７に基づいて以下に説明する。なお、説明の便宜上、実施形態１に関する図面で示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略することとする。
実施形態２においては、保護層がスイッチング素子（ＴＦＴ）を形成する半導体層と同時に形成された後、スイッチング素子の半導体層から切り離され、かつソースラインとも重ならない構成とされている。このような保護層（以下、保護半導体層ともいう）が設けられた実施形態２のアクティブマトリクス基板（表示装置用基板）について、図５〜７を用いて説明する。
なお、図５は、本発明のアクティブマトリクス基板３０における１画素を示す平面模式図である。また、図６は、図５に示す表示装置用基板のＣ−Ｃ’線における矢視断面図であり、図７は、図５に示す表示装置用基板のＤ−Ｄ’線における矢視断面図である。

最初に、本実施形態に係るアクティブマトリクス基板３０の製造方法の一例について説明する。
本実施形態に係るアクティブマトリクス基板３０を製造する際には、まず、ガラス等の透明な絶縁体からなる絶縁性基板１０上に、ゲートライン１、ゲート電極４、及び、補助容量ライン７を同一工程にて形成する。次に、それらの表面に厚さ約４０００ÅのＳｉＮｘからなるゲート絶縁膜１１をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、また厚さ約１５００Åのアモルファスシリコンからなる活性半導体層１２をＳｉＨ_４ガスとＨ_２ガスとの混合ガスを用い、更に厚さ約５００Åのリンをドープしたｎ型低抵抗半導体層１３をＳｉＨ_４ガスとＰＨ_３ガスとＨ_２ガスとの混合ガスを用い、ＣＶＤにより連続して成膜し、フォトリソグラフィー、ドライエッチング、レジスト剥離を行い島状２５に形成する。このとき、同時に保護半導体層２６を形成する。更に成膜、フォトリソグラフィー、ドライエッチングすることでソースライン２、ソース電極５、ドレイン電極６及びドレイン引出し電極６’を同時に形成する。更に連続してｎ型低抵抗半導体層１３をソース・ドレイン分離エッチングし、レジストを剥離する。このようにして、薄膜トランジスタ（ＴＦＴ）１４が形成される。

次に、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用いＣＶＤにて成膜する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる上層有機層絶縁膜１５をフォトリソグラフィーによりコンタクトホール９、ゲートライン外部引出し端子コンタクト用パターン（図１６のＸ）、ソースライン外部引出し端子コンタクト用パターン（図１７のＹ）を有するように形成する。

次に、コンタクトホール９、ゲートライン外部引出し端子２００、及び、ソースライン外部引出し端子３００を形成するため、上層有機層絶縁膜１５をマスクとして下層層間絶縁膜２０及びゲート絶縁膜１１をＣＦ_４ガスとＯ_２ガスとの混合ガスを用いたドライエッチングにより連続してエッチングする。
その後、コンタクトホール９を含む基板全面を被覆するように、透明の電極をスパッタにより成膜する。次に、フォトリソグラフィー、ウエットエッチングにより成膜した透明電極をパターニングしてレジストを剥離することにより画素電極３を得る。

次に、図７を参照して、上層有機層絶縁膜１５に膜欠損があった場合にゲートライン１と画素電極３とでリークしないという本実施形態における作用効果について説明する。
従来のアクティブマトリクス基板においては、上層層間絶縁膜を塗布成膜する時に巻き込まれる異物等や、塗布成膜時の密着力不足による上層層間絶縁膜の剥がれが発生すると、上述の製造プロセスより明らかなように、上層層間絶縁膜が欠損している箇所において下層層間絶縁膜とゲート絶縁膜とがエッチングされてしまう。よって図１２に示すように画素電極１０３とゲートライン１０１とが接触することとなり、電気的にリークするために画素欠陥となり、表示品質及び歩留まりを低下させる要因になる。
しかしながら、本発明においては、ゲートライン１上に別途保護半導体層２６を形成するので、上層層間絶縁膜１５をマスクとしてエッチングする際にゲートライン１をエッチングから保護することができ、画素電極３とゲートライン１との間に保護半導体層２６が残り画素欠陥を抑制する作用効果を奏する。具体的には、上層層間絶縁膜１５をマスクにして、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０と、厚さ約４０００ÅのＳｉＮｘからなるゲート絶縁膜１１とをエッチングする工程においては、合計厚さ約７０００ÅのＳｉＮｘをエッチングすることとなるが、保護半導体層２６が約１５００Åの膜厚を有し、かつＣＦ_４ガスとＯ_２ガスとの混合ガスによりＳｉＮｘをエッチングする際、ＳｉＮｘと保護半導体層２６とのエッチング選択比が約１：１０であるので、ゲート絶縁膜１１の残膜を充分に確保することができ、ゲートライン１と画素電極３とが接触することを充分に抑制することができる。

また本実施形態では、保護半導体層２６がスイッチング素子（ＴＦＴ）１４を形成する半導体層と同時に形成されるため、実施形態１に比べ工程の短縮化を図ることができる。
更に本実施形態では、保護半導体層２６とスイッチング素子（ＴＦＴ）１４を形成する半導体層とが切り離されており、かつ、ソースライン２とも重ならない構成となっているため、仮にゲートライン（走査線）１上に設けられる保護半導体層２６と、スイッチング素子１４に隣接し、スイッチング素子１４に接続されているソースライン（信号線）２とがリークした場合においても、これらがスイッチング素子１４に接続されているドレイン電極６と電気的にリークすることを防ぐことができるため、画素欠陥となるのを防ぐことができる。

（実施形態３）
本発明における他の実施の形態である実施形態３について、図８〜１０に基づいて以下に説明する。なお、説明の便宜上、実施形態１及び２に関する図面で示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略することとする。
実施形態３においては、実施形態２の構成に加えて、保護半導体層が、絶縁性基板の表面に対して垂直方向から見たときに、ゲートライン（走査線）及び画素電極が重なっている部分に少なくとも配置されていることを特徴としている。このような保護半導体層が設けられた実施形態３のアクティブマトリクス基板３０について、図８〜１０を用いて説明する。
なお、図８は、本発明のアクティブマトリクス基板３０における１画素を示す平面模式図である。また、図９は、図８に示す表示装置用基板のＥ−Ｅ’線における矢視断面図であり、図１０は、図８に示す表示装置用基板のＦ−Ｆ’線における矢視断面図である。

最初に、本実施形態に係るアクティブマトリクス基板３０の製造方法の一例について説明する。
本実施形態に係るアクティブマトリクス基板３０を製造する際には、まず、ガラス等の透明な絶縁体からなる絶縁性基板１０上に、ゲートライン１、ゲート電極４、及び、補助容量ライン７を同一工程にて形成する。次に、それらの表面に厚さ約４０００ÅのＳｉＮｘからなるゲート絶縁膜１１をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、また厚さ約１５００Åのアモルファスシリコンからなる活性半導体層１２をＳｉＨ_４ガスとＨ_２ガスとの混合ガスを用い、更に厚さ約５００Åのリンをドープしたｎ型低抵抗半導体層１３をＳｉＨ_４ガスとＰＨ_３ガスとＨ_２ガスとの混合ガスを用い、ＣＶＤにより連続して成膜し、フォトリソグラフィー、ドライエッチング、レジスト剥離を行い島状２５に形成する。このとき、同時に保護半導体層２６を形成する。更に成膜、フォトリソグラフィー、ドライエッチングすることでソースライン２、ソース電極５、ドレイン電極６及びドレイン引出し電極６’を同時に形成する。更に連続してｎ型低抵抗半導体層１３をソース・ドレイン分離エッチングし、レジストを剥離する。このようにして、薄膜トランジスタ（ＴＦＴ）１４が形成される。

次に、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０をＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用いＣＶＤにて成膜する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる上層有機層絶縁膜１５をフォトリソグラフィーによりコンタクトホール９、ゲートライン外部引出し端子コンタクト用パターン（図１６のＸ）、ソースライン外部引出し端子コンタクト用パターン（図１７のＹ）を有するように形成する。

次に、コンタクトホール９、ゲートライン外部引出し端子２００、及び、ソースライン外部引出し端子３００を形成するため、上層有機層絶縁膜１５をマスクとして下層層間絶縁膜２０及びゲート絶縁膜１１をＣＦ_４ガスとＯ_２ガスとの混合ガスを用いたドライエッチングにより連続してエッチングする。
その後、コンタクトホール９を含む基板全面を被覆するように、透明の電極をスパッタにより成膜する。次に、フォトリソグラフィー、ウエットエッチングにより成膜した透明電極をパターニングしてレジストを剥離することにより画素電極３を得る。

次に、図１０を参照して、上層有機層絶縁膜１５に膜欠損があった場合にゲートライン１と画素電極３がリークしないという本実施形態における作用効果について説明する。
従来のアクティブマトリクス基板においては、上層層間絶縁膜を塗布成膜する時に巻き込まれる異物等や、塗布成膜時の密着力不足による上層層間絶縁膜の剥がれが発生すると、上述の製造プロセスより明らかなように、上層層間絶縁膜が欠損している箇所において下層層間絶縁膜とゲート絶縁膜とがエッチングされてしまう。よって図１２に示すように画素電極１０３とゲートライン１０１とが接触することとなり、電気的にリークするために画素欠陥となり、表示品質及び歩留まりを低下させる要因になる。
しかしながら、本発明においては、ゲートライン１上に別途保護半導体層２６を形成するので、上層層間絶縁膜１５をマスクとしてエッチングする際にゲートライン１をエッチングから保護することができ、画素電極３とゲートライン１との間に保護半導体層２６が残り画素欠陥を抑制する作用効果を奏する。具体的には、上層層間絶縁膜１５をマスクにして、厚さ約３０００ÅのＳｉＮｘからなる下層層間絶縁膜２０と、厚さ約４０００ÅのＳｉＮｘからなるゲート絶縁膜１１とをエッチングする工程においては、合計厚さ約７０００ÅのＳｉＮｘをエッチングすることとなるが、保護半導体層２６が約１５００Åの膜厚を有し、かつＣＦ_４ガスとＯ_２ガスとの混合ガスによりＳｉＮｘをエッチングする際、ＳｉＮｘと保護半導体層２６とのエッチング選択比が約１：１０であるので、ゲート絶縁膜１１の残膜を充分に確保することができ、ゲートライン１と画素電極３とが接触することを充分に抑制することができる。

また、本実施形態のアクティブマトリクス基板（表示装置用基板）３０は、実施形態２の構成に加えて、絶縁性基板１０の表面に対して垂直方向から見たときに、ゲートライン（走査線）１及び画素電極３が重なっている部分に少なくとも保護半導体層２６が配置されていることを特徴としており、このような構成によれば、ゲートライン１の負荷容量の増加を最小限に抑制することができ、ゲートライン１上を完全に覆うように保護半導体層２６が設けられる場合よりもゲートライン１の負荷容量の増加を抑制することができる。
なお、以上の実施形態１〜３においては、ゲートライン１上にのみ保護膜８（保護半導体層２６）が設けられているが、本発明においては、補助容量ライン７にも同様に保護膜（保護半導体層）を設けることで、補助容量ライン７と画素電極３との間でのリークを防ぐ効果を得ることができる。

本発明の液晶表示装置の断面構成の一例を示す断面模式図である（実施形態１）。 本発明のアクティブマトリクス基板（表示装置用基板）における１画素を示す平面模式図である（実施形態１）。 図２に示す表示装置用基板のＡ−Ａ’線における矢視断面図である。 図２に示す表示装置用基板のＢ−Ｂ’線における矢視断面図である。 本発明のアクティブマトリクス基板（表示装置用基板）における１画素を示す平面模式図である（実施形態２）。 図５に示す表示装置用基板のＣ−Ｃ’線における矢視断面図である。 図５に示す表示装置用基板のＤ−Ｄ’線における矢視断面図である。 本発明のアクティブマトリクス基板（表示装置用基板）における１画素を示す平面模式図である（実施形態３）。 図８に示す表示装置用基板のＥ−Ｅ’線における矢視断面図である。 図８に示す表示装置用基板のＦ−Ｆ’線における矢視断面図である。 従来のアクティブマトリクス基板において、上層層間絶縁膜が剥がれて画素電極とゲートラインとがリーク箇所８００でリークしている様子を示す平面模式図である。 図１１中のＧ−Ｇ’線にて切断したリーク箇所８００の断面を示す断面模式図である。 従来のアクティブマトリクス基板（薄膜トランジスタアレイ基板）における１画素と、その画素の隣りに位置する画素の一部とを示す平面模式図である。 図１３に示す表示装置用基板のＨ−Ｈ’線における矢視断面図である。 図１３に示す表示装置用基板のＩ−Ｉ’線における矢視断面図である。 表示装置基板のゲートライン外部引出し端子の平面概略図である。 表示装置基板のソースライン外部引出し端子の平面概略図である。

符号の説明

１：ゲートライン（走査線）
２：ソースライン（信号線）
３：画素電極
４：ゲート電極
５：ソース電極
６：ドレイン電極
６’：ドレイン引出し電極
７：補助容量ライン
８：保護膜
９：コンタクトホール
１０：絶縁性基板
１１：ゲート絶縁膜
１２：活性半導体層
１３：低抵抗半導体層
１４：薄膜トランジスタ（スイッチング素子）
１５：上層層間絶縁膜
２０：下層層間絶縁膜
２５：島状半導体層パターン
２６：保護半導体層
３０：アクティブマトリクス基板（表示装置用基板）
３２：液晶層
３４：カラーフィルター
３５：遮光膜
４０：液晶表示装置
１０１：ゲートライン（走査線）
１０２：ソースライン（信号線）
１０３：画素電極
１０４：ゲート電極
１０５：ソース電極
１０６：ドレイン電極
１０６’：ドレイン引出し電極
１０７：補助容量ライン
１０９：コンタクトホール
１１０：基板
１１１：ゲート絶縁膜
１１２：活性半導体層
１１３：低抵抗半導体層
１１４：薄膜トランジスタ（スイッチング素子）
１１５：上層有機層間絶縁膜
１２０：下層層間絶縁膜
１２５：島状半導体層パターン
１３０：アクティブマトリクス基板（表示装置用基板）
２００：ゲートライン外部引出し端子
２０１：ゲートライン外部引出し端子の最上層電極
３００：ソースライン外部引出し端子
３０１：ソースライン外部引出し端子の最上層電極

Claims (13)

1. 絶縁性基板上に、走査線、信号線及びスイッチング素子を備え、更に層間絶縁膜及び画素電極を備えた表示装置用基板であって、
   該スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン電極とを有し、
   該層間絶縁膜は、スイッチング素子のドレイン電極と画素電極とを接続させるコンタクトホールを有し、
   該表示装置用基板は、走査線及び／又は信号線の上層であって、かつ層間絶縁膜の下層に保護層を有し、
   該保護層は、スイッチング素子を構成する半導体層と略同一の組成からなり、かつスイッチング素子を構成する半導体層と分離されており、かつ絶縁性基板の表面に対して垂直方向から見たときに、少なくとも走査線と画素電極とが重複する部分の一部であってコンタクトホールの配置された領域とは異なる基板面内の領域に配置されている
   ことを特徴とする表示装置用基板。
2. 前記保護層は、絶縁性基板の表面に対して垂直方向から見たときに、走査線と重複し、かつ信号線と重複しないように配置されることを特徴とする請求項１記載の表示装置用基板。
3. 前記層間絶縁膜は、少なくとも２層の絶縁膜から構成され、かつ最上層の絶縁膜が有機膜であることを特徴とする請求項１又は２記載の表示装置用基板。
4. 前記保護層は、絶縁性基板上に部分的に配置されたものであることを特徴とする請求項１〜３のいずれかに記載の表示装置用基板。
5. 前記保護層は、走査線に沿って配置されていることを特徴とする請求項１〜４のいずれかに記載の表示装置用基板。
6. 前記保護層は、走査線と画素電極との略重複部分のみに配置されていることを特徴とする請求項１〜５のいずれかに記載の表示装置用基板。
7. 前記表示装置用基板は、ゲート絶縁膜上に走査線の保護層が設けられていることを特徴とする請求項１〜６のいずれかに記載の表示装置用基板。
8. 前記表示装置用基板は、補助容量配線と、ゲート絶縁膜と、スイッチング素子のドレイン電極と導通された電極とが積層されて補助容量が形成されたものであることを特徴とする請求項１〜７のいずれかに記載の表示装置用基板。
9. 前記ドレイン電極と導通された電極は、ドレイン引出し電極であることを特徴とする請求項８記載の表示装置用基板。
10. 前記スイッチング素子は、逆スタガー構造の薄膜トランジスタであることを特徴とする請求項１〜９のいずれかに記載の表示装置用基板。
11. 請求項１〜１０のいずれかに記載の表示装置用基板を形成する製造方法であって、
    前記表示装置用基板の製造方法は、保護層と、スイッチング素子を構成する半導体層とを同時に形成する工程を有する
    ことを特徴とする表示装置用基板の製造方法。
12. 請求項３記載の表示装置用基板を形成する製造方法であって、
    該表示装置用基板の製造方法は、層間絶縁膜を構成する最上層の有機膜をマスクとしてエッチングを行い、コンタクトホール、走査線の外部引出し端子及び信号線の外部引出し端子を同時に形成する工程を有する
    ことを特徴とする表示装置用基板の製造方法。
13. 請求項１〜１０のいずれかに記載の表示装置用基板、又は、請求項１１若しくは１２記載の表示装置用基板の製造方法により製造されてなる表示装置用基板を備えてなることを特徴とする表示装置。

Images