JP4522352B2 - Circuit inspection method and circuit inspection system - Google Patents
Circuit inspection method and circuit inspection system Download PDFInfo
- Publication number
- JP4522352B2 JP4522352B2 JP2005325165A JP2005325165A JP4522352B2 JP 4522352 B2 JP4522352 B2 JP 4522352B2 JP 2005325165 A JP2005325165 A JP 2005325165A JP 2005325165 A JP2005325165 A JP 2005325165A JP 4522352 B2 JP4522352 B2 JP 4522352B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- circuit
- devices
- inspection device
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、複数の機能ブロックが搭載された集積回路(IC、LSI)のような被検査回路を検査する場合に、検査品質の向上と検査時間の短縮とを可能にする回路検査方法及び回路検査システムに関する。 The present invention relates to a circuit inspection method and circuit capable of improving inspection quality and shortening inspection time when inspecting a circuit to be inspected such as an integrated circuit (IC, LSI) mounted with a plurality of functional blocks. It relates to the inspection system.
近年の集積回路の高集積化に伴って、複数の機能ブロックを1チップに搭載した1チップICが実用化されている。また、マイコンにDRAMを搭載したDRAM混載型マイコン、電源回路を搭載したデバイスなどの研究も進められている。1チップ化することによって、後工程であるアセンブリー工程の大幅な短縮、またダウンサイジングなどが極めて容易となり、今後1チップ化の技術トレンドは益々加速するものと推定される。 Along with the recent high integration of integrated circuits, a one-chip IC in which a plurality of functional blocks are mounted on one chip has been put into practical use. In addition, research on DRAM-embedded microcomputers that incorporate DRAMs in microcomputers and devices that incorporate power supply circuits is also underway. With one chip, the assembly process, which is a subsequent process, can be greatly shortened and downsizing becomes extremely easy, and it is estimated that the technology trend of one chip will be accelerated in the future.
ところで、複数の機能ブロックを搭載した被検査回路(以下、DUTという)を並列に検査する場合、DUT毎に検査時間が異なると、複数のDUTのうちの最も検査時間が長いDUTに検査時間が拘束され、チップ全体としての検査のスループットが悪化する。 By the way, when inspecting circuits to be inspected (hereinafter referred to as DUTs) equipped with a plurality of functional blocks in parallel, if the inspection time differs for each DUT, the inspection time of the DUT having the longest inspection time among the plurality of DUTs. This limits the inspection throughput of the entire chip.
そこで、複数の検査装置を用いて、複数のDUTに対して非同期並列検査を行なう技術が提案されている(例えば特許文献1参照)。図11は従来の回路検査システムの構成を示すブロック図である。従来の回路検査システムは、制御部101を備え、制御部101は、制御部101に接続されたインタフェース制御部102を通じて検査装置131,132,133を制御する。検査装置131,132,133は、それぞれ、マイクロプロセッサ151,152,153、インタフェース171,172,173、検査回路161,162,163を備えている。
Thus, a technique for performing asynchronous parallel inspection on a plurality of DUTs using a plurality of inspection apparatuses has been proposed (see, for example, Patent Document 1). FIG. 11 is a block diagram showing a configuration of a conventional circuit inspection system. The conventional circuit inspection system includes a
インタフェース171,172,173は、インタフェース制御部102と通信を行なうものであって、制御部101によって指示される指示信号に基づいて、各マイクロプロセッサ151,152,153が、検査回路161,162,163に対して検査実行の指示を行なう。検査回路161,162,163は、DUT141,142,143に接続されており、それぞれのDUTに対して非同期かつ並列に検査を行なう。
しかしながら、近年の主流であるマルチチップモジュールのような被検査回路を検査対象とし、各検査装置がマルチチップモジュール内の各機能ブロックを個別に検査する場合、特許文献1に開示されている技術では、各検査装置131,132,133が非同期かつ並列に検査を行なうことから、機能ブロック間のピン間リーク電流検査などを正確に行なうことができないという問題があった。
However, when a circuit to be inspected such as a multi-chip module, which is the mainstream in recent years, is an inspection target and each inspection device individually inspects each functional block in the multi-chip module, the technique disclosed in Patent Document 1 Since each
例えば、機能ブロック間のピン間リーク電流を測定するには、各機能ブロックに接続されているすべてのピンにハイ側電圧又はロー側電圧を印加した状態で検査を行なう必要があるが、従来の回路検査システムでは、各検査装置が非同期で検査を行なうことから、一方の機能ブロック用ピンにはハイ側電圧が、他方の機能ブロック用のピンにはロー側電圧が、それぞれ印加された状態でピン間リーク電流を測定する虞があった。 For example, in order to measure the pin-to-pin leakage current between functional blocks, it is necessary to perform an inspection with all the pins connected to each functional block applied with a high-side voltage or low-side voltage. In the circuit inspection system, since each inspection device performs inspection asynchronously, a high-side voltage is applied to one functional block pin and a low-side voltage is applied to the other functional block pin. There was a risk of measuring the leakage current between pins.
つまり、同一検査にもかかわらず、検査条件が異なる状態で検査が行なわれる虞があり、検査品質の低下を招く要因となっていた。したがって、実際には検査規格を満足しているにもかかわらず不良判定されたり、逆に実際には検査規格を満足していないにもかかわらず良判定され、検査に対する信頼性が失墜する虞があった。 That is, despite the same inspection, there is a possibility that the inspection is performed in a state where the inspection conditions are different, which causes a decrease in inspection quality. Therefore, there is a possibility that the defect is judged even though the inspection standard is actually satisfied, or conversely, the good judgment is made even though the inspection standard is not satisfied, and the reliability for the inspection may be lost. there were.
本発明はかかる事情に鑑みてなされたものであり、各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断することにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となり、要/不要の検査を適宜判断して検査を実行することにより、検査効率を向上させることができる回路検査方法及び回路検査システムの提供を目的とする。 The present invention has been made in view of such circumstances, and when each inspection apparatus inspects each functional block of a circuit to be inspected on which a plurality of functional blocks are mounted, the inspection is performed by another inspection apparatus. If the inspection of other inspection devices affects the inspection of each inspection device by judging whether or not the inspection can be performed depending on whether the inspection of each inspection device is affected or not, the inspection is appropriately performed. The inspection is stopped until the influence of the inspection is resolved. Conversely, if the inspection of other inspection devices does not affect the inspection of each inspection device, the inspection can be executed. An object of the present invention is to provide a circuit inspection method and a circuit inspection system that can improve inspection efficiency by appropriately determining the inspection and executing the inspection.
また本発明は、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なうことにより、各検査装置が対応する各機能ブロックを独立して検査させ、検査のスループットを向上させることができる回路検査方法及び回路検査システムの提供を目的とする。 Further, the present invention allows each functional block corresponding to each inspection device to be independently inspected by performing the inspection of each inspection device asynchronously when the inspection of each inspection device is not affected by the inspection of other inspection devices. An object of the present invention is to provide a circuit inspection method and a circuit inspection system capable of improving the inspection throughput.
さらに本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止し、他の検査装置との間で同期を確立した後に、各検査装置の検査を実行することにより、各検査装置の検査が実行されるのは、他の検査装置の検査による各検査装置の検査への影響を解消させた後になるので、検査精度を向上させることができる回路検査方法及び回路検査システムの提供を目的とする。 Furthermore, in the case where the inspection of each inspection apparatus is affected by the inspection of other inspection apparatuses, the execution of the inspection of the affected inspection apparatus is stopped and synchronization is established with the other inspection apparatuses. By inspecting each inspection device, the inspection of each inspection device is performed after the influence on the inspection of each inspection device by the inspection of other inspection devices is eliminated, so the inspection accuracy is improved. An object of the present invention is to provide a circuit inspection method and a circuit inspection system that can be performed.
さらにまた本発明は、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定することにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることができる回路検査方法及び回路検査システムの提供を目的とする。 Furthermore, the present invention can determine the state of each inspection device by grasping the inspection state of the other inspection device by determining its inspection state according to the inspection state of the other inspection device. It is an object of the present invention to provide a circuit inspection method and a circuit inspection system in which each inspection apparatus determines whether it is suitable, and the inspection efficiency can be improved.
さらにまた本発明は、検査状態が他の検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否(不良)と判定された状態である場合、各検査装置にて検査が継続中であっても、継続中の検査を終了することより、被検査回路が1つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで不要な検査の実行を防止して、検査のスループットを向上させることができる回路検査方法及び回路検査システムの提供を目的とする。 Furthermore, the present invention is a state in which the inspection state is a pass / fail judgment state of the circuit to be inspected by the inspection of another inspection apparatus, and the inspection target circuit is a state in which the inspection apparatus has been determined to be no (defective) by each inspection apparatus. Even if the inspection is being continued by the inspection device, even if the circuit under test is determined to be defective by one inspection, even if the inspection is determined to be good by ending the ongoing inspection. It is an object of the present invention to provide a circuit inspection method and a circuit inspection system that can improve the throughput of inspection by preventing the execution of unnecessary inspection by stopping the inspection in each inspection apparatus because it is defective.
さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでなく、不要な検査を実行を停止して検査効率を向上させることができる回路検査システムの提供を目的とする。 Furthermore, according to the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the inspection accuracy is low and there is a possibility that it does not make sense as an inspection. An object of the present invention is to provide a circuit inspection system that should not be executed but can stop the execution of unnecessary inspections and improve inspection efficiency.
さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させることができる回路検査システムの提供を目的とする。 Furthermore, in the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the synchronization establishment means provided in each inspection apparatus establishes synchronization with the other inspection apparatus, An object of the present invention is to provide a circuit inspection system that can eliminate the influence of the inspection of each inspection apparatus on the inspection of each inspection apparatus.
さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なうことより、各検査装置が対応する各機能ブロックを独立して検査させ、検査のスループットを向上させることができる回路検査システムの提供を目的とする。 Furthermore, in the present invention, when the inspection of each inspection apparatus is no longer affected by the inspection of another inspection apparatus, the control means provided in each inspection apparatus releases the synchronization established with the other inspection apparatus, An object of the present invention is to provide a circuit inspection system capable of improving the inspection throughput by independently inspecting each functional block corresponding to each inspection apparatus by performing inspection of each inspection apparatus asynchronously.
さらにまた本発明は、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定することにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質を向上させることができる回路検査システムの提供を目的とする。 Furthermore, in the case where the inspection of each inspection device is affected by the inspection of other inspection devices, the present invention is arranged so that the inspection by each inspection device is not affected at the end of inspection or at the time of inspection of other inspection devices. An object of the present invention is to provide a circuit inspection system capable of improving inspection quality by setting inspection conditions for inspection blocks, and improving inspection accuracy in inspection of each inspection apparatus as compared to before setting inspection conditions.
さらにまた本発明は、各検査装置の動作を総合的に制御するための制御装置をさらに備える構成とすることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができ、また、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、さらに、各検査装置の検査結果を制御装置で集中して管理することも可能となる回路検査システムの提供を目的とする。 Furthermore, the present invention further comprises a control device for comprehensively controlling the operation of each inspection device, thereby instructing the inspection of the circuit under test by each inspection device comprehensively by the control device. In addition, it is possible to manage the inspection program that defines the inspection flow in each inspection device with the control device, and it is also possible to centrally manage the inspection results of each inspection device with the control device The purpose is to provide a circuit inspection system.
本発明に係る回路検査方法は、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムにおける回路検査方法であって、各検査装置は、自らの検査を行う際に、他の検査装置の検査による前記自らの検査への影響の有無を判断し、影響がないと判断した場合、他の検査装置の検査と非同期で前記自らの検査を実行し、影響があると判断した場合、前記他の検査装置との間で同期を確立した後に、前記自らの検査を実行することを特徴とする。 A circuit inspection method according to the present invention is a circuit inspection method in a circuit inspection system including a plurality of inspection apparatuses capable of inspecting each functional block of a circuit to be inspected on which a plurality of functional blocks are mounted. When an apparatus performs its own inspection, it determines whether the inspection of another inspection apparatus has an effect on the inspection of itself, and if it determines that there is no influence, the apparatus does not synchronize itself with the inspection of another inspection apparatus. When the inspection is performed and it is determined that there is an influence, the self-inspection is performed after establishing synchronization with the other inspection apparatus .
本発明にあっては、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断する。これにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。
また、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なう。これにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。
また、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止する。そして、他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。そして、他の検査装置の検査による各検査装置の検査への影響を解消した後に検査を実行する。
In the present invention, when each inspection device constituting the circuit inspection system inspects each functional block of the circuit to be inspected on which a plurality of functional blocks are mounted, each inspection device is inspected by inspection of another inspection device. Whether or not the inspection can be executed is determined according to whether or not the inspection of the inspection apparatus is affected. As a result, when the inspection of each inspection device is affected by the inspection of another inspection device, the execution of the inspection is stopped as appropriate until the influence of the inspection is resolved, and conversely, by the inspection of the other inspection device. If there is no effect on the inspection of each inspection apparatus, the inspection can be executed. When the inspection of each inspection apparatus is affected, the inspection accuracy is low and there is a possibility that it does not make sense as an inspection. Therefore, the inspection should not be executed in such a case. Therefore, it is possible to prevent unnecessary inspections from being performed and improve inspection efficiency.
Further, when the inspection of each inspection apparatus is not affected by the inspection of another inspection apparatus, the inspection of each inspection apparatus is performed asynchronously. Accordingly, each functional block corresponding to each inspection apparatus is independently inspected, so that the inspection throughput is improved.
Further, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the execution of the inspection of the affected inspection apparatus is stopped. Then, by establishing synchronization with other inspection apparatuses, the influence of the inspection of the other inspection apparatuses on the inspection of each inspection apparatus is eliminated. Then, the inspection is executed after eliminating the influence on the inspection of each inspection device by the inspection of other inspection devices.
本発明に係る回路検査方法は、前記各検査装置が、前記他の検査装置の検査による被検査回路の良否判定状態を判断し、前記被検査回路が前記他の検査装置によって否と判定された状態であると判断した場合、前記自らの検査を終了することを特徴とする。 In the circuit inspection method according to the present invention, each of the inspection devices determines a pass / fail judgment state of the circuit to be inspected by inspection of the other inspection device, and the circuit to be inspected is determined to be NO by the other inspection device. When it is determined that the state is in a state, the self-inspection is terminated .
本発明にあっては、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定する。これにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることが可能となる。
また、上述した検査状態が、他の検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否(不良)と判定された状態である場合、各検査装置にて検査する必要がないので、各検査装置にて検査が継続中であっても、継続中の検査を終了する。被検査回路が1つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。
In the present invention, each inspection device determines its own inspection state according to the inspection state of the other inspection devices. Thereby, by grasping the inspection state of the other inspection devices, each inspection device determines what state it is suitable for itself, and it is possible to improve the inspection efficiency.
In addition, when the inspection state described above is a pass / fail judgment state of the circuit to be inspected by the inspection of another inspection apparatus, and the inspection target circuit is a state determined to be no (defective) by another inspection apparatus, each inspection Since it is not necessary to inspect with an apparatus, even if an inspection is continuing in each inspection apparatus, the ongoing inspection is terminated. If a circuit to be inspected is determined to be defective in one inspection, it is defective even if it is determined to be good in other inspections. It is possible to improve the inspection throughput.
本発明に係る回路検査方法は、検査装置が行う各検査には、検査内容を識別する識別子が付してあり、各検査装置は、他の検査装置が実行中の検査の識別子を、前記他の検査装置から受信し、受信した検査の識別子と、自らの検査の識別子との組み合わせが、影響のある検査の識別子の組み合わせを記憶したデータベースに存在するか否かに応じて、他の検査装置の検査による前記自らの検査への影響の有無を判断することを特徴とする。 In the circuit inspection method according to the present invention, each inspection performed by the inspection apparatus is provided with an identifier for identifying the inspection contents. Each inspection apparatus assigns an identifier of an inspection being performed by another inspection apparatus to the other Depending on whether or not the combination of the received identifier of the inspection and the identifier of the own inspection exists in the database storing the combination of the inspecting inspection identifier, It is determined whether or not there is an influence on the inspection by the inspection .
本発明に係る回路検査システムは、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なえる複数の検査装置を備える回路検査システムであって、各検査装置は、自らの検査を行う際に、他の検査装置の検査による前記自らの検査への影響の有無を判断する判断手段と、影響があると前記判断手段が判断した場合に、前記他の検査装置との間で同期を確立するための同期確立手段と、影響があると前記判断手段が判断した場合、自らの検査の実行を停止し、前記同期確立手段によって前記他の検査装置との間で同期が確立された後に前記自らの検査を実行すると共に、影響がないと前記判断手段が判断した場合、他の検査装置の検査と非同期で前記自らの検査を実行する制御手段とを有することを特徴とする。 Circuit inspection system according to the present invention, there is provided a circuit inspection system comprising a plurality of inspecting devices enable the inspection for each functional block of the circuit under test having a plurality of functional blocks are mounted, each test device, itself When performing the inspection, the determination means for determining whether or not the inspection of the other inspection apparatus has an influence on the own inspection, and when the determination means determines that there is an influence, If the determination means determines that there is an influence, synchronization execution means for establishing synchronization between them, the execution of its own inspection is stopped, and synchronization is established between the other inspection devices by the synchronization establishment means. And the control means for executing the self-inspection asynchronously with the inspection of other inspection devices when the determination means determines that there is no influence, while executing the self-inspection after being established. To do.
本発明にあっては、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、各検査装置に設けた制御手段が検査を実行するか否かを制御する。これにより、各検査装置に設けた制御手段が、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。
また、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。
また、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた制御手段が、影響を受ける検査の実行を停止する。そして、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させる。そして、他の検査装置の検査による各検査装置の検査への影響を解消した後に検査を実行する。
In the present invention, when each inspection device constituting the circuit inspection system inspects each functional block of the circuit to be inspected on which a plurality of functional blocks are mounted, each inspection device is inspected by inspection of another inspection device. Depending on whether or not the inspection of the inspection apparatus is affected, the control means provided in each inspection apparatus controls whether or not to execute the inspection. Thereby, when the control means provided in each inspection apparatus affects the inspection of each inspection apparatus due to the inspection of other inspection apparatuses, the execution of the inspection is appropriately stopped until the influence of the inspection is resolved, On the contrary, when the inspection of each inspection apparatus does not affect the inspection of other inspection apparatuses, the inspection can be executed. When the inspection of each inspection apparatus is affected, the inspection accuracy is low and there is a possibility that it does not make sense as an inspection. Therefore, the inspection should not be executed in such a case. Therefore, it is possible to prevent unnecessary inspections from being performed and improve inspection efficiency.
In addition, when the inspection of each inspection device is affected by the inspection of another inspection device, the synchronization establishing means provided in each inspection device establishes synchronization with the other inspection device, so that Eliminate the impact of inspection on the inspection of each inspection device.
Further, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the control means provided in each inspection apparatus stops the execution of the affected inspection. Then, the synchronization establishing means provided in each inspection device establishes synchronization with other inspection devices, thereby eliminating the influence of the inspection of other inspection devices on the inspection of each inspection device. Then, the inspection is executed after eliminating the influence on the inspection of each inspection device by the inspection of other inspection devices.
本発明に係る回路検査システムは、前記各検査装置が、前記他の検査装置の検査による被検査回路の良否判定状態を判断する手段を更に有し、前記制御手段は、前記被検査回路が前記他の検査装置によって否と判定された状態であると判断した場合に、前記自らの検査を終了するようにしてあることを特徴とする。 The circuit inspection system according to the present invention further includes means for each of the inspection devices to determine a pass / fail judgment state of the circuit to be inspected by the inspection of the other inspection device, and the control means includes the circuit to be inspected described above. When it is determined that the state is determined to be negative by another inspection apparatus, the self-inspection is terminated .
本発明にあっては、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定する。これにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることが可能となる。
また、上述した検査状態が、他の検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否(不良)と判定された状態である場合、各検査装置にて検査する必要がないので、各検査装置にて検査が継続中であっても、継続中の検査を終了する。被検査回路が1つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。
In the present invention, each inspection device determines its own inspection state according to the inspection state of the other inspection devices. Thereby, by grasping the inspection state of the other inspection devices, each inspection device determines what state it is suitable for itself, and it is possible to improve the inspection efficiency.
In addition, when the inspection state described above is a pass / fail judgment state of the circuit to be inspected by the inspection of another inspection apparatus, and the inspection target circuit is a state determined to be no (defective) by another inspection apparatus, each inspection Since it is not necessary to inspect with an apparatus, even if an inspection is continuing in each inspection apparatus, the ongoing inspection is terminated. If a circuit to be inspected is determined to be defective in one inspection, it is defective even if it is determined to be good in other inspections. It is possible to improve the inspection throughput.
本発明に係る回路検査システムは、検査装置が行う各検査には、検査内容を識別する識別子が付してあり、各検査装置は、他の検査装置が実行中の検査の識別子を、前記他の検査装置から受信する受信手段と、影響のある検査の識別子の組み合わせを記憶したデータベースとを有し、前記判断手段は、前記受信手段が受信した検査の識別子と、自らの検査の識別子との組み合わせが、前記データベースに存在するか否かに応じて、他の検査装置の検査による前記自らの検査への影響の有無を判断するようにしてあることを特徴とする。 In the circuit inspection system according to the present invention, each inspection performed by the inspection device is provided with an identifier for identifying the inspection content, and each inspection device uses the identifier of the inspection being performed by another inspection device as the other Receiving means for receiving from the inspection apparatus, and a database storing a combination of the identifiers of the influential examinations, and the judging means includes the identifier of the examination received by the receiving means and the identifier of its own examination. According to whether or not a combination exists in the database, it is determined whether or not there is an influence on the inspection by the inspection of another inspection apparatus .
本発明に係る回路検査システムは、前記同期確立手段が、前記他の検査装置の検査によって前記各検査装置の検査に影響がなくなった場合、前記他の検査装置との間で確立した同期を解除するようにしてあることを特徴とする。 The circuit inspection system according to the present invention releases the synchronization established with the other inspection device when the synchronization establishment means has no effect on the inspection of each inspection device by the inspection of the other inspection device. It is made to do so.
本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なう。これにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。 In the present invention, when the inspection of each inspection device is no longer affected by the inspection of another inspection device, the control means provided in each inspection device releases the synchronization established with the other inspection device. The inspection devices are inspected asynchronously. Accordingly, each functional block corresponding to each inspection apparatus is independently inspected, so that the inspection throughput is improved.
本発明に係る回路検査システムは、前記各検査装置が、前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記他の検査装置の検査終了時又は検査時に、前記各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する手段をさらに備えることを特徴とする。 In the circuit inspection system according to the present invention, when each inspection apparatus has an influence on the inspection of each inspection apparatus by the inspection of the other inspection apparatus, The apparatus further includes means for setting inspection conditions for each inspection block so as not to affect the inspection by the inspection apparatus.
本発明にあっては、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する。これにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質が向上する。 In the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, at the end of the inspection of the other inspection apparatus or at the time of inspection, the inspection by each inspection apparatus is not affected. Set inspection conditions for each inspection block. Thereby, the inspection accuracy in the inspection of each inspection apparatus is improved as compared with before the inspection conditions are set, and the inspection quality is improved.
本発明に係る回路検査システムは、前記各検査装置の動作を総合的に制御するための制御装置をさらに備えることを特徴とする。 The circuit inspection system according to the present invention further includes a control device for comprehensively controlling the operation of each of the inspection devices.
本発明にあっては、各検査装置の動作を総合的に制御するための制御装置をさらに備えることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができる。また、例えば、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、検査プログラムの更新及び追加を各検査措置にて管理する必要はない。さらに、各検査装置の検査結果を制御装置で集中して管理することもでき、制御装置を検査ロットなどの把握に活用することができる。 In the present invention, by further including a control device for comprehensively controlling the operation of each inspection device, the control device can instruct comprehensively the inspection of the circuit under test by each inspection device. . Further, for example, an inspection program that defines an inspection flow in each inspection apparatus can be managed by the control apparatus, and updating and addition of the inspection program need not be managed by each inspection measure. Furthermore, the inspection results of each inspection apparatus can be centrally managed by the control apparatus, and the control apparatus can be utilized for grasping inspection lots.
本発明によれば、回路検査システムを構成する各検査装置が、複数の機能ブロックが搭載された被検査回路の各機能ブロックに対して検査を行なう場合に、他の検査装置の検査によって各検査装置の検査に影響が生じるか否かに応じて、検査の実行の可否を判断することにより、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、適宜、検査の影響が解消されるまで検査の実行を停止させ、逆に、他の検査装置の検査によって各検査装置の検査に影響が生じない場合には、検査を実行させることが可能となる。各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでない。したがって、不要な検査を実行することを防止して、検査効率を向上させることができる。 According to the present invention, when each inspection device constituting the circuit inspection system inspects each functional block of a circuit to be inspected on which a plurality of functional blocks are mounted, each inspection is performed by inspection of another inspection device. If the inspection of other inspection devices affects the inspection of each inspection device by judging whether or not the inspection can be performed depending on whether the inspection of the device is affected or not, the influence of the inspection is appropriate. The inspection is stopped until the problem is resolved. Conversely, when the inspection of each inspection apparatus does not affect the inspection of the other inspection apparatuses, the inspection can be executed. When the inspection of each inspection apparatus is affected, the inspection accuracy is low and there is a possibility that it does not make sense as an inspection. Therefore, the inspection should not be executed in such a case. Therefore, it is possible to prevent unnecessary inspections from being performed and improve inspection efficiency.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がない場合、各検査装置の検査を非同期で行なうことにより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットが向上する。 According to the present invention, when the inspection of each inspection apparatus is not affected by the inspection of another inspection apparatus, the inspection of each inspection apparatus is performed asynchronously, thereby independently inspecting each functional block corresponding to each inspection apparatus. Thus, the inspection throughput is improved.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、影響を受ける検査装置の検査の実行を停止し、他の検査装置との間で同期を確立した後に、各検査装置の検査を実行することにより、各検査装置の検査が実行されるのは、他の検査装置の検査による各検査装置の検査への影響を解消させた後になるので、検査精度を向上させることができる。 According to the present invention, when the inspection of each inspection device is affected by the inspection of another inspection device, the execution of the inspection of the affected inspection device is stopped and the synchronization with the other inspection device is established. By inspecting each inspection device, the inspection of each inspection device is performed after the influence on the inspection of each inspection device by the inspection of other inspection devices is eliminated. Can be improved.
本発明によれば、各検査装置が、他の検査装置の検査状態に応じて自らの検査状態を決定することにより、他の検査装置の検査状態を把握することで、自らがどのような状態となれば好適であるかを各検査装置が決定し、検査効率を向上させることができる。 According to the present invention, each inspection device determines its own inspection state in accordance with the inspection state of the other inspection device, and thereby grasps the inspection state of the other inspection device, so that Then, each inspection apparatus determines whether it is suitable, and the inspection efficiency can be improved.
本発明によれば、検査状態が各検査装置の検査による被検査回路の良否判定状態であって、被検査回路が他の検査装置によって否(不良)と判定された状態である場合、各検査装置にて検査が継続中であっても、継続中の検査を終了することより、被検査回路が1つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、各検査装置での検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。 According to the present invention, when the inspection state is a pass / fail judgment state of the circuit to be inspected by the inspection of each inspection apparatus, and the inspection target circuit is a state determined to be bad (defective) by another inspection apparatus, Even if the inspection is ongoing in the device, if the circuit under test is determined to be defective in one inspection, it is defective even if it is determined good in other inspections. Therefore, by canceling the inspection in each inspection apparatus, it is possible to prevent unnecessary inspections from being performed and improve inspection throughput.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響が生じる場合には、検査精度が低く、検査としての意味をなさない虞があるため、このような場合に検査を実行すべきでなく、各検査装置に設けた制御手段が、不要な検査を実行を停止して検査効率を向上させることができる。 According to the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the inspection accuracy is low and there is a possibility that it does not make sense as an inspection. It should not be executed, and the control means provided in each inspection apparatus can stop executing unnecessary inspections and improve inspection efficiency.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、各検査装置に設けた同期確立手段が他の検査装置との間で同期を確立することによって、他の検査装置の検査による各検査装置の検査への影響を解消させることができる。 According to the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, the synchronization establishment means provided in each inspection apparatus establishes synchronization with the other inspection apparatus, The influence on the inspection of each inspection device by the inspection of the inspection device can be eliminated.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がなくなった場合、各検査装置に設けた制御手段が、他の検査装置との間で確立した同期を解除し、各検査装置の検査を非同期で行なうことより、各検査装置が対応する各機能ブロックを独立して検査することから、検査のスループットを向上させることができる。 According to the present invention, when the inspection of each inspection apparatus is no longer affected by the inspection of another inspection apparatus, the control means provided in each inspection apparatus releases the synchronization established with the other inspection apparatus, By performing the inspection of each inspection apparatus asynchronously, each functional block corresponding to each inspection apparatus is independently inspected, so that the inspection throughput can be improved.
本発明によれば、他の検査装置の検査によって各検査装置の検査に影響がある場合、他の検査装置の検査終了時又は検査時に、各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定することにより、各検査装置の検査における検査精度が検査条件の設定前に比べて向上し、検査品質を向上させることができる。 According to the present invention, when the inspection of each inspection apparatus is affected by the inspection of another inspection apparatus, each inspection apparatus is not affected at the end or inspection of the other inspection apparatus. By setting the inspection condition of the inspection block, the inspection accuracy in the inspection of each inspection apparatus is improved as compared with before the inspection condition is set, and the inspection quality can be improved.
本発明によれば、各検査装置の動作を総合的に制御するための制御装置をさらに備える構成とすることにより、各検査装置による被検査回路の検査を、制御装置により総合的に指示することができる。また、例えば、各検査装置における検査フローを規定する検査プログラムを制御装置にて管理することが可能であり、検査プログラムの更新及び追加を各検査措置にて管理する必要はない。さらに、各検査装置の検査結果を制御装置で集中して管理することもでき、制御装置を検査ロットなどの把握に活用することができる等、優れた効果を奏する。 According to the present invention, by further comprising a control device for comprehensively controlling the operation of each inspection device, the control device comprehensively instructs the inspection of the circuit under test by each inspection device. Can do. Further, for example, an inspection program that defines an inspection flow in each inspection apparatus can be managed by the control apparatus, and updating and addition of the inspection program need not be managed by each inspection measure. Furthermore, the inspection results of each inspection device can be centrally managed by the control device, and the control device can be utilized for grasping the inspection lot and the like, and thus excellent effects can be obtained.
以下、本発明をその実施の形態を示す図面に基づいて詳述する。 Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
図1は本発明に係る回路検査システムの構成を示すブロック図である。
本発明に係る回路検査システムは、ホストコンピュータ装置1、複数の検査装置2,2,…を備え、検査装置2,2,…は、図示しないハンドラーを通じてDUT5に電圧の供給及び検査パターンなどの信号印加などを行なって、DUT5が正常に動作するか否かの検査を行なう。
FIG. 1 is a block diagram showing a configuration of a circuit inspection system according to the present invention.
The circuit inspection system according to the present invention includes a host computer device 1 and a plurality of
ホストコンピュータ装置1は、制御部10、操作部11、表示部12、検査プログラムデータベース(検査プログラムDB)13及び通信部14を備えている。制御部10は、具体的にはCPUで構成されており、バスを介して上述したハードウェア各部と接続されていて、それらを制御すると共に、内蔵するROMに格納された制御プログラムに従って、種々の機能を果たす。
The host computer device 1 includes a
検査プログラムDB13は、1又は複数のDUT用の検査フローを記述したプログラムが格納されている。検査プログラムDB13は、適宜更新可能であって、検査プログラムに不具合があった場合、新品種が追加された場合に、検査プログラムDB13内の検査プログラムに修正を加えたり、新品種に対応した検査プログラムを追加したりできる。
The
操作部11は検査装置2,2,…を総合的に操作するためのものであって、検査作業者が操作部11を操作することで、検査装置2,2,…によるDUT5の検査の指示を行なう。例えば、検査作業者は、操作部11を用いてDUT5の品種名を入力することで、制御部10は、検査プログラムDB13に格納されている検査プログラムのうちから、入力されたDUT5に対応する検査プログラムを選択する。
The
通信部14は、検査装置2(通信部22)と通信を行なうものであって、制御部10は、DUT5の品種に応じて選択した検査プログラムを、通信部14を通じて検査装置2へ送信する。図1には、検査プログラムDB13に、DUT5用の第1検査プログラム13a、第2検査プログラム13b、第3検査プログラム13cが格納されている様子が示されている。詳細は後述するが、第1検査プログラム13aはDUT5を構成する第1機能ブロック51用、第2検査プログラム13bはDUT5を構成する第2機能ブロック52用、第3検査プログラム13cはDUT5を構成する第3機能ブロック53用の検査プログラムである。
The
表示部12は、液晶ディスプレイ又はCRTディスプレイなどの表示デバイスであって、回路検査システムの検査開始の指示、動作状態及び検査結果の表示などを行なう。
The
検査装置2,2,…は、上述したようにホストコンピュータ装置1の指示によってDUT5の検査を行なうものであって、検査装置2は、制御部20、記憶部21、通信部22及び検査実行部23を備えている。本発明において、各検査装置2の制御部20は、他の検査装置の検査による自身の検査への影響に応じて、検査の実行の可否を判断し、当該検査装置における検査を実行するか否かを制御する制御手段として機能する。また、各検査装置2の制御部20は、他の検査装置の検査によって各検査装置2の検査に影響がある場合に、通信部22と協業して他の検査装置と同期を確立する同期確立手段としても機能する。
As described above, the
通信部22はホストコンピュータ装置1及び他の検査装置と通信を行なうものであって、ホストコンピュータ装置1及び検査装置2,2,…は検査に係る情報を共有化する。実際の検査開始にあたっては、ホストコンピュータ装置1から送信された検査プログラムを受け付ける。また、各検査装置2は、情報の共有化によって、他の検査装置によって検査が行なわれている検査条件及び内容などの検査に係る情報を把握できるようになっている。
The
具体的には、検査条件及び内容を一意に識別する検査番号によって検査が管理され、各検査装置2の通信部22は、検査中の検査番号、検査が終了した検査番号及びその検査結果などを、ホストコンピュータ装置1及び他の検査装置へ通知信号として出力する。このようにして、ホストコンピュータ装置1及び各検査装置2は、他の検査装置にて検査中の検査番号、検査が終了した検査番号及びその検査結果などを把握する。
Specifically, the inspection is managed by an inspection number that uniquely identifies the inspection conditions and contents, and the
記憶部21は、ホストコンピュータ装置1から送信された検査プログラムを格納するためのものであって、制御部20は、記憶部21に格納された検査プログラムに従って検査実行部23にて検査を行なう。
The storage unit 21 is for storing an inspection program transmitted from the host computer device 1, and the
検査実行部23は、複数の機能ブロック(ここでは第1機能ブロック51,第2機能ブロック52,第3機能ブロック53)が搭載されたDUT5に対して、電源供給を行ない、所定の検査パターンを印加して、機能ブロックからの応答出力を受信してその応答出力と期待値とを比較することによって機能ブロックを評価する。
The
図2は各検査装置がDUTを構成する機能ブロックを検査する場合の状態を示す図である。
検査装置2a,2b,2cは、ホストコンピュータ装置1から送信された検査プログラム(第1検査プログラム13a,第2検査プログラム13b,第3検査プログラム13c)を、それぞれの通信部22a,22b,22cを通じて受信し、それぞれの記憶部21a,21b,21cに格納する。検査装置2a,2b,2cの制御部20a,20b,20cは、記憶部21a,21b,21cに格納された第1検査プログラム13a,第2検査プログラム13b,第3検査プログラム13cを読み出し、読み出した検査プログラムに従って、検査実行部23a,23b,23cを制御する。
FIG. 2 is a diagram illustrating a state in which each inspection device inspects the functional blocks constituting the DUT.
The
検査実行部23a,23b,23cは、第1機能ブロック用ピン51a,第2機能ブロック用ピン52a,第3機能ブロック用ピン53aに接続することで、第1機能ブロック51,第2機能ブロック52,第3機能ブロック53に対する電源の供給及び所定の検査パターンの印加とともに、第1機能ブロック51,第2機能ブロック52,第3機能ブロック53からの応答出力を受信してその応答出力と期待値とを比較することによって第1機能ブロック51,第2機能ブロック52,第3機能ブロック53を評価する。
The
検査装置2aは、他の検査装置2b,2cの検査による自身の検査への影響に応じて、検査の実行の可否を判断する。制御部20aは、他の検査装置2b,2cにて実行されている検査を検査番号によって識別して、その検査番号に対応する検査が、自身の検査に影響が生じるか否かを判断する。例えば、他の検査が行なわれることによって検査精度が低下してしまうなど、本来の検査条件とは異なる検査番号の組み合わせの情報を含んだ検査データベース(検査DB)を、予め記憶部21aに記憶しておき、検査装置2aがこれから検査を行なう検査番号(検査番号Aとする)と、他の検査装置2b,2cにて検査中の検査番号(検査番号Bとする)とをキーワードに設定し、設定したキーワードの組み合わせが検査DBに存在するか否かを探索する(検査装置2b,2cについても同様)。
The
2つのキーワードとして指定した検査番号(検査番号A及び検査番号B)の組み合わせが検査DBに存在する場合、他の検査装置2b,2cの検査(検査番号B)によって、検査装置2aの検査(検査番号A)の検査精度が低下すると判断することができる。そこで、このような場合、検査装置2aは、検査の実行をすれば検査精度が低下することになるので、検査の実行を停止する。そして、検査装置2aは、検査精度に影響を及ぼす他の検査装置2b,2cと同期を確立し、検査装置2aの検査に影響が生じないように、第2機能ブロック52及び第3機能ブロック53のピン52a,53aに印加する設定電圧の指示を他の検査装置2b,2cに対して行なう。
When a combination of the inspection numbers (inspection number A and inspection number B) specified as two keywords exists in the inspection DB, the inspection (inspection) of the
一方、検査番号A及び検査番号Bの組み合わせが検査DBに存在しない場合、他の検査装置2b,2cの検査(検査番号B)によって、検査装置2aの検査(検査番号A)の検査精度が低下する虞がないと判断することができるので、各検査装置2a,2b,2cによる検査を予め設定された検査順序にて非同期で実行する。
On the other hand, when the combination of the inspection number A and the inspection number B does not exist in the inspection DB, the inspection accuracy of the inspection (inspection number A) of the
図3は本発明に係る各検査装置による検査時間を説明するためのタイムチャートであり、同図縦軸は、検査の経過時間を示している。第1検査プログラム13aに基づいて検査装置2aは、第1機能ブロック51に係る第1検査31,第2検査32,第3検査33を実行する。検査装置2aが上述の3つの検査を他の検査装置(検査装置2b,2c)に対して非同期に行なうことによって、検査時間がT3−T0となる。
FIG. 3 is a time chart for explaining the inspection time by each inspection apparatus according to the present invention, and the vertical axis in FIG. 3 indicates the elapsed time of the inspection. Based on the
また、第2検査プログラム13bに基づいて検査装置2bは、第2機能ブロック52に係る第4検査34,第5検査35を実行する。検査装置2bが上述の2つの検査を他の検査装置(検査装置2c,2a)に対して非同期に行なうことによって、検査時間がT2−T0となる。
Further, the
さらに、第3検査プログラム13cに基づいて検査装置2cは、第3機能ブロック51に係る第6検査36,第7検査37,第8検査38,第9検査39を実行する。検査装置2cが上述の4つの検査を他の検査装置(検査装置2a,2b)に対して非同期に行なうことによって、検査時間がT4−T0となる。
Further, based on the
検査装置2a,2b,2cによる検査が終了した時点(T4)で、ハンドラーによってDUTの入れ替え40が行なわれ、T5から次のDUTに対して同様の検査が行なわれる。
When the inspection by the
このように、DUT5を構成する第1機能ブロック51,第2機能ブロック52,第3機能ブロック53の検査が、それぞれ検査装置2a,2b,2cにて非同期で行なわれることから、検査のスループットが向上する。
As described above, since the inspection of the first
ところで、検査によっては、一の機能ブロックの検査が、他の機能ブロック用ピンに印加されている電圧によって影響される場合がある。例えば、ピン間リーク電流検査は、DUT5にレイアウトされた配線間のリーク電流を検査するものであるから、たとえ機能ブロックが異なっていてもレイアウトによっては他の機能ブロックに印加された電圧によって検査結果が左右される。
By the way, depending on the inspection, the inspection of one functional block may be influenced by the voltage applied to the other functional block pins. For example, since the inter-pin leakage current inspection is for inspecting the leakage current between wirings laid out in the
そこで、検査装置(例えば2a)は、他の検査装置(例えば2b,2c)の検査によって検査に影響が生じると判断した場合、他の検査装置(2b,2c)との間で同期を確立する。例えば、検査装置2aにて第1機能ブロック51のピン間リーク電流検査を行なう場合、検査を行なう前に、他の検査装置2b,2cとの間で同期を確立する。そして、他の検査装置2b,2cは、第2機能ブロック52,第3機能ブロック53の検査終了時又は検査時に、第2機能ブロック用ピン52a,第3機能ブロック用ピン53aへの印加電圧をハイ側電圧に設定する。一方、検査装置2aは、第1機能ブロック用ピン51aへの印加電圧をハイ側電圧に設定した後、検査対象ピンにロー側電圧を印加して検査対象ピンに流れる電流、つまりロー側ピン間リーク電流を測定する。このように、ロー側ピン間リーク電流においては、検査対象ピンが設けられている機能ブロックのみならず、他の機能ブロックに係るピンにハイ側電圧が印加されているので、ロー側ピン間リーク電流の測定精度が高まり検査品質が向上する。
Therefore, when the inspection apparatus (for example, 2a) determines that the inspection is affected by the inspection of the other inspection apparatuses (for example, 2b and 2c), synchronization is established with the other inspection apparatuses (2b and 2c). . For example, when the inter-pin leakage current inspection of the first
同様に、ハイ側ピン間リーク電流検査時には、他の検査装置2b,2cが第2機能ブロック用ピン52a,第3機能ブロック用ピン53aへの印加電圧をロー側電圧に設定し、検査装置2aが第1機能ブロック用ピン51aへの印加電圧をロー側電圧に設定した後、検査対象ピンにハイ側電圧を印加して検査対象ピンに流れる電流、つまりハイ側ピン間リーク電流を測定する。したがって、ハイ側ピン間リーク電流においても、検査対象ピンが設けられている機能ブロックのみならず、他の機能ブロックに係るピンにロー側電圧が印加されているので、ハイ側ピン間リーク電流の測定精度が高まり検査品質が向上する。
Similarly, when inspecting the leakage current between the high-side pins, the
図4は本発明に係る回路検査システムの検査処理の概略を示すフローチャートである。なお、以下の説明では、説明の簡略化のため、検査装置が2つの場合、すなわち、検査装置2aにて第1検査プログラム13aが、検査装置2bにて第2検査プログラム13bが、それぞれ実行されている場合について説明する。
FIG. 4 is a flowchart showing an outline of the inspection processing of the circuit inspection system according to the present invention. In the following description, for simplification of description, when there are two inspection apparatuses, that is, the
先ず、検査装置2aは、検査装置2bにて実行中の検査を識別する検査番号の通知を要求する通知要求信号を検査装置2bへ送信する(ステップS1)。検査装置2bは、検査装置2aから送信された通知要求信号を受信し(ステップS2)、通知要求信号に従って、検査中の検査番号を検査装置2aへ送信する(ステップS3)。
First, the
検査装置2aは、検査装置2bから送信された検査番号を受信し(ステップS4)、検査装置2aがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査DBに存在するか否かを判定する(ステップS5)。
The
S5において、検査装置2aがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査DBに存在しないと判定された場合(S5:NO)、検査装置2a及び検査装置2bのそれぞれの検査が独立しており、検査装置2a及び検査装置2bの検査が互いに影響を受けないと判断することができるので、検査装置2aは、非同期で検査処理を実行する(ステップS6)。
In S5, when it is determined that the combination of the inspection number for identifying the inspection to be performed by the
一方、S5において、検査装置2aがこれから検査を行なう検査を識別する検査番号と、受信した検査番号との組み合わせが検査DBに存在すると判定された場合(S5:YES)、検査装置2bの検査によって、検査装置2aの検査が影響を受けると判断することができるので、検査装置2a及び検査装置2bの間に同期を確立して、検査装置2aの検査を行なうべく、検査装置2aは、同期処理を要求する同期要求信号を検査装置2bへ送信する(ステップS7)。
On the other hand, if it is determined in S5 that the
検査装置2bは、検査装置2aから送信された同期要求信号を受信し(ステップS8)、同期要求信号に従って、検査終了時又は検査時に、同期モードへの移行を許可する応答信号を検査装置2aへ送信する(ステップS9)。そして、検査装置2aは、検査装置2bから送信された応答信号を受信して、同期モードに移行する(ステップS10)。これにより、検査装置2aと検査装置2bとの間に同期が確立され、検査装置2a及び検査装置2bの検査処理をシンクロさせる。
The
そして、検査装置2aは、検査装置2bとの間で確立した同期モードにて検査処理を実行し(同期検査処理:ステップS11)、同期検査処理が終了すると、非同期モードに移行する(ステップS12)。なお、上述した検査処理は検査装置2a,2bのそれぞれの検査において実行される。
Then, the
次に、本発明に係る同期検査処理(S11)について説明する。図5は本発明に係る同期検査処理の概略を示すフローチャートである。 Next, the synchronization check process (S11) according to the present invention will be described. FIG. 5 is a flowchart showing an outline of the synchronization check processing according to the present invention.
同期検査処理(S11)においては、先ず、検査装置2aが、第2機能ブロック用ピン52aの設定電圧に係る設定情報を検査装置2bへ送信する(ステップS21)。この設定情報は、検査装置2aが検査を行なおうとしている検査に適した第2機能ブロック用ピン52aの設定電圧に関するものである。そして、検査装置2bは、検査装置2aから送信された設定情報を受信し(ステップS22)、設定情報に基づいて、第2機能ブロック用ピン52aに設定電圧を印加し(ステップS23)、第2機能ブロック用ピン52aに設定電圧を印加した旨の通知信号を検査装置2aへ送信する(ステップS24)。
In the synchronous inspection process (S11), first, the
検査装置2aは、検査装置2bから送信された通知信号を受信し(ステップS25)、第2機能ブロック用ピン52aに設定電圧が印加されたことを把握する。これによって、検査装置2aが検査を行なおうとしている検査の精度が低下することがないと判断し、検査装置2aは、第1機能ブロック用ピン51aに設定電圧を印加し(ステップS26)、検査対象ピンに検査電圧を印加して検査対象ピンに流れる電流を測定(検査)する(ステップS27)。
The
このように、同期検査処理では、検査装置2a及び検査装置2bの処理を同期させ、検査装置2bによる第2機能ブロック52の検査を停止して、第2機能ブロック52に印加する電圧条件を検査装置2aの検査に好適な条件とした状態で、検査装置2aの検査を実行する。
As described above, in the synchronous inspection process, the processes of the
次に、本発明に係る回路検査システムの動作フローについて具体的に説明する。図6、図7及び図8は本発明に係る回路検査システムの動作フローの一例を示すフローチャートである。 Next, the operation flow of the circuit inspection system according to the present invention will be specifically described. 6, 7 and 8 are flowcharts showing an example of the operation flow of the circuit inspection system according to the present invention.
先ず、検査装置2a及び検査装置2bは、互いに非同期の状態で検査の実行を開始する。検査装置2aでは、第1機能ブロック用ピン51aのショートチェックを行ない(ステップS31)、次いで、第1機能ブロック用ピン51aのオープンチェックを行なう(ステップS32)。一方、検査装置2bでは、第2機能ブロック用ピン52aのショートチェックを行ない(ステップS33)、次いで、第2機能ブロック用ピン52aのオープンチェックを行なう(ステップS34)。なお、ショートチェック及びオープンチェックにおいて、各ピンに印加する電圧条件は等しく、測定した検査対象ピンに流れる電流の期待値が異なる。そこで、ショートチェックとオープンチェックとで、検査対象ピンに流れる電流を2回測定することなく、1回の測定で良否の判断を行なうようにしてもよい。
First, the
そして、同期処理を行なって検査装置2aと検査装置2bとの間に同期を確立する(同期処理:ステップS35)。ここで、同期処理(S35)は、図4に示したS7、S8、S9及びS10の処理のことである。
Then, synchronization processing is performed to establish synchronization between the
そして、検査装置2aによる第1機能ブロック51のロー側ピン間リーク電流検査に先立って、検査装置2bは、検査装置2aから送信された設定情報を受信すること(図5:S22参照)によって、第1機能ブロック51のロー側ピン間リーク電流検査に影響が生じないように、第2機能ブロック用ピン52aにハイ側電圧を印加する(ステップS36)。つまり、ここでの設定情報には、第2機能ブロック用ピン52aにハイ側電圧を印加する旨の指示情報が含まれている。また、検査装置2bは、第2機能ブロック用ピン52aへのハイ側電圧の印加が完了すると、第2機能ブロック用ピン52aにハイ側電圧を印加した旨の通知信号を検査装置2aへ送信する(ステップS37)。
Then, prior to the low-side pin leakage current inspection of the first
検査装置2aは、検査装置2bから送信された通知信号を受信し(ステップS38)、第1機能ブロック51のロー側ピン間リーク電流検査に影響が生じないことを把握して、第1機能ブロック用ピン51aにハイ側電圧を印加する(ステップS39)。そして、検査装置2aは、検査対象ピンにロー側電圧を印加して、検査対象ピンに流れる電流、つまり、第1機能ブロック51のロー側ピン間リーク電流を測定する(ステップS40)。なお、検査装置2a、2bによる同期検査処理が終了すると、検査装置2aと検査装置2bとの間に確立された同期が解除される。
The
次いで、再度、同期処理を行なって検査装置2aと検査装置2bとの間に同期を確立し(ステップS41)、検査装置2a及び検査装置2bが協業して、第1機能ブロック51のハイ側ピン間リーク電流の検査処理フローを行なう。
Next, synchronization processing is performed again to establish synchronization between the
先ず、検査装置2aによる第1機能ブロック51のハイ側ピン間リーク電流検査に先立って、検査装置2bは、検査装置2aから送信された設定情報を受信することによって、第1機能ブロック51のハイ側ピン間リーク電流検査に影響が生じないように、第2機能ブロック用ピン52aにロー側電圧を印加する(ステップS42)。また、検査装置2bは、第2機能ブロック用ピン52aへのロー側電圧の印加が完了すると、第2機能ブロック用ピン52aにロー側電圧を印加した旨の通知信号を検査装置2aへ送信する(ステップS43)。
First, prior to the inspection of the high-side pin-to-pin leakage current of the
検査装置2aは、検査装置2bから送信された通知信号を受信し(ステップS44)、第1機能ブロック51のハイ側ピン間リーク電流検査に影響が生じないことを把握して、第1機能ブロック用ピン51aにロー側電圧を印加する(ステップS45)。そして、検査装置2aは、検査対象ピンにハイ側電圧を印加して、検査対象ピンに流れる電流、つまり、第1機能ブロック51のハイ側ピン間リーク電流を測定する(ステップS46)。なお、検査装置2a、2bによる同期検査処理が終了すると、上述と同様に検査装置2aと検査装置2bとの間に確立された同期が解除される。
The
次いで、第2機能ブロック52のロー側ピン間リーク電流の検査処理フローを行なう。この検査処理フローにおいても同様に、同期処理を行なって検査装置2aと検査装置2bとの間に同期を確立し(ステップS47)、検査装置2a及び検査装置2bが協業して、第1機能ブロック用ピン51a及び第2機能ブロック用ピン52aに印加する電圧を適宜設定する。
Next, a low-side pin-to-pin leakage current inspection process flow of the second
先ず、検査装置2bによる第2機能ブロック52のロー側ピン間リーク電流検査に先立って、検査装置2aは、検査装置2bから送信された設定情報を受信することによって、第2機能ブロック52のロー側ピン間リーク電流検査に影響が生じないように、第1機能ブロック用ピン51aにハイ側電圧を印加する(ステップS48)。また、検査装置2aは、第1機能ブロック用ピン51aへのハイ側電圧の印加が完了すると、第1機能ブロック用ピン51aにハイ側電圧を印加した旨の通知信号を検査装置2bへ送信する(ステップS49)。
First, prior to the low-side pin-to-pin leakage current inspection of the second
検査装置2bは、検査装置2aから送信された通知信号を受信し(ステップS50)、第2機能ブロック52のロー側ピン間リーク電流検査に影響が生じないことを把握して、第2機能ブロック用ピン52aにハイ側電圧を印加する(ステップS51)。そして、検査装置2bは、検査対象ピンにロー側電圧を印加して、検査対象ピンに流れる電流、つまり、第2機能ブロック52のロー側ピン間リーク電流を測定する(ステップS52)。なお、検査装置2a、2bによる同期検査処理が終了すると、上述と同様に検査装置2aと検査装置2bとの間に確立された同期が解除される。
The
次いで、第2機能ブロック52のハイ側ピン間リーク電流の検査処理フローを行なう。この検査処理フローにおいても同様に、同期処理を行なって検査装置2aと検査装置2bとの間に同期を確立し(ステップS53)、検査装置2a及び検査装置2bが協業して、第1機能ブロック用ピン51a及び第2機能ブロック用ピン52aに印加する電圧を適宜設定する。
Next, the inspection process flow for the high-side pin-to-pin leakage current of the second
先ず、検査装置2bによる第2機能ブロック52のハイ側ピン間リーク電流検査に先立って、検査装置2aは、検査装置2bから送信された設定情報を受信することによって、第2機能ブロック52のハイ側ピン間リーク電流検査に影響が生じないように、第1機能ブロック用ピン51aにロー側電圧を印加する(ステップS54)。また、検査装置2aは、第1機能ブロック用ピン51aへのロー側電圧の印加が完了すると、第1機能ブロック用ピン51aにロー側電圧を印加した旨の通知信号を検査装置2bへ送信する(ステップS55)。
First, prior to the inspection of the high-side pin-to-pin leakage current of the second
検査装置2bは、検査装置2aから送信された通知信号を受信し(ステップS56)、第2機能ブロック52のハイ側ピン間リーク電流検査に影響が生じないことを把握して、第2機能ブロック用ピン52aにロー側電圧を印加する(ステップS57)。そして、検査装置2bは、検査対象ピンにハイ側電圧を印加して、検査対象ピンに流れる電流、つまり、第2機能ブロック52のハイ側ピン間リーク電流を測定する(ステップS58)。
The
そして、検査装置2a、2bによる同期検査処理が終了すると、上述と同様に検査装置2aと検査装置2bとの間に確立された同期が解除される(ステップS59)。これにより、それぞれの検査が独立した各機能ブロックの消費電流チェック及びファンクションチェックを、検査装置2a及び検査装置2bにおいて非同期で行なうことができる。
When the synchronous inspection process by the
本例では、検査装置2aが、第1機能ブロック51の静止電流チェックを行ない(ステップS60)、次いで、第1機能ブロック51の動作電流チェックを行ない(ステップS61)、さらに、第1機能ブロック51のファンクションチェックを行なう(ステップS62)。一方、検査装置2bは、第2機能ブロック52の静止電流チェックを行ない(ステップS63)、次いで、第2機能ブロック52の動作電流チェックを行ない(ステップS64)、さらに、第2機能ブロック52のファンクションチェックを行なう(ステップS65)。
In this example, the
なお、本例では、検査装置2a、2bによる同期検査処理が終了した場合、検査装置2aと検査装置2bとの間に確立された同期を解除し、次の検査が同様の同期検査処理であるときに、再度、検査装置2aと検査装置2bとの間に同期を確立するようにしたが、例えば、S40にてロー側ピン間リーク電流の検査が完了した時点で、検査装置2aと検査装置2bとの間に確立された同期を解除することなく、同期検査処理を継続してもよく、この場合には、S41の同期処理を行なう必要はない。
In this example, when the synchronous inspection process by the
図9は本発明に係る回路検査システムの検査判定処理の一例を示すフローチャートである。
本発明の検査判定処理では、各検査装置(ここでは検査装置2aとする)が、当該の検査装置2aによる検査が不良判定されたか否かを判定し(ステップS71)、不良判定されなかった場合は(S71:NO)、特別な処理を行なうことがなく検査判定処理を終了するが、不良判定された場合は(S71:YES)、DUT5が第1機能ブロック51にて不良判定された旨の通知信号を他の検査装置(ここでは検査装置2bとする)へ送信する(ステップS72)。
FIG. 9 is a flowchart showing an example of the inspection determination process of the circuit inspection system according to the present invention.
In the inspection determination process of the present invention, each inspection device (in this case, the
検査装置2bは、検査装置2aから送信された通知信号を受信し(ステップS73)、受信した通知信号から、DUT5が第1機能ブロック51にて不良判定されたことを把握し、検査装置2bによる第2検査ブロック52の検査を中止する(ステップS74)。
The
また、検査装置2aは、DUT5が不良判定された検査番号をホストコンピュータ装置1へ送信する(ステップS75)。そして、ホストコンピュータ装置1は、検査装置2aから送信された検査番号を受信し(ステップS76)、受信した検査番号検査番号に基づいて、検査結果を表示部12に表示する(ステップS77)。これにより、検査作業者は、表示部12に表示された検査結果を見ることによって、DUT5がどのような検査で不良判定されたのかを把握することができる。
Further, the
DUT5が1つの検査で不良判定された場合には、たとえ他の検査で良判定されたとしても不良であることから、他の検査装置で他の検査を行なう必要はなく、上述したように、一の検査装置にてDUT5が不良判定された場合、その情報を他の検査装置に通知して、一の検査装置のみならず、他の検査装置においても検査を中止することで、不要な検査の実行を防止して、検査のスループットを向上させることができる。
If the
なお、不良判定されなかった場合(S71:NO)に、その検査番号が良判定された旨の通知情報をホストコンピュータ装置1へ送信してもよく、また、制御部10にて各検査装置2a,2b,2cから送信された検査番号の統計情報を算出して、いわゆる検査ロットの把握に活用してもよい。
In addition, when the defect is not determined (S71: NO), notification information that the inspection number is determined to be good may be transmitted to the host computer apparatus 1, and each
また、図9に示した検査判定処理では、検査装置が他の検査装置にDUT5が不良判定された旨の情報を通知する形態について説明したが、検査装置が他の検査装置の検査状態を把握すべく、他の検査装置に対して検査状態の通知を要求するようにしてもよい。図10は、本発明に係る回路検査システムの検査判定処理の他の一例を示すフローチャートである。
Further, in the inspection determination process shown in FIG. 9, the form in which the inspection apparatus notifies the other inspection apparatus that the
本発明の他の一例の検査判定処理では、各検査装置(ここでは検査装置2aとする)が、他の検査装置(ここでは検査装置2bとする)の検査によってDUT5が不良判定されたか否かを示す通知信号を要求する要求信号を検査装置2bへ送信する(ステップS81)。検査装置2bは、検査装置2aから送信された要求信号を受信し(ステップS82)、受信した要求信号に従って、検査装置2bの検査によってDUT5が第2機能ブロック52にて不良判定されているか否かを判断する(ステップS83)。
In another example of the inspection determination process of the present invention, whether or not each inspection device (herein referred to as
S83において、DUT5が第2機能ブロック52にて不良判定されていると判断した場合(S83:YES)、検査装置2bはDUT5が不良判定された旨の通知信号を生成し(ステップS84)、一方、DUT5が第2機能ブロック52にて不良判定されていないと判断した場合(S83:NO)、検査装置2bはDUT5が良判定された旨の通知信号を生成する(ステップS85)。そして、検査装置2bは、検査装置2bの検査状態を検査装置2aに把握させるべく、S84又はS85にて生成した通知信号を検査装置2aへ送信する(ステップS86)。
If it is determined in S83 that the
そして、検査装置2aは、検査装置2bから送信された通知信号を受信し(ステップS87)、受信した通知信号がDUT5の不良判定を示すものであるか否かを判定する(ステップS88)。
Then, the
検査装置2aは、S88において、通知信号がDUT5の不良判定を示すものであると判定した場合(S88:YES)、DUT5が第2機能ブロック52にて不良判定されたことを把握し、検査装置2aによる第1検査ブロック51の検査を中止する(ステップS89)。一方、S88において、通知信号がDUT5の良判定を示すものであると判定した場合(S88:NO)、特別な処理を行なうことがなく検査判定処理を終了し、検査装置2aによる第1検査ブロック51の検査を継続する。
If the
このように、他の検査装置に対して検査状態の通知を要求する要求信号を送信することにより、他の検査装置が要求信号に応答して他の検査装置の検査状態を把握することができる通知信号を他の検査装置から受信することから、他の検査装置の検査状態を把握し、検査装置における検査の実行の可否を判断することができ、不要な検査の実行を防止して、検査のスループットを向上させることができる。 In this way, by transmitting a request signal for requesting notification of an inspection state to another inspection apparatus, the other inspection apparatus can grasp the inspection state of the other inspection apparatus in response to the request signal. Since the notification signal is received from another inspection device, it is possible to grasp the inspection state of the other inspection device, determine whether the inspection device can execute the inspection, prevent unnecessary inspection execution, and Throughput can be improved.
以上、本発明に係る回路検査方法及び回路検査システムについて、具体的な実施の形態を示して説明したが、本発明はこれらに限定されるものではない。当業者であれば、本発明の要旨を逸脱しない範囲内において、上述した実施の形態に係る発明の構成及び機能に様々な変更又は改良を加えることが可能である。 The circuit inspection method and the circuit inspection system according to the present invention have been described above by showing specific embodiments, but the present invention is not limited to these. A person skilled in the art can add various changes or improvements to the configurations and functions of the invention according to the above-described embodiments without departing from the gist of the present invention.
1 ホストコンピュータ装置
10 制御部
11 操作部
12 表示部
13a 第1検査プログラム
13b 第2検査プログラム
13c 第3検査プログラム
2(2a,2b,2c) 検査装置
20(20a,20b,20c) 制御部
21(21a,21b,21c) 記憶部
22(22a,22b,22c) 通信部
23(23a,23b,23c) 検査実行部
5 DUT
51 第1機能ブロック
51a 第1機能ブロック用ピン
52 第2機能ブロック
52a 第2機能ブロック用ピン
53 第3機能ブロック
53a 第3機能ブロック用ピン
DESCRIPTION OF SYMBOLS 1
51 1st
Claims (9)
各検査装置は、
自らの検査を行う際に、他の検査装置の検査による前記自らの検査への影響の有無を判断し、
影響がないと判断した場合、他の検査装置の検査と非同期で前記自らの検査を実行し、
影響があると判断した場合、前記他の検査装置との間で同期を確立した後に、前記自らの検査を実行すること
を特徴とする回路検査方法。 A circuit inspection method in a circuit inspection system comprising a plurality of inspection devices capable of inspecting each functional block of a circuit to be inspected on which a plurality of functional blocks are mounted,
Each inspection device
When conducting your own inspection, determine whether the inspection of other inspection devices has an impact on your own inspection,
If it is determined that there is no influence, the inspection is performed asynchronously with the inspection of other inspection apparatuses,
A circuit inspection method characterized in that, when it is determined that there is an influence, after the synchronization is established with the other inspection device, the self inspection is executed .
前記他の検査装置の検査による被検査回路の良否判定状態を判断し、
前記被検査回路が前記他の検査装置によって否と判定された状態であると判断した場合、前記自らの検査を終了すること
を特徴とする請求項1に記載の回路検査方法。 Each of the inspection devices
Determine the pass / fail judgment state of the circuit under test by the inspection of the other inspection device,
If the circuit under test is determined to be in the state of being determined not by the other inspection devices, circuit inspection method according to claim 1, characterized in that to terminate the own inspection.
各検査装置は、Each inspection device
他の検査装置が実行中の検査の識別子を、前記他の検査装置から受信し、Receiving from the other inspection device an identifier of the inspection being performed by the other inspection device;
受信した検査の識別子と、自らの検査の識別子との組み合わせが、影響のある検査の識別子の組み合わせを記憶したデータベースに存在するか否かに応じて、他の検査装置の検査による前記自らの検査への影響の有無を判断することDepending on whether or not the combination of the received examination identifier and the own examination identifier exists in the database storing the combination of the affected examination identifiers, the examination by the other examination apparatus is performed. To determine whether there is any impact
を特徴とする請求項1又は請求項2に記載の回路検査方法。The circuit inspection method according to claim 1, wherein:
各検査装置は、
自らの検査を行う際に、他の検査装置の検査による前記自らの検査への影響の有無を判断する判断手段と、
影響があると前記判断手段が判断した場合に、前記他の検査装置との間で同期を確立するための同期確立手段と、
影響があると前記判断手段が判断した場合、自らの検査の実行を停止し、前記同期確立手段によって前記他の検査装置との間で同期が確立された後に前記自らの検査を実行すると共に、影響がないと前記判断手段が判断した場合、他の検査装置の検査と非同期で前記自らの検査を実行する制御手段と
を有すること
を特徴とする回路検査システム。 A circuit inspection system comprising a plurality of inspection devices capable of inspecting each functional block of a circuit to be inspected on which a plurality of functional blocks are mounted,
Each inspection device
A determination means for determining whether or not there is an influence on the inspection by the inspection of another inspection apparatus when performing the inspection;
Synchronization establishment means for establishing synchronization with the other inspection apparatus when the determination means determines that there is an influence;
When the determination means determines that there is an influence, the execution of its own inspection is stopped, and after the synchronization is established with the other inspection apparatus by the synchronization establishment means, the own inspection is executed, When the determination means determines that there is no influence, control means for executing the inspection of the device asynchronously with the inspection of other inspection devices;
Circuit test system, comprising a.
前記制御手段は、前記被検査回路が前記他の検査装置によって否と判定された状態であると判断した場合に、前記自らの検査を終了するようにしてあることWhen the control means determines that the circuit to be inspected is in a state determined to be negative by the other inspection device, the control means ends the inspection itself.
を特徴とする請求項4に記載の回路検査システム。The circuit inspection system according to claim 4.
各検査装置は、Each inspection device
他の検査装置が実行中の検査の識別子を、前記他の検査装置から受信する受信手段と、Receiving means for receiving, from the other inspection device, an identifier of the inspection being performed by the other inspection device;
影響のある検査の識別子の組み合わせを記憶したデータベースとA database that stores the combinations of identifiers of the affected tests
を有し、Have
前記判断手段は、前記受信手段が受信した検査の識別子と、自らの検査の識別子との組み合わせが、前記データベースに存在するか否かに応じて、他の検査装置の検査による前記自らの検査への影響の有無を判断するようにしてあることThe determination means determines whether the combination of the identifier of the inspection received by the receiving means and the identifier of the own inspection exists in the database or not by the inspection of another inspection apparatus. Judging whether there is any influence of
を特徴とする請求項4又は請求項5に記載の回路検査システム。The circuit inspection system according to claim 4 or 5.
前記他の検査装置の検査によって前記各検査装置の検査に影響がなくなった場合、前記他の検査装置との間で確立した同期を解除するようにしてあること
を特徴とする請求項4から請求項6までのいずれか1つに記載の回路検査システム。 The synchronization establishment means includes
According claim 4, characterized in that the said by inspection of other test devices when it is no longer examined impact on the testing device, are to be canceled synchronization established between said other inspection device Item 7. The circuit inspection system according to any one of Items 6 to 6 .
前記他の検査装置の検査によって前記各検査装置の検査に影響がある場合、前記他の検査装置の検査終了時又は検査時に、前記各検査装置による検査に影響が生じないように、各検査ブロックの検査条件を設定する手段をさらに備えること
を特徴とする請求項4から請求項7までのいずれか1つに記載の回路検査システム。 Each of the inspection devices
When the inspection of each inspection device is affected by the inspection of the other inspection device, each inspection block is not affected at the end of the inspection of the other inspection device or at the time of inspection. The circuit inspection system according to any one of claims 4 to 7 , further comprising means for setting the inspection condition.
を特徴とする請求項4から請求項8までのいずれか1つに記載の回路検査システム。 The circuit inspection system according to any one of claims 4 to 8 , further comprising a control device for comprehensively controlling the operation of each of the inspection devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005325165A JP4522352B2 (en) | 2005-11-09 | 2005-11-09 | Circuit inspection method and circuit inspection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005325165A JP4522352B2 (en) | 2005-11-09 | 2005-11-09 | Circuit inspection method and circuit inspection system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007132755A JP2007132755A (en) | 2007-05-31 |
| JP4522352B2 true JP4522352B2 (en) | 2010-08-11 |
Family
ID=38154546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005325165A Expired - Fee Related JP4522352B2 (en) | 2005-11-09 | 2005-11-09 | Circuit inspection method and circuit inspection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4522352B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8078424B2 (en) * | 2008-09-29 | 2011-12-13 | Advantest Corporation | Test apparatus |
| US10048304B2 (en) * | 2011-10-25 | 2018-08-14 | Teradyne, Inc. | Test system supporting simplified configuration for controlling test block concurrency |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446805A (en) * | 1987-08-17 | 1989-02-21 | Mitsubishi Heavy Ind Ltd | State display device for plant |
| JPH05127943A (en) * | 1991-11-07 | 1993-05-25 | Sharp Corp | Semiconductor integrated circuit |
| JPH05313950A (en) * | 1992-05-08 | 1993-11-26 | Omron Corp | Program efficiency evaluation device |
| JPH0784008A (en) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Evaluation semiconductor integrated circuit and test method using the same |
| JP3464846B2 (en) * | 1995-05-02 | 2003-11-10 | 株式会社東芝 | Monitoring and diagnostic equipment for computer system fault conditions |
| JPH1070243A (en) * | 1996-05-30 | 1998-03-10 | Toshiba Corp | Semiconductor integrated circuit device, its inspection method and its inspection device |
| JP3956164B2 (en) * | 1996-09-27 | 2007-08-08 | 新日鉄ソリューションズ株式会社 | Influence degree discriminating apparatus and influence degree discriminating method |
| JPH10311870A (en) * | 1997-05-14 | 1998-11-24 | Yokogawa Electric Corp | Timing generator |
| JPH11101854A (en) * | 1997-09-25 | 1999-04-13 | Sony Corp | Semiconductor device |
| US6331770B1 (en) * | 2000-04-12 | 2001-12-18 | Advantest Corp. | Application specific event based semiconductor test system |
| JP4557526B2 (en) * | 2003-11-10 | 2010-10-06 | パナソニック株式会社 | Semiconductor integrated circuit and failure detection method for semiconductor integrated circuit |
-
2005
- 2005-11-09 JP JP2005325165A patent/JP4522352B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007132755A (en) | 2007-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101435841B (en) | Test system and method | |
| CN101147077B (en) | Synchronous core testing in multi-core integrated circuits | |
| US7870429B2 (en) | Control apparatus | |
| CN108983077B (en) | Circuit board test system and test method based on JTAG link | |
| CN104569794A (en) | FPGA on-line tester based on boundary scan structure and testing method thereof | |
| CN104865469A (en) | FPGA device test system based on ATE and method thereof | |
| CN101144844B (en) | Chip welding quality checking method | |
| KR100856079B1 (en) | Semiconductor inspection device | |
| JP4522352B2 (en) | Circuit inspection method and circuit inspection system | |
| KR100882425B1 (en) | Probe Card for Multi-Site Testing | |
| US9239897B2 (en) | Hierarchical testing architecture using core circuit with pseudo-interfaces | |
| KR20100076445A (en) | Probe card for testing multi-site chips | |
| KR100930010B1 (en) | Apparatus for checking wafer burn-in system, wafer burn-in system having the same, and method for checking checking wafer burn-in system | |
| KR100809598B1 (en) | Semiconductor test system capable of virtual test and its semiconductor test method | |
| CN115792561A (en) | Dynamic aging test system and control method thereof | |
| CN106019021B (en) | Universal test fixture and test method for electronic equipment test device | |
| US20030145293A1 (en) | Analytical simulator and analytical simulation method and program | |
| US12216163B2 (en) | Systems and methods of testing devices using CXL for increased parallelism | |
| CN110161977B (en) | Measuring system and measuring method thereof | |
| JPH04186176A (en) | Integrated circuit testing device | |
| KR20040037640A (en) | Method for cognizing version of boards in wafer burn-in system | |
| KR100483493B1 (en) | Main test device of wafer burnin system | |
| US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
| CN107562617B (en) | A Module Verification System Based on NC System | |
| JPH10293159A (en) | LSI inspection equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |