Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4528516B2 - Detection device - Google Patents
[go: Go Back, main page]

JP4528516B2 - Detection device - Google Patents

Detection device Download PDF

Info

Publication number
JP4528516B2
JP4528516B2 JP2003378631A JP2003378631A JP4528516B2 JP 4528516 B2 JP4528516 B2 JP 4528516B2 JP 2003378631 A JP2003378631 A JP 2003378631A JP 2003378631 A JP2003378631 A JP 2003378631A JP 4528516 B2 JP4528516 B2 JP 4528516B2
Authority
JP
Japan
Prior art keywords
mirror side
transistor
channel
mos transistors
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003378631A
Other languages
Japanese (ja)
Other versions
JP2005140680A (en
Inventor
博幸 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003378631A priority Critical patent/JP4528516B2/en
Publication of JP2005140680A publication Critical patent/JP2005140680A/en
Application granted granted Critical
Publication of JP4528516B2 publication Critical patent/JP4528516B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、検出装置に関するもので、特に、電気化学反応により被検出物に応じて発生する電流を測定することによって化学物質などを検出する電気化学反応検出素子として使用されるものである。   The present invention relates to a detection apparatus, and in particular, is used as an electrochemical reaction detection element that detects a chemical substance or the like by measuring a current generated according to an object to be detected by an electrochemical reaction.

近年、被測定溶液中に微量に含まれる化学物質を簡易・迅速に検出できる化学物質検出装置の開発が報告されている(たとえば、特許文献1参照)。また、この化学物質検出装置を半導体装置により実現した電気化学反応検出素子も提案されている。この電気化学反応検出素子は、たとえば、電気化学反応によって発生する電流の違いをDNA(Deoxyribo Nucleic Acid)の検出に利用したDNAセンサ(バイオセンサ)などとしての使用が検討されている。   In recent years, there has been reported development of a chemical substance detection apparatus that can easily and quickly detect a chemical substance contained in a trace amount in a solution to be measured (see, for example, Patent Document 1). An electrochemical reaction detection element in which this chemical substance detection device is realized by a semiconductor device has also been proposed. For example, the use of this electrochemical reaction detecting element as a DNA sensor (biosensor) in which a difference in current generated by an electrochemical reaction is utilized for detection of DNA (Deoxyribo Nucleic Acid) has been studied.

図6は、従来の電気化学反応検出素子の構成例を示すものである。この電気化学反応検出素子は、たとえば図6に示すように、半導体基板1上にそれぞれ設けられた、反応電極部10と制御増幅部20と電流測定部30とによって構成されている。上記反応電極部10は、対極電極(CE1)11と基準電極(RE1)12と作用電極(WE1)13とを有している。上記制御増幅部20はオペアンプ(OA1)21,(OA2)22および抵抗(R_ce1)23,(R_re1)24を有し、端子2に与えられる入力電圧(OAIN1)に応じて、上記対極電極11および上記基準電極12が常に同電位になるように制御する。上記電流測定部30はオペアンプ(OA3)31および抵抗(R_we1)32を有し、上記作用電極13に流れる電流を出力電圧(OUT1)に変換して、端子3より出力する。   FIG. 6 shows a configuration example of a conventional electrochemical reaction detecting element. For example, as shown in FIG. 6, the electrochemical reaction detection element is configured by a reaction electrode unit 10, a control amplification unit 20, and a current measurement unit 30 provided on the semiconductor substrate 1. The reaction electrode unit 10 includes a counter electrode (CE1) 11, a reference electrode (RE1) 12, and a working electrode (WE1) 13. The control amplification unit 20 includes operational amplifiers (OA1) 21, (OA2) 22 and resistors (R_ce1) 23, (R_re1) 24, and the counter electrode 11 and the control electrode 20 according to the input voltage (OAIN1) applied to the terminal 2. The reference electrode 12 is controlled so as to always have the same potential. The current measuring unit 30 has an operational amplifier (OA3) 31 and a resistor (R_we1) 32, converts the current flowing through the working electrode 13 into an output voltage (OUT1), and outputs it from the terminal 3.

このような構成の電気化学反応検出素子においては、たとえば、検出の対象となる被検出物を含む溶液または物質が、上記反応電極部10上に載せられる。この状態で、上記端子2に与える入力電圧(OAIN1)を変化させると、上記反応電極部10で電気化学反応が起こる。これにより、上記作用電極13に上記被検出物に応じた電流が流れる。この作用電極13を流れる電流と上記入力電圧(OAIN1)との関係は、上記被検出物の種類やその濃度に応じたものとなる。   In the electrochemical reaction detection element having such a configuration, for example, a solution or a substance containing a detection target to be detected is placed on the reaction electrode unit 10. In this state, when the input voltage (OAIN1) applied to the terminal 2 is changed, an electrochemical reaction occurs at the reaction electrode unit 10. As a result, a current corresponding to the object to be detected flows through the working electrode 13. The relationship between the current flowing through the working electrode 13 and the input voltage (OAIN1) depends on the type of the object to be detected and its concentration.

上記作用電極13を流れる電流は、上記電流測定部30内の抵抗32によって電流電圧変換された後、上記端子3より出力される。すなわち、上記抵抗32により上記作用電極13を流れる電流量に応じて電流電圧変換された出力電圧(OUT1)が、上記端子3より出力される。このように、この電気化学反応検出素子では、作用電極13に流れる電流を測定することによって、被検出物の検出、つまり被検出物の特定や判定のための情報の取得が行われる。
特開2001−99800
The current flowing through the working electrode 13 is output from the terminal 3 after being subjected to current-voltage conversion by the resistor 32 in the current measuring unit 30. That is, an output voltage (OUT 1) that is current-voltage converted according to the amount of current flowing through the working electrode 13 by the resistor 32 is output from the terminal 3. Thus, in this electrochemical reaction detection element, by detecting the current flowing through the working electrode 13, detection of the detection object, that is, acquisition of information for specifying or determining the detection object is performed.
JP 2001-99800 A

上記した構成の電気化学反応検出素子において、微小な電流を測定できるようにするには、電流測定部30の抵抗32の値を高くすればよい。しかしながら、抵抗32の値を高くすると、出力電圧(OUT1)にノイズが乗りやすくなるため、測定の精度が悪化するという問題があった。   In the electrochemical reaction detecting element having the above-described configuration, the value of the resistor 32 of the current measuring unit 30 may be increased in order to measure a minute current. However, when the value of the resistor 32 is increased, noise is easily applied to the output voltage (OUT1), and there is a problem in that the measurement accuracy is deteriorated.

上記したように、従来においては、微小な電流を測定するために抵抗値を高くすると、測定の精度が悪化するという問題があった。   As described above, conventionally, when the resistance value is increased in order to measure a minute current, there is a problem that the measurement accuracy is deteriorated.

本発明は、上記の課題を解決するためになされたものであって、その目的とするところは、電気化学反応により被検出物に応じて発生する電流の測定の精度を向上でき、被検出物を高感度に検出することが可能な検出装置を提供することにある。   The present invention has been made in order to solve the above-mentioned problems, and the object of the present invention is to improve the accuracy of measurement of the current generated according to the detected object by the electrochemical reaction, and to detect the detected object. An object of the present invention is to provide a detection device capable of detecting a high sensitivity.

本願発明の一態様によれば、半導体基板上に設けられ、電気化学反応により被検出物に応じて発生する電流を測定することによって物質中に含まれる被検出物を検出する検出装置であって、前記被検出物に電気化学反応を生じさせるための電気化学反応部と、前記電気化学反応部での電気化学反応により前記被検出物に応じて発生した電流をミラーするミラー回路部と、前記ミラー回路部でミラーされた電流を電荷電圧変換する変換部とを具備し、前記ミラー回路部は、正側電源電圧に接続され、ゲートが共通接続され、非ミラー側及びミラー側にそれぞれ設けられたpチャネルの第1MOSトランジスタと、負電源電圧に接続され、ゲートが共通接続され、非ミラー側及びミラー側にそれぞれ設けられたnチャネルの第2MOSトランジスタとを備え、ミラー側の前記第1MOSトランジスタと第2MOSトランジスタとが接続される接続点に前記変換部が接続され、前記電気化学反応により前記被検出物に応じて発生した電流を、前記変換部での電荷電圧変換によって測定するようにした検出装置が提供される。 According to one aspect of the present invention, there is provided a detection device that is provided on a semiconductor substrate and detects a detection target contained in a substance by measuring a current generated according to the detection target by an electrochemical reaction. An electrochemical reaction unit for causing an electrochemical reaction in the object to be detected; a mirror circuit unit for mirroring a current generated according to the object to be detected by an electrochemical reaction in the electrochemical reaction unit; A conversion unit that converts the current mirrored in the mirror circuit unit into a charge voltage, and the mirror circuit unit is connected to the positive power supply voltage, the gate is commonly connected, and provided on the non-mirror side and the mirror side, respectively. The p-channel first MOS transistor is connected to the negative power supply voltage, the gate is commonly connected, and the n-channel second MOS transistor provided on the non-mirror side and the mirror side, respectively. With the door, said conversion section to a connection point of said first 1MOS transistor and the 2MOS transistor mirror side is connected is connected, the current generated in response to the detected object by the electrochemical reaction, the conversion unit detection apparatus designed to measure the charge-to-voltage conversion in is provided.

この発明によれば、高抵抗を用いることなしに、微小な電流をも高精度に測定することが可能となる結果、電気化学反応により被検出物に応じて発生する電流の測定の精度を向上でき、被検出物を高感度に検出することが可能な検出装置を提供できる。   According to the present invention, it is possible to measure even a minute current with high accuracy without using a high resistance, and as a result, the accuracy of measurement of current generated according to an object to be detected by an electrochemical reaction is improved. And a detection device capable of detecting an object to be detected with high sensitivity.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[第1の実施形態]
図1は、この発明の第1の実施形態にしたがった、電気化学反応検出素子の基本構成を示すものである。この電気化学反応検出素子は、電気化学反応により被検出物に応じて発生する電流を、抵抗を用いることなく、電荷電圧変換によって測定できるようにしたものである。
[First Embodiment]
FIG. 1 shows a basic configuration of an electrochemical reaction detection element according to the first embodiment of the present invention. This electrochemical reaction detecting element can measure a current generated according to an object to be detected by an electrochemical reaction by charge-voltage conversion without using a resistor.

すなわち、半導体基板1上には、電気化学反応部である反応電極部10が形成されている。上記反応電極部10には、対極電極(CE1)11と基準電極(RE1)12と作用電極(WE1)13とが設けられている。これら各電極11,12,13は、金属、たとえば、S(信号)/N(ノイズ)比が良好な金(Au)を用いてスパッタリング法により形成されている。   That is, a reaction electrode portion 10 that is an electrochemical reaction portion is formed on the semiconductor substrate 1. The reaction electrode unit 10 is provided with a counter electrode (CE1) 11, a reference electrode (RE1) 12, and a working electrode (WE1) 13. Each of these electrodes 11, 12, and 13 is formed by sputtering using a metal, for example, gold (Au) having a good S (signal) / N (noise) ratio.

上記対極電極11および上記基準電極12には制御増幅部20が接続されている。この制御増幅部20は、上記半導体基板1上に設けられるとともに、オペアンプ(OA1)21,(OA2)22および抵抗(R_ce1)23,(R_re1)24を有している。すなわち、上記対極電極11には、上記オペアンプ21の出力端が接続されている。このオペアンプ21の非反転入力端(+)には、コモン入力(COM)が接続されている。また、上記オペアンプ21の反転入力端(−)は、上記抵抗23,24の一端にそれぞれ接続されている。上記抵抗23の他端は、入力電圧(OAIN1)が与えられる端子2に接続されている。一方、上記抵抗24の他端は、上記オペアンプ22の出力端および反転入力端(−)にそれぞれ接続されている。そして、このオペアンプ22の非反転入力端(+)に、上記基準電極12が接続されている。   A control amplification unit 20 is connected to the counter electrode 11 and the reference electrode 12. The control amplifier 20 is provided on the semiconductor substrate 1 and includes operational amplifiers (OA1) 21 and (OA2) 22 and resistors (R_ce1) 23 and (R_re1) 24. In other words, the output terminal of the operational amplifier 21 is connected to the counter electrode 11. A common input (COM) is connected to the non-inverting input terminal (+) of the operational amplifier 21. The inverting input terminal (−) of the operational amplifier 21 is connected to one end of each of the resistors 23 and 24. The other end of the resistor 23 is connected to a terminal 2 to which an input voltage (OAIN1) is applied. On the other hand, the other end of the resistor 24 is connected to the output terminal and the inverting input terminal (−) of the operational amplifier 22. The reference electrode 12 is connected to the non-inverting input terminal (+) of the operational amplifier 22.

上記作用電極13には、オペアンプ(OA3)31およびカレントミラー回路(ミラー回路部)40が接続されている。上記オペアンプ31は、上記半導体基板1上に設けられるとともに、その反転入力端(−)に上記作用電極13が接続されている。また、上記オペアンプ31の非反転入力端(+)には、コモン入力が接続されている。そして、上記オペアンプ31の出力端には、上記カレントミラー回路40が接続されている。   An operational amplifier (OA3) 31 and a current mirror circuit (mirror circuit unit) 40 are connected to the working electrode 13. The operational amplifier 31 is provided on the semiconductor substrate 1 and the working electrode 13 is connected to the inverting input terminal (−) thereof. A common input is connected to the non-inverting input terminal (+) of the operational amplifier 31. The current mirror circuit 40 is connected to the output terminal of the operational amplifier 31.

上記カレントミラー回路40は、上記半導体基板1上に設けられるとともに、PチャネルMOS(PMOS)トランジスタTRC1,TRC2,TRC4,TRC7,TRC8およびNチャネルMOS(NMOS)トランジスタTRC3,TRC5,TRC6,TRC9,TRC10を有している。上記トランジスタTRC1〜TRC10のうち、上記PMOSトランジスタTRC1,TRC2,TRC4および上記NMOSトランジスタTRC3,TRC5,TRC6は、正側電源電圧VDDと負側電源電圧VSSとの間に直列に接続されている(非ミラー側)。また、上記PMOSトランジスタTRC7,TRC8および上記NMOSトランジスタTRC9,TRC10は、上記正側電源電圧VDDと上記負側電源電圧VSSとの間に直列に接続されている(ミラー側)。   The current mirror circuit 40 is provided on the semiconductor substrate 1, and P channel MOS (PMOS) transistors TRC1, TRC2, TRC4, TRC7, TRC8 and N channel MOS (NMOS) transistors TRC3, TRC5, TRC6, TRC9, TRC10. have. Among the transistors TRC1 to TRC10, the PMOS transistors TRC1, TRC2, and TRC4 and the NMOS transistors TRC3, TRC5, and TRC6 are connected in series between the positive power supply voltage VDD and the negative power supply voltage VSS (non-current). Mirror side). The PMOS transistors TRC7 and TRC8 and the NMOS transistors TRC9 and TRC10 are connected in series between the positive power supply voltage VDD and the negative power supply voltage VSS (mirror side).

また、上記PMOSトランジスタTRC1,TRC7はミラー接続、つまり、ゲートが共通に接続されるとともに、その共通ゲートが上記PMOSトランジスタTRC1,TRC2の接続点に接続されている。同様に、上記PMOSトランジスタTRC2,TRC8はミラー接続、つまり、ゲートが共通に接続されるとともに、その共通ゲートが上記PMOSトランジスタTRC2と上記NMOSトランジスタTRC3との接続点に接続されている。また、上記NMOSトランジスタTRC5,TRC9はミラー接続、つまり、ゲートが共通に接続されるとともに、その共通ゲートが上記PMOSトランジスタTRC4と上記NMOSトランジスタTRC5との接続点に接続されている。同様に、上記NMOSトランジスタTRC6,TRC10はミラー接続、つまり、ゲートが共通に接続されるとともに、その共通ゲートが上記NMOSトランジスタTRC5,TRC6の接続点に接続されている。   The PMOS transistors TRC1 and TRC7 are mirror-connected, that is, the gates are connected in common, and the common gate is connected to the connection point of the PMOS transistors TRC1 and TRC2. Similarly, the PMOS transistors TRC2 and TRC8 are mirror-connected, that is, the gates are connected in common, and the common gate is connected to the connection point between the PMOS transistor TRC2 and the NMOS transistor TRC3. The NMOS transistors TRC5 and TRC9 are mirror-connected, that is, the gates are connected in common, and the common gate is connected to the connection point between the PMOS transistor TRC4 and the NMOS transistor TRC5. Similarly, the NMOS transistors TRC6 and TRC10 are mirror-connected, that is, the gates are connected in common, and the common gate is connected to the connection point of the NMOS transistors TRC5 and TRC6.

さらに、上記NMOSトランジスタTRC3および上記PMOSトランジスタTRC4の各ゲートに対し、上記オペアンプ31の出力端がそれぞれ接続されている。また、上記NMOSトランジスタTRC3と上記PMOSトランジスタTRC4との接続点には、上記作用電極13が接続されている。   Further, the output terminal of the operational amplifier 31 is connected to the gates of the NMOS transistor TRC3 and the PMOS transistor TRC4. The working electrode 13 is connected to a connection point between the NMOS transistor TRC3 and the PMOS transistor TRC4.

そして、上記PMOSトランジスタTRC8と上記NMOSトランジスタTRC9との接続点には、NチャネルMOS(NMOS)トランジスタからなるサンプリング(制御)用トランジスタTRS1を介して、電荷電圧変換部50が接続されている。上記サンプリング用トランジスタTRS1は上記半導体基板1上に設けられるとともに、そのゲートには、サンプリングパルス(SP)が供給されるようになっている。   A charge-voltage converter 50 is connected to a connection point between the PMOS transistor TRC8 and the NMOS transistor TRC9 via a sampling (control) transistor TRS1 composed of an N-channel MOS (NMOS) transistor. The sampling transistor TRS1 is provided on the semiconductor substrate 1, and a sampling pulse (SP) is supplied to its gate.

上記電荷電圧変換部50は、上記半導体基板1上に設けられるとともに、キャパシタC1と、NチャネルMOS(NMOS)トランジスタからなるリセット用トランジスタTR1と、ソースフォロア回路を構成するNチャネルMOS(NMOS)トランジスタTR2,TR3とを有している。つまり、上記キャパシタC1は電荷を保持するためのものであって、その一方の電極に上記負側電源電圧VSSが供給されている。また、上記キャパシタC1の他方の電極には、上記サンプリング用トランジスタTRS1、上記リセット用トランジスタTR1のソース/ドレインをなす一方の拡散層、および、上記NMOSトランジスタTR2のゲートが接続されている。   The charge-voltage conversion unit 50 is provided on the semiconductor substrate 1, and includes a capacitor C1, a reset transistor TR1 including an N-channel MOS (NMOS) transistor, and an N-channel MOS (NMOS) transistor constituting a source follower circuit. TR2 and TR3. That is, the capacitor C1 is for holding electric charge, and the negative power supply voltage VSS is supplied to one electrode thereof. The other electrode of the capacitor C1 is connected to the sampling transistor TRS1, one diffusion layer forming the source / drain of the reset transistor TR1, and the gate of the NMOS transistor TR2.

上記リセット用トランジスタTR1は、上記キャパシタC1に保持された電荷をリセットするためのものである。上記リセット用トランジスタTR1のゲートにはリセット制御パルス(RST_C)が、他方の拡散層にはリセット電圧(VRS)が、それぞれ供給されるようになっている。   The reset transistor TR1 is for resetting the charge held in the capacitor C1. A reset control pulse (RST_C) is supplied to the gate of the reset transistor TR1, and a reset voltage (VRS) is supplied to the other diffusion layer.

上記NMOSトランジスタTR2,TR3は、上記正側電源電圧VDDと上記負側電源電圧VSSとの間に直列に接続されている。また、上記NMOSトランジスタTR3のゲートも、上記負側電源電圧VSSに接続されている。そして、上記NMOSトランジスタTR2,TR3の接続点は、出力電圧(OUT1)が取り出される端子3に接続されている。   The NMOS transistors TR2 and TR3 are connected in series between the positive power supply voltage VDD and the negative power supply voltage VSS. The gate of the NMOS transistor TR3 is also connected to the negative power supply voltage VSS. The connection point between the NMOS transistors TR2 and TR3 is connected to a terminal 3 from which an output voltage (OUT1) is taken.

なお、上記正側電源電圧VDDおよび上記負側電源電圧VSSは、上記オペアンプ21,22,31にもそれぞれ供給されている。   The positive power supply voltage VDD and the negative power supply voltage VSS are also supplied to the operational amplifiers 21, 22, and 31, respectively.

次に、上記した構成の電気化学反応検出素子による被検出物の検出方法について説明する。すなわち、上記した構成の電気化学反応検出素子において、たとえば、検出の対象となる被検出物を含む溶液または物質が反応電極部10上に載せられる。この状態で、端子2に与える入力電圧(OAIN1)が変化される。すると、制御増幅部20によって、対極電極11の電位が、上記入力電圧(OAIN1)および上記基準電極12のフィードバック電位に応じて制御される。これにより、上記反応電極部10にて電気化学反応が起こり、上記入力電圧(OAIN1)と上記被検出物の種類やその濃度とに応じた電流(電荷)が発生する。   Next, a method for detecting an object to be detected by the electrochemical reaction detecting element having the above configuration will be described. That is, in the electrochemical reaction detection element having the above-described configuration, for example, a solution or a substance containing a detection target to be detected is placed on the reaction electrode unit 10. In this state, the input voltage (OAIN1) applied to the terminal 2 is changed. Then, the potential of the counter electrode 11 is controlled by the control amplifier 20 according to the input voltage (OAIN1) and the feedback potential of the reference electrode 12. As a result, an electrochemical reaction takes place at the reaction electrode section 10, and a current (charge) corresponding to the input voltage (OAIN1) and the type and concentration of the detected object is generated.

上記電気化学反応により上記被検出物に応じて発生した電流(電荷)は、作用電極13を流れる。そして、その電流(電荷)は、上記作用電極13につながるカレントミラー回路40に供給されて、ミラー側へコピーされる。その際、上記カレントミラー回路40の非ミラー側の電位は、オペアンプ31の出力によって一定に保たれる。   A current (charge) generated according to the object to be detected by the electrochemical reaction flows through the working electrode 13. The current (charge) is supplied to the current mirror circuit 40 connected to the working electrode 13 and copied to the mirror side. At that time, the potential on the non-mirror side of the current mirror circuit 40 is kept constant by the output of the operational amplifier 31.

たとえば、上記作用電極13を流れる電流(電荷)がコモン入力よりも小さい場合、上記カレントミラー回路40によりコピーされた電流(電荷)は、サンプリング用トランジスタTRS1へと流れる。このとき、上記サンプリング用トランジスタTRS1のゲートが開いているならば、その電流(電荷)は、電荷電圧変換部50のキャパシタC1により保持される。上記キャパシタC1によって保持された電荷は、ソースフォロア回路(NMOSトランジスタ)TR2,TR3により電荷電圧変換される。   For example, when the current (charge) flowing through the working electrode 13 is smaller than the common input, the current (charge) copied by the current mirror circuit 40 flows to the sampling transistor TRS1. At this time, if the gate of the sampling transistor TRS1 is open, the current (charge) is held by the capacitor C1 of the charge-voltage converter 50. The charge held by the capacitor C1 is converted into a charge voltage by the source follower circuits (NMOS transistors) TR2 and TR3.

本実施形態の場合、作用電極13に流れる電流(電荷)を、電荷電圧変換により測定するようにしている。このため、作用電極13を流れる電流(電荷)がたとえ微小な値であったとしても高精度に測定でき、高抵抗を用いる場合に比べ、測定の精度を格段に向上できる。   In the case of this embodiment, the current (charge) flowing through the working electrode 13 is measured by charge-voltage conversion. For this reason, even if the current (charge) flowing through the working electrode 13 is a minute value, it can be measured with high accuracy, and the measurement accuracy can be remarkably improved as compared with the case where high resistance is used.

こうして、作用電極13を流れる電流(電荷)は出力電圧(OUT1)となって、端子3より出力される。この出力電圧(OUT1)は、上記被検出物を検出するための情報として、被検出物の特定や判定などの処理に供される。なお、リセット用トランジスタTR1のゲートを開くことにより、上記キャパシタC1によって保持された電荷はリセット電圧VRSと同電位となる、つまりリセットされる。   Thus, the current (charge) flowing through the working electrode 13 becomes the output voltage (OUT1) and is output from the terminal 3. This output voltage (OUT1) is subjected to processing such as identification and determination of the detected object as information for detecting the detected object. By opening the gate of the reset transistor TR1, the charge held by the capacitor C1 becomes the same potential as the reset voltage VRS, that is, is reset.

上記したように、抵抗を用いずに、電気化学反応により被検出物に応じて発生する電流を測定できるようにしている。すなわち、電気化学反応検出素子において、電荷検出(電荷電圧変換)により、作用電極に流れる電流を測定するようにしている。これにより、高抵抗を用いることなしに、微小な電流をも高精度に測定できるようになる。したがって、ノイズの影響を受けることなく、被検出物を高感度に検出することが可能となるものである。   As described above, the current generated according to the object to be detected by the electrochemical reaction can be measured without using the resistance. That is, in the electrochemical reaction detection element, the current flowing through the working electrode is measured by charge detection (charge-voltage conversion). As a result, a minute current can be measured with high accuracy without using a high resistance. Therefore, it is possible to detect the detection object with high sensitivity without being affected by noise.

特に、上記した構成の電気化学反応検出素子においては、測定したい電流量に応じて、電荷電圧変換部50におけるキャパシタ(C1)の容量値を変更することにより、さらに微小な電流の測定が可能である。   In particular, in the electrochemical reaction detection element having the above-described configuration, it is possible to measure a smaller current by changing the capacitance value of the capacitor (C1) in the charge-voltage conversion unit 50 according to the amount of current to be measured. is there.

なお、本実施形態において、上記カレントミラー回路40としては、上記PMOSトランジスタTRC1,TRC2,TRC7,TRC8および上記NMOSトランジスタTRC3のみによって構成することもできる。つまり、オペアンプ31の出力が正側(+)に固定される場合、上記カレントミラー回路40における、上記PMOSトランジスタTRC4および上記NMOSトランジスタTRC5,TRC6,TRC9,TRC10は省略できる。   In the present embodiment, the current mirror circuit 40 may be constituted by only the PMOS transistors TRC1, TRC2, TRC7, TRC8 and the NMOS transistor TRC3. That is, when the output of the operational amplifier 31 is fixed to the positive side (+), the PMOS transistor TRC4 and the NMOS transistors TRC5, TRC6, TRC9, and TRC10 in the current mirror circuit 40 can be omitted.

また、上述した構成の電気化学反応検出素子においては、上記カレントミラー回路40の、ミラーする電流(電荷)の増幅度を変えることによっても、より微小な電流の測定が可能である。   Further, in the electrochemical reaction detecting element having the above-described configuration, it is possible to measure a smaller current by changing the amplification degree of the current (charge) to be mirrored in the current mirror circuit 40.

[第2の実施形態]
図2および図3は、この発明の第2の実施形態にしたがった、カレントミラー回路の構成例をそれぞれ示すものである。すなわち、図2に示すカレントミラー回路40aの場合、たとえば、少なくとも上記PMOSトランジスタTRC7が、並列に接続された複数のPMOSトランジスタTRC7a,TRC7b,〜,TRC7nによって構成されている。また、この例の場合、少なくとも上記NMOSトランジスタTRC10が、並列に接続された複数のNMOSトランジスタTRC10a,TRC10b,〜,TRC10nによって構成されている。
[Second Embodiment]
2 and 3 show examples of the configuration of the current mirror circuit according to the second embodiment of the present invention. That is, in the case of the current mirror circuit 40a shown in FIG. 2, for example, at least the PMOS transistor TRC7 is composed of a plurality of PMOS transistors TRC7a, TRC7b,..., TRC7n connected in parallel. In this example, at least the NMOS transistor TRC10 includes a plurality of NMOS transistors TRC10a, TRC10b,..., TRC10n connected in parallel.

この構成のカレントミラー回路40aによれば、上記作用電極13を流れる電流(電荷)は、上記PMOSトランジスタTRC7a,TRC7b,〜,TRC7nの個数に応じて、または、上記NMOSトランジスタTRC10a,TRC10b,〜,TRC10nの個数に応じて、それぞれ増幅されてミラー側へコピーされる。これにより、より微小な電流の測定が可能となる。   According to the current mirror circuit 40a having this configuration, the current (charge) flowing through the working electrode 13 depends on the number of the PMOS transistors TRC7a, TRC7b,..., TRC7n, or the NMOS transistors TRC10a, TRC10b,. Depending on the number of TRCs 10n, they are amplified and copied to the mirror side. Thereby, it is possible to measure a smaller current.

また、図3に示すカレントミラー回路40bの場合、たとえば、上記PMOSトランジスタTRC7が、並列に接続された複数のPMOSトランジスタTRC7a,TRC7b,〜,TRC7nによって構成されるとともに、上記PMOSトランジスタTRC8が、並列に接続された複数のPMOSトランジスタTRC8a,TRC8b,〜,TRC8nによって構成されている。また、この例の場合、上記NMOSトランジスタTRC10が、並列に接続された複数のNMOSトランジスタTRC10a,TRC10b,〜,TRC10nによって構成されるとともに、上記NMOSトランジスタTRC9が、並列に接続された複数のNMOSトランジスタTRC9a,TRC9b,〜,TRC9nによって構成されている。   In the case of the current mirror circuit 40b shown in FIG. 3, for example, the PMOS transistor TRC7 is composed of a plurality of PMOS transistors TRC7a, TRC7b,..., TRC7n connected in parallel, and the PMOS transistor TRC8 is connected in parallel. Are constituted by a plurality of PMOS transistors TRC8a, TRC8b,..., TRC8n. In this example, the NMOS transistor TRC10 includes a plurality of NMOS transistors TRC10a, TRC10b,..., TRC10n connected in parallel, and the NMOS transistor TRC9 includes a plurality of NMOS transistors connected in parallel. TRC9a, TRC9b,..., TRC9n.

この構成のカレントミラー回路40bによれば、上記作用電極13を流れる電流(電荷)は、上記PMOSトランジスタTRC7a,TRC7b,〜,TRC7nおよび上記PMOSトランジスタTRC8a,TRC8b,〜,TRC8nの個数に応じて、または、上記NMOSトランジスタTRC9a,TRC9b,〜,TRC9nおよび上記NMOSトランジスタTRC10a,TRC10b,〜,TRC10nの個数に応じて、それぞれ増幅されてミラー側へコピーされる。これにより、より微小な電流の測定が可能となる。   According to the current mirror circuit 40b having this configuration, the current (charge) flowing through the working electrode 13 depends on the number of the PMOS transistors TRC7a, TRC7b,..., TRC7n and the number of the PMOS transistors TRC8a, TRC8b,. Alternatively, each of the NMOS transistors TRC9a, TRC9b,..., TRC9n and the NMOS transistors TRC10a, TRC10b,. Thereby, it is possible to measure a smaller current.

[第3の実施形態]
図4および図5は、この発明の第3の実施形態にしたがった、カレントミラー回路の構成例をそれぞれ示すものである。すなわち、図4に示すカレントミラー回路40cの場合、たとえば、少なくとも上記PMOSトランジスタTRC7が、直列に接続された複数のPMOSトランジスタTRC7a,TRC7b,〜,TRC7nによって構成されている。また、この例の場合、少なくとも上記NMOSトランジスタTRC10が、直列に接続された複数のNMOSトランジスタTRC10a,TRC10b,〜,TRC10nによって構成されている。
[Third Embodiment]
FIGS. 4 and 5 show configuration examples of the current mirror circuit according to the third embodiment of the present invention. That is, in the case of the current mirror circuit 40c shown in FIG. 4, for example, at least the PMOS transistor TRC7 is composed of a plurality of PMOS transistors TRC7a, TRC7b,..., TRC7n connected in series. In this example, at least the NMOS transistor TRC10 includes a plurality of NMOS transistors TRC10a, TRC10b,..., TRC10n connected in series.

この構成のカレントミラー回路40cによれば、上記作用電極13を流れる電流(電荷)は、上記PMOSトランジスタTRC7a,TRC7b,〜,TRC7nの個数に応じて、または、上記NMOSトランジスタTRC10a,TRC10b,〜,TRC10nの個数に応じて、それぞれ増幅(個数分の1倍)されてミラー側へコピーされる。このように、カレントミラー回路は、必要に応じて、ミラーする電流(電荷)の増幅度が小さくなるように構成することもできる。   According to the current mirror circuit 40c having this configuration, the current (charge) flowing through the working electrode 13 depends on the number of the PMOS transistors TRC7a, TRC7b,..., TRC7n, or the NMOS transistors TRC10a, TRC10b,. Depending on the number of TRCs 10n, each is amplified (one times the number) and copied to the mirror side. As described above, the current mirror circuit can be configured so that the amplification degree of the current (charge) to be mirrored becomes small as necessary.

また、図5に示すカレントミラー回路40dの場合、たとえば、上記PMOSトランジスタTRC7が、直列に接続された複数のPMOSトランジスタTRC7a,TRC7b,〜,TRC7nによって構成されるとともに、上記PMOSトランジスタTRC8が、直列に接続された複数のPMOSトランジスタTRC8a,TRC8b,〜,TRC8nによって構成されている。また、この例の場合、上記NMOSトランジスタTRC9が、直列に接続された複数のNMOSトランジスタTRC9a,TRC9b,〜,TRC9nによって構成されるとともに、上記NMOSトランジスタTRC10が、直列に接続された複数のNMOSトランジスタTRC10a,TRC10b,〜,TRC10nによって構成されている。   In the case of the current mirror circuit 40d shown in FIG. 5, for example, the PMOS transistor TRC7 is composed of a plurality of PMOS transistors TRC7a, TRC7b,..., TRC7n connected in series, and the PMOS transistor TRC8 is connected in series. Are constituted by a plurality of PMOS transistors TRC8a, TRC8b,..., TRC8n. In this example, the NMOS transistor TRC9 includes a plurality of NMOS transistors TRC9a, TRC9b,..., TRC9n connected in series, and the NMOS transistor TRC10 includes a plurality of NMOS transistors connected in series. It is comprised by TRC10a, TRC10b, ..., TRC10n.

このカレントミラー回路40dの場合、上記作用電極13を流れる電流(電荷)は、上記PMOSトランジスタTRC7a,TRC7b,〜,TRC7nおよび上記PMOSトランジスタTRC8a,TRC8b,〜,TRC8nの個数に応じて、または、上記NMOSトランジスタTRC9a,TRC9b,〜,TRC9nおよび上記NMOSトランジスタTRC10a,TRC10b,〜,TRC10nの個数に応じて、それぞれ増幅(個数分の1倍)されてミラー側へコピーされる。このように、カレントミラー回路は、必要に応じて、ミラーする電流(電荷)の増幅度がさらに小さくなるように構成することもできる。   In the case of the current mirror circuit 40d, the current (charge) flowing through the working electrode 13 depends on the number of the PMOS transistors TRC7a, TRC7b,..., TRC7n and the PMOS transistors TRC8a, TRC8b,. Depending on the number of NMOS transistors TRC9a, TRC9b,..., TRC9n and the NMOS transistors TRC10a, TRC10b,..., TRC10n, they are respectively amplified (one times the number) and copied to the mirror side. As described above, the current mirror circuit can be configured to further reduce the amplification degree of the current (charge) to be mirrored, if necessary.

なお、上記した第2,第3の実施形態においては、いずれの例の場合にも、上記PMOSトランジスタTRC7,TRC8および上記NMOSトランジスタTRC9,TRC10の、各ゲート幅(W)および各ゲート長(L)の比率(W/L)が変わらないように構成するのが望ましい。つまり、上記PMOSトランジスタTRC7は、ゲート幅およびゲート長がほぼ同一とされた複数のトランジスタTRC7a,TRC7b,〜,TRC7nを用いて構成する。同様に、上記PMOSトランジスタTRC8は、ゲート幅およびゲート長がほぼ同一とされた複数のトランジスタTRC8a,TRC8b,〜,TRC8nを用いて構成する。同様に、上記NMOSトランジスタTRC9は、ゲート幅およびゲート長がほぼ同一とされた複数のトランジスタTRC9a,TRC9b,〜,TRC9nを用いて構成する。同様に、上記NMOSトランジスタTRC10は、ゲート幅およびゲート長がほぼ同一とされた複数のトランジスタTRC10a,TRC10b,〜,TRC10nを用いて構成する。こうすることによって、増幅度のバラツキを小さくでき、測定の精度が低下するのを抑えることが可能となる。   In the second and third embodiments, the gate width (W) and the gate length (L) of the PMOS transistors TRC7 and TRC8 and the NMOS transistors TRC9 and TRC10 are the same in any case. ) Ratio (W / L) is preferably not changed. That is, the PMOS transistor TRC7 is constituted by using a plurality of transistors TRC7a, TRC7b,..., TRC7n having the same gate width and gate length. Similarly, the PMOS transistor TRC8 is configured by using a plurality of transistors TRC8a, TRC8b,..., TRC8n having the same gate width and gate length. Similarly, the NMOS transistor TRC9 is configured by using a plurality of transistors TRC9a, TRC9b,..., TRC9n having the same gate width and gate length. Similarly, the NMOS transistor TRC10 is configured by using a plurality of transistors TRC10a, TRC10b,..., TRC10n having the same gate width and gate length. By doing so, it is possible to reduce variations in the degree of amplification and to suppress a reduction in measurement accuracy.

その他、本願発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも1つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。   In addition, the present invention is not limited to the above (each) embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. Further, the above (each) embodiment includes various stages of the invention, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if several constituent requirements are deleted from all the constituent requirements shown in the (each) embodiment, the problem (at least one) described in the column of the problem to be solved by the invention can be solved. When the effect (at least one of the effects) described in the “Effect” column is obtained, a configuration from which the constituent requirements are deleted can be extracted as an invention.

本発明の第1の実施形態にしたがった、電気化学反応検出素子の基本構成を示す回路図。1 is a circuit diagram showing a basic configuration of an electrochemical reaction detection element according to a first embodiment of the present invention. 本発明の第2の実施形態にしたがった、カレントミラー回路の構成例を示す回路図。The circuit diagram which shows the structural example of the current mirror circuit according to the 2nd Embodiment of this invention. 本発明の第2の実施形態にしたがった、カレントミラー回路の他の構成例を示す回路図。The circuit diagram which shows the other structural example of the current mirror circuit according to the 2nd Embodiment of this invention. 本発明の第3の実施形態にしたがった、カレントミラー回路の構成例を示す回路図。The circuit diagram which shows the structural example of the current mirror circuit according to the 3rd Embodiment of this invention. 本発明の第3の実施形態にしたがった、カレントミラー回路の他の構成例を示す回路図。The circuit diagram which shows the other structural example of the current mirror circuit according to the 3rd Embodiment of this invention. 従来技術とその問題点を説明するために示す、電気化学反応検出素子の回路図。The circuit diagram of the electrochemical reaction detection element shown in order to demonstrate a prior art and its problem.

符号の説明Explanation of symbols

1…半導体基板、2…端子(入力側)、3…端子(出力側)、10…反応電極部、11…対極電極(CE1)、12…基準電極(RE1)、13…作用電極(WE1)、20…制御増幅部、21,22,31…オペアンプ、23,24…抵抗、40,40a,40b,40c,40d…カレントミラー回路、50…電荷電圧変換部、COM…コモン入力、OAIN1…入力電圧、OUT1…出力電圧、TRC1,TRC2,TRC4,TRC7,TRC7a,TRC7b,〜,TRC7n,TRC8,TRC8a,TRC8b,〜,TRC8n…PMOSトランジスタ、TRC3,TRC5,TRC6,TRC9,TRC9a,TRC9b,〜,TRC9n,TRC10,TRC10a,TRC10b,〜,TRC10n…NMOSトランジスタ、VDD…正側電源電圧、VSS…負側電源電圧、TRS1…サンプリング用トランジスタ、SP…サンプリングパルス、TR2,TR3…NMOSトランジスタ(ソースフォロア回路)、C1…キャパシタ、TR1…リセット用トランジスタ、RST_C…リセット制御パルス、VRS…リセット電圧、W…ゲート幅、L…ゲート長。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Terminal (input side), 3 ... Terminal (output side), 10 ... Reaction electrode part, 11 ... Counter electrode (CE1), 12 ... Reference electrode (RE1), 13 ... Working electrode (WE1) , 20 ... control amplification unit, 21, 22, 31 ... operational amplifier, 23, 24 ... resistor, 40, 40a, 40b, 40c, 40d ... current mirror circuit, 50 ... charge voltage conversion unit, COM ... common input, OAIN1 ... input Voltage, OUT1... Output voltage, TRC1, TRC2, TRC4, TRC7, TRC7a, TRC7b,..., TRC7n, TRC8, TRC8a, TRC8b,..., TRC8n. TRC9n, TRC10, TRC10a, TRC10b, ..., TRC10n ... NMOS transistor VDD, positive power supply voltage, VSS, negative power supply voltage, TRS1, sampling transistor, SP, sampling pulse, TR2, TR3, NMOS transistor (source follower circuit), C1, capacitor, TR1, reset transistor, RST_C ... reset control pulse, VRS ... reset voltage, W ... gate width, L ... gate length.

Claims (6)

半導体基板上に設けられ、電気化学反応により被検出物に応じて発生する電流を測定することによって物質中に含まれる被検出物を検出する検出装置であって、
前記被検出物に電気化学反応を生じさせるための電気化学反応部と、
前記電気化学反応部での電気化学反応により前記被検出物に応じて発生した電流をミラーするミラー回路部と、
前記ミラー回路部でミラーされた電流を電荷電圧変換する変換部と
を具備し、
前記ミラー回路部は、正側電源電圧に接続され、ゲートが共通接続され、非ミラー側及びミラー側にそれぞれ設けられたpチャネルの第1MOSトランジスタと、
負電源電圧に接続され、ゲートが共通接続され、非ミラー側及びミラー側にそれぞれ設けられたnチャネルの第2MOSトランジスタと
を備え、ミラー側の前記第1MOSトランジスタと第2MOSトランジスタとが接続される接続点に前記変換部が接続され、
前記電気化学反応により前記被検出物に応じて発生した電流を、前記変換部での電荷電圧変換によって測定するようにしたことを特徴とする検出装置。
A detection device that is provided on a semiconductor substrate and detects a detection object contained in a substance by measuring a current generated according to the detection object by an electrochemical reaction,
An electrochemical reaction section for causing an electrochemical reaction to the object to be detected;
A mirror circuit unit that mirrors a current generated according to the object to be detected by an electrochemical reaction in the electrochemical reaction unit;
A conversion unit that converts a current mirrored by the mirror circuit unit into a charge voltage, and
The mirror circuit section is connected to the positive power supply voltage, the gate is commonly connected, and a p-channel first MOS transistor provided on each of the non-mirror side and the mirror side,
An n-channel second MOS transistor connected to the negative power supply voltage, having a common gate, and provided on the non-mirror side and the mirror side, respectively
The conversion unit is connected to a connection point where the first MOS transistor and the second MOS transistor on the mirror side are connected,
A detection apparatus characterized in that a current generated according to the object to be detected by the electrochemical reaction is measured by charge-voltage conversion in the conversion unit.
前記非ミラー側及びミラー側の前記第1MOSトランジスタの各々は、それぞれ直列接続されたpチャネルの第3、第4MOSトランジスタを備え、
前記ミラー側の第3、第4MOSトランジスタの少なくともいずれかは、複数のpチャネルトランジスタを並列に接続してなり、
前記非ミラー側及びミラー側の前記第2MOSトランジスタの各々は、それぞれ直列接続されたnチャネルの第5、第6MOSトランジスタを備え、
前記ミラー側の前記第5、第6MOSトランジスタの少なくともいずれかは、複数のnチャネルトランジスタを並列に接続してなることを特徴とする請求項1に記載の検出装置。
Each of the first MOS transistors on the non-mirror side and the mirror side includes p-channel third and fourth MOS transistors connected in series,
The third of the mirror side, at least one of the first 4MOS transistor, Ri Na by connecting a plurality of p-channel transistors in parallel,
Each of the second MOS transistors on the non-mirror side and the mirror side includes n-channel fifth and sixth MOS transistors connected in series,
The fifth of the mirror side, at least one of the first 6MOS transistor, detecting device according to claim 1, characterized in Rukoto such by connecting a plurality of n-channel transistors in parallel.
前記非ミラー側及びミラー側の前記第1MOSトランジスタの各々は、それぞれ直列接続されたpチャネルの第3、第4MOSトランジスタを備え、
前記ミラー側の前記第3、第4MOSトランジスタの各々は、複数のpチャネルMOSトランジスタを並列に接続してなり、
前記非ミラー側及びミラー側の前記第2MOSトランジスタの各々は、それぞれ直列接続されたnチャネルの第5、第6MOSトランジスタを備え、
前記ミラー側の前記第5、第6MOSトランジスタの各々は、複数のnチャネルトランジスタを並列に接続してなることを特徴とする請求項1に記載の検出装置。
Each of the first MOS transistors on the non-mirror side and the mirror side includes p-channel third and fourth MOS transistors connected in series,
The mirror side of the third, each of the 4MOS transistor, Ri Na by connecting a plurality of p-channel MOS transistors in parallel,
Each of the second MOS transistors on the non-mirror side and the mirror side includes n-channel fifth and sixth MOS transistors connected in series,
The fifth of the mirror side, each of the 6MOS transistor, the detection apparatus according to claim 1, characterized in Rukoto such by connecting a plurality of n-channel transistors in parallel.
前記非ミラー側及びミラー側の前記第1MOSトランジスタの各々は、それぞれ直列接続されたpチャネルの第3、第4MOSトランジスタを備え、
前記ミラー側の前記第3、第4MOSトランジスタの少なくともいずれかは、複数のpチャネルMOSトランジスタを直列に接続してなり、
前記非ミラー側及びミラー側の前記第2MOSトランジスタの各々は、それぞれ直列接続されたnチャネルの第5、第6MOSトランジスタを備え、
前記ミラー側の前記第5、第6MOSトランジスタの少なくともいずれかは、複数のnチャネルトランジスタを直列に接続してなることを特徴とする請求項1に記載の検出装置。
Each of the first MOS transistors on the non-mirror side and the mirror side includes p-channel third and fourth MOS transistors connected in series,
The mirror side of the third, at least one of the first 4MOS transistor, Ri Na by connecting a plurality of p-channel MOS transistor in series,
Each of the second MOS transistors on the non-mirror side and the mirror side includes n-channel fifth and sixth MOS transistors connected in series,
The fifth of the mirror side, at least one of the first 6MOS transistor, detecting device according to claim 1, characterized in Rukoto such by connecting a plurality of n-channel transistor in series.
前記非ミラー側及びミラー側の前記第1MOSトランジスタの各々は、それぞれ直列接続されたpチャネルの第3、第4MOSトランジスタを備え、
前記ミラー側の前記第3、第4MOSトランジスタの各々は、複数のpチャネルトランジスタを直列に接続してなり、
前記非ミラー側及びミラー側の前記第2MOSトランジスタの各々は、それぞれ直列接続されたnチャネルの第5、第6MOSトランジスタを備え、
前記ミラー側の前記第5、第6MOSトランジスタの各々は、複数のnチャネルトランジスタを直列に接続してなることを特徴とする請求項1に記載の検出装置。
Each of the first MOS transistors on the non-mirror side and the mirror side includes p-channel third and fourth MOS transistors connected in series,
The mirror side of the third, each of the 4MOS transistor, Ri Na by connecting a plurality of p-channel transistor in series,
Each of the second MOS transistors on the non-mirror side and the mirror side includes n-channel fifth and sixth MOS transistors connected in series,
The fifth of the mirror side, each of the 6MOS transistor, the detection apparatus according to claim 1, characterized in Rukoto such by connecting a plurality of n-channel transistor in series.
前記変換部は、前記ミラー回路部でミラーされた電流に応じた電荷を保持するキャパシタと、このキャパシタで保持された電荷を電圧に変換するソースフォロア回路とを有することを特徴とする請求項1に記載の検出装置。   2. The conversion unit according to claim 1, further comprising a capacitor that holds a charge corresponding to the current mirrored by the mirror circuit unit, and a source follower circuit that converts the charge held by the capacitor into a voltage. The detection device according to 1.
JP2003378631A 2003-11-07 2003-11-07 Detection device Expired - Fee Related JP4528516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003378631A JP4528516B2 (en) 2003-11-07 2003-11-07 Detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003378631A JP4528516B2 (en) 2003-11-07 2003-11-07 Detection device

Publications (2)

Publication Number Publication Date
JP2005140680A JP2005140680A (en) 2005-06-02
JP4528516B2 true JP4528516B2 (en) 2010-08-18

Family

ID=34688956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378631A Expired - Fee Related JP4528516B2 (en) 2003-11-07 2003-11-07 Detection device

Country Status (1)

Country Link
JP (1) JP4528516B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5660533B2 (en) * 2010-08-25 2015-01-28 国立大学法人名古屋大学 Current detector
CN116338281B (en) * 2023-03-22 2024-10-22 辰芯半导体(深圳)有限公司 High-voltage MOSFET bidirectional current sampling circuit, power management chip and mobile electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188770A (en) * 1997-09-03 1999-03-30 Nissan Motor Co Ltd Image sensor device
JP2001356829A (en) * 2000-06-14 2001-12-26 Fujitsu Ltd Current mirror circuit
JP4010172B2 (en) * 2001-04-25 2007-11-21 株式会社ニコン Organic molecule detection element, organic molecule detection device, and organic molecule detection method
JP3920763B2 (en) * 2001-11-29 2007-05-30 株式会社東芝 Sensor device
JP4177589B2 (en) * 2002-03-26 2008-11-05 株式会社東芝 Hybridization detector
JP3917595B2 (en) * 2003-02-26 2007-05-23 株式会社東芝 Nucleic acid concentration quantitative analysis chip, nucleic acid concentration quantitative analysis device, and nucleic acid concentration quantitative analysis method

Also Published As

Publication number Publication date
JP2005140680A (en) 2005-06-02

Similar Documents

Publication Publication Date Title
EP2625514B1 (en) Isfet device
JP5509118B2 (en) Signal processing circuit including ion sensitive field effect transistors and method for monitoring fluid properties
JP4883812B2 (en) Substance detection device
EP2619564B1 (en) Matched pair transistor circuits
JPH0774793B2 (en) Measuring circuit for biosensor using ion-sensitive field effect transistor
Douthwaite et al. CMOS ISFET arrays for integrated electrochemical sensing and imaging applications: A tutorial
CN104614404A (en) Ion sensitive field effect transistor sensor and reading circuit thereof
Taheri et al. A low-power, high-resolution, adaptive sensitivity readout circuit with selective detection range for capacitive biosensors
JP4528516B2 (en) Detection device
US7368917B2 (en) Electronic circuit for ion sensor with body effect reduction
Rani et al. ISFET pH sensor characterization: towards biosensor microchip application
CN100446417C (en) Integrated ISFET Sensor Signal Differential Readout Circuit Based on Dual Mode
Zeng et al. Current-mode ISFET array with row-parallel ADCs for ultra-high speed ion imaging
JP5282370B2 (en) Pressure sensor device
JP4177589B2 (en) Hybridization detector
JP2008102143A (en) Hybridization detector
Aslanzadeh et al. ISFET digital readout circuit with an on-chip MIPS processor
US7809432B2 (en) Event detection—apparatus and method for measuring the activity of neural networks
US20240310321A1 (en) Differential pmos isfet-based ph sensor
Yang et al. A pH-ISFET based micro sensor system on chip using standard CMOS technology
Chodavarapu et al. CMOS ISFET microsystem for biomedical applications
Namboodiri et al. An enhanced isfet readout circuit for biosensing
Das Design of Read-Out Circuit for Ion-Sensitive FET Using 45nm CMOS Technology Node
Perumalsamy A CMOS SWITCHED CAPACITOR FILTER BASED POTENTIOMETRIC READOUT CIRCUIT FOR CHEMFET SENSOR
Saywan et al. A Wide Range and Highly Linear ISFET Readout Circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees