Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4531073B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP4531073B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4531073B2
JP4531073B2 JP2007073279A JP2007073279A JP4531073B2 JP 4531073 B2 JP4531073 B2 JP 4531073B2 JP 2007073279 A JP2007073279 A JP 2007073279A JP 2007073279 A JP2007073279 A JP 2007073279A JP 4531073 B2 JP4531073 B2 JP 4531073B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
connection piece
connection
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007073279A
Other languages
Japanese (ja)
Other versions
JP2007208283A (en
Inventor
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007073279A priority Critical patent/JP4531073B2/en
Publication of JP2007208283A publication Critical patent/JP2007208283A/en
Application granted granted Critical
Publication of JP4531073B2 publication Critical patent/JP4531073B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、リードフレームの如き、Cuフレームを用いたCSP型の半導体装置に関するものである。   The present invention relates to a semiconductor device, and relates to a CSP type semiconductor device using a Cu frame such as a lead frame.

半導体装置は、周知事項ではあるが、ウェハの状態でマトリックス状にICが作り込まれ、このICを囲み格子状にダイシングライン部が設けられ、このダイシングライン部に沿って個々にダイシングされ、個々の半導体装置(半導体チップ)に分離形成される。そしてリードフレームに実装し、ICとリードとをワイヤボンディングしパッケージされる。   Although the semiconductor device is a well-known matter, an IC is formed in a matrix form in the state of a wafer, a dicing line portion is provided in a lattice shape surrounding the IC, and dicing is individually performed along the dicing line portion. The semiconductor device (semiconductor chip) is formed separately. Then, it is mounted on a lead frame, and the IC and the lead are wire-bonded and packaged.

しかし携帯電話やディジタルカメラ等の軽薄短小化を受けて、半導体装置も益々小型化が要求され、最近は限りなくチップサイズに近づく技術としてCSP、ウェハスケールCSPが開発されている。   However, with the miniaturization of cellular phones and digital cameras, semiconductor devices are increasingly required to be miniaturized. Recently, CSPs and wafer scale CSPs have been developed as technologies that approach the chip size without limit.

半導体チップを基板に実装し、ワイヤボンディングを採用してチップサイズを小さくするCSPとしては、例えば、特開平10―92979号公報や特開昭58−201347号公報がある。   Examples of CSPs in which a semiconductor chip is mounted on a substrate and the chip size is reduced by using wire bonding include Japanese Patent Laid-Open Nos. 10-92979 and 58-201347.

これらの技術は、接続として信頼性の高い金属細線接続を採用しつつ、金属細線から先のリードフレームの延在長を限りなく少なくするため、セラミック基板を採用し、チップサイズを小さくしたものである。   These technologies employ a ceramic substrate and reduce the chip size in order to minimize the extension length of the lead frame beyond the metal thin wire while adopting highly reliable metal thin wire connection as the connection. is there.

図7と図8は、その概要を説明したものである。図7に於いて、セラミック基板1には、半導体チップ2が固着され、半導体チップ2のボンディングパッドとセラミック基板1上のパッド電極3は、金属細線を介して接続される。そしてセラミック基板1は、必要によりスルーホールや多層配線が施され、ロウ材を介して実装基板と半田付けされるパッド4がセラミック基板1裏面に設けられている。半導体チップ2のボンディングパッドは、金属細線、パッド電極3、スルーホールまたは多層配線を介して裏面のパッド4と電気的に接続される。   FIG. 7 and FIG. 8 explain the outline. In FIG. 7, a semiconductor chip 2 is fixed to a ceramic substrate 1, and a bonding pad of the semiconductor chip 2 and a pad electrode 3 on the ceramic substrate 1 are connected via a fine metal wire. The ceramic substrate 1 is provided with through holes and multilayer wiring as required, and a pad 4 to be soldered to the mounting substrate via a brazing material is provided on the back surface of the ceramic substrate 1. The bonding pads of the semiconductor chip 2 are electrically connected to the pads 4 on the back surface through fine metal wires, pad electrodes 3, through holes, or multilayer wiring.

そして図8の如く、樹脂封止体5が形成され、矢印で示した部分でダイシングされる。このダイシングは、セラミック基板の裏面側または表側どちらでも良い。またセラミック基板には割り溝が設けられ、セラミック基板の手前までダイシングし、セラミック基板は割り溝を介してブレークされても良い。
特開平10―92979号公報 特開昭58−201347号公報
Then, as shown in FIG. 8, the resin sealing body 5 is formed and diced at a portion indicated by an arrow. This dicing may be performed on either the back side or the front side of the ceramic substrate. Further, the ceramic substrate may be provided with a split groove, and dicing to the front of the ceramic substrate, and the ceramic substrate may be broken through the split groove.
JP-A-10-92979 JP-A-58-201347

前述した構造は、リードフレームを採用したパッケージと異なり、リードがパッケージ内に取り込まれず、パッド電極が極めて小さいため、その分小さくすることができる。   Unlike the package employing the lead frame, the structure described above can be made smaller because the lead is not taken into the package and the pad electrode is extremely small.

しかしながらセラミック基板1は、スルーホールや多層配線を施したり、パッド電極3、パッド4にAuメッキを必要とするため、コストが上昇する問題があった。   However, the ceramic substrate 1 has a problem in that the cost increases because through holes and multilayer wiring are provided, and the pad electrode 3 and the pad 4 require Au plating.

またセラミック基板1の電極は、一般には印刷であり、実装基板との接続は、印刷電極の厚みが要因で、接続強度がそれほど高くできない問題もあった。   Further, the electrodes of the ceramic substrate 1 are generally printed, and the connection with the mounting substrate has a problem that the connection strength cannot be increased so much due to the thickness of the printed electrodes.

本発明は、前記問題点を解決するものである。   The present invention solves the above problems.

以上に鑑み、本発明に係る半導体装置は、半導体チップと、前記半導体チップを封止する樹脂封止体と、前記樹脂封止体の裏面に露出する接続片及び固定片と、を備え、前記接続片は、前記半導体チップと電気的に接続され、前記固定片は、前記半導体チップと電気的に絶縁され、前記裏面のコーナー部に形成されていることを特徴とする。   In view of the above, a semiconductor device according to the present invention includes a semiconductor chip, a resin sealing body that seals the semiconductor chip, and a connection piece and a fixing piece that are exposed on the back surface of the resin sealing body. The connection piece is electrically connected to the semiconductor chip, and the fixed piece is electrically insulated from the semiconductor chip and formed at a corner portion on the back surface.

本発明によれば、金属から成るフレームを採用し、封止された後でフレームの一構成要素である連結体を取り除くことで、接続片を個々に分離できる。また接続片のサイズは、金属細線を接続できるサイズでよく、全体としての半導体装置のサイズを小さくすることができる。   According to the present invention, the connection piece can be individually separated by adopting the frame made of metal and removing the coupling body which is one component of the frame after sealing. Further, the size of the connection piece may be a size that can connect the thin metal wires, and the size of the semiconductor device as a whole can be reduced.

またフレームを樹脂に埋め込み、封止体の裏面に接続片を露出させるので、従来のようにセラミック基板採用することなく実現できる。従ってセラミック基板を採用した従来の半導体装置に比べコストを下げられる。   Further, since the frame is embedded in the resin and the connection piece is exposed on the back surface of the sealing body, this can be realized without employing a ceramic substrate as in the prior art. Therefore, the cost can be reduced as compared with the conventional semiconductor device employing the ceramic substrate.

またフレームにフェイスダウンするタイプでは、チップサイズの半導体装置を実現できる。   In addition, a chip size semiconductor device can be realized in the type that faces down to the frame.

またダイシングで連結体を取り除くので、この領域に露出する接続片の側面をロウ材の接続領域として活用でき、実装基板との接続強度を増強できる。   Further, since the coupling body is removed by dicing, the side surface of the connection piece exposed in this region can be used as a connection region for the brazing material, and the connection strength with the mounting substrate can be enhanced.

また連結体は、ダイシングで簡単に取り除けるので、工程も簡略化できる。   Moreover, since the connection body can be easily removed by dicing, the process can be simplified.

次に、本発明の第1の実施形態について図1〜図4を参照して説明する。図1の構成部品は、あたかも一般的なリードフレームであり、リードフレームの厚みを有した金属材料(例えばCuを主材料とする)から成るフレームである。これは、箔でも良い。この場合、取り扱いの面を考慮して、フレキシブルシートにサンドウィッチしても良い。これについては後述する。   Next, a first embodiment of the present invention will be described with reference to FIGS. The component shown in FIG. 1 is a general lead frame, which is a frame made of a metal material having a lead frame thickness (for example, Cu as a main material). This may be a foil. In this case, the flexible sheet may be sandwiched in consideration of handling. This will be described later.

まずフレーム10は、半導体チップが固着されるアイランド11がその中央に設けられ、各コーナーからは、吊りリード12を介して連結体Rがアイランド11を囲むように形成されている。この連結体Rには、アイランド11に向かう第1の接続片13が実質的に等間隔で一体配置されている。また連結体Rから外に向かい第2の接続片14が設けられている。   First, an island 11 to which a semiconductor chip is fixed is provided at the center of the frame 10, and a connecting body R is formed from each corner so as to surround the island 11 via suspension leads 12. In this connection body R, the first connection pieces 13 toward the island 11 are integrally disposed at substantially equal intervals. Further, a second connection piece 14 is provided outward from the coupling body R.

この接続片は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片13、14は、図3の如く、樹脂封止体17と面いちで切断されるか、または0.1〜0.2mm程度突出される。この突出により、実装時、接続片13、14の側面に半田フィレットを作るためである。切断の方法は、ダイシング、またはT/F(トリム・アンド・フォーミング)等が考えられる。   This connection piece corresponds to a lead of a normal lead frame, and in the conventional lead frame, the lead is exposed from the resin sealing body. However, as shown in FIG. 3, the connection pieces 13 and 14 are cut at the surface of the resin sealing body 17 or protruded by about 0.1 to 0.2 mm. This protrusion is for making solder fillets on the side surfaces of the connection pieces 13 and 14 during mounting. The cutting method may be dicing, T / F (trim and forming), or the like.

またこの接続片の数は、ICのボンディングパッドパッド数により決まる。つまりパッド数が少なければ、第1の接続片13…を採用すれば良く、更には、この接続片は、連結体の1側辺〜4側辺を任意に選択して、この連結体Rと一体で設ければよい。また数が多い場合は、更に第2の接続片14…を採用すればよい。更にパッド数が多ければ、図13のように外側にリング状に第3の接続片22を設ければ良い。接続片のサイズにもよるが、連結体Rの外側に更に吊りリード12を介して別の連結体を形成し、アイランドに向いた接続片、外側に向いた接続片を設ければ、接続片の数を増加できる。   The number of connection pieces is determined by the number of bonding pad pads of the IC. In other words, if the number of pads is small, the first connecting piece 13 may be adopted. Further, the connecting piece arbitrarily selects one side to four sides of the connecting body, What is necessary is just to provide integrally. If the number is large, the second connection pieces 14 may be further employed. If the number of pads is larger, the third connection piece 22 may be provided in a ring shape on the outside as shown in FIG. Depending on the size of the connection piece, if another connection body is further formed on the outside of the connection body R via the suspension lead 12, and the connection piece facing the island and the connection piece facing the outside are provided, the connection piece The number of can be increased.

つまり接続片は、アイランド11を囲むように第1の接続片郡13…、第2の接続片郡14…、…が形成された形となる。   That is, the connection piece has a shape in which a first connection piece group 13..., A second connection piece group 14.

続いて、図2に示すように、アイランド11には固着材を介して半導体チップ15が固着される。フレーム10は、例えばCuを主材料とする金属でなるため、固着材としては半田等のロウ材で成るが、銀ペースト等のペースト材、接着剤でも良い。そして半導体チップ15の表面に露出されたボンディングパッドから接続片13、14まで金属細線16を介して接続される。この金属細線16は、Au、CuまたはAl等からなり、通常はワイヤボンディングで実現される。図2で示したように、ICのボンディングパッド数が多いため、第1の接続片13…と第2の接続片14…は、連結体Rの側辺を中心に交互に突出して形成されている。別の表現をすれば、隣り合う2つの第1の接続片13、13の間に第2の接続片14が入り、連結体Rを中心に所定ピッチで左右に交互に飛び出している。この構造を採用することにより金属細線のショート防止を実現している。   Subsequently, as shown in FIG. 2, the semiconductor chip 15 is fixed to the island 11 via a fixing material. Since the frame 10 is made of, for example, a metal mainly made of Cu, the fixing material is made of a brazing material such as solder, but may be a paste material such as a silver paste or an adhesive. Then, the bonding pads exposed on the surface of the semiconductor chip 15 are connected to the connection pieces 13 and 14 via the fine metal wires 16. The fine metal wire 16 is made of Au, Cu, Al, or the like, and is usually realized by wire bonding. As shown in FIG. 2, since the number of bonding pads of the IC is large, the first connection pieces 13 and the second connection pieces 14 are formed so as to protrude alternately around the side of the coupling body R. Yes. In other words, the second connection pieces 14 are inserted between the two adjacent first connection pieces 13 and 13, and are alternately projected to the left and right at a predetermined pitch around the coupling body R. By adopting this structure, short metal wires can be prevented from being short-circuited.

続いて、図3の如く、樹脂封止体17が設けられる。この樹脂封止体17は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但し、接続片13、14の裏面は、樹脂封止体17と同一面を成すか、あるいは樹脂封止体17よりも若干突出して設けられる。またこの際、アイランドの絶縁を考慮する場合は、図3右図で見れば、アイランド11が接続片に対して若干上に押し上げられ、完全に埋め込まれていても良い。   Subsequently, as shown in FIG. 3, a resin sealing body 17 is provided. For example, the resin sealing body 17 can be realized by a transfer mold, an injection mold, or the like. However, the back surfaces of the connection pieces 13 and 14 are provided so as to be flush with the resin sealing body 17 or slightly protrude from the resin sealing body 17. At this time, when considering the insulation of the island, the island 11 may be pushed up slightly with respect to the connection piece and completely embedded as seen in the right diagram of FIG.

更に、図4で第1の接続片13…、第2の接続片14…を個々に分離する。図4では、半導体装置18の裏面を示したものであり、ここでは第1の接続片13…、第2の接続片14…、吊りリード12およびアイランド11の裏面が露出している状態を示し、ハッチングで示す所が除去領域と成っている。   Further, in FIG. 4, the first connection pieces 13 and the second connection pieces 14 are separated individually. FIG. 4 shows the back surface of the semiconductor device 18. Here, the first connection pieces 13, the second connection pieces 14, the suspension leads 12 and the island 11 are exposed. The area indicated by hatching is the removal area.

ここでは連結体Rを取り除くことで接続片13…、14…を個々に分離している。しかし本フレームは、フレーム単位をマトリックス状に形成しているので、予定のチップパッケージ側辺で接続片が切断される。   Here, the connecting pieces 13 are separated from each other by removing the connecting body R. However, since the present frame has a frame unit formed in a matrix, the connection piece is cut at the side of the planned chip package.

分離の簡単な方法として、ここではハッチングで示す方向に、ハッチングで示すブレード幅のダイシングを施している。   As a simple method of separation, here, dicing of the blade width indicated by hatching is performed in the direction indicated by hatching.

このダイシングでは、フレーム10の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体Rが残るとショートの原因となるため、連結体Rの幅よりも広い幅で除かれている。また他の除去方法として、エッチングが考えられる。第2の接続片14は、樹脂封止体端まで、もしくは0.1〜0.2mm出した位置で切断する。切断方法は、従来のT/Fまたは連結体Rを切断するのと同じダイシングで行う。   In this dicing, if a groove slightly deeper than the thickness of the frame 10 is formed, it can be easily separated, and if even a small amount of the connecting body R remains, it causes a short circuit. Therefore, it is removed with a width wider than the width of the connecting body R. Yes. As another removal method, etching can be considered. The second connection piece 14 is cut to the end of the resin sealing body or at a position protruding 0.1 to 0.2 mm. The cutting method is performed by the same dicing as the conventional T / F or connecting body R is cut.

生産性を考慮するなら、図11、図14および図15のように、マトリックス状に半導体チップ15が実装できるフレーム10を用意し、まとめてダイシングすればよい。この方法は、後述する。   In consideration of productivity, as shown in FIGS. 11, 14, and 15, a frame 10 on which semiconductor chips 15 can be mounted in a matrix form is prepared and diced together. This method will be described later.

以上、本発明は、安価なフレーム10を採用し、最後にダイシング等で連結体Rを取り除けば、樹脂封止体17の裏面には、チップの側辺に接続片から成る電極が形成されることになる。この接続片は、従来のリードフレームを採用したパッケージと比較して、リードに相当する接続片が短く、また外部に露出しない分全体のサイズを小さくすることができる。   As described above, the present invention adopts the inexpensive frame 10 and finally removes the connecting body R by dicing or the like, so that an electrode composed of a connecting piece is formed on the side of the chip on the back surface of the resin sealing body 17. It will be. Compared with a package using a conventional lead frame, this connection piece has a shorter connection piece corresponding to the lead and can be reduced in overall size because it is not exposed to the outside.

また接続片のサイズは、金属細線がワイヤボンデイングできるサイズであれば良いので、そのサイズも小さくできる。また連結体Rの幅は、ダイシングブレードのサイズおよび精度で決まるが、最近のダイシング装置はブレードも薄く、非常に高精度であるため、前記幅も狭くできる。従って半導体装置としてサイズの小さいものが簡単に実現できる。   Moreover, since the size of a connection piece should just be a size which can wire bond a metal fine wire, the size can also be made small. The width of the connecting body R is determined by the size and accuracy of the dicing blade. However, since the recent dicing apparatus has a thin blade and very high accuracy, the width can be reduced. Therefore, a small semiconductor device can be easily realized.

またハッチングで示した溝には、接続片13、14の切断面が露出される。このまま実装基板に半田等のロウ材で固着した場合、この切断面でロウ材が濡れてフィレットが形成されるため、接着強度も増強する。またダイシングでは、その切断面に細かい筋が形成されるためロウ材との食いつきも向上する。   Further, the cut surfaces of the connecting pieces 13 and 14 are exposed in the grooves shown by hatching. If the soldering material such as solder is fixed to the mounting substrate as it is, the brazing material is wetted at the cut surface and a fillet is formed, so that the adhesive strength is also enhanced. In dicing, fine streaks are formed on the cut surface, so that biting with the brazing material is improved.

一方、ダイシングにより形成される溝は、別途樹脂で埋めても良い。特にダイシングにより形成された溝に於いて、半導体チップと連続している界面は、吊りリードである。そのため、耐湿性が考慮されて、ダイシング溝のコーナー部分に樹脂が塗布されても良い。また全ての溝を埋めても良い。この時もダイシングによる筋が切断面に細かく形成されるので樹脂の喰い付きが良い。   On the other hand, the groove formed by dicing may be separately filled with resin. In particular, in a groove formed by dicing, the interface continuous with the semiconductor chip is a suspended lead. Therefore, in consideration of moisture resistance, the resin may be applied to the corner portion of the dicing groove. All the grooves may be filled. Also at this time, since the stripes by dicing are finely formed on the cut surface, the resin bite is good.

溝を絶縁樹脂で埋める場合には、接続片の裏面を樹脂封止体17よりも突出させることで、接続片13、14と実装基板とのロウ付け強度が増強する。突出させることで露出した側面にはフィレットが形成され、ロウ材の固着性強度が増す。   When the groove is filled with an insulating resin, the brazing strength between the connection pieces 13 and 14 and the mounting board is enhanced by causing the back surface of the connection piece to protrude beyond the resin sealing body 17. A fillet is formed on the side surface exposed by the protrusion, and the adhesive strength of the brazing material is increased.

図5、図6は、図1のフレーム10を単位とし、この単位がマトリックス状に形成されたものを示している。   5 and 6 show the frame 10 shown in FIG. 1 as a unit and the unit formed in a matrix.

図5は、図3のパッケージ後を示し、マトリックス状に形成されたフレームの各アイランドには半導体チップが固着され、金属細線が接続されている。そして樹脂封止体は、マトリックス状のフレーム全域に設けられている。ここでアイランドは、チップよりも大きく形成されているが、小さくても良い。   FIG. 5 shows a state after the package of FIG. 3, and a semiconductor chip is fixed to each island of the frame formed in a matrix shape, and a thin metal wire is connected thereto. The resin sealing body is provided over the entire area of the matrix frame. Here, the island is formed larger than the chip, but may be smaller.

そして図6の2種類の矢印で示した所で、ダイシングが施され、接続片の分離および半導体装置としてフレームからの分離が実現される。   Then, dicing is performed at the locations indicated by the two types of arrows in FIG. 6, and separation of the connection pieces and separation from the frame as the semiconductor device are realized.

図4で説明したように、フレーム全域にある連結体の部分がダイシングにより削り取られる。この場所を図6では4本の小さい矢印で示した。そしてフレームから半導体装置を分離するために、フルカットを行う。この場所は、3本の大きい矢印で示した。   As described with reference to FIG. 4, the portion of the coupling body in the entire frame is scraped off by dicing. This location is indicated by four small arrows in FIG. A full cut is then performed to separate the semiconductor device from the frame. This location is indicated by three large arrows.

本方法は、通常のトランスファーモールドの如く、マトリックス状にキャビティが構成されるように金型を作っても良い。しかし本発明は、図5のように、金型は1つのキャビティにし、端から端までのフレーム単位が全て一体で連続してモールド形成され、後にダイシングして個々に分離されている。ダイシングは、ハーフカットとフルカットの2タイプを採用し、接続片の分離と半導体装置の分離をしている。金型にマトリックス状にキャビティを形成するとなると、金型側にはキャビティとキャビティとの間にスペースが必要となる。しかしダイシングでフルカットをするならば、図6で示したフルカット領域(大きい矢印)の領域は、ブレードの間隔ですむため、その分単位フレームの実装密度を増やすことができる。   In the present method, a mold may be formed so that cavities are formed in a matrix like a normal transfer mold. However, in the present invention, as shown in FIG. 5, the mold is made into one cavity, and the frame units from end to end are all molded integrally and continuously, and then separated by dicing individually. Dicing uses two types of half-cut and full-cut, and separates connection pieces and semiconductor devices. When cavities are formed in a matrix in a mold, a space is required between the cavities on the mold side. However, if full cutting is performed by dicing, the area of the full cut area (large arrow) shown in FIG. 6 only needs to be a blade interval, so that the mounting density of the unit frame can be increased accordingly.

ここでアイランドは省略し、Xリードでも良い。   Here, the island may be omitted and the X lead may be used.

また図4の符号Fは、樹脂封止体の角部またはその近傍に位置し、吊りリード12の幅よりも広く形成した固定手段である。この部分は、ダイシングにより完全に分離されるので、ここでは歪み吸収手段として活用している。   Further, reference numeral F in FIG. 4 is a fixing means that is located at or near the corner of the resin sealing body and is formed wider than the width of the suspension lead 12. Since this portion is completely separated by dicing, it is used here as a strain absorbing means.

つまり樹脂封止体の歪みの加わる部分は、図4の4コーナーである。そのためこのFの部分に対応する第2の固定手段を実装基板に設け、この固定手段Fと実装基板の第2の固定手段を、ロウ材、銀ペースト、接着剤等で固定する。その結果、半田ボールや半田バンプにクラックが発生するような大きな歪みが加わっても、まず固定手段にその応力が加わり、これ以外の接続部分に応力が加わらない構造となっている。具体的には、Fは、リードであり、実装基板の第2の固定手段もCuを主材料とするパターンが形成され、その間を半田付けされている。   That is, the portions where the resin sealing body is distorted are the four corners of FIG. Therefore, a second fixing means corresponding to the portion F is provided on the mounting board, and the fixing means F and the second fixing means for the mounting board are fixed with a brazing material, silver paste, adhesive, or the like. As a result, even if a large strain that causes cracks in the solder balls or solder bumps is applied, the stress is first applied to the fixing means, and no stress is applied to the other connecting portions. Specifically, F is a lead, and the second fixing means of the mounting substrate is also formed with a pattern mainly made of Cu and soldered therebetween.

続いて、第2の実施の形態を図9、図10を参照しながら説明する。ここでは、半導体チップ15をフレームに対してフェイスダウンで実装し、チップサイズと同じサイズの半導体装置を提供している。   Next, a second embodiment will be described with reference to FIGS. Here, the semiconductor chip 15 is mounted face-down on the frame to provide a semiconductor device having the same size as the chip size.

半導体チップ15は、表面に半田バンプまたは半田ボールが形成され、これが黒丸の所で示され、接続片13、14と接続されている。図2では、フェイスアップのため、アイランドが必要となり、また吊りリードも必要となったが、図9では、フェイスダウンで実現されるため、2点差線で示すアイランド、吊りリードを省略しても良い。また半田は、他のロウ材でよい。また銀ペースト等の導電ペーストでも良い。   The semiconductor chip 15 has solder bumps or solder balls formed on the surface thereof, which are indicated by black circles and connected to the connection pieces 13 and 14. In FIG. 2, an island is required for face-up and a suspension lead is also required. However, in FIG. 9, since it is realized by face-down, the island and the suspension lead indicated by a two-dotted line are omitted. good. The solder may be other brazing material. Also, a conductive paste such as silver paste may be used.

またチップが実装された後に、半導体チップとフレームの間に樹脂が充填されても良い。   Further, after the chip is mounted, the resin may be filled between the semiconductor chip and the frame.

図10は、前図の裏面を示したものであり、やはり点線で示す部分の連結体Rをダイシング等で削除し、接続片13、14を個々に分離している。アイランド11や吊りリード12は、省略も可能なので点線で示してある。   FIG. 10 shows the back surface of the previous figure, and the connecting body R in the portion indicated by the dotted line is also removed by dicing or the like, and the connection pieces 13 and 14 are individually separated. The island 11 and the suspension lead 12 are indicated by dotted lines because they can be omitted.

また本フレームは、マトリックス状に形成され、第2の接続片14が図6と同じようにフルカットされる。フルカットは、ダイシングやT/F等で良い。   The frame is formed in a matrix shape, and the second connection piece 14 is fully cut in the same manner as in FIG. The full cut may be dicing, T / F, or the like.

本構造は、図11に示すようにウェハサイズのCSPに応用できる。   This structure can be applied to a wafer size CSP as shown in FIG.

つまりウェハ20全面にマトリックス状のICを形成した後、パッシベーション膜を介して半田バンプや半田ボールを形成しておく。そしてこの上に、マトリックス状に構成されたフレーム21を配置し、接続片と接続する。   That is, after a matrix-like IC is formed on the entire surface of the wafer 20, solder bumps and solder balls are formed via a passivation film. On top of this, a frame 21 configured in a matrix is arranged and connected to a connection piece.

その後、必要によりウェハとフレームとの間に樹脂を充填し、図6のように連結体Rをダイシングして接続片を個々に分離し、フレーム単位間に設けられた連結体rをフルカットして個々に分離する。   Then, if necessary, a resin is filled between the wafer and the frame, and the connecting body R is diced as shown in FIG. 6 to separate the connecting pieces individually, and the connecting body r provided between the frame units is fully cut. Separate them individually.

ここで第1、第2の両実施例は、色々なフレームが採用できる。図11は、図12の如く、対向する2側辺に接続片13が設けられ、これがマトリックス状に成ったフレームである。また図13の如く、アイランドを囲むように、第1の接続片13…、第2の接続片14…、第3の接続片22が設けられても良い。   Here, in both the first and second embodiments, various frames can be adopted. FIG. 11 shows a frame in which connection pieces 13 are provided on two opposite sides as shown in FIG. As shown in FIG. 13, first connection pieces 13, second connection pieces 14, and third connection pieces 22 may be provided so as to surround the island.

一方、全実施例で用いられるフレームは、フレキシブルシートにサンドウィッチされた金属箔を用いても良い。この場合、接続ポイント(接続片、アイランド)を除いてサンドウィッチされる。   On the other hand, a metal foil sandwiched on a flexible sheet may be used for the frame used in all the examples. In this case, it is sandwiched except for connection points (connection pieces, islands).

図16、図17は、第1の実施例、第2の実施例の断面図である。接続片13、14は、サイズも小さくダイシング時に剥がれる可能性があるため、接続片から樹脂食いつき手段Tが設けられている。この食いつき手段Tは、図4で説明すると、ダイシングラインと一致しない接続片の3側辺のどれかに設けられ、更には接続片の側面から突出して設けられ、樹脂で完全にカバーされ、アンカー効果により固定される。このアンカー効果により、連結体がダイシングで削られる時でも、接続片は樹脂から剥がれることなく固定される。   16 and 17 are cross-sectional views of the first embodiment and the second embodiment. Since the connecting pieces 13 and 14 are small in size and may be peeled off during dicing, the resin biting means T is provided from the connecting pieces. 4, the biting means T is provided on any one of the three sides of the connection piece that does not coincide with the dicing line, and further protrudes from the side surface of the connection piece, and is completely covered with resin. Fixed by effect. Due to this anchor effect, the connecting piece is fixed without being peeled off from the resin even when the coupling body is cut by dicing.

また図16では、半導体チップ15とフレームとの間には所定の間隔が設けられてあるため、接続片13の一部は、半導体チップ15の下に配置できる。これにより接続片の配置領域全域をシュリンクでき、全体のサイズを小さくすることができる。   In FIG. 16, since a predetermined interval is provided between the semiconductor chip 15 and the frame, a part of the connection piece 13 can be disposed under the semiconductor chip 15. Thereby, the whole arrangement | positioning area | region of a connection piece can be shrunk, and the whole size can be made small.

本発明の第1の実施形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 図1の単位フレームをマトリックス状に形成したときの図である。FIG. 2 is a diagram when the unit frames of FIG. 1 are formed in a matrix. 図5を個々に分離するときの分離方法を説明する図である。It is a figure explaining the isolation | separation method when isolate | separating FIG. 5 separately. 従来の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the conventional semiconductor device. 第2の実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第2の実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. マトリックス状のフレームの説明をする図である。It is a figure explaining a matrix-like frame. フレームの説明をする図である。It is a figure explaining a frame. フレームの説明をする図である。It is a figure explaining a frame. フレームの説明をする図である。It is a figure explaining a frame. フレームの説明をする図である。It is a figure explaining a frame. 第1の実施の形態に於いて、接続片に食いつき手段を設けた図である。In the first embodiment, the connection piece is provided with biting means. 第1の実施の形態に於いて、接続片に食いつき手段を設けた図である。In the first embodiment, the connection piece is provided with biting means.

符号の説明Explanation of symbols

1 セラミック基板
2 半導体チップ
3 パッド電極
4 パッド
5 樹脂封止体
10 フレーム
11 アイランド
12 吊りリード
13 第1の接続片
14 第2の接続片
15 半導体チップ
16 金属細線
17 樹脂封止体
20 半導体ウエハ
21 フレーム
r 連結体
R 連結体
DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2 Semiconductor chip 3 Pad electrode 4 Pad 5 Resin sealing body 10 Frame 11 Island 12 Suspension lead 13 1st connection piece 14 2nd connection piece 15 Semiconductor chip 16 Metal fine wire 17 Resin sealing body 20 Semiconductor wafer 21 Frame r Linkage R Linkage

Claims (7)

実装基板に実装される半導体装置であって、
半導体チップと、
前記半導体チップを封止する樹脂封止体と、
前記樹脂封止体の裏面に露出する接続片及び固定手段と、を備え、
前記樹脂封体の裏面は、平面視において矩形であり、
前記接続片は、前記半導体チップと電気的に接続され、
前記固定手段は、前記実装基板の所定箇所に固定される手段であって、前記半導体チップと電気的に絶縁され、前記裏面の4箇所のコーナー部において互いに分離するように形成されていることを特徴とする半導体装置。
A semiconductor device mounted on a mounting board,
A semiconductor chip;
A resin sealing body for sealing the semiconductor chip;
A connection piece and a fixing means exposed on the back surface of the resin sealing body,
The back surface of the resin envelope is rectangular in plan view,
The connection piece is electrically connected to the semiconductor chip,
It said fixing means is a means which is fixed to a predetermined portion of the mounting substrate, wherein the semiconductor chip and electrically insulating, and is formed so as to separate Oite one another at the corners of the four positions of the back A semiconductor device.
前記接続片及び前記固定手段は、同一材料であることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection piece and the fixing unit are made of the same material. 前記裏面には、前記半導体チップを囲むように溝が形成されており、
前記接続手段は、前記溝を中心に交互に突出して形成されていることを特徴とする請求項1に記載の半導体装置。
A groove is formed on the back surface so as to surround the semiconductor chip,
2. The semiconductor device according to claim 1, wherein the connection means is formed to protrude alternately around the groove.
前記溝には、ソルダーレジストが埋め込まれていることを特徴とする請求項3に記載の半導体装置。   The semiconductor device according to claim 3, wherein a solder resist is embedded in the groove. 前記接続手段と前記半導体チップとは、金属細線により電気的に接続されていることを特徴とする請求項3に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the connecting means and the semiconductor chip are electrically connected by a thin metal wire. 前記半導体チップはアイランドに固着され、
前記アイランドは、前記接続片及び固定手段と同一面に形成され、
前記アイランドと前記溝とは、吊りリードにより接続され、
前記固定手段及び前記吊りリードは、同一直線上に形成され、
前記固定手段は、前記吊りリードよりも幅が広いことを特徴とする請求項5に記載の半導体装置。
The semiconductor chip is fixed to the island,
The island is formed on the same plane as the connection piece and the fixing means,
The island and the groove are connected by a suspension lead,
The fixing means and the suspension lead are formed on the same straight line,
The semiconductor device according to claim 5, wherein the fixing unit is wider than the suspension lead.
前記半導体チップは、フェイスダウンで実装されて前記接続手段と電気的に接続されていることを特徴とする請求項3に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the semiconductor chip is mounted face-down and electrically connected to the connection means.
JP2007073279A 2007-03-20 2007-03-20 Semiconductor device Expired - Fee Related JP4531073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007073279A JP4531073B2 (en) 2007-03-20 2007-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073279A JP4531073B2 (en) 2007-03-20 2007-03-20 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08925199A Division JP3976441B2 (en) 1999-03-30 1999-03-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007208283A JP2007208283A (en) 2007-08-16
JP4531073B2 true JP4531073B2 (en) 2010-08-25

Family

ID=38487413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073279A Expired - Fee Related JP4531073B2 (en) 2007-03-20 2007-03-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4531073B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6607441B2 (en) * 2014-08-27 2019-11-20 大日本印刷株式会社 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6723448B2 (en) * 2017-05-09 2020-07-15 三菱電機株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642911B2 (en) * 1997-02-05 2005-04-27 大日本印刷株式会社 Lead frame member and manufacturing method thereof
JP3976441B2 (en) * 1999-03-30 2007-09-19 三洋電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2007208283A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US12500150B2 (en) Semiconductor package with wettable flank
JP5122835B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
KR100319609B1 (en) A wire arrayed chip size package and the fabrication method thereof
JP3650001B2 (en) Semiconductor device and manufacturing method thereof
JP5529371B2 (en) Semiconductor device and manufacturing method thereof
KR20150032493A (en) Semiconductor device and method of manufacturing the same
JP2000294715A (en) Semiconductor device and method of manufacturing semiconductor device
JP2000223622A (en) Semiconductor device, method of manufacturing the same, and mounting structure using the same
JP2004207275A (en) Circuit device and method of manufacturing the same
JP3976441B2 (en) Semiconductor device
JP3660854B2 (en) Manufacturing method of semiconductor device
JP3913397B2 (en) Manufacturing method of semiconductor device
JP4531073B2 (en) Semiconductor device
JP2000286377A (en) Semiconductor device
JP2000286372A (en) Method for manufacturing semiconductor device
JP2004247613A (en) Semiconductor device and method of manufacturing the same
JP2002280491A (en) Electronic component and manufacturing method thereof
JP2000243875A (en) Semiconductor device
JP3920657B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP4305326B2 (en) Manufacturing method of semiconductor package
JP4179702B2 (en) Manufacturing method of semiconductor device
JP3963914B2 (en) Semiconductor device
JP3938525B2 (en) Manufacturing method of semiconductor device
JPH03161957A (en) Semiconductor device
JP4409528B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees