JP4532418B2 - 光センサ及びその作製方法 - Google Patents

Description

本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置及びその作製方法に関する。また、光電変換装置を用いた電子機器に関する。

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。

特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている（例えば特許文献１参照）。

また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている（例えば特許文献２及び特許文献３参照）。

また、プロジェクタを用いた表示装置においては、光センサを用いて、そのコンバージェンス調整を行なっている。コンバージェンス調整とはＲＧＢの各色の映像がずれを生じないように、映像を調整することである。光センサを用いて、各色の映像の位置を検出して、正しい位置に映像を配置している（例えば特許文献４参照）。

従来用いられてきた光センサの構造を図６に示す。図６において、基板１００１上に第１の透明電極１００２が形成され、第１の透明電極１００２上には光電変換層となるｐ型半導体層１００３、真性半導体層１００４及びｎ型半導体層１００５が形成されている。さらにｎ型半導体層１００５上には第２の透明電極１００６が形成されている。次に透明電極１００２及び１００６を覆って絶縁分離層１００７が形成され、絶縁分離層１００７中にコンタクトホールが形成される。さらに第１の透明電極１００２に接続される第１の引き出し電極１００８、及び第２の透明電極１００６に接続される第２の引き出し電極１００９が形成されている。

図６に示す光センサは、透明電極１００２及び１００６が形成されているため、抵抗が下がり静電気の放電のスピードが速くなるため、静電破壊が起きやすくなるという問題点があった。また光電変換層であるｐ型半導体層１００３、真性半導体層１００４及びｎ型半導体層１００５の端部に電界が集中し、さらに静電破壊が起きやすくなる恐れがある。

さらに光電変換層の上層であるｎ型半導体層１００５の全面に透明電極１００６が、光電変換層の下層であるｐ型半導体層１００３の全面に透明電極１００２が形成されているので、光電変換層に入射する光の強度が小さくなってしまう可能性がある。
特開２００３−６０７４４号公報 特許第３１７１８０８号 特許第３１９３３１５号 特開２００３−４７０１７号公報

以上を鑑み、本発明においては静電破壊を抑制できる構造を有する光センサを作製することを課題とする。

本発明において、上記課題を解決するために、受光領域全面と重なる透明電極を形成しないことを特徴とする。本発明では、光電変換層のｐ型半導体層を一方の電極とし、またｎ型半導体層を他方の電極として用いる。ｐ型半導体層及びｎ型半導体層を電極として用いると、抵抗が高くなり静電破壊が抑制できる。

また電極となるｐ型半導体層とｎ型半導体層の位置を離すことによっても、抵抗が高くなるので耐圧を向上させることができる。

本発明は、基板上に、一導電型の第１の半導体層と、第２の半導体層と、前記一導電型とは逆の導電型の第３の半導体層とを有する光電変換層と、前記光電変換層に形成された溝により第１の半導体層に接する第１の電極と、前記光電変換層における前記第３の半導体層に接して形成され、前記第３の半導体層を露出させる溝が形成された絶縁層と、前記絶縁層に形成された溝を介して前記第３の半導体層と接する第２の電極とを有し、前記光電変換層の、前記第１の電極、前記絶縁層及び前記第２の電極に覆われていない領域は、前記第３の半導体層が除去されていることを特徴とする光電変換装置に関するものである。

また本発明は、基板上に、一導電型の第１の半導体層と、第２の半導体層と、前記一導電型とは逆の導電型の第３の半導体層とを有する光電変換層を形成し、前記光電変換層上に第１の溝を有する第１の絶縁層を形成し、前記光電変換層中に第２の溝を形成し、前記第２の溝を介して、第１の半導体層に接する第１の電極層を形成し、前記第１の溝を介して、前記光電変換層の第３の半導体層に接する第２の電極層を形成し、前記第１の電極、前記絶縁層及び前記第２の電極に覆われていない領域において、前記第３の半導体層を除去することを特徴とする光電変換装置の作製方法に関するものである。

本発明は、基板上に、光電変換素子と、前記光電変換素子の出力値を信号処理する回路を有し、前記光電変換素子は、一導電型の第１の半導体層と、第２の半導体層と、前記一導電型とは逆の導電型の第３の半導体層とを有する光電変換層と、前記光電変換層に形成された溝により第１の半導体層に接する第１の電極と、前記光電変換層における前記第３の半導体層に接して形成され、前記第３の半導体層を露出させる溝が形成された絶縁層と、前記絶縁層に形成された溝を介して前記第３の半導体層と接する第２の電極とを有し、前記光電変換層の、前記第１の電極、前記絶縁層及び前記第２の電極に覆われていない領域は、前記第３の半導体層が除去されており、前記回路は、複数の薄膜トランジスタを有し、前記複数の薄膜トランジスタのそれぞれは、ソース領域、ドレイン領域及びチャネル形成領域を含む島状半導体領域と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電気的に接続されたソース電極と、前記ドレイン領域に電気的に接続されたドレイン電極とを有することを特徴とする半導体装置に関するものである。

前記回路は、前記光電変換素子の出力値を増幅する増幅回路である。

本発明は、基板上に、第１の電極と、一導電型の第１の半導体膜と、第２の半導体膜と、前記一導電型とは逆の導電型の第３の半導体膜を有する光電変換層と、前記第１の電極及び前記光電変換層を覆う絶縁膜と、前記絶縁膜上に形成され、前記第１の電極の一部に接する第２の電極と、前記絶縁膜上に形成され、前記第３の半導体膜の一部に接する第３の電極とを有し、前記光電変換層は、前記第１の電極の一部と重なって接していることを特徴とする光電変換装置に関するものである。

本発明において、前記第１の電極は、透明電極である。

本発明において、前記透明電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに２ｗｔ％以上２０ｗｔ％以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むものである。

本発明において、前記第１の電極は、遮光性導電膜である。

本発明において、前記遮光性導電膜は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜のいずれかを含むものである。

本発明において、前記第３の半導体層を除去後、溝を有する第２の絶縁膜を形成し、前記第２の絶縁膜中に形成された溝を介して、前記第１の電極層及び前記第２の電極層のそれぞれに接続する第１の引き出し電極及び第２の引き出し電極を形成する。

本発明において、前記基板と前記第１の半導体層との間に、導電膜が形成される。

本発明において、前記導電膜は、透明導電膜である。

本発明において、前記基板と前記第１の半導体層との間に、カラーフィルタが形成される。

本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、積層膜である。

本発明において、前記積層膜は、チタン（Ｔｉ）膜と、シリコン（Ｓｉ）を微量に含むアルミニウム（Ａｌ）膜と、チタン（Ｔｉ）膜を積層した膜である。

本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、単層膜である。

本発明において、前記単層膜は、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜である。

本発明は、基板上に、第１の電極と、一導電型の第１の半導体膜と、第２の半導体膜と、前記一導電型とは逆の導電型の第３の半導体膜を有する光電変換層と、前記第１の電極及び前記光電変換層を覆う絶縁膜と、前記絶縁膜上に形成され、前記第１の電極の一部に接する第２の電極と、前記絶縁膜上に形成され、前記第３の半導体膜の一部に接する第３の電極とを有し、前記光電変換層は、前記第１の電極の一部と重なって接していることを特徴とする光電変換装置に関するものである。

本発明において、前記第１の電極は、透明電極である。

本発明において、前記透明電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに２ｗｔ％以上２０ｗｔ％以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むものである。

本発明において、前記第１の電極は、遮光性導電膜である。

本発明において、前記遮光性導電膜は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜のいずれかを含むものである。

本発明において、前記基板は可撓性基板である。

本発明において、前記基板はガラス基板である。

本発明において、前記可撓性基板は、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリブチレンナフタレート（ＰＢＮ）フィルムのいずれか一つである。

本発明により、静電破壊を抑制した光センサを作製することができる。またこのような光センサを組み込んだ電気機器は信頼性を高くすることができる。

さらに本発明により作製された光センサは、吸収する光の波長を人間の目の感度に近づけることが可能となる。

図１（Ａ）〜図１（Ｃ）及び図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）を用いて本実施の形態を説明する。

まず基板１０１上にｐ型半導体膜１０２として、例えばｐ型セミアモルファス半導体膜を形成する。本実施の形態では、基板１０１として可撓性基板を用い、具体的にはポリエチレンナフタレート（ＰＥＮ）のフィルムを用いる。ポリエチレンナフタレートの他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンナフタレート（ＰＢＮ）等のフィルムを用いてもよい。またガラス基板を用いてもよい。

またｐ型半導体膜１０２として、１３属の不純物元素、例えばボロン（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜する。

なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ^−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。

またＳＡＳ膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、ＳｉＨ_４であり、その他にもＳｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈することが好ましい。またさらに、珪素を含む気体中に、ＣＨ_４、Ｃ_２Ｈ_６などの炭化物気体、ＧｅＨ_４、ＧｅＦ_４などのゲルマニウム化気体、Ｆ_２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

ｐ型半導体膜１０２を形成したら、さらに導電型を付与する不純物を含まない半導体膜（真性半導体膜）１０３及びｎ型半導体膜１０４を順に形成する（図１（Ａ））。これによりｐ型半導体膜１０２、真性半導体膜（ｉ型半導体膜ともいう）１０３及びｎ型半導体膜１０４を有する光電変換層が形成される。

真性半導体膜１０３としては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体膜１０４としては、１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、１５属の不純物元素を導入してもよい。ただしｐ型セミアモルファス半導体膜１０２及びｎ型セミアモルファス半導体膜１０４の電気伝導度が１Ｓ／ｃｍになるように不純物の量を調節する。

またｐ型半導体膜１０２、真性半導体膜１０３、ｎ型半導体膜１０４として、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

なお本実施の形態では、ｐ型半導体膜、真性半導体膜、ｎ型半導体膜の順で積層したが、ｐ型半導体膜とｎ型半導体膜は逆の順番で積層してもよい。すなわち、ｎ型半導体膜、真性半導体膜及びｐ型半導体膜の順で積層しても構わない。

次にｎ型半導体膜１０４上にスクリーン印刷法等で溝状の開口部（以下「溝」と呼び、「開孔」ともいう）１０８を有する絶縁膜１０６を形成する（図１（Ｂ））。溝１０８はｎ型半導体膜１０４に接している。次にレーザスクライブにより絶縁膜１０６、及びｎ型半導体膜１０４、真性半導体膜１０３及びｐ型半導体膜１０２に、溝１０７を作成する（図２（Ａ））。溝１０７はｐ型半導体膜１０２、真性半導体膜１０３及びｎ型半導体膜１０４中に形成され、ｐ型半導体膜１０２と接している。また溝１０７の幅は５０μｍ〜３００μｍである。

溝１０７を形成したら、導電性ペーストを用いてインクジェット法にて電極層１１０及び１１１を形成する（図２（Ｂ））。導電ペーストとしては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料をを含む導電性ペースト、または導電性カーボンペーストを用いることができる。また電極層１１０及び１１１はスクリーン印刷法で形成してもよい。

次に電極層１１０及び１１１、絶縁膜１０６をマスクとしてエッチングを行う（図２（Ｃ））。このエッチングにより、ｎ型半導体膜１０４、真性半導体膜１０３、絶縁膜１０６の一部がエッチングされて開口部１２０が形成される。この工程により、ｎ型半導体膜１０４は除去され、真性半導体膜１０３の一部が露出する。これによりｎ型半導体膜１０４が電極層１１０と電気的に分断され、電極層１１０と１１１がショートすることがなくなる。

次に電極層１１０及び１１１、絶縁膜１０６、ｎ型半導体膜１０４、並びに、エッチングにおいて露出した真性半導体膜１０３及びｐ型半導体膜１０２を覆って絶縁膜１１２を形成する（図３（Ａ））。さらに再度レーザスクライブにより絶縁膜１１２中に溝１２１及び１２２を形成し（図３（Ｂ））、導電性ペーストを用いて引き出し電極１１３及び１１４を形成する（図３（Ｃ））。導電ペーストは電極層１１０及び１１１を作成する際に用いた材料を用いればよい。

以上のようにして光センサの１つのセルが作成される。本実施の形態で作製した光センサは、光電変換層であるｐ型半導体膜１０２、真性半導体膜１０３及びｎ型半導体膜１０４のうち、ｐ型半導体膜１０２及びｎ型半導体膜１０４が実質的に電極として機能するため、透明電極を形成する必要がない。

また本発明の光センサにおいては、電極層１１０及びｐ型半導体膜１０２が接する領域１１６、並びに電極層１１１及びｎ型半導体膜１０４が接する領域１１７を距離的に離すことができる。電流は引き出し電極１１３、電極層１１０、ｐ型半導体膜１０２、真性半導体膜１０３、ｎ型半導体膜１０４、電極層１１１及び引き出し電極１１４を流れる。このように電極層１１０とｐ型半導体膜１０２が接している領域、及び電極層１１１とｎ型半導体膜１０４が接している領域が位置的に離れているので、電界が集中することがなく、静電破壊に対する耐圧を向上させることが可能になる。

図３（Ｃ）の光センサの上面図を図１２に示す。ただし絶縁膜１１２は図示していない。電極層１１０と１１１の距離Ｘ_１（μｍ）とすると、Ｘ_１が大きいと抵抗が上がる。このため素子全体の抵抗値と静電破壊に対する耐圧とを鑑みてＸ_１を決める必要がある。すなわちＸ_１が小さすぎると抵抗が低くなり静電破壊に対する耐圧も小さくなってしまう。一方Ｘ_１が大きすぎると素子全体の抵抗が上がりすぎて、素子として機能しなくなってしまうからである。

本発明により静電破壊が抑制された光センサを作製できるので、このような光センサを組み込んだ信頼性の高い製品を得ることが可能となる。

また光電変換層に用いられる半導体膜を電極の代わりに用いることができるため、従来に比べて光センサの厚さを薄くすることが可能である。

さらに従来形成されてきた透明電極を形成せず、光電変換層に用いられる半導体膜を電極の代わりに用いることにより、本発明の光センサが吸収する光の波長を、人間の目の感度に近づけることができるようになる。

本実施例では、本発明により得られた光センサを様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図８、図９（Ａ）〜図９（Ｂ）、図１０（Ａ）〜図１０（Ｂ）及び図１１、図１９に示す。

図８は携帯電話であり、本体（Ａ）６０１、本体（Ｂ）６０２、筐体６０３、操作キー６０４、音声入力部６０５、音声出力部６０６、回路基板６０７、表示パネル（Ａ）６０８、表示パネル（Ｂ）６０９、蝶番６１０、透光性材料部６１１、光センサ６１２を有している。本発明は光センサ６１２に適用することができる。

光センサ６１２は透光性材料部６１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）６０８及び表示パネル（Ｂ）６０９の輝度コントロールを行ったり、光センサ６１２で得られる照度に基づいて操作キー６０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。

図９（Ａ）及び図９（Ｂ）に携帯電話の別の例を示す。図９（Ａ）及び図９（Ｂ）において、６２１は本体、６２２は筐体、６２３は表示パネル、６２４は操作キー、６２５は音声出力部、６２６は音声入力部、６２７及び６２８は光センサ部である。

図９（Ａ）に示す携帯電話では、本体６２１に設けられた光センサ部６２８により外部の光を検知することにより表示パネル６２３及び操作キー６２４の輝度を制御することが可能である。

また図９（Ｂ）に示す携帯電話では、図９（Ａ）の構成に加えて、本体６２１の内部に光センサ部６２８を設けている。光センサ部６２８により、表示パネル６２３に設けられているバックライトの輝度を検出することも可能となる。

図１０（Ａ）はコンピュータであり、本体６３１、筐体６３２、表示部６３３、キーボード６３４、外部接続ポート６３５、ポインティングマウス６３６等を含む。

また図１０（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体６４１、支持台６４２、表示部６４３などによって構成されている。

図１０（Ａ）のコンピュータに設けられる表示部６３３、及び図１０（Ｂ）に示す表示装置の表示部６４３として、液晶パネルを用いた場合の詳しい構成を図１１に示す。

図１１に示す液晶パネル６６２は、筐体６６１に内蔵されており、基板６５１ａ及び６５１ｂ、基板６５１ａ及び６５１ｂに挟まれた液晶層６５２、偏光フィルタ６５３ａ及び６５３ｂ、及びバックライト６５４等を有している。また筐体６６１には光センサ部６５５が形成されている。

本発明を用いて作製された光センサ部６５５はバックライト６５４からの光量を感知し、その情報がフィードバックされて液晶パネル６６２の輝度が調節される。

図１９（Ａ）及び図１９（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１９（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１９（Ｂ）は、後面方向から見た斜視図である。図１９（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダ窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筐体１３０７が備えられている。

また、図１９（Ｂ）において、ファインダ接眼窓１３１１、モニタ１３１２、操作ボタン１３１３が備えられている。

リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。

メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のオン／オフを切り替える。

ファインダ窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図１９（Ｂ）に示すファインダ接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。

フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。

レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。

鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筐体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。

ファインダ接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。

操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明の光センサを図１９（Ａ）及び図１９（Ｂ）に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。

また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。

本実施例では、図４（Ａ）〜図４（Ｂ）及び図５を用いて補助電極を設けた例について説明する。

図４（Ａ）において、２０１は基板、２０３はｐ型半導体膜、２０５は真性半導体膜、２０６はｎ型半導体膜である。また２０７及び２０８は電極層、２０９及び２１０は絶縁膜、２１１及び２１２は引き出し電極である。

本実施例は実施の形態の構成に補助電極２０４を付した構成になっている。補助電極２０４は導電膜を用いて形成すればよい。本実施例では導電膜として透明導電膜を用い、透明導電膜材料としては、シリコン（Ｓｉ）を含む酸化インジウム酸化スズ合金（Ｓｉを含むインジウム錫酸化物ともいう）を用いる。Ｓｉを含む酸化インジウム酸化スズ合金以外にも、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、酸化インジウム、酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電膜材料を用いてもよい。

また受光領域の面積が十分確保できるならば、補助電極２０４を透明導電膜ではない導電膜で形成してもよい。このような導電膜として、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

補助電極２０４を形成すると、素子全体の抵抗が低くなる一方、ｐ型半導体膜２０３に接して補助電極２０４を形成することにより、ｐ型半導体膜２０３とｎ型半導体膜２０６の電気抵抗を揃えることができるという利点がある。

また補助電極２０４を用いる場合には、図４（Ｂ）に示すように、電極層２０７と２０８を分離するための真性半導体膜２０５をエッチングする際に、補助電極２０４がエッチングストッパとしてエッチングすることができる。そのため補助電極２０４が露出するまで真性半導体膜２０５及びｐ型半導体膜２０３をエッチングすることが可能である。

図４（Ｂ）の光センサの上面図を図５に示す。ただし図面を見やすくするために絶縁膜２０９は点線で囲った領域で表しており、絶縁膜２１０は図示していない。また溝２２１及び２２２は図１（Ｃ）の溝１０７及び１０８に対応する。

補助電極２０４と電極層２０８の距離Ｘ_２（μｍ）とすると、Ｘ_２が大きいと抵抗が上がる。このため素子全体の抵抗値と静電破壊に対する耐圧とを鑑みてＸ_２を決める必要がある。すなわちＸ_２が小さすぎると抵抗が低くなり静電破壊に対する耐圧も小さくなってしまう。一方Ｘ_２が大きすぎると素子全体の抵抗が上がりすぎて、素子として機能しなくなってしまうからである。

また本実施例は、実施の形態及び実施例１のいかなる記載に応用することが可能である。

本実施例では本発明の光センサにカラーフィルタを形成した例を、図７（Ａ）〜図７（Ｂ）を用いて説明する。

図７（Ａ）に、図２（Ｃ）にカラーフィルタを形成した光センサを示す。図７（Ａ）の光センサには、基板３０１、ｐ型半導体膜３０２、真性半導体膜３０３、ｎ型半導体膜３０４、絶縁膜３０５、電極層３０６及び３０７、絶縁膜３０８、引き出し電極３０９及び３１０、並びにカラーフィルタ３１１が形成されている。

カラーフィルタ３１１を設けることにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を選択的に吸収することができる。

またカラーフィルタを基板と光電変換層との間に形成した例を図７（Ｂ）に示す。

図７（Ｂ）において、３２１は基板、３２２はｐ型半導体膜、３２３は真性半導体膜、３２４はｎ型半導体膜、３２５及び３２８は絶縁膜、３２６及び３２７は電極層、３２９及び３３０は引き出し電極、３３１はカラーフィルタ、３３２はパシベーション膜である。パシベーション膜３３２は絶縁膜３２５と同じ材料を用いて形成すればよい。

図７（Ｂ）のような構造では、基板側から入る光がたとえ斜めであってもカラーフィルタを通過するので、入射する光を有効に利用することができる。

また本実施例は、実施の形態及び実施例１及び２のいかなる記載に応用することが可能である。

本実施例では、本発明の光電変換装置を用いた半導体装置を、図１３（Ａ）〜図１３（Ｂ）、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜図１５（Ｃ）、図１６、図１７、図２０（Ａ）〜図２０（Ｄ）を用いて説明する。

図１３（Ａ）では、本発明の光電変換装置を用いた半導体装置の例として、２端子の可視光センサチップ（２．０ｍｍ×１．５ｍｍ）の例を示す。図１３（Ａ）において、７１０は基板、７１２は下地絶縁膜、７１３はゲート絶縁膜である。受光する光は基板７１０、下地絶縁膜７１２、およびゲート絶縁膜７１３を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。

ＰＩＮ型の光電変換素子７２５は、実施の形態の記載に基づいて形成すればよく、本実施例ではその構成を示す。本実施例の光電変換素子７２５は、配線７１９と、保護電極７１８と、光電変換層７２１であるｐ型半導体層７２１ｐ、ｎ型半導体層７２１ｎ、ｐ型半導体層７２１ｐとｎ型半導体層７２１ｎの間に挟まれた真性（ｉ型）半導体層７２１ｉ、及び端子電極７２６を有する。

配線７１９は、高融点金属膜と低抵抗金属膜（アルミニウム合金または純アルミニウムなど）との積層構造とする。ここでは、配線７１９は、チタン膜（Ｔｉ膜）とアルミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。配線７１９を覆うように保護電極７１８が形成されている。

光電変換層７２１をエッチングする際に、配線７１９は、覆っている保護電極７１８によって保護される。保護電極７１８の材料は、光電変換層７２１をエッチングするガス（またはエッチャント）に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極７１８の材料は、光電変換層７２１と反応して合金とならない導電材料であることが好ましい。

また、ＰＩＮ型の光電変換素子７２５の出力値を信号処理する回路を設ける。本実施例では光電変換素子７２５の出力値を信号処理する回路として、増幅回路を設ける。光電変換素子７２５の出力値を増幅するために同一基板上に設けられた増幅回路は、ｎチャネル型薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））７３０及び７３１によるカレントミラー回路７３２で構成されている（図１３（Ａ））。

また、図１３（Ｂ）に２端子の可視光センサの等価回路図を示す。図１３（Ｂ）はｎチャネル型ＴＦＴを用いた等価回路図であるが、ｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴのみを用いてもよい。

図１３（Ａ）では２個のＴＦＴを図示しているが、実際に例えば出力値を５倍とするためには、ｎチャネル型ＴＦＴ７３０（チャネル長（Ｌ）及びチャネル幅（Ｗ）がそれぞれ８μｍ、５０μｍ）を２個、ｎチャネル型ＴＦＴ７３１（チャネル長（Ｌ）及びチャネル幅（Ｗ）がそれぞれ８μｍ、５０μｍ）を１０個設ければよい。

さらに、出力値をｍ倍にするにはｎチャネル型ＴＦＴ７３０を１個及びｎチャネル型ＴＦＴ７３１をｍ個設ければよい。例えば出力値を１００倍とするためにｎチャネル型ＴＦＴ７３０を１個及びｎチャネル型ＴＦＴ７３１を１００個設ける例を、図１６に示す。なお図１６において図１３（Ａ）〜図１３（Ｂ）及び図１４（Ａ）〜図１４（Ｃ）と同じものは同じ符号で示している。図１６において、ｎチャネル型ＴＦＴ７３１は１００個のｎチャネル型ＴＦＴ７３１ａ、７３１ｂ、７３１ｃ、７３１ｄ…から構成されている。これにより光電変換素子７２５で発生した光電流が１００倍に増幅されて出力される。

なお増幅回路をｐチャネル型ＴＦＴで形成する場合は図１７に示す等価回路図となる。図１７において、端子電極７２６及び７５３は図１３（Ｂ）と同一であるが、それぞれ図１７に示すように光電変換素子８２５、ｐチャネル型ＴＦＴ８３０及び８３１を接続すればよい。ｐチャネル型ＴＦＴ８３０は、光電変換素子８２５のアノード側の電極と電気的に接続される。光電変換素子８２５は、ｐチャネル型ＴＦＴ８３０と接続する第２の電極（アノード側の電極）上にｎ型半導体層、真性半導体層（ｉ型半導体層）、ｐ型半導体層を順次積層した後、第１の電極（カソード側の電極）を形成すればよい。また、積層順序を逆にした光電変換素子としてもよく、第１の電極（カソード側の電極）上にｐ型半導体層、真性半導体層（ｉ型半導体層）、ｎ型半導体層を順次積層した後、ｐチャネル型ＴＦＴ８３０と接続する第２の電極（アノード側の電極）を形成し、第１の電極と接続するカソード側の端子電極を形成してもよい。

さらに出力値を増幅させるための増幅回路は、ｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴを適宜組み合わせた演算増幅器（オペアンプ）で構成してもよいが、５端子となる。また、オペアンプで増幅回路を構成し、レベルシフタを用いることによって、電源数を削減して４端子とすることもできる。

ただし本実施例では出力値を増幅させるための増幅回路を形成したが、必要であれば増幅回路に替えて出力値を別の出力形式に変換する回路等を作製してもよい。

また図１３（Ａ）においては、ｎチャネル型ＴＦＴ７３０及び７３１は１つのチャネル形成領域を含む構造（本明細書では「シングルゲート構造」という）のトップゲート型ＴＦＴの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、ｎチャネル型ＴＦＴ７３０及び７３１に低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ｎチャネル型ＴＦＴ７３０及び７３１を、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」と呼ぶ）としてもよい。

ＧＯＬＤ構造を用いた場合、ＬＤＤ領域ゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。

また、配線７１４は配線７１９に接続する配線であって増幅回路のＴＦＴ７３０のチャネル形成領域上方にも延在してゲート電極にもなっている。

また、配線７１５はｎ型半導体層７２１ｎに接続する配線であってＴＦＴ７３１のドレイン配線（ドレイン電極とも呼ぶ）またはソース配線（ソース電極とも呼ぶ）と接続している。また、７１６及び７１７は絶縁膜、７２０は接続電極である。受光する光は絶縁膜７１６及び７１７を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。なお、絶縁膜７１７は、ＣＶＤ法により形成される酸化珪素（ＳｉＯｘ）膜を用いることが好ましい。絶縁膜７１７をＣＶＤ法で形成する酸化珪素膜とすると固着強度が向上する。

また、端子電極７５０は、配線７１４及び７１５と同一工程で形成され、端子電極７５１は配線７１９及び７２０と同一工程で形成されている。

また、端子電極７２６はｎ型半導体層７２１ｎに接続されており、半田７６４でプリント配線基板７６０の電極７６１に実装されている。また、端子電極７５３は端子電極７２６と同一工程で形成され、半田７６３でプリント配線基板７６０の電極７６２に実装されている。

また、図１４（Ａ）〜図１４（Ｃ）及び図２０（Ａ）〜図２０（Ｄ）を用いて上記構造を得るための作製工程を以下に示す。

まず、基板（第１の基板７１０）上に素子を形成する。ここでは基板７１０として、ガラス基板の一つであるＡＮ１００を用いる。

次いで、プラズマＣＶＤ法で下地絶縁膜７１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜７１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜７１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。

次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、スピナー添加に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大気中で行なう。

なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域」という）７４１及び７４２を形成する（図２０（Ａ）参照）。島状半導体領域７４１及び７４２を形成した後、レジストからなるマスクを除去する。

次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域の表面を洗浄した後、ゲート絶縁膜７１３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

次いで、ゲート絶縁膜７１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極７４４及び７４５、配線７１４及び７１５、端子電極７５０を形成する（図２０（Ｂ）参照）。この金属膜として、例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、ゲート電極７４４及び７４５、配線７１４及び７１５、端子電極７５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

次いで、島状半導体領域７４１及び７４２へのドーピングを行って、ＴＦＴ７３０のソース領域またはドレイン領域７４７、及びＴＦＴ７３１のソース領域またはドレイン領域７４８の形成を行う（図２０（Ｃ）参照）。またＴＦＴ７３０の島状半導体領域７４１には、ソース領域及びドレイン領域の間にチャネル形成領域が形成され、ＴＦＴ７３１の島状半導体領域７４２には、ソース領域及びドレイン領域の間にチャネル形成領域が形成される。

次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜７１６を、例えば１０ｎｍの膜厚で形成する。

次いで、第２の層間絶縁膜７１６上に絶縁物材料から成る第３の層間絶縁膜７１７を形成する（図２０（Ｄ）参照）。第３の層間絶縁膜７１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第３の層間絶縁膜７１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。

次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜７１６に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜７１３の存在に関係なく島状半導体膜を水素化することができる。

また第３の層間絶縁膜７１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。

第３の層間絶縁膜７１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜７１６を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜７１７を形成することもできる。

次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜７１６及び第３の層間絶縁膜７１７及びゲート絶縁膜７１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。

なお、第３の層間絶縁膜７１７は必要に応じて形成すればよく、第３の層間絶縁膜７１７を形成しない場合は、第２の層間絶縁膜７１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜７１６及びゲート絶縁膜７１３を選択的にエッチングしてコンタクトホールを形成する。

次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線７１９、接続電極７２０、端子電極７５１、ＴＦＴ７３０のソース電極またはドレイン電極７７１、及びＴＦＴ７３１のソース電極又はドレイン電極７７２を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属積層膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。

以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ７３０及び７３１を作製することができる。

次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線７１９を覆う保護電極７１８を形成する（図１４（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極７２０、端子電極７５１、ＴＦＴのソース電極またはドレイン電極も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。

次に、光電変換層７２１を形成する。光電変換層７２１は実施の形態及び実施例１〜実施例３の記載に基づいて形成すればよい。

次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層７２４を厚さ（１μｍ〜３０μｍ）で形成して図１４（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。

次いで、封止層７２４をエッチングして開口部を設けた後、スパッタ法により端子電極７２６及び７５３を形成する。端子電極７２６及び７５３は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ）膜（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極７２６及び端子電極７５３の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。

以上の工程で、半田接続が可能な端子電極７２６及び端子電極７５３が形成され、図１４（Ｃ）に示す構造が得られる。

次いで、個々に切断して複数の光センサチップを切り出す。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光センサチップ（２ｍｍ×１．５ｍｍ）を製造することが可能である。

切り出した１つの光センサチップ（２ｍｍ×１．５ｍｍ）の断面図（側面図）を図１５（Ａ）に示し、その下面図を図１５（Ｂ）、上面図を図１５（Ｃ）に示す。図１５において、図１３及び図１４と同一である箇所には同じ符号を用いている。なお、図１５（Ａ）において、基板７１０と、素子形成領域８００と、端子電極７２６及び端子電極７５３とを含む総膜厚は、０．８±０．０５ｍｍである。

また、光センサチップの総膜厚を薄くするために、基板７１０をＣＭＰ処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。

また、図１５（Ｂ）において、端子電極７２６及び７５３の一つの電極サイズは、０．６ｍｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図１５（Ｃ）において受光部８０１の面積は、第２の電極の面積とほぼ等しく、１．５７ｍｍ^２である。また、増幅回路部８０２には、約１００個のＴＦＴが設けられている。

最後に、得られた光センサチップをプリント配線基板７６０の実装面に実装する。なお、端子電極７２６と電極７６１、並びに端子電極７５３と電極７６２との接続には、それぞれ半田７６４及び７６３を用い、予めプリント配線基板７６０の電極７６１及び７６２上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いて実装してもよい。

以上の工程を経て、実装された光センサチップを図１４（Ａ）に示している。本発明の光センサ（出力値を１００倍にする増幅回路を備えた回路一体型光センサ）は、照度１００ルクスにおいて約１０μＡの光電流を得ることができる。また、本発明の光センサの感度波長範囲は３５０〜７５０ｎｍであり、ピーク感度波長は５８０ｎｍである。また、暗電流（Ｖｒ＝５Ｖ）は１０００ｐＡである。

なお本実施例は、実施の形態及び実施例１〜実施例３のいかなる記載と組み合わせることも可能である。

本実施例では、図１８（Ａ）〜図１８（Ｂ）を用いて、補助電極を設けた光センサについて実施例２とは別の例を示す。

図１８（Ａ）の光センサは、基板９０１上に、補助電極９０２、ｐ型半導体膜９０３、真性半導体膜９０４、ｎ型半導体膜９０５、第１の絶縁膜９０６、第２の絶縁膜９０７、電極層９１１及び電極層９１２、引き出し電極９１３及び引き出し電極９１４を有している。

本実施例の光センサの作製工程を以下に示す。まず基板９０１上に補助電極９０２を透明導電膜で形成する。本実施例では透明導電膜材料として、シリコン（Ｓｉ）を含む酸化インジウム酸化スズ合金（Ｓｉを含むインジウム錫酸化物ともいう）を用いる。Ｓｉを含む酸化インジウム酸化スズ合金以外にも、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、酸化インジウム、酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金を用いてもよい。

また受光領域の面積を十分確保できるならば、補助電極９０２を透明導電膜ではない導電膜、例えば遮光性導電膜で形成してもよい。このような導電膜として、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

補助電極９０２を形成したら、ｐ型半導体膜９０３、真性半導体膜９０４及びｎ型半導体膜９０５からなる光電変換層を形成する。なおｐ型半導体膜９０３、真性半導体膜９０４及びｎ型半導体膜９０５からなる光電変換層は、逆の順番で積層されていてもよく、すなわちｎ型半導体膜、真性半導体膜及びｐ型半導体膜の順で積層して光電変換層を形成してもよい。

本実施例ではｐ型半導体膜９０３として、例えばｐ型セミアモルファス半導体膜を形成する。ｐ型セミアモルファス半導体膜として、１３属の不純物元素、例えばボロン（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜する。

ｐ型半導体膜９０３を形成したら、さらに導電型を付与する不純物を含まない半導体膜（真性半導体膜）９０４及びｎ型半導体膜９０５を順に形成する。

真性半導体膜９０４としては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体膜９０５としては、１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、１５属の不純物元素を導入してもよい。ただしｐ型セミアモルファス半導体膜９０３及びｎ型セミアモルファス半導体膜９０５の電気伝導度が１ Ｓ／ｃｍになるように不純物の量を調節する。

またｐ型半導体膜９０３、真性半導体膜９０４、ｎ型半導体膜９０５として、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

次にｎ型半導体膜９０５上にスクリーン印刷法等で第１の絶縁膜９０６を形成する。

次いで、ｐ型半導体膜９０３、真性半導体膜９０４、ｎ型半導体膜９０５及び第１の絶縁膜９０６をエッチングして、補助電極９０２の一部を露出させる。すなわちｐ型半導体膜９０３、真性半導体膜９０４、ｎ型半導体膜９０５及び第１の絶縁膜９０６が補助電極９０２の他の一部と重畳している形状となり、ｐ型半導体膜９０３、真性半導体膜９０４及びｎ型半導体膜９０５からなる光電変換層が補助電極９０２の他の一部と重なって接している。その後、補助電極９０２、ｐ型半導体膜９０３、真性半導体膜９０４、ｎ型半導体膜９０５及び第１の絶縁膜９０６を覆って第２の絶縁膜９０７を形成する。

次に第１の絶縁膜９０６及び第２の絶縁膜９０７にコンタクトホール（溝）を形成し、導電性ペーストを用いてスクリーン印刷法にて電極層９１１及び９１２を形成する。導電ペーストとしては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料をを含む導電性ペースト、または導電性カーボンペーストを用いることができる。また電極層９１１及び９１２はインクジェット法で形成してもよい。すなわち電極層９１１は補助電極９０２と全面ではなく、補助電極９０２の一部と接して接続されており、電極層９１２はｎ型半導体膜９０５と全面ではなく、ｎ型半導体膜９０５一部と接して接続されている。

さらに必要に応じて、電極層９１１及び９１２に接して、引き出し電極９１３及び９１４を形成する（図１８（Ａ））。引き出し電極９１３及び９１４は電極層９１１及び９１２と同様に形成すればよい。

また図１８（Ａ）の光センサの光電変換層の上部に電極を形成する例を図１８（Ｂ）に示す。図１８（Ｂ）において、基板９３１上に補助電極９３２が形成され、ｐ型半導体膜９３３、真性半導体膜９３４及びｎ型半導体膜９３５からなる光電変換層が補助電極９３２の一部と重なって接している。

次いでｎ型半導体膜９３５上に、ｎ型半導体膜９３５の一部と重なって上部電極９３６を形成する。上部電極９３６は補助電極９３２と同様の材料で形成すればよい。

さらに第１の絶縁膜９３７及び第２の絶縁膜９３８を形成し、コンタクトホール（溝）を形成後、電極層９４１及び９４２を形成する。また必要に応じて引き出し電極９４３及び９４４を形成する。第１の絶縁膜９３７、第２の絶縁膜９３８、電極層９４１及び９４２、並びに引き出し電極９４３及び９４４については、図１８（Ａ）と同様の材料、作製工程で形成すればよい。

上部電極９３６を形成すると、光センサ全体の抵抗が下がるが、補助電極９３２と上部電極９３６との距離により光センサの抵抗値を調節することが可能である。

補助電極９３２とｐ型半導体膜９３３が重なっている領域の長さをＸ_３（＝１００μｍ）、補助電極９３２の端部と上部電極９３６の端部との距離をＸ_４としたとき、Ｘ_４をそれぞれ０μｍ、１００μｍ、２００μｍとしたときの耐圧（Ｖ）及び直列抵抗（Ω）を表１に示す。

表１に見られるように、上部電極９３６を形成して光センサの抵抗値が下がっても、上部電極９３６と補助電極９３２の距離を変えることにより、素子全体の抵抗値を上げることができる。これにより静電破壊を抑制できる光センサを作製することが可能である。

なお本実施例は、必要があれば実施の形態、実施例１〜実施例４のいかなる記載と組み合わせることが可能である。

本実施例では、図２１を用いて、配線や電極を単層の導電膜にした可視光センサについて、実施例４とは別の例を示す。なお、実施例４と同じものは同じ符号で示している。

図２１には、実施例４の図１３（Ａ）〜図１３（Ｂ）、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜図１５（Ｃ）、図２０（Ａ）〜図２０（Ｄ）における配線７１９、接続電極７２０、端子電極７５１、ＴＦＴ７３０のソース電極又はドレイン電極７７１、及びＴＦＴ７３１のソース電極又はドレイン電極７７２上に保護電極７１８、７７３、７７６、７７４及び７７５を設けない構造にした可視光センサを示す。

図２１において、配線１４０４、接続電極１４０５、端子電極１４０１、ＴＦＴ７３１のソース電極又はドレイン電極１４０２、及びＴＦＴ７３０のソース電極又はドレイン電極１４０３は単層の導電膜により形成されており、このような導電膜として、チタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線１４０４、接続電極１４０５、端子電極１４０１、ＴＦＴ７３１のソース電極又はドレイン電極１４０２、及びＴＦＴ７３０のソース電極又はドレイン電極１４０３を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。

なお本実施例は、必要があれば実施の形態、実施例１〜実施例５のいかなる記載と組み合わせることが可能である。

本発明により、静電破壊に対する耐圧の向上した光電変換装置を作製することができる。また本発明の光電変換装置を組み込むことにより、信頼性の高い電気機器を得ることが可能である。

本発明の光センサの作製工程を示す図。 本発明の光センサの作製工程を示す図。 本発明の光センサの作製工程を示す図。 本発明の光センサの作製工程を示す図。 本発明の光センサの上面図。 従来の光センサの断面図。 本発明の光センサの作製工程を示す図。 本発明の光センサを組み込んだ電気機器の例を示す図。 本発明の光センサを組み込んだ電気機器の例を示す図。 本発明の光センサを組み込んだ電気機器の例を示す図。 本発明の光センサを組み込んだ電気機器の例を示す図。 本発明の光センサの上面図。 本発明の光センサを実装した装置の作製工程を示す図。 本発明の光センサを実装した装置の作製工程を示す図。 本発明の光センサを実装した装置の作製工程を示す図。 本発明の光センサを組み込んだ可視光センサの等価回路図。 本発明の光センサを組み込んだ可視光センサの等価回路図。 本発明の光センサの作製工程を示す図。 本発明の光センサを組み込んだ電気機器の例を示す図。 本発明の光センサを実装した装置の作製工程を示す図。 本発明の光センサを実装した装置の作製工程を示す図。

符号の説明

１０１ 基板
１０２ ｐ型半導体膜
１０３ 真性半導体膜
１０４ ｎ型半導体膜
１０６ 絶縁膜
１０７ 溝
１０８ 溝
１１０ 電極層
１１１ 電極層
１１２ 絶縁膜
１１３ 引き出し電極
１１４ 引き出し電極
１１６ 領域
１１７ 領域
１２０ 開口部
１２１ 溝
１２２ 溝

Claims (14)

1. 基板と、
   前記基板上の一導電型を付与された第１の半導体膜と、
   前記第１の半導体膜上に接する第２の半導体膜と、
   前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜と、
   前記第２の半導体膜及び第３の半導体膜に設けられ、前記第３の半導体膜の一部の領域を前記第３の半導体膜の他の領域から電気的に分断する開口部と、
   前記第３の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、
   前記絶縁膜に設けられた第１の溝と、
   前記絶縁膜上に設けられ、前記第１の溝を介して前記第３の半導体膜の前記一部の領域に接して設けられた第１の電極と、
   前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜に設けられた第２の溝と、
   前記第３の半導体膜の前記他の領域上に設けられ、前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極と、を有することを特徴とする光センサ。
2. 基板と、
   前記基板上の一導電型を付与された第１の半導体膜と、
   前記第１の半導体膜上に接する第２の半導体膜と、
   前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜と、
   前記第２の半導体膜及び前記第３の半導体膜に設けられ、前記第３の半導体膜の一部の領域を前記第３の半導体膜の他の領域から電気的に分断する開口部と、
   前記第３の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、
   前記絶縁膜に設けられた第１の溝と、
   前記絶縁膜上に設けられ、前記第１の溝を介して前記第３の半導体膜の前記一部の領域に接して設けられた第１の電極と、
   前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜に設けられた第２の溝と、
   前記第３の半導体膜の前記他の領域上に設けられ、前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極と、
   前記基板と前記第１の半導体膜との間に選択的に設けられた、前記第２の電極と電気的に接続する第３の電極と、を有することを特徴とする光センサ。
3. 基板と、
   前記基板上の一導電型を付与された第１の半導体膜と、
   前記第１の半導体膜上に接する第２の半導体膜と、
   前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜と、
   前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜に設けられ、前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の一部の領域を前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の他の領域から電気的に分断する開口部と、
   前記第３の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、
   前記絶縁膜に設けられた第１の溝と、
   前記絶縁膜上に設けられ、前記第１の溝を介して前記第３の半導体膜の前記一部の領域に接して設けられた第１の電極と、
   前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の前記他の領域に設けられた第２の溝と、
   前記第３の半導体膜の前記他の領域上に設けられ、前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極と、
   前記基板と前記第１の半導体膜との間に選択的に設けられた、前記第２の電極と電気的に接続する第３の電極と、を有することを特徴とする光センサ。
4. 請求項２または請求項３において、
   前記第３の電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに２ｗｔ％以上２０ｗｔ％以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むことを特徴とする光センサ。
5. 請求項２または請求項３において、
   前記第３の電極は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれたいずれか一の元素を少なくとも含むこと特徴とする光センサ。
6. 請求項１乃至請求項５のいずれか一において、
   前記基板は、可撓性基板であることを特徴とする光センサ。
7. 請求項６において、
   前記可撓性基板は、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリブチレンナフタレート（ＰＢＮ）フィルムのいずれか一つであることを特徴とする光センサ。
8. 請求項１乃至請求項５のいずれか一において、
   前記基板は、ガラス基板であることを特徴とする光センサ。
9. 請求項１乃至請求項８のいずれか一に記載の光センサは、カラーフィルタにより選択された光を吸収することを特徴とする光センサ。
10. 基板上に一導電型を付与された第１の半導体膜を形成し、
    前記第１の半導体膜上に接する第２の半導体膜を形成し、
    前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜を形成し、
    前記第３の半導体膜上に前記第３の半導体膜の一部が露出するように第１の溝を有する絶縁膜を選択的に形成し、
    前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜に、レーザスクライブにより第２の溝を形成し、
    前記絶縁膜上に前記第１の溝を介して前記第３の半導体膜に接する第１の電極を形成するとともに、前記第３の半導体膜上に前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極を形成し、
    前記第１の電極、前記第２の電極及び前記絶縁膜をマスクとしてエッチングを行うことにより、前記第２の半導体膜及び前記第３の半導体膜に開口部を形成することによって、前記第３の半導体膜の一部の領域を他の領域から電気的に分断することを特徴とする光センサの作製方法。
11. 基板上に一導電型を付与された第１の半導体膜を形成し、
    前記第１の半導体膜上に接する第２の半導体膜を形成し、
    前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜を形成し、
    前記第３の半導体膜上に前記第３の半導体膜の一部が露出するように第１の溝を有する絶縁膜を選択的に形成し、
    前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜に、レーザスクライブにより第２の溝を形成し、
    前記絶縁膜上に前記第１の溝を介して前記第３の半導体膜に接する第１の電極を形成するとともに、前記第３の半導体膜上に前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極を形成し、
    前記第１の電極、前記第２の電極及び前記絶縁膜をマスクとしてエッチングを行うことにより、前記第２の半導体膜及び前記第３の半導体膜に開口部を形成することによって、前記第３の半導体膜の一部の領域を他の領域から電気的に分断し、
    前記第１の半導体膜を形成する前に、前記基板上に、前記第２の電極と電気的に接続するための第３の電極を形成することを特徴とする光センサの作製方法。
12. 基板上に一導電型を付与された第１の半導体膜を形成し、
    前記第１の半導体膜上に接する第２の半導体膜を形成し、
    前記第２の半導体膜上に接する、前記第１の半導体膜とは逆の導電型を付与された第３の半導体膜を形成し、
    前記第３の半導体膜上に前記第３の半導体膜の一部が露出するように第１の溝を有する絶縁膜を選択的に形成し、
    前記第１の半導体膜、前記第２の半導体膜、及び前記第３の半導体膜に、レーザスクライブにより第２の溝を形成し、
    前記絶縁膜上に前記第１の溝を介して前記第３の半導体膜に接する第１の電極を形成するとともに、前記第３の半導体膜上に前記第２の溝において前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の側面に接する第２の電極を形成し、
    エッチングを行うことにより、前記第１の半導体膜、第２の半導体膜及び前記第３の半導体膜に開口部を形成することによって、前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の一部の領域を、前記第１の半導体膜、前記第２の半導体膜及び前記第３の半導体膜の他の領域から電気的に分断し、
    前記第１の半導体膜を形成する前に、前記基板上に、前記第２の電極と電気的に接続するための第３の電極を形成し、
    前記エッチングは、前記第３の電極をエッチングストッパとして行うことを特徴とする半導体装置の作製方法。
13. 請求項１０乃至請求項１２のいずれか一において、
    前記絶縁膜をスクリーン印刷法により形成することを特徴とする光センサ。
14. 請求項１０乃至請求項１３のいずれか一において、
    前記第１の電極及び前記第２の電極を、インクジェット法により形成することを特徴とする光センサ。

Images