JP4534634B2

JP4534634B2 - 固体撮像装置

Info

Publication number: JP4534634B2
Application number: JP2004198371A
Authority: JP
Inventors: 一秀横田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-07-05
Filing date: 2004-07-05
Publication date: 2010-09-01
Anticipated expiration: 2024-07-05
Also published as: JP2006019653A

Description

本発明は、固体撮像装置に関し、特に、配線層が形成される側とは反対側から光を受光する裏面照射型の固体撮像装置に関する。

図１１は、従来の固体撮像装置の概略断面図である。

半導体基板７０に画素を構成するフォトダイオード７１や、周辺回路を構成する素子が形成されており、半導体基板７０上には配線層８０が形成されている。図１１では、３層配線の場合を例示しており、配線層８０は、層間絶縁膜８４に埋め込まれた第１層配線８１、第２層配線８２、第３層配線８３により構成されている。

上記の配線８１〜８３のいずれかで、光学的黒信号を決めるための暗画素のフォトダイオード７１ａが遮光される。図１１では、最上層の第３層配線８３により暗画素のフォトダイオード７１ａが遮光されている。

配線８１〜８３間は、コンタクトホールにより接続されている。配線８１〜８３は、半導体プロセス中に接続することが可能であるため、固体撮像装置とその外部とを繋ぐパッド８５は、一般的に最上層の第３層配線８３により形成される。

上記の固体撮像装置では、配線層８０が形成された側から光を受光している。このため、配線層８０により受光のための開口率が低下する、配線層のレイアウトの自由度が制限されるといった問題がある。このような問題を解決するため、半導体層の表面側に配線層を形成し、半導体層の裏面側から光を入射させて撮像できるようにした裏面照射型の固定撮像装置が知られている。裏面照射型の固体撮像装置として、ＣＣＤ型（例えば、特許文献１参照）とＭＯＳ型（例えば、特許文献２参照）のそれぞれが提案されている。
特開２００２−１５１６７３号公報特開２００３−３１７８５号公報

ところで、裏面照射型の固体撮像装置においても、半導体基板の裏面側に、画素を開口し、黒信号を決めるための暗画素を遮光する遮光膜が形成される。遮光膜が帯電することにより寄生容量が変化し、当該容量が光電子の蓄積、読み出し、ノイズ等に影響を与えることを防止するため、遮光膜を一定電位に固定することが好ましい。

上記の特許文献１では、配線層の上層に設けられた支持基板に、配線層を露出させるパッド開口を形成しているが、この方法を採用すると基板の裏面側に存在する遮光膜を一定電位に固定することができない。また、配線層と遮光膜とを製造プロセス中に接続させることは困難である。

本発明は上記の事情に鑑みてなされたものであり、その目的は、裏面照射型の固体撮像装置において、配線層と遮光膜の双方に必要な電圧を供給することができる固体撮像装置を提供することにある。

上記の目的を達成するため、本発明の固体撮像装置は、複数の画素が配列された画素部を有する半導体基板と、前記半導体基板の光入射面の反対側の面に形成され、前記画素部の駆動用信号線を含む配線が積層された配線層と、前記半導体基板の前記光入射面に形成され、前記画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを有し、前記光入射面側から前記半導体基板を貫通して前記配線層のパッドを露出する開口が形成されており、前記配線層のパッドと前記遮光膜へ外部から電圧を供給し得るように構成されている。

上記の本発明の固体撮像装置では、光入射面側から半導体基板を貫通して配線層のパッドを露出する開口が形成されている。従って、光入射面側に露出した、配線層のパッドと遮光膜に対し、外部から電圧を供給することができる。

本発明によれば、裏面照射型の固体撮像装置において、配線層と遮光膜の双方に必要な電圧を供給することができる。

以下に、本発明の固体撮像装置の実施の形態について、図面を参照して説明する。本実施形態では、裏面照射型の固体撮像装置として、ＣＭＯＳイメージセンサを例にとって説明する。

（第１実施形態）
図１は、本実施形態に係る固体撮像装置の概略構成図である。

固体撮像装置は、画素部１１と、垂直選択回路１２と、Ｓ／Ｈ（サンプル／ホールド）・ＣＤＳ（Correlated Double Sampling：相関二重サンプリング) 回路１３と、水平選択回路１４と、タイミングジェネレータ（ＴＧ）１５と、ＡＧＣ（Automatic Gain Control) 回路１６と、Ａ／Ｄ変換回路１７とデジタルアンプ１８とを有し、これらが同一の半導体基板上に搭載された構成となっている。

画素部１１は、後述する単位画素が行列状に多数配列され、行単位でアドレス線等が、列単位で垂直信号線がそれぞれ配線された構成となっている。

垂直選択回路１２は、画素を行単位で順に選択し、各画素の信号を垂直信号線を通して画素列毎にＳ／Ｈ・ＣＤＳ回路１３に読み出す。Ｓ／Ｈ・ＣＤＳ回路１３は、各画素列から読み出された画素信号に対し、ＣＤＳ等の信号処理を行う。

水平選択回路１４は、Ｓ／Ｈ・ＣＤＳ回路１３に保持されている画素信号を順に取り出し、ＡＧＣ回路１６に出力する。ＡＧＣ回路１６は、水平選択回路１４から入力した信号を適当なゲインで増幅し、Ａ／Ｄ変換回路１７に出力する。

Ａ／Ｄ変換回路１７は、ＡＧＣ回路１６から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ１８に出力する。デジタルアンプ１８は、Ａ／Ｄ変換回路１７から入力したデジタル信号を適当に増幅して、後述するパッド（端子）より出力する。

垂直選択回路１２、Ｓ／Ｈ・ＣＤＳ回路１３、水平選択回路１４、ＡＧＣ回路１６、Ａ／Ｄ変換回路１７およびデジタルアンプ１８の各動作は、タイミングジェネレータ１５で発生される各種のタイミング信号に基づいて行われる。

図２は、画素部１１の単位画素の回路構成の一例を示す図である。

単位画素は、光電変換素子として例えばフォトダイオード２１を有し、この１個のフォトダイオード２１に対して、転送トランジスタ２２、増幅トランジスタ２３、アドレストランジスタ２４、リセットトランジスタ２５の４個のトランジスタを能動素子として有する構成となっている。

フォトダイオード２１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ２２は、フォトダイオード２１とフローティングディフュージョンＦＤとの間に接続され、駆動配線２６を通じてそのゲートに駆動信号が与えられることで、フォトダイオード２１で光電変換された電子をフローティングディフュージョンＦＤに転送する。

フローティングディフュージョンＦＤには増幅トランジスタ２３のゲートが接続されている。増幅トランジスタ２３は、アドレストランジスタ２４を介して垂直信号線２７に接続され、画素部外の定電流源Ｉとソースフォロアを構成している。そして、駆動配線２８を通してアドレス信号がアドレストランジスタ２４のゲートに与えられ、当該アドレストランジスタ２４がオンすると、増幅トランジスタ２３はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線２７に出力する。垂直信号線２７は、各画素から出力された電圧をＳ／Ｈ・ＣＤＳ回路１３に伝送する。

リセットトランジスタ２５は電源ＶｄｄとフローティングディフュージョンＦＤとの間に接続され、駆動配線２９を通してそのゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源Ｖｄｄの電位にリセットする。これらの動作は、転送トランジスタ２２、アドレストランジスタ２４およびリセットトランジスタ２５の各ゲートが行単位で配線されていることから、１行分の各画素について同時に行われる。

図３は、固体撮像装置の概略断面図である。

半導体基板３０には、画素部１１において単位画素を構成するフォトダイオード３１が配列して形成されている。フォトダイオード３１は、図２の回路図で示すフォトダイオード２１に相当する。半導体基板３０は、例えばｐ型シリコンエピタキシャル基板により構成され、フォトダイオード３１は当該基板に形成されたｎ型領域により構成される。半導体基板３０の厚さは、固体撮像装置の仕様によるが、可視光用の場合には４〜６μｍであり、近赤外線用では６〜１０μｍとなる。

図示はしないが、半導体基板３０の一方面には、図２を参照して説明したトランジスタが形成されている。なお、画素部以外の領域においても、半導体基板３０の一方面には、各回路１２〜１８を構成するトランジスタ等の素子が形成されている。

半導体基板３０の一方面上には、配線層４０が形成されている。図３では、３層配線を例示しており、配線層４０は、層間絶縁膜４４に埋め込まれた第１層配線４１、第２層配線４２、第３層配線４３を有する。各配線４１〜４３は、それぞれ図２の駆動配線２６，２８，２９や垂直信号線２７に相当する。

配線層４０上には、半導体基板３０の強度を補強するための支持基板５０が形成されている。支持基板５０は、半導体基板３０との熱膨張係数の相違による反りの発生を防止するため、例えば、半導体基板３０と同じシリコンにより形成される。

半導体基板３０の他方面、すなわち光入射面上には、絶縁膜６１に埋め込まれた遮光膜６２が形成されている。遮光膜６２は、例えばアルミニウムや銅により形成される。遮光膜６２は、黒信号を決めるための暗画素のフォトダイオード３１ａを遮光する。また、遮光膜６２には、暗画素以外の画素のフォトダイオード３１に対応する位置に開口が設けられており、画素間を遮光するように構成されている

また、後述するように、画素部１１における絶縁膜６１上には、必要に応じてカラーフィルタやオンチップレンズが形成される。

本実施形態では、絶縁膜６１には、遮光膜６２の一部を露出する開口Ｃ１が形成されており、当該開口Ｃ１に露出した遮光膜６２部分が、外部との接続のためのパッド６３となる。後述するように、画素部１１に形成された遮光膜６２が一体的に繋がっている場合には、１つの開口Ｃ１のみが存在すれば遮光膜６２の電位を固定できる。

また、画素部１１の周辺部には、絶縁膜６１および半導体基板３０を貫通し第１層配線４１の一部を露出する複数の開口Ｃ２が形成されている。当該開口Ｃ２に露出した第１層配線４１部分が、外部との接続のためのパッド４５となる。複数のパッド４５は、それぞれ第１層配線４１を通じて、各部１１〜１８へ接地電位、電源Ｖｄｄ、必要な駆動電圧を供給する。なお、パッド４５を露出する開口Ｃ２の径は、１００μｍ程度あり、開口Ｃ２の深さは５〜１０μｍ程度である。そのため、開口Ｃ２のアスペクト比は十分に小さい。

図４は、画素部１１の単位画素の断面図である。なお、図４では、主として半導体基板３０の光入射面側の構成を説明するため、図３とは上下を反転している。

半導体基板３０には、フォトダイオード３１以外に、例えばｎ型領域からなるフローティングディフュージョンＦＤが形成されている。さらに、層間絶縁膜４４には転送トランジスタ２２のゲート電極４６が埋め込まれて形成されている。

半導体基板３０の光入射面上には、酸化シリコン膜６４が形成され、酸化シリコン膜６４上に、遮光膜６２が形成されている。遮光膜６２には、単位画素を構成するフォトダイオード３１に対応する位置に、開口６２ａが形成されている。

遮光膜６２を被覆するように窒化シリコン膜６５が形成されている。酸化シリコン膜６４と、窒化シリコン膜６５は、図３に示す絶縁膜６１に相当する。窒化シリコン膜６５上には、カラーフィルタ６６とオンチップレンズ６７が形成されている。

図５は、遮光膜６２の概略平面図であり、行列状に配列した画素Ｐ１，Ｐ２のうち、画素Ｐ１に対応する位置には開口６２ａが形成されているが、黒信号を決めるための暗画素Ｐ２に対応する位置には開口が形成されていない。暗画素Ｐ２は、例えば行列状に配列された画素のうち、周辺部に相当する画素から選択される。本実施形態では、周辺部の全ての画素を暗画素としている例である。

次に、上記の固体撮像装置の製造方法について説明する。

まず、図６（ａ）に示すように、６００〜８００μｍ程度の厚さの半導体基板３０にフォトダイオード３１やその他の半導体領域を形成し、さらに図示しないトランジスタのゲート電極を形成する。その後、半導体基板３０上に、絶縁層の堆積工程と配線の形成工程を繰り返すことにより、層間絶縁膜４４に埋め込まれた第１層配線４１、第２層配線４２、第３層配線４３を有する配線層４０を形成する。なお、周辺部においてパッドとなる第１層配線４１部分は幅広に形成されている。

次に、図６（ｂ）に示すように、配線層４０上に例えばシリコンからなる支持基板５０を形成する。支持基板５０の形成は、配線層４０上にシリコンを流しこむことにより形成しても、シリコン基板を貼り付けてもよい。

次に、図７（ａ）に示すように、半導体基板３０を裏面側から除去して薄膜化する。当該工程では、６００〜８００μｍの厚さの半導体基板３０をグラインダーを用いて数百μｍ程度削った後、ウェットエッチングにより残りの数１０μｍの膜を除去する。

次に、図７（ｂ）に示すように、半導体基板３０を反転させて、半導体基板３０の裏面、すなわち光入射面側に膜を堆積させる。すなわち、半導体基板３０の光入射面上に絶縁膜を堆積し、遮光膜６２を形成した後、再び絶縁膜を堆積させる。これにより、絶縁膜６１に埋め込まれた遮光膜６２を形成する。その後、画素部１１における絶縁膜６１上に、図示しないカラーフィルタおよびオンチップレンズを形成する。

以降の工程としては、レジストマスク等を用いて、絶縁膜６１に遮光膜６２のパッド部分を露出させる開口Ｃ１を形成し、絶縁膜６１および半導体基板３０を貫通し第１層配線４１のパッド部分を露出させる開口Ｃ２を形成する。なお、開口Ｃ１と開口Ｃ２を形成するためのエッチング深さが異なることから、当該エッチング工程は、別々に行うことが好ましい。以上により、図３に示す固体撮像装置が製造される。

その後、画素部１１等が形成された半導体基板３０をパッケージ１００に実装する。図８は、半導体基板３０の実装例を示す概略図である。

半導体基板３０は、配線層４０側（支持基板５０側）からパッケージ１００に搭載される。そして、半導体基板３０に形成されたパッド４５、６３と、パッケージ１００の端子１０１とをワイヤ１０２により接続する。なお、パッド４５のうち一定電位に固定される配線に接続されるパッドと、パッド６３とをパッケージ１００内部で接続するようにしてもよい。

図示はしないが、パッケージ１００内にはごみ等が入らないように、ガラス等で蓋がされて、半導体基板３０は気密に封止される。

このようにパッド６３とパッケージ１００の端子１０１とが接続されることにより、半導体基板３０の外部から遮光膜６２を一定電位に固定することができる。また、パッド４５へ必要な駆動電圧を供給することができる。

以上説明したように、本実施形態に係る固体撮像装置では、半導体基板３０の光入射面側から半導体基板３０を貫通し配線層４０のパッド４５を露出する開口が形成されている。同様に、半導体基板３０の光入射面上に形成された絶縁膜６１には遮光膜６２のパッド６３を露出する開口が形成されている。

半導体基板３０の同一面側にパッド４５，６３を露出させる開口が形成されていることにより、パッケージ１００を変更することなく、半導体基板３０のパッド４５，６３と、パッケージ１００の端子１０１とを、ワイヤ１０２により容易に接続することができる。従って、遮光膜６２を接地電位や電源Ｖｄｄ等の一定電位に固定し、配線層４０には電源Ｖｄｄの他、必要な駆動電圧を供給することができる。

また、半導体基板３０の光入射面側から、遮光膜６２のパッド６３を露出する開口Ｃ１と、配線層４０の第１層配線４１のパッド４５を露出する開口Ｃ２を形成することにより、半導体基板３０の光入射面の裏面をパッケージ１００に固定させた状態で、ワイヤ１０２による接続を行うことができる。

（第２実施形態）
図９は、半導体基板３０の他の実装例を示す概略図である。

半導体基板３０は光入射面を実装基板１１０に向けて搭載されている。半導体基板３０へ光を入射させるため、実装基板１１０には半導体基板３０の画素部１１に対応する位置に開口１１０ａが形成されている。

半導体基板３０に形成されたパッド４５、６３と、実装基板１１０に形成された図示しない配線とが、バンプ１１１により接続されている。なお、パッド４５のうち一定電位に固定される配線に接続されるパッドと、パッド６３とを実装基板１１０内部で接続するようにしてもよい。

図示はしないが、半導体基板３０の光入射面上にごみ等が入らないように、ガラス等で蓋がされて、半導体基板３０の光入射面上の空間は気密に封止される。

このようにパッド４５，６３と実装基板１１０の配線とが接続されることにより、実装基板１１０の配線を介して、遮光膜６２を一定電位に固定することができる。また、パッド４５へ必要な駆動電圧を供給することができる。従って、本実施形態に係る固体撮像装置によっても、第１実施形態と同様の効果を奏することができる。

本発明は、上記の実施形態の説明に限定されない。
例えば、図１０に示すように、半導体基板３０の配線層４０に接続するパッド４５のうち、電源Ｖｄｄや接地電位等の一定電位に固定される配線に接続するパッドと、遮光膜６２のパッド６３とを外部からワイヤ１０２により接続してもよい。

また、固体撮像装置として、ＣＭＯＳイメージセンサを例に説明したが、ＣＣＤ型の固体撮像装置に適用することも可能である。また、図１を参照して半導体基板３０に形成される回路構成の一例を説明したが、画素部１１以外の構成は適宜変更可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る固体撮像装置の概略構成図である。画素部の単位画素の回路構成の一例を示す図である。固体撮像装置の概略断面図である。画素部の単位画素の断面図である。遮光膜の概略平面図である。固体撮像装置の製造方法における工程断面図である。固体撮像装置の製造方法における工程断面図である。固体撮像装置の実装例を説明するための図である。第２実施形態に係る固体撮像装置の実装例を説明するための図である。固体撮像装置の他の実装例を説明するための図である。従来の固体撮像装置の概略断面図である。

符号の説明

１１…画素部、１２…垂直選択回路、１３…Ｓ／Ｈ・ＣＤＳ回路、１４…水平選択回路、１５…タイミングジェネレータ、１６…ＡＧＣ回路、１７…Ａ／Ｄ変換回路、１８…デジタルアンプ、２１…フォトダイオード、２２…転送トランジスタ、２３…増幅トランジスタ、２４…アドレストランジスタ、２５…リセットトランジスタ、２６，２８，２９…駆動配線、２７…垂直信号線、３０…半導体基板、３１…フォトダイオード、４０…配線層、４１…第１層配線、４２…第２層配線、４３…第３層配線、４４…層間絶縁膜、４５…パッド、４６…ゲート電極、５０…支持基板、６１…絶縁膜、６２…遮光膜、６２ａ…開口、６３…パッド、６４…酸化シリコン膜、６５…窒化シリコン膜、６６…カラーフィルタ、６７…オンチップレンズ、７０…半導体基板、７１…フォトダイオード、８０…配線層、８１…第１層配線、８２…第２層配線、８３…第３層配線、８４…層間絶縁膜、８５…パッド、１００…パッケージ、１０１…端子、１０２…ワイヤ、１１０…実装基板、１１１…バンプ、ＦＤ…フローティングディフュージョン、Ｐ１…画素、Ｐ２…暗画素

Claims

複数の画素が配列された画素部を有する半導体基板と、
前記半導体基板の光入射面の反対側の面に形成され、前記画素部の駆動用信号線を含む配線が積層された配線層と、
前記半導体基板の前記光入射面に形成され、前記画素のうち黒信号を決めるための暗画素を遮光する遮光膜とを有し、
前記光入射面側から前記半導体基板を貫通して前記配線層のパッドを露出する開口が形成されており、前記光入射面側から前記遮光膜のパッドを露出する開口が形成されており、前記配線層のパッドと前記遮光膜のパッドへそれぞれ外部から電圧を供給し得るように構成された
固体撮像装置。
前記半導体基板は前記配線層側からパッケージに搭載され、
前記配線層のパッドと前記遮光膜のパッドとが、前記パッケージの端子にそれぞれワイヤを介して接続された
請求項１記載の固体撮像装置。
前記配線層のパッドと前記遮光膜のパッドとが、実装基板にバンプを介してそれぞれ接続された
請求項１記載の固体撮像装置。
前記遮光膜は、一定電位に固定された
請求項１記載の固体撮像装置。
前記配線層中の一定電位に固定される配線に接続されたパッドと、前記遮光膜のパッドとが外部で接続され、同電位に保持された
請求項１記載の固体撮像装置。
前記遮光膜は、暗画素以外の画素を開口し、画素間を遮光するように構成された
請求項１記載の固体撮像装置。
前記配線層上に形成された支持基板をさらに有する
請求項１記載の固体撮像装置。