JP4544827B2

JP4544827B2 - 液晶表示装置

Info

Publication number: JP4544827B2
Application number: JP2003095287A
Authority: JP
Inventors: 章一福徳
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-31
Filing date: 2003-03-31
Publication date: 2010-09-15
Anticipated expiration: 2023-03-31
Also published as: JP2004302159A; US7408541B2; US20040189629A1

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、詳しくは、液晶表示装置における駆動電源の切り替え制御に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、携帯機器等のモバイル用途の装置への適用が普及している。それに伴って、低消費電力及び屋外での使用に適した液晶表示装置が要求され、反射型液晶表示装置が注目されている。
【０００３】
反射型液晶表示装置は、バックライトを用いずに常に外光を光源として利用するので消費電力の低減及び屋外での利用に適している。しかし、反射型液晶表示装置は、光源として外光を利用するために、特にアクティブマトリクス型の液晶表示装置にて電源切断（電源オフ）時に液晶に残っている電荷により使用者に残像が常に見えてしまい表示品質の低下を生ずる。
【０００４】
従来の反射型液晶表示装置において、電源オフ時の表示を速やかに消去する方法の１つが特許文献１に開示されている。特許文献１に開示された反射型液晶表示装置は、表示部のソースライン（ソース信号線）を駆動するソース駆動回路には表示装置の電源から直接駆動電源を供給し、ゲートライン（ゲート信号線）を駆動するゲート駆動回路には当該電源から所定時間電力を保持可能な十分大きな容量等を備えた電力保持回路を介して駆動電源を供給する。
【０００５】
そして、電源オフを検出して生成した電源オフ信号をゲート駆動回路に入力することにより、電力保持回路に保持している電力を用いてゲート駆動回路に接続されたすべてのゲートラインを同時にアクティブにする（活性化してゲートラインに接続されたトランジスタをオン状態にする。）。これにより、電源オフ時に液晶に残っている電荷を速やかに放出して表示を消去し、残像が見えてしまうことを回避している。
また、従来技術の他の例として、例えば特許文献２が開示されている。
【０００６】
【特許文献１】
特開平１−１７０９８６号公報
【特許文献２】
特開２００１−１９５０２５号公報
【特許文献３】
特開２００１−１２５０６９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の反射型液晶表示装置のように、通常駆動時のゲートラインの駆動波形が矩形波であると、表示部にてゲート駆動回路に対して近い画素と遠い画素とで輝度傾斜が生ずるおそれがある。この輝度傾斜ムラを改善する方法の１つとして、図５に示すようにゲートラインをアクティブにするための駆動電源（以下、「ゲートオン電源」と称す。）Ｖｇｏｎの電圧を経時的に（パルス状に）変化させてゲート駆動回路に供給し、ゲート駆動波形ＶＯＵＴ１、ＶＯＵＴ２、…を鈍らせる方法がある（例えば、特許文献３参照。）。
【０００８】
このような立下りエッジを鈍らせたゲート駆動波形ＶＯＵＴ１、ＶＯＵＴ２、…を用いることにより、ゲートラインが伸びる方向での輝度ムラを改善することができる。なお、図５においてＶｏｆｆはゲートラインをインアクティブにするための駆動電源（以下、「ゲートオフ電源」と称す。）である。また、図５に示すようなゲートオン電源Ｖｇｏｎを生成する回路を輝度傾斜回路と称す。
【０００９】
しかしながら、輝度傾斜回路を用いた輝度傾斜ムラの改善方法では、上述したような電源オフ時に液晶に残っている電荷を速やかに放出させ表示を消去させるための電力保持回路をゲート駆動回路に対して適用することができないという問題があった。つまり、通常駆動時の表示品質は改善されるが、電源オフ時の残像による表示品質の低下は回避できなかった。これは、輝度傾斜ムラの改善方法では通常駆動時にゲートオン電源Ｖｇｏｎの電圧を時間的に変化させているので、電力保持回路を用いると大きな容量等により電圧変動が緩和され電圧変化させずらい（鈍らせた波形を生成しにくい）ためである。
【００１０】
本発明は、このような問題に鑑みてなされたものであり、通常駆動時だけでなく、電源オフ時においても液晶表示装置の表示品質を向上させることができるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明の液晶表示装置は、入力電源により供給される電力を保持する電力保持回路を有し、液晶表示装置に供給される上記入力電源の切断時に、少なくとも１つの内部電源が、第１の電源から上記第１の電源とは異なる第２の電源に自動で切り替わり、上記内部電源は、上記液晶表示装置の表示部の選択されたゲート信号線に出力する電圧を出力する電源であり、上記第１の電源は、上記ゲート信号線の駆動波形の立下りを鈍らせるように、電圧が時間に応じて変動し、上記第２の電源は、上記電力保持回路に保持された電力を使用し、上記内部電源として出力した電力に応じて電圧が減衰することを特徴とする。本発明によれば、入力電源が供給されている通常駆動時は、輝度傾斜ムラが抑制された良質な表示画像を表示することができるようになるとともに、入力電源の切断時には、液晶に残っている電荷を速やかに放出して残像が残ることを回避することができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の実施形態による液晶表示装置の特徴的要素を示す構成図である。なお、以下に説明する液晶表示装置は任意であるが、光源として外光を利用する場合がある液晶表示装置、例えば反射型液晶表示装置、微透過型液晶表示装置（外部の明るさ、制御等に応じて反射型にも透過型にもなり得る液晶表示装置）に用いて好適である。
【００１３】
図１において、輝度傾斜回路１は、ゲートラインをアクティブにするためのゲートオン電源Ｖｏｎの電圧をゲート駆動回路４の出力に同期して変化させ、図５の電源Ｖｇｏｎに示したようなゲート駆動回路用ゲートオン電源を出力する。このゲート駆動回路用ゲートオン電源を用いることにより、ゲート駆動回路４の出力（ゲート駆動電圧）ＶＯＵＴｉ（ｉは添え字であり、ｉ＝１〜ｎの自然数。）の立下りエッジを故意に鈍らせ、ゲートラインが伸びる方向での輝度ムラを改善することができる。
【００１４】
電力保持回路２は、ゲートオン電源Ｖｏｎにより供給される電力を所定時間保持するものであり、十分大きな容量を有するコンデンサ等を用いて構成される。
【００１５】
電源切り替え回路３は、図示しない電源装置等からの入力電源（装置電源）Ｖｉｎの電圧レベルに応じて、輝度傾斜回路１の出力電圧又は電力保持回路２の出力電圧を選択的にゲート駆動回路４に出力する。具体的には、電源切り替え回路３は、装置電源Ｖｉｎの電圧値が所定の電圧値より高い場合には、輝度傾斜回路１の出力電圧をゲート駆動回路４に出力し、所定の電圧値以下の場合には、電力保持回路２の出力電圧をゲート駆動回路４に出力する。
【００１６】
ゲート駆動回路４は、ゲートオン電源端子Ｖｇｏｎ、全出力オン端子Ｖｘｏｎ、ゲートオフ電源端子Ｖｏｆｆ、及び各ロジック駆動用の電源端子Ｖｄｄを有し、電源切り替え回路３の出力電圧、装置電源Ｖｉｎ、ゲートオフ電源Ｖｏｆｆ、ロジック電源Ｖｃｃがそれぞれ供給される。
【００１７】
ゲート駆動回路４は、全出力オン端子Ｖｘｏｎに対して供給される装置電源Ｖｉｎがハイレベルのときには、入力されるゲートスタートパルス、ゲートシフトクロック信号等の図示しない制御信号に基づいて、出力ＶＯＵＴ１〜ＶＯＵＴｎより１ゲートライン周期毎にパルス信号を順次出力する。すなわち、ゲート駆動回路４は、後述する表示部が有する複数のゲートラインを画面領域上部から順次（シフトし）駆動する。これにより、選択したゲートラインに接続されたトランジスタ（ＴＦＴ：薄膜トランジスタ）をオン状態にして、選択したゲートラインに係る各画素に表示データ（階調電圧）を書き込む。なお、パルス信号は、輝度傾斜回路１の出力とゲートオフ電源Ｖｏｆｆとを合成することにより生成される。
【００１８】
一方、全出力オン端子Ｖｘｏｎに対して供給される装置電源Ｖｉｎがロウレベルになると、ゲート駆動回路４は、他の入力信号にかかわらず非同期で、ゲートオン電源端子Ｖｇｏｎに供給される電圧をゲート駆動回路４のすべての出力ＶＯＵＴ１、ＶＯＵＴ２、…、ＶＯＵＴｎに出力する。
【００１９】
図２（Ａ）、（Ｂ）は、本実施形態による液晶表示装置の特徴的要素の回路構成例を示す図である。
図２（Ａ）は、図１に示した輝度傾斜回路１、電力保持回路２、電源切り替え回路３の具体的な回路構成を示す図である。
【００２０】
図２（Ａ）に示すように、電力保持回路２は、一方の電極がゲートオン電源Ｖｏｎに接続され、他方の電極がグランド（接地）に接続された２つのコンデンサＣ１、Ｃ２により構成される。なお、図２（Ａ）において、電力保持回路２は２つのコンデンサにより構成した場合を一例として示したが、十分な容量を備えていれば良く、コンデンサの数は任意である。
【００２１】
電源切り替え回路３は、４つの抵抗Ｒ１〜Ｒ４、２つのＮチャネル型トランジスタ（ＦＥＴ：電界効果トランジスタ）ＮＴ１、ＮＴ２、１つのＰチャネル型トランジスタ（ＦＥＴ）ＰＴ１により構成される。直列に接続された抵抗Ｒ１、Ｒ２は、コンデンサＣ１、Ｃ２の上記一方の電極とグランドとの間に直列に接続される。ここで、抵抗Ｒ１、Ｒ２は、装置電源Ｖｉｎのオフ時（切断時）にトランジスタＮＴ１をオン状態にすることができるように抵抗値は適宜決定される。
【００２２】
トランジスタＮＴ２は、ドレインが抵抗Ｒ１とＲ２の相互接続点（ノードＮＡ）に接続され、ソースがグランドに接続され、ゲートに装置電源Ｖｉｎが供給される。
【００２３】
また、直列に接続された抵抗Ｒ３、Ｒ４は、コンデンサＣ１、Ｃ２の上記一方の電極とトランジスタＮＴ１のドレインとの間に直列に接続される。トランジスタＮＴ１は、ゲートがノードＮＡに接続され、ソースがグランドに接続される。
トランジスタＰＴ１はソースがコンデンサＣ１、Ｃ２の上記一方の電極に接続され、ドレインがゲート駆動回路４のゲートオン電源端子Ｖｇｏｎに接続され、ゲートが抵抗Ｒ３とＲ４の相互接続点（ノードＮＢ）に接続される。
【００２４】
輝度傾斜回路１は、３つの抵抗Ｒ５、Ｒ６、Ｒ７、２つのＮチャネル型トランジスタ（ＦＥＴ）ＮＴ３、ＮＴ４、１つのＰチャネル型トランジスタ（ＦＥＴ）ＰＴ２により構成される。また、輝度傾斜回路１は、ゲート駆動回路４の出力ＶＯＵＴｉと同期させた電圧変動が要求されるので、ゲート駆動回路４の出力ＶＯＵＴｉをシフトさせるためのゲートクロック信号ＧＣＬＫ及びそれを反転させた輝度傾斜回路制御信号ＸＧＣＬＫが供給される。なお、ゲートクロック信号ＧＣＬＫ及び輝度傾斜回路制御信号ＸＧＣＬＫは後述するタイミング生成回路で生成される
【００２５】
直列に接続された抵抗Ｒ５、Ｒ６は、トランジスタＰＴ１のソースとトランジスタＮＴ３のドレインとの間に接続される。トランジスタＮＴ３は、ソースがグランドに接続され、ゲートにゲートクロック信号ＧＣＬＫが供給される。
トランジスタＰＴ２は、ソースがトランジスタＰＴ１のソースに接続され、ドレインがゲートオン電源端子Ｖｇｏｎに接続され、ゲートが抵抗Ｒ５とＲ６の相互接続点（ノードＮＣ）に接続される。トランジスタＮＴ４は、ドレインがゲートオン電源端子Ｖｇｏｎに一端が接続された抵抗Ｒ７の他端に接続され、ソースがグランドに接続され、ゲートに輝度傾斜回路制御信号ＸＧＣＬＫが供給される。
【００２６】
以上のように構成することで、装置電源Ｖｉｎの電圧値が所定の電圧値より高い（ハイレベル）の場合には、ノードＮＡの電位がロウレベル（０Ｖ）になることでノードＮＢがハイレベルになりトランジスタＰＴ１がオフ状態になる。したがって、輝度傾斜回路１の出力電圧がゲートオン電源端子Ｖｇｏｎに供給される。
【００２７】
一方、装置電源Ｖｉｎの電圧値が所定の電圧値以下（ロウレベル）の場合には、ノードＮＡの電位がハイレベルになることでノードＮＢがロウレベルになりトランジスタＰＴ１がオン状態になる。また、ゲートクロック信号ＧＣＬＫ、輝度傾斜回路制御信号ＸＧＣＬＫは、装置電源Ｖｉｎの電圧値の低下により遮断される（停止する）。したがって、電力保持回路２の出力電圧がゲートオン電源端子Ｖｇｏｎに供給される。
【００２８】
また、図２（Ｂ）は、ゲート駆動回路４にロジック電源Ｖｃｃを供給するための電源回路７−１の具体的な回路構成を示す図であり、当該電源回路７−１は後述する内部電源生成回路内に設けられる。電源回路７−１は、２つのコンデンサＣ３、Ｃ４とダイオード３１とにより構成される。
【００２９】
ダイオード３１のアノードが装置電源Ｖｉｎに対して接続され、カソードが電源端子Ｖｄｄに接続される。コンデンサＣ３、Ｃ４は、ダイオード３１のカソードと電源端子Ｖｄｄとの相互接続点と、グランドとの間に並列に接続される。なお、電源回路７−１は２つのコンデンサにより構成した場合を一例として示したが、コンデンサの数は任意である。また、コンデンサＣ３、Ｃ４として通常、電源ラインに大量に配置されるノイズ除去用のコンデンサを利用し、その残留した電荷により電力を供給するようにしても良く、十分駆動が可能である。
【００３０】
図３は、本実施形態による液晶表示装置の構成例を示すブロック図である。なお、この図３において、図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
【００３１】
図３において、ソース駆動回路５は、表示部６が有する複数のソースラインに階調レベルに応じた電圧を供給する。具体的には、ソース駆動回路５は、タイミング生成回路８から供給される階調信号（表示データ信号）等の制御信号ＳＣＴＬに基づいて、階調電圧生成回路にて生成された各階調レベルの電圧ＬＶの中から階調信号に応じた電圧を選択し、ゲート駆動回路４の出力ＶＯＵＴｉと同期してすべての出力を出力する。これにより、表示部６にて選択されたゲートラインに接続された薄膜トランジスタを介して、当該ゲートラインに係る各画素に対して階調電圧をそれぞれ供給する（書き込む）ことができる。
【００３２】
表示部６は、複数のゲートラインと複数のソースラインとがマトリクス状に配列され、上記ゲートラインとソースラインとの交差部に画像を表示するための画素が配設されている。各画素は、ゲート及びソースがゲートライン及びソースラインに接続された薄膜トランジスタを含み構成される。
【００３３】
内部電源生成回路７は、図２（Ｂ）に示した電源回路７−１を含み構成され、装置電源Ｖｉｎから各回路にて使用する電圧（例えば、２４Ｖ、−５．５Ｖ等）の電源を生成する。内部電源生成回路７にて生成される電源には、ゲートオン電源Ｖｏｎ、ゲートオフ電源Ｖｏｆｆ、ロジック電源Ｖｃｃ、階調レベルに応じた電圧を生成するための基準電源Ｖｒｅｆ等がある。
【００３４】
タイミング生成回路８は、外部より入力される映像入力信号ＳＩＧに基づいて、ゲート駆動回路４の制御信号ＧＣＴＬ（例えば、ゲートスタートパルス、ゲートシフトクロック信号、輝度傾斜回路制御信号等）及びソース駆動回路５の制御信号ＳＣＴＬ（クロック信号等）を生成する。また、タイミング生成回路８は、生成した制御信号ＧＣＴＬをゲート駆動回路４に出力するとともに、生成した制御信号ＳＣＴＬ及び各ＲＧＢ色の階調信号を同期させてソース駆動回路５に出力する。
【００３５】
階調電圧生成回路９は、表示部６に配置された薄膜トランジスタを介して液晶に供給する各階調レベルの電圧を、供給される基準電源Ｖｒｅｆを用いて生成する。
【００３６】
次に、本実施形態による液晶表示装置の動作について図４に基づいて詳細に説明する。図４は、本実施形態による液晶表示装置の動作波形の例を示すタイミングチャートである。なお、以下では図２を必要に応じて参照しゲートラインの駆動についてのみ説明するが、ソースラインの駆動は従来の液晶表示装置と同様である。
【００３７】
まず、液晶表示装置に装置電源Ｖｉｎが正常に供給されている通常駆動時（装置電源Ｖｉｎが３．３Ｖのとき）には、ゲートに装置電源Ｖｉｎが供給されるトランジスタＮＴ２はオン状態（導通状態）である。したがって、ノードＮＡの電位は０Ｖになり、トランジスタＮＴ１はオフ状態（非導通状態）になる。それに伴い、ノードＮＢの電位はゲートオン電源Ｖｏｎと同電位になり、ゲートがノードＮＢに接続されたトランジスタＰＴ１は、ソース及びゲートに供給される電位が同じ電位となりオフ状態になる。
【００３８】
また、輝度傾斜回路３は、上述したようにゲートクロック信号ＧＣＬＫ及び輝度傾斜回路制御信号ＸＧＣＬＫが入力されており、ゲートクロック信号ＧＣＬＫが３．３Ｖのときには、トランジスタＮＴ３はオン状態になる。これにより、ノードＮＣの電位は２０Ｖ程度になり、トランジスタＰＴ１がオン状態になることで、ゲートオン電源Ｖｏｎがゲート駆動回路４のゲートオン電源端子Ｖｇｏｎに出力される。このとき、輝度傾斜回路制御信号ＸＧＣＬＫは０Ｖであるので、トランジスタＮＴ４はオフ状態であり、トランジスタＰＴ２の出力には影響を及ぼさない。
【００３９】
次に、ゲートクロック信号ＧＣＬＫが０Ｖのときには、トランジスタＮＴ３はオフ状態になる。これにより、ノードＮＣの電位はゲートオン電源Ｖｏｎと同電位になり、トランジスタＰＴ２のゲートは、ソースと同じ電位となりオフ状態になる。このとき、輝度傾斜回路制御信号ＸＧＣＬＫは３．３Ｖであるので、トランジスタＮＴ４はオン状態になり、ゲートオン電源端子Ｖｇｏｎの電位は０Ｖ側に引っ張られて低下する。
【００４０】
このようにして通常駆動時には、輝度傾斜回路１の出力電圧、ゲートオフ電源Ｖｏｆｆ等の各電源電圧、及び制御信号ＧＣＴＬがゲート駆動回路４に入力され、図４に示すようなゲート駆動回路４の出力ＶＯＵＴ１、ＶＯＵＴ２、…、ＶＯＵＴｎが１ゲートライン周期毎に順次出力される。ゲートオン電源端子Ｖｇｏｎに供給される電圧は、ゲートクロック信号ＣＬＫの立下りに同期して変動させているので、ゲート駆動回路４の出力ＶＯＵＴｉも故意に立下りを鈍らせた駆動波形になる。したがって、表示部６におけるゲートラインが伸びる方向での輝度ムラを改善でき、良質な表示画像を得ることができる。
【００４１】
液晶表示装置に供給される装置電源Ｖｉｎが切断された電源オフ時（装置電源Ｖｉｎが０Ｖになる時刻ｔ１）には、トランジスタＮＴ２はオフ状態になる。したがって、ノードＮＡの電位がＶ１（Ｖ１はトランジスタＮＴ１をオン状態にできる電位）になり、トランジスタＮＴ１はオン状態になる。それに伴い、ノードＮＢの電位が低くなるので、トランジスタＰＴ１はソースとゲートの電位差が生じオン状態になる。これにより、電源オフ後の時刻ｔ２にて電力保持回路２に保持されていた電圧がゲートオン電源端子Ｖｇｏｎに出力される。
【００４２】
このとき、輝度傾斜回路１は、装置電源Ｖｉｎが切断されたためにゲートクロック信号ＧＣＬＫ及び輝度傾斜回路制御信号ＸＧＣＬＫの供給が停止され０Ｖになる。したがって、トランジスタＮＴ３、ＮＴ４は双方ともオフ状態になり、トランジスタＰＴ１はソース及びゲートに供給される電位が同じ電位となりオフ状態になる。
【００４３】
このようにして電源オフ時には、装置電源Ｖｉｎが切断された直後に、ゲートオン電源端子Ｖｏｎに供給される電源を、輝度傾斜回路１の出力から電圧保持回路２の出力に速やかに切り替えることができる。また、電源オフ時のゲート駆動回路４は、全出力オン端子Ｖｘｏｎに対して供給される装置電源Ｖｉｎが０Ｖになるので、ゲートオン電源端子Ｖｇｏｎに供給される電力保持回路１の出力を図４に示すように非同期ですべての出力ＶＯＵＴｉに出力する。
【００４４】
したがって、表示部６におけるすべての薄膜トランジスタがオン状態になり、液晶に残っている電荷を速やかに放出して表示を消去することができ、電源オフ時に残像が見えてしまうことを回避することができる。
【００４５】
なお、上記実施形態においては、ゲート駆動回路４の全出力オン端子Ｖｘｏｎには装置電源Ｖｉｎが直接入力されているが、装置電源Ｖｉｎがある電圧レベルに低下すると全出力オン端子Ｖｘｏｎにおける電圧をロウレベルに強制的にする回路を設けるようにしても良い。このように構成した場合には、例えば、装置電源Ｖｉｎを性能的に短時間で落せない電源装置を用いた場合でも、全出力オン端子Ｖｘｏｎの電位を強制的に低下させることができ、電力保持回路２に保持した電力を放出しきる前に、液晶に残っている電荷を確実に放出して表示を消去することができる。
【００４６】
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００４７】
（付記１）液晶表示装置に供給される入力電源の切断時に、少なくとも１つの内部電源が、第１の電源から上記第１の電源とは異なる第２の電源に自動で切り替わることを特徴とする液晶表示装置。
（付記２）上記第１の電源は、電圧が時間に応じて変動し、上記第２の電源は、上記内部電源として出力した電力に応じて電圧が減衰することを特徴とする付記１に記載の液晶表示装置。
（付記３）上記第１の電源は、一定時間毎に電圧が低下した後、元の電圧に戻り、上記第２の電源は、電圧がほぼ一定であることを特徴とする付記１に記載の液晶表示装置。
（付記４）上記入力電源により供給される電力を保持する電力保持回路を有し、上記第２の電源は、上記電力保持回路に保持された電力を使用することを特徴とする付記１に記載の液晶表示装置。
（付記５）上記第２の電源は、上記電力保持回路の残留電荷を利用することを特徴とする付記４に記載の液晶表示装置。
（付記６）上記内部電源は、表示部のゲート信号線の駆動制御に係るゲートオン電源であることを特徴とする付記１に記載の液晶表示装置。
（付記７）上記入力電源の切断後、上記第２の電源に基づく電圧を上記表示部のすべてのゲート信号線に出力することを特徴とする付記１に記載の液晶表示装置。
（付記８）液晶表示装置に供給される入力電源から第１の電源を生成する第１の電源回路と、
上記第１の電源とは異なる第２の電源を上記入力電源から生成する第２の電源回路と、
上記第１の電源回路にて生成された第１の電源又は上記第２の電源回路にて生成された第２の電源を内部電源として選択的に出力する電源切り替え回路とを有することを特徴とする液晶表示装置。
（付記９）上記電源切り替え回路は、上記入力電源の切断時に上記内部電源として出力する電源を上記第１の電源から上記第２の電源に自動で切り替えることを特徴とする付記８に記載の液晶表示装置。
（付記１０）上記電源切り替え回路は、上記入力電源の電圧に応じて、上記内部電源として出力する電源を切り替えることを特徴とする付記８に記載の液晶表示装置。
（付記１１）上記内部電源は、表示部のゲート信号線を駆動する電源であることを特徴とする付記８に記載の液晶表示装置。
（付記１２）上記第１の電源回路は、上記表示部のゲート信号線が伸びる方向の輝度ムラを抑制する電圧波形を生成し、
上記第２の電源回路は、電圧が一定の電圧波形を生成することを特徴とする付記１１に記載の液晶表示装置。
（付記１３）上記第１の電源回路は、入力される発振信号に基づいて電圧を変化させた上記第１の電源を生成し、
上記第２の電源回路は、上記入力電源による電力を保持して上記第２の電源を生成することを特徴とする付記８に記載の液晶表示装置。
（付記１４）上記内部電源が供給され、表示部のゲート信号線を駆動するゲート駆動回路をさらに有し、
上記ゲート駆動回路は、上記第１の電源を用いて生成した信号を順次上記ゲート信号線毎に出力するとともに、上記入力電源の切断時には、上記第２の電源の電圧を上記すべてのゲート信号線に出力することを特徴とする付記８に記載の液晶表示装置。
（付記１５）上記液晶表示装置は、反射型液晶表示装置であることを特徴とする付記１に記載の液晶表示装置。
（付記１６）上記液晶表示装置は、微透過型液晶表示装置であることを特徴とする付記１に記載の液晶表示装置。
（付記１７）液晶表示装置に供給される入力電源から表示部のゲート信号線が伸びる方向の輝度ムラを抑制する電圧波形を生成する輝度傾斜回路と、
上記入力電源による電力を保持する電力保持回路と、
上記入力電源の電圧に応じて、上記輝度傾斜回路からの出力又は上記電力保持回路からの出力を選択的に出力する電源切り替え回路と、
上記電源切り替え回路の出力が供給され、上記表示部のゲート信号線を駆動するゲート駆動回路とを有することを特徴とする液晶表示装置。
（付記１８）上記電源切り替え回路は、上記入力電源の電圧値が閾値より高いときには上記輝度傾斜回路からの出力を出力し、上記入力電源の電圧値が閾値以下のときには上記電力保持回路からの出力を出力することを特徴とする付記１７に記載の液晶表示装置。
【００４８】
【発明の効果】
以上、説明したように本発明によれば、表示部のゲートラインを駆動するためのゲートオン電源が、時間的に電圧を変動させ表示部での輝度傾斜ムラを抑制する第１の電源から、所定時間は一定の電圧を維持し液晶に残っている電荷を放出させる第２の電源に、液晶表示装置に供給される入力電源の切断時に自動で切り替わる。これにより、通常駆動時には輝度傾斜ムラを抑制した良質な表示画像を得ることができるとともに、電源オフ時には液晶の残留電荷による表示を消去し残像が見えることを回避することができるので、通常駆動時及び電源オフ時の双方にて液晶表示装置の表示品質を向上させることができる。
【図面の簡単な説明】
【図１】本実施形態による液晶表示装置の特徴的要素を示す構成図である。
【図２】本実施形態による液晶表示装置の特徴的要素の回路構成例を示す図である。
【図３】本実施形態による液晶表示装置の構成例を示すブロック図である。
【図４】本実施形態による液晶表示装置の動作波形の例を示すタイミングチャートである。
【図５】従来のゲート駆動波形の例を示す図である。
【符号の説明】
１輝度傾斜回路
２電力保持回路
３電源切り替え回路
４ゲート駆動回路
５ソース駆動回路
６表示部
７内部電源生成回路
８タイミング生成回路
９階調電圧生成回路

Claims

入力電源により供給される電力を保持する電力保持回路を有し、
液晶表示装置に供給される上記入力電源の切断時に、少なくとも１つの内部電源が、第１の電源から上記第１の電源とは異なる第２の電源に自動で切り替わり、
上記内部電源は、上記液晶表示装置の表示部の選択されたゲート信号線に出力する電圧を出力する電源であり、
上記第１の電源は、上記ゲート信号線の駆動波形の立下りを鈍らせるように、電圧が時間に応じて変動し、
上記第２の電源は、上記電力保持回路に保持された電力を使用し、上記内部電源として出力した電力に応じて電圧が減衰することを特徴とする液晶表示装置。
上記内部電源は、上記表示部のゲート信号線の駆動制御に係るゲートオン電源であることを特徴とする請求項１に記載の液晶表示装置。
上記入力電源の切断後、上記第２の電源に基づく電圧を上記表示部のすべてのゲート信号線に出力することを特徴とする請求項１又は２に記載の液晶表示装置。