JP4550182B2 - 高密度ｍｏｓ技術パワーデバイス構造 - Google Patents
高密度ｍｏｓ技術パワーデバイス構造 Download PDFInfo
- Publication number
- JP4550182B2 JP4550182B2 JP13955599A JP13955599A JP4550182B2 JP 4550182 B2 JP4550182 B2 JP 4550182B2 JP 13955599 A JP13955599 A JP 13955599A JP 13955599 A JP13955599 A JP 13955599A JP 4550182 B2 JP4550182 B2 JP 4550182B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- layer
- power device
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、その他のようなＭＯＳ技術パワーデバイスに関する。更に特別には、本発明は、高い集積密度を達成するために適したＭＯＳ技術パワーデバイス構造に関する。
【０００２】
【従来の技術】
ＭＯＳ技術パワーデバイスの基本的な構造はよく知られている。多量にドープされた同一の導電型の半導体基板上に、又はＩＧＢＴの場合には第２の逆の導電型の半導体基板上に、一般的に、エピタキシャル成長によって形成される僅かにドープされた第１導電型の半導体層（ドレイン層）の中に、第２導電型のいわゆる「基体領域」が形成される。この基体領域は、例えば正方形、長方形又は六角形のような多角形セルの形をとることができ、又は、長く延びたストライプの形をとることができる。基体領域は、一般的にポリシリコンからなる絶縁ゲート層で覆われたチャネル領域を含む。基体領域の中には、第１導電型のソース領域が設けられる。
【０００３】
各々の基体領域は、対応するチャネル領域及びソース領域と共に基本ＭＯＳデバイスを形成する。全ての基本ＭＯＳデバイスは相互に並列に接続され、ＭＯＳ技術パワーデバイスの全電流のうちのそれぞれに対応する部分を受持つ。
【０００４】
パワーＭＯＳデバイスの性能の改善のための研究においては、一貫して集積密度が引き上げられている。この方法においては、チップ面積の利用度が高められた。集積密度の増加は、同一チップ中に集積される基本ＭＯＳデバイスの数が増加することを意味する。従ってこれは、基本ＭＯＳデバイス即ち基体領域のサイズの小型化が進んだことを意味する。集積密度の画期的な改善は、基体領域を正方形又は六角形ではなく長く延びたストライプとすることによって得ることができる。
【０００５】
しかしながら、基体領域のサイズの小型化は或る種の問題を生じさせる。例えば、一般的に図１乃至３に示されるように、基体領域が長方形の場合を考える。
図１は、ＭＯＳ技術パワーデバイスチップの小部分について、この例ではＮ導電型と仮定するドレイン層１のレベルにおける平面図である。Ｎ型ドレイン層１は、デバイスの種類に応じて、Ｎ導電型又はＰ導電型のいずれかである基板２の上に形成される（図３）。図１においては、四つの基本ＭＯＳデバイスが図示されている。各基本ＭＯＳデバイスは、Ｐ導電型のそれぞれの基体領域３を有する。
各基体領域はチャネル領域４を含み、図３に示すように、その上にゲート酸化物層51及び一般的にポリシリコンからなる導体ゲート層52を含む絶縁ゲート５が設けられる。分かり易くするため、ソース領域は以下の説明に関連がないので図示されていない。
【０００６】
基体領域は一般的に長方形である。基体領域の一端の拡大図である図２に良く図示されているように、基体領域のサイズの減少により、長方形の短辺が実際には円くなっている。Ｒh は基体領域とドレイン層との間の接合の水平方向半径を示し、図３のＲv はその接合の垂直方向半径を示す。
【０００７】
ＰＮ接合の半径が小さい程、ブレークダウンに入る前の状態を維持することができる逆電圧が小さくなることは良く知られている。基本ＭＯＳデバイスのサイズには下限が存在し、それ以下では、接合のブレークダウンの観点から、基体領域とドレイン層との間の接合の水平方向半径Ｒh がその接合の垂直方向半径Ｒv より厳しくなる。例えば、接合深さが約２μm の場合、５μm 以下の基体領域について基体領域−ドレイン層接合の早期ブレークダウンが発生することが確認されている。これは、集積密度の向上に対して深刻な限界を示す。
【０００８】
EP-A-0782210号は、上述の問題を惹起することなしに高い集積密度を達成することができるＭＯＳ技術パワーデバイスのための構造を開示している。この構造は、長く延びたストライプの形の基体領域（基体ストライプ）を形成し、ドレイン層中の全ての基体ストライプの周りに第２導電型の連続領域を形成し、基体ストライプの端部を連続領域と結合するものである。この方法においては、小さい曲率半径を持つ接合の存在を回避することができる。この方法で得られる構造は、ドレイン層中に形成された網目に類似しており、特徴構造の最小サイズを１乃至３μm に小型化するために有用であることが示されている。
【０００９】
しかしながら、基体ストライプの周りに連続領域を形成するためには専用のマスク及び専用の注入工程が必要になる。これは、低電圧（即ち 100Ｖ以下）で動作するために設計されるＭＯＳ技術パワーデバイスの場合には、上述の解決策をむしろ不利なものにしている。低電圧用のパワーデバイスはエッジ構造（エッジリング）を必要としないにもかかわらず、基体ストライプの周りに連続するドープ領域を形成するために必要な全ての処理ステップが通常の製造処理フローに加えられることになる。
【００１０】
【発明が解決しようとする課題】
この技術のこの状態の観点から、本発明の目的は、早期接合ブレークダウンの問題を生起することなく高い集積密度を達成するために適しており、従来の製造工程に追加する工程を必要としないＭＯＳ技術パワーデバイス構造を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、上記の目的は、第２導電型の半導体層中に形成された第１導電型の基体領域を具える高密度ＭＯＳ技術パワーデバイス構造において、前記基体領域が少なくとも一組の複数の実質的に直線状且つ実質的に平行の基体ストライプを具え、接合領域により各々の基体ストライプがその端部で隣接する基体ストライプに結合され、それにより前記少なくとも一組の複数の基体ストライプと前記接合領域とが連続的な蛇行形状基体領域を形成することを特徴とする高密度ＭＯＳ技術パワーデバイス構造によって達成される。
【００１２】
本発明によれば、高い集積密度を達成することができる。上述のように、ストライプ形状の基体領域を形成することによって集積密度を上げることができる。
ストライプの幅を技術的な処理の最小サイズまで減らすことができる。更に、ストライプがその自由端部で接合領域により結合されることにより、小さい水平曲率半径を持つ領域の存在を回避することができる。従って、早期ブレークダウンを防ぐことができる。基体ストライプの周りに連続領域を形成し基体ストライプと結合するEP-A-0782210号で提案された解決策に比べると、本発明においては製造工程において何らの専用工程を必要とせず、これは本発明の明確な利点となっている。
【００１３】
【発明の実施の形態】
添付図面を用い、これに限定されない例示による三つの特別な実施例についての以下の詳細な説明により、本発明の特徴及び利点が明らかになるであろう。
【００１４】
図４は、本発明による構造を有するＭＯＳ技術パワーデバイスが集積されているチップの平面図である。このチップの最も上側のレベルが図示されている。ソース金属層6A、6B、6C、6Dがチップの上のそれぞれの位置を占めている。ゲート金属リング７が、ゲート金属接続領域８から始まりチップの周りに沿って設けられている。ゲート金属フィンガー９の端部がゲート金属リング７又は直接ゲート金属接続領域８に接続されており、それらがソース金属層6A、6B、6C、6Dを分離している。
【００１５】
図５乃至８には、本発明の第１実施例が図示されている。図５は、絶縁ゲート層50のレベルにおける平面構造を示す。チップの各ソース金属層6A、6B、6C、6Dの下に位置する領域には、図示の例ではＰ導電型の連続する基体領域 31A、 31B、 31C、 31Dが形成される。各連続基体領域 31A、 31B、 31C、 31Dは、実質的に蛇行形状を有する。更に、各連続基体領域 31A、 31B、 31C、 31Dは、複数の直線状で実質的に平行のストライプ32によって形成され、ほぼ円い接続部分33によりそれらの端部が隣接するストライプ32に結合されていることを見ることができる。直線状ストライプ32の中には、Ｎ型のソース領域が形成される。このソース領域は図６の拡大図に図示されているが、分かり易くするために図５には図示されていない。ソース領域34は、直線状ストライプ32の中に配置されることが望ましい。それにより、Ｎ型ソース領域間に挿入されるＰ型ストライプの自由部分を残すことができる。更に、ストライプ中のＮ型ソース領域が隣接するストライプのＰ型の自由部分に面するように、隣接するストライプ32の中にＮ型ソース領域を配置することが望ましい（図８）。同様のソースの配置がEP-A-0772241号に開示されており、それは参照済である。しかしながら、それでは、基体領域中におけるソース領域の配置としては他の配置が適切であるとしているので、この特別な配置は例示として示されているに過ぎない。基体領域中におけるソース領域のこの特別な配置は、本発明を制限するものとはならない。
【００１６】
本発明の実施例においては、四つの蛇行形状連続基体領域 31A、 31B、 31C、 31Dが対毎に接続されており、それにより、二つの閉じた蛇行形状対を形成している。閉じた蛇行形状対の数に制限がなく、チップ中に種々の数の閉じた蛇行形状対を形成できることは明らかである。図７に示されているように、閉じた蛇行形状対の各々の蛇行形状の間、例えば蛇行形状31A と 31Bとの間では、ポリシリコンゲート層36が、厚いフィールド酸化物領域35によって半導体表面から分離されている。このフィールド酸化物35は、図５のチップの中央領域の二つの閉じた蛇行形状対の間及びチップの周囲全体のゲート金属リング７の下に設けられる（図９）。
【００１７】
図８及び９に示すように、ソース金属層6A、6B、6C、6Dとポリシリコンゲート層36との間に誘電体層37が設けられる。蛇行形状基体領域 31A、 31B、 31C、 31Dの上の誘電体層37中に窓38が設けられ、それにより、各ソース金属層6A、6B、6C、6Dがソース領域34及び基体領域 31A、 31B、 31C、 31Dの自由Ｐ型部分に接触することができる。更に、誘電体層37中に窓39が設けられ、それにより、ゲート金属フィンガー９がポリシリコンゲート層36に接触することができる。ゲート金属フィンガー９がデバイスの基体領域と接触することを防ぐため、誘電体層37は更にゲート金属フィンガー９が横切る点で基体領域を覆っている（図９）。
【００１８】
提案する構造によれば、接合の水平方向半径が小さいことに起因する、基体領域とドレイン層との間の早期ブレークダウンの問題を克服することができる。実際に、この提案する構造は、基体ストライプ32の終端部の存在を完全に回避している。高い集積密度を達成するために必要なストライプのサイズの減少により、図１乃至３に示したように、小さい半径を持つ終端部が早期ブレークダウンの原因になる。これと異なり、提案する構造は、実質的に円い部分33による基体ストライプ32の接合の生成により、上述の問題によって影響を受けない。実際に、通常は、隣接する基体ストライプ32間の距離が基体ストライプ32の幅Ｗより大きいので、円い接合部分33の半径は充分に大きく、早期ブレークダウンの発生を回避することができる。このように、二つの隣接する基体ストライプ32の幅Ｗとそれらの間の距離との和に等しい長さＬは、一つの基体ストライプ32の幅Ｗより大きい。例えば、幅Ｗをほぼ１μm とし、長さＬをほぼ６μm とすることができる。
これは、接合領域33がほぼ３μm の水平方向半径を持つことを意味する。これに対し、各々一つの基体ストライプが終端されていると、その終端部は 0.5μm の水平方向半径を持つことになる。更に、EP-A-0782201号に開示された網目構造と異なり、提案する構造は、追加の処理工程を必要としない。
【００１９】
実際に、この第１実施例によるＭＯＳ技術パワーデバイス構造を得るために適している製造工程は、通常、（パワーＭＯＳＦＥＴの場合はＮ型に、ＩＧＢＴの場合にはＰ型に）多量にドープされた基板２上に僅かにドープされたＮ型のドレイン層１を形成することから開始される。ドレイン層１は通常エピタキシャル成長によって形成される。
【００２０】
次に、厚いフィールド酸化物層をドレイン層の上に成長させる。厚いフィールド酸化物層を選択的にエッチングし、フィールド酸化物領域35を形成する。チップ上のフィールド酸化物が除去された部分はいわゆるチップのアクティブ領域である。このアクティブ領域には、ゲート酸化物層40を形成する。
【００２１】
次に、チップの表面全体にポリシリコンの層を形成する。ポリシリコン層には、その抵抗を低減するためにドープを行ってもよい。更に、その抵抗を更に低減するために、ポリシリコン層の上にシリサイドの層を形成してもよい。
続いて、フォトリソグラフィのマスクを用いてポリシリコン層をエッチングし、図５に示すように、蛇行形状の開口を形成する。
【００２２】
次に、ポリシリコン層をマスクとして用いてＰ型のドープ材をドレイン層１に導入し、蛇行形状基体領域 31A、 31B、 31C、 31Dを形成する。このためには、種々の工程を用いることができる。その一つは、例えば、ドレイン層の表面から所定の距離にドープ材の濃度のピークが位置するように、充分に高いエネルギーを持つかなり高いドーズ量のＰ型ドープ材のインプランテーションを行い、続いて注入したドープ材を横方向及び縦方向に拡散させ、それぞれ中央に高いドープ部分を持つ基体領域31及び側面に僅かにドープされたチャネル部分を形成する。
他の適切な工程では、異なるドーズ量及び異なるエネルギーで二つの別個のＰ型ドープ材の注入を行い、それぞれ、僅かにドープされたチャネル部分及び基体領域の中央の多量にドープされた部分を形成する。更に他の工程では、例えば、ドープ材の熱拡散処理を行うことなく、傾斜インプランテーションによって基体領域の横方向チャネル部分を形成し、直角インプランテーションによって多量にドープされた部分を形成する。蛇行形状基体領域 31A、 31B、 31C、 31Dを形成するために用いられる特別な工程が、本発明を限定することにはならない。
【００２３】
その後、基体領域 31A、 31B、 31C、 31Dの中にＮ型ソース領域34を形成する。これは、適切なフォトリソグラフィマスクを用いるＮ型ドープ材の選択的インプランテーション、及び、それに続くドープ材の熱拡散を含む。
【００２４】
次に、チップの表面全体に誘電体層37を形成し、続いて、専用マスクを用いるフォトリソグラフィ工程によって誘電体層37の選択的エッチングを行い、窓38及び39を開口する。
【００２５】
次に、先ず、チップの表面全体に金属層を形成し、続いて、他の専用マスクを用いる他のフォトリソグラフィ工程によって選択的エッチングを行う。この方法により、ソース金属層6A、6B、6C、6D、ゲート金属フィンガー９及びゲート金属リング７、８を形成する。
【００２６】
図10乃至12には、本発明の第２実施例が図示されている。第１実施例とは異なり、蛇行形状基体領域 31A、 31B、 31C、 31Dは、閉じた蛇行形状基体領域の対を形成するように対に相互接続されてはいない。従って、蛇行形状基体領域 31A、 31B、 31C、 31Dは、各々が二つの自由端部77を有する。
【００２７】
しかしながら、接合の水平方向の曲率半径が小さいことに起因する各蛇行形状の自由端部77における早期ブレークダウンの問題を生じさせないために、それらの端部77は、実質的に直線のストライプ32の幅Ｗより大きくする。例えば、図11に図示されているように、各端部77は、隣接する二つの基体ストライプ32間の幅に等しい幅Ｌを有するので、端部77の終端部の水平方向半径Ｒ2 は、円い部分33の水平方向半径Ｒ1 に等しい。この方法においては、蛇行形状基体領域 31A、 31B、 31C、 31Dが自由端部77を持つ場合であっても、小さい水平方向の曲率半径を持つＰＮ接合は回避される。
【００２８】
本発明の第２実施例による構造は、図12に示すように、ポリシリコンゲート層36をソース金属層6A、6B、6C、6Dから分離する誘電体層37中の開口を、ポリシリコンゲート層36中の開口に対して自己整合法によって形成し、それにより、ゲート酸化物層40、ポリシリコンゲート層36及び誘電体層37が、基体領域 31A、 31B、 31C、 31Dの上に実質的に垂直な壁面を持ち、ポリシリコンゲート層36をシールするための絶縁材側壁スペーサー80が設けられた開口を有する積層体を形成する場合に適している。
【００２９】
この構造の製造工程は、やはり、多量にドープされた基板２上に僅かにドープされたＮ型のドレイン層１を形成することから開始される。
次に、ドレイン層の上に厚いフィールド酸化物層を成長させる。この厚いフィールド酸化物層を選択エッチングしてフィールド酸化物領域35を形成する。チップ上のフィールド酸化物層が除去されたアクティブ領域に、ゲート酸化物層40を形成する。
【００３０】
次に、チップの表面全体にポリシリコンの層を形成する。ポリシリコン層には、その抵抗を低減するためにドープを行ってもよい。更に、その抵抗を更に低減するために、ポリシリコン層の上にシリサイドの層を形成してもよい。
この時点で上述の工程と異なる工程になり、チップの表面全体に誘電体層を形成する。
続いて、特定のフォトリソグラフィマスクを用いて誘電体層及びその下のポリシリコン層をエッチングし、図10に示すように、蛇行形状の開口を形成する。
【００３１】
次に、誘電体層及びポリシリコン層をマスクとして用いてＰ型ドープ材をドレイン層１中に導入し、蛇行形状基体領域 31A、 31B、 31C、 31Dを形成する。このためには、上述した技術及び他の適切な技術のうちの一つを用いることができる。
【００３２】
その後、基体領域31の中にＮ型ソース領域34を形成する。これは、適切なフォトリソグラフィマスクを用いるＮ型ドープ材の選択的インプランテーション、及び、それに続くドープ材の熱拡散を含む。
次に、絶縁材側壁スペーサー80を形成する。このために、一又は複数の誘電体層を形成し、次に、この誘電体層を垂直にエッチングし、スペーサー80を形成する。
次に、ポリシリコン層の上の残りの誘電体層を、専用のフォトリソグラフィによって除去する。
【００３３】
先ず、チップ表面全体に金属層を形成し、次に、他のフォトリソグラフィマスクを用いる他のフォトリソグラフィ工程により選択的にエッチングする。この方法により、ソース金属層6A、6B、6C、6D、ゲート金属フィンガー９及びゲート金属リング７、８を形成する。
【００３４】
蛇行形状基体領域 31A、 31B、 31C、 31Dを接続して閉じた蛇行形状を形成せず、それに代えて自由端部とする理由は、用いる製造工程によるものである。実際に、ポリシリコン層36をエッチングするために用いるものと同一のマスクを用いて誘電体層37をエッチングするので、ゲート金属フィンガー９が横切る点で基体領域上に誘電体層を残すことは不可能である。
【００３５】
図13及び14には、本発明の第３実施例が図示されている。この実施例は、第２実施例と同様に、製造工程においてポリシリコンゲート層及び誘電体層の自己整合エッチングを行う場合に適している。更に、この実施例においては、蛇行形状基体領域 31A、 31B、 31C、 31Dが自由端部を有する。小さい水平方向半径の接合の存在を回避するための一つの代替方法として、第２実施例と比較すると、各蛇行 31A、 31B、 31C、 31Dの最初及び最後の基体ストライプ32E が他のストライプ32より広い幅で形成されている。特に上述の最初及び最後のストライプ32E が、図14に詳細に示すように、隣接する一対のストライプ32の幅に等しい幅Ｌで形成される。同様に、これにより、蛇行形状基体領域の自由端部が、基体ストライプ32間の円い接合部分33の半径Ｒ1 に等しい水平方向半径Ｒ3 を持つことができる。
【００３６】
蛇行形状基体領域 31A、 31B、 31C、 31Dの最初及び最後のストライプ32E のみを他の基体ストライプ32より広い幅にすることは、デバイスの集積密度に影響しない。従って、この構造によれば、極めて高い集積密度を達成することができる。
【図面の簡単な説明】
【図１】 従来のＭＯＳ技術パワーデバイスチップの小部分の平面図である。
【図２】 図１の細部の拡大図である。
【図３】 図２のIII-III の線に沿った断面図である。
【図４】 本発明によるＭＯＳ技術パワーデバイスが集積されているチップの平面図である。
【図５】 本発明の第１実施例によるＭＯＳ技術パワーデバイス構造を示す図４のチップの低いレベルでの平面図である。
【図６】 図５の構造の細部の拡大図である。
【図７】 図５のVII-VII の線に沿った断面図である。
【図８】 図６のVIII-VIII の線に沿った断面図である。
【図９】 図５のIX-IX の線に沿った断面図である。
【図１０】 本発明の第２実施例によるＭＯＳ技術パワーデバイス構造を示す図５と同様の平面図である。
【図１１】 図10の構造の細部の拡大図である。
【図１２】 図10のXII-XII の線に沿った断面図である。
【図１３】 本発明の第３実施例によるＭＯＳ技術パワーデバイス構造を示す図５及び図10と同様の平面図である。
【図１４】 図13の構造の細部の拡大図である。
【符号の説明】
１ ドレイン層
２ 基板
３ 基体領域
４ チャネル領域
５ 絶縁ゲート
６ ソース金属層
７ ゲート金属リング
８ ゲート金属接続領域
９ ゲート金属フィンガー
３１ 基体領域
３２ ストライプ
３３ 円い接続部分
３４ ソース領域
３５ フィールド酸化物領域
３６ ポリシリコンゲート層
３７ 誘電体層
３８、３９ 窓
４０ ゲート酸化物層
５０ 絶縁ゲート層
５１ ゲート酸化物層
５２ 導体ゲート層
７７ 自由端部
８０ 絶縁材側壁スペーサー
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、その他のようなＭＯＳ技術パワーデバイスに関する。更に特別には、本発明は、高い集積密度を達成するために適したＭＯＳ技術パワーデバイス構造に関する。
【０００２】
【従来の技術】
ＭＯＳ技術パワーデバイスの基本的な構造はよく知られている。多量にドープされた同一の導電型の半導体基板上に、又はＩＧＢＴの場合には第２の逆の導電型の半導体基板上に、一般的に、エピタキシャル成長によって形成される僅かにドープされた第１導電型の半導体層（ドレイン層）の中に、第２導電型のいわゆる「基体領域」が形成される。この基体領域は、例えば正方形、長方形又は六角形のような多角形セルの形をとることができ、又は、長く延びたストライプの形をとることができる。基体領域は、一般的にポリシリコンからなる絶縁ゲート層で覆われたチャネル領域を含む。基体領域の中には、第１導電型のソース領域が設けられる。
【０００３】
各々の基体領域は、対応するチャネル領域及びソース領域と共に基本ＭＯＳデバイスを形成する。全ての基本ＭＯＳデバイスは相互に並列に接続され、ＭＯＳ技術パワーデバイスの全電流のうちのそれぞれに対応する部分を受持つ。
【０００４】
パワーＭＯＳデバイスの性能の改善のための研究においては、一貫して集積密度が引き上げられている。この方法においては、チップ面積の利用度が高められた。集積密度の増加は、同一チップ中に集積される基本ＭＯＳデバイスの数が増加することを意味する。従ってこれは、基本ＭＯＳデバイス即ち基体領域のサイズの小型化が進んだことを意味する。集積密度の画期的な改善は、基体領域を正方形又は六角形ではなく長く延びたストライプとすることによって得ることができる。
【０００５】
しかしながら、基体領域のサイズの小型化は或る種の問題を生じさせる。例えば、一般的に図１乃至３に示されるように、基体領域が長方形の場合を考える。
図１は、ＭＯＳ技術パワーデバイスチップの小部分について、この例ではＮ導電型と仮定するドレイン層１のレベルにおける平面図である。Ｎ型ドレイン層１は、デバイスの種類に応じて、Ｎ導電型又はＰ導電型のいずれかである基板２の上に形成される（図３）。図１においては、四つの基本ＭＯＳデバイスが図示されている。各基本ＭＯＳデバイスは、Ｐ導電型のそれぞれの基体領域３を有する。
各基体領域はチャネル領域４を含み、図３に示すように、その上にゲート酸化物層51及び一般的にポリシリコンからなる導体ゲート層52を含む絶縁ゲート５が設けられる。分かり易くするため、ソース領域は以下の説明に関連がないので図示されていない。
【０００６】
基体領域は一般的に長方形である。基体領域の一端の拡大図である図２に良く図示されているように、基体領域のサイズの減少により、長方形の短辺が実際には円くなっている。Ｒh は基体領域とドレイン層との間の接合の水平方向半径を示し、図３のＲv はその接合の垂直方向半径を示す。
【０００７】
ＰＮ接合の半径が小さい程、ブレークダウンに入る前の状態を維持することができる逆電圧が小さくなることは良く知られている。基本ＭＯＳデバイスのサイズには下限が存在し、それ以下では、接合のブレークダウンの観点から、基体領域とドレイン層との間の接合の水平方向半径Ｒh がその接合の垂直方向半径Ｒv より厳しくなる。例えば、接合深さが約２μm の場合、５μm 以下の基体領域について基体領域−ドレイン層接合の早期ブレークダウンが発生することが確認されている。これは、集積密度の向上に対して深刻な限界を示す。
【０００８】
EP-A-0782210号は、上述の問題を惹起することなしに高い集積密度を達成することができるＭＯＳ技術パワーデバイスのための構造を開示している。この構造は、長く延びたストライプの形の基体領域（基体ストライプ）を形成し、ドレイン層中の全ての基体ストライプの周りに第２導電型の連続領域を形成し、基体ストライプの端部を連続領域と結合するものである。この方法においては、小さい曲率半径を持つ接合の存在を回避することができる。この方法で得られる構造は、ドレイン層中に形成された網目に類似しており、特徴構造の最小サイズを１乃至３μm に小型化するために有用であることが示されている。
【０００９】
しかしながら、基体ストライプの周りに連続領域を形成するためには専用のマスク及び専用の注入工程が必要になる。これは、低電圧（即ち 100Ｖ以下）で動作するために設計されるＭＯＳ技術パワーデバイスの場合には、上述の解決策をむしろ不利なものにしている。低電圧用のパワーデバイスはエッジ構造（エッジリング）を必要としないにもかかわらず、基体ストライプの周りに連続するドープ領域を形成するために必要な全ての処理ステップが通常の製造処理フローに加えられることになる。
【００１０】
【発明が解決しようとする課題】
この技術のこの状態の観点から、本発明の目的は、早期接合ブレークダウンの問題を生起することなく高い集積密度を達成するために適しており、従来の製造工程に追加する工程を必要としないＭＯＳ技術パワーデバイス構造を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、上記の目的は、第２導電型の半導体層中に形成された第１導電型の基体領域を具える高密度ＭＯＳ技術パワーデバイス構造において、前記基体領域が少なくとも一組の複数の実質的に直線状且つ実質的に平行の基体ストライプを具え、接合領域により各々の基体ストライプがその端部で隣接する基体ストライプに結合され、それにより前記少なくとも一組の複数の基体ストライプと前記接合領域とが連続的な蛇行形状基体領域を形成することを特徴とする高密度ＭＯＳ技術パワーデバイス構造によって達成される。
【００１２】
本発明によれば、高い集積密度を達成することができる。上述のように、ストライプ形状の基体領域を形成することによって集積密度を上げることができる。
ストライプの幅を技術的な処理の最小サイズまで減らすことができる。更に、ストライプがその自由端部で接合領域により結合されることにより、小さい水平曲率半径を持つ領域の存在を回避することができる。従って、早期ブレークダウンを防ぐことができる。基体ストライプの周りに連続領域を形成し基体ストライプと結合するEP-A-0782210号で提案された解決策に比べると、本発明においては製造工程において何らの専用工程を必要とせず、これは本発明の明確な利点となっている。
【００１３】
【発明の実施の形態】
添付図面を用い、これに限定されない例示による三つの特別な実施例についての以下の詳細な説明により、本発明の特徴及び利点が明らかになるであろう。
【００１４】
図４は、本発明による構造を有するＭＯＳ技術パワーデバイスが集積されているチップの平面図である。このチップの最も上側のレベルが図示されている。ソース金属層6A、6B、6C、6Dがチップの上のそれぞれの位置を占めている。ゲート金属リング７が、ゲート金属接続領域８から始まりチップの周りに沿って設けられている。ゲート金属フィンガー９の端部がゲート金属リング７又は直接ゲート金属接続領域８に接続されており、それらがソース金属層6A、6B、6C、6Dを分離している。
【００１５】
図５乃至８には、本発明の第１実施例が図示されている。図５は、絶縁ゲート層50のレベルにおける平面構造を示す。チップの各ソース金属層6A、6B、6C、6Dの下に位置する領域には、図示の例ではＰ導電型の連続する基体領域 31A、 31B、 31C、 31Dが形成される。各連続基体領域 31A、 31B、 31C、 31Dは、実質的に蛇行形状を有する。更に、各連続基体領域 31A、 31B、 31C、 31Dは、複数の直線状で実質的に平行のストライプ32によって形成され、ほぼ円い接続部分33によりそれらの端部が隣接するストライプ32に結合されていることを見ることができる。直線状ストライプ32の中には、Ｎ型のソース領域が形成される。このソース領域は図６の拡大図に図示されているが、分かり易くするために図５には図示されていない。ソース領域34は、直線状ストライプ32の中に配置されることが望ましい。それにより、Ｎ型ソース領域間に挿入されるＰ型ストライプの自由部分を残すことができる。更に、ストライプ中のＮ型ソース領域が隣接するストライプのＰ型の自由部分に面するように、隣接するストライプ32の中にＮ型ソース領域を配置することが望ましい（図８）。同様のソースの配置がEP-A-0772241号に開示されており、それは参照済である。しかしながら、それでは、基体領域中におけるソース領域の配置としては他の配置が適切であるとしているので、この特別な配置は例示として示されているに過ぎない。基体領域中におけるソース領域のこの特別な配置は、本発明を制限するものとはならない。
【００１６】
本発明の実施例においては、四つの蛇行形状連続基体領域 31A、 31B、 31C、 31Dが対毎に接続されており、それにより、二つの閉じた蛇行形状対を形成している。閉じた蛇行形状対の数に制限がなく、チップ中に種々の数の閉じた蛇行形状対を形成できることは明らかである。図７に示されているように、閉じた蛇行形状対の各々の蛇行形状の間、例えば蛇行形状31A と 31Bとの間では、ポリシリコンゲート層36が、厚いフィールド酸化物領域35によって半導体表面から分離されている。このフィールド酸化物35は、図５のチップの中央領域の二つの閉じた蛇行形状対の間及びチップの周囲全体のゲート金属リング７の下に設けられる（図９）。
【００１７】
図８及び９に示すように、ソース金属層6A、6B、6C、6Dとポリシリコンゲート層36との間に誘電体層37が設けられる。蛇行形状基体領域 31A、 31B、 31C、 31Dの上の誘電体層37中に窓38が設けられ、それにより、各ソース金属層6A、6B、6C、6Dがソース領域34及び基体領域 31A、 31B、 31C、 31Dの自由Ｐ型部分に接触することができる。更に、誘電体層37中に窓39が設けられ、それにより、ゲート金属フィンガー９がポリシリコンゲート層36に接触することができる。ゲート金属フィンガー９がデバイスの基体領域と接触することを防ぐため、誘電体層37は更にゲート金属フィンガー９が横切る点で基体領域を覆っている（図９）。
【００１８】
提案する構造によれば、接合の水平方向半径が小さいことに起因する、基体領域とドレイン層との間の早期ブレークダウンの問題を克服することができる。実際に、この提案する構造は、基体ストライプ32の終端部の存在を完全に回避している。高い集積密度を達成するために必要なストライプのサイズの減少により、図１乃至３に示したように、小さい半径を持つ終端部が早期ブレークダウンの原因になる。これと異なり、提案する構造は、実質的に円い部分33による基体ストライプ32の接合の生成により、上述の問題によって影響を受けない。実際に、通常は、隣接する基体ストライプ32間の距離が基体ストライプ32の幅Ｗより大きいので、円い接合部分33の半径は充分に大きく、早期ブレークダウンの発生を回避することができる。このように、二つの隣接する基体ストライプ32の幅Ｗとそれらの間の距離との和に等しい長さＬは、一つの基体ストライプ32の幅Ｗより大きい。例えば、幅Ｗをほぼ１μm とし、長さＬをほぼ６μm とすることができる。
これは、接合領域33がほぼ３μm の水平方向半径を持つことを意味する。これに対し、各々一つの基体ストライプが終端されていると、その終端部は 0.5μm の水平方向半径を持つことになる。更に、EP-A-0782201号に開示された網目構造と異なり、提案する構造は、追加の処理工程を必要としない。
【００１９】
実際に、この第１実施例によるＭＯＳ技術パワーデバイス構造を得るために適している製造工程は、通常、（パワーＭＯＳＦＥＴの場合はＮ型に、ＩＧＢＴの場合にはＰ型に）多量にドープされた基板２上に僅かにドープされたＮ型のドレイン層１を形成することから開始される。ドレイン層１は通常エピタキシャル成長によって形成される。
【００２０】
次に、厚いフィールド酸化物層をドレイン層の上に成長させる。厚いフィールド酸化物層を選択的にエッチングし、フィールド酸化物領域35を形成する。チップ上のフィールド酸化物が除去された部分はいわゆるチップのアクティブ領域である。このアクティブ領域には、ゲート酸化物層40を形成する。
【００２１】
次に、チップの表面全体にポリシリコンの層を形成する。ポリシリコン層には、その抵抗を低減するためにドープを行ってもよい。更に、その抵抗を更に低減するために、ポリシリコン層の上にシリサイドの層を形成してもよい。
続いて、フォトリソグラフィのマスクを用いてポリシリコン層をエッチングし、図５に示すように、蛇行形状の開口を形成する。
【００２２】
次に、ポリシリコン層をマスクとして用いてＰ型のドープ材をドレイン層１に導入し、蛇行形状基体領域 31A、 31B、 31C、 31Dを形成する。このためには、種々の工程を用いることができる。その一つは、例えば、ドレイン層の表面から所定の距離にドープ材の濃度のピークが位置するように、充分に高いエネルギーを持つかなり高いドーズ量のＰ型ドープ材のインプランテーションを行い、続いて注入したドープ材を横方向及び縦方向に拡散させ、それぞれ中央に高いドープ部分を持つ基体領域31及び側面に僅かにドープされたチャネル部分を形成する。
他の適切な工程では、異なるドーズ量及び異なるエネルギーで二つの別個のＰ型ドープ材の注入を行い、それぞれ、僅かにドープされたチャネル部分及び基体領域の中央の多量にドープされた部分を形成する。更に他の工程では、例えば、ドープ材の熱拡散処理を行うことなく、傾斜インプランテーションによって基体領域の横方向チャネル部分を形成し、直角インプランテーションによって多量にドープされた部分を形成する。蛇行形状基体領域 31A、 31B、 31C、 31Dを形成するために用いられる特別な工程が、本発明を限定することにはならない。
【００２３】
その後、基体領域 31A、 31B、 31C、 31Dの中にＮ型ソース領域34を形成する。これは、適切なフォトリソグラフィマスクを用いるＮ型ドープ材の選択的インプランテーション、及び、それに続くドープ材の熱拡散を含む。
【００２４】
次に、チップの表面全体に誘電体層37を形成し、続いて、専用マスクを用いるフォトリソグラフィ工程によって誘電体層37の選択的エッチングを行い、窓38及び39を開口する。
【００２５】
次に、先ず、チップの表面全体に金属層を形成し、続いて、他の専用マスクを用いる他のフォトリソグラフィ工程によって選択的エッチングを行う。この方法により、ソース金属層6A、6B、6C、6D、ゲート金属フィンガー９及びゲート金属リング７、８を形成する。
【００２６】
図10乃至12には、本発明の第２実施例が図示されている。第１実施例とは異なり、蛇行形状基体領域 31A、 31B、 31C、 31Dは、閉じた蛇行形状基体領域の対を形成するように対に相互接続されてはいない。従って、蛇行形状基体領域 31A、 31B、 31C、 31Dは、各々が二つの自由端部77を有する。
【００２７】
しかしながら、接合の水平方向の曲率半径が小さいことに起因する各蛇行形状の自由端部77における早期ブレークダウンの問題を生じさせないために、それらの端部77は、実質的に直線のストライプ32の幅Ｗより大きくする。例えば、図11に図示されているように、各端部77は、隣接する二つの基体ストライプ32間の幅に等しい幅Ｌを有するので、端部77の終端部の水平方向半径Ｒ2 は、円い部分33の水平方向半径Ｒ1 に等しい。この方法においては、蛇行形状基体領域 31A、 31B、 31C、 31Dが自由端部77を持つ場合であっても、小さい水平方向の曲率半径を持つＰＮ接合は回避される。
【００２８】
本発明の第２実施例による構造は、図12に示すように、ポリシリコンゲート層36をソース金属層6A、6B、6C、6Dから分離する誘電体層37中の開口を、ポリシリコンゲート層36中の開口に対して自己整合法によって形成し、それにより、ゲート酸化物層40、ポリシリコンゲート層36及び誘電体層37が、基体領域 31A、 31B、 31C、 31Dの上に実質的に垂直な壁面を持ち、ポリシリコンゲート層36をシールするための絶縁材側壁スペーサー80が設けられた開口を有する積層体を形成する場合に適している。
【００２９】
この構造の製造工程は、やはり、多量にドープされた基板２上に僅かにドープされたＮ型のドレイン層１を形成することから開始される。
次に、ドレイン層の上に厚いフィールド酸化物層を成長させる。この厚いフィールド酸化物層を選択エッチングしてフィールド酸化物領域35を形成する。チップ上のフィールド酸化物層が除去されたアクティブ領域に、ゲート酸化物層40を形成する。
【００３０】
次に、チップの表面全体にポリシリコンの層を形成する。ポリシリコン層には、その抵抗を低減するためにドープを行ってもよい。更に、その抵抗を更に低減するために、ポリシリコン層の上にシリサイドの層を形成してもよい。
この時点で上述の工程と異なる工程になり、チップの表面全体に誘電体層を形成する。
続いて、特定のフォトリソグラフィマスクを用いて誘電体層及びその下のポリシリコン層をエッチングし、図10に示すように、蛇行形状の開口を形成する。
【００３１】
次に、誘電体層及びポリシリコン層をマスクとして用いてＰ型ドープ材をドレイン層１中に導入し、蛇行形状基体領域 31A、 31B、 31C、 31Dを形成する。このためには、上述した技術及び他の適切な技術のうちの一つを用いることができる。
【００３２】
その後、基体領域31の中にＮ型ソース領域34を形成する。これは、適切なフォトリソグラフィマスクを用いるＮ型ドープ材の選択的インプランテーション、及び、それに続くドープ材の熱拡散を含む。
次に、絶縁材側壁スペーサー80を形成する。このために、一又は複数の誘電体層を形成し、次に、この誘電体層を垂直にエッチングし、スペーサー80を形成する。
次に、ポリシリコン層の上の残りの誘電体層を、専用のフォトリソグラフィによって除去する。
【００３３】
先ず、チップ表面全体に金属層を形成し、次に、他のフォトリソグラフィマスクを用いる他のフォトリソグラフィ工程により選択的にエッチングする。この方法により、ソース金属層6A、6B、6C、6D、ゲート金属フィンガー９及びゲート金属リング７、８を形成する。
【００３４】
蛇行形状基体領域 31A、 31B、 31C、 31Dを接続して閉じた蛇行形状を形成せず、それに代えて自由端部とする理由は、用いる製造工程によるものである。実際に、ポリシリコン層36をエッチングするために用いるものと同一のマスクを用いて誘電体層37をエッチングするので、ゲート金属フィンガー９が横切る点で基体領域上に誘電体層を残すことは不可能である。
【００３５】
図13及び14には、本発明の第３実施例が図示されている。この実施例は、第２実施例と同様に、製造工程においてポリシリコンゲート層及び誘電体層の自己整合エッチングを行う場合に適している。更に、この実施例においては、蛇行形状基体領域 31A、 31B、 31C、 31Dが自由端部を有する。小さい水平方向半径の接合の存在を回避するための一つの代替方法として、第２実施例と比較すると、各蛇行 31A、 31B、 31C、 31Dの最初及び最後の基体ストライプ32E が他のストライプ32より広い幅で形成されている。特に上述の最初及び最後のストライプ32E が、図14に詳細に示すように、隣接する一対のストライプ32の幅に等しい幅Ｌで形成される。同様に、これにより、蛇行形状基体領域の自由端部が、基体ストライプ32間の円い接合部分33の半径Ｒ1 に等しい水平方向半径Ｒ3 を持つことができる。
【００３６】
蛇行形状基体領域 31A、 31B、 31C、 31Dの最初及び最後のストライプ32E のみを他の基体ストライプ32より広い幅にすることは、デバイスの集積密度に影響しない。従って、この構造によれば、極めて高い集積密度を達成することができる。
【図面の簡単な説明】
【図１】 従来のＭＯＳ技術パワーデバイスチップの小部分の平面図である。
【図２】 図１の細部の拡大図である。
【図３】 図２のIII-III の線に沿った断面図である。
【図４】 本発明によるＭＯＳ技術パワーデバイスが集積されているチップの平面図である。
【図５】 本発明の第１実施例によるＭＯＳ技術パワーデバイス構造を示す図４のチップの低いレベルでの平面図である。
【図６】 図５の構造の細部の拡大図である。
【図７】 図５のVII-VII の線に沿った断面図である。
【図８】 図６のVIII-VIII の線に沿った断面図である。
【図９】 図５のIX-IX の線に沿った断面図である。
【図１０】 本発明の第２実施例によるＭＯＳ技術パワーデバイス構造を示す図５と同様の平面図である。
【図１１】 図10の構造の細部の拡大図である。
【図１２】 図10のXII-XII の線に沿った断面図である。
【図１３】 本発明の第３実施例によるＭＯＳ技術パワーデバイス構造を示す図５及び図10と同様の平面図である。
【図１４】 図13の構造の細部の拡大図である。
【符号の説明】
１ ドレイン層
２ 基板
３ 基体領域
４ チャネル領域
５ 絶縁ゲート
６ ソース金属層
７ ゲート金属リング
８ ゲート金属接続領域
９ ゲート金属フィンガー
３１ 基体領域
３２ ストライプ
３３ 円い接続部分
３４ ソース領域
３５ フィールド酸化物領域
３６ ポリシリコンゲート層
３７ 誘電体層
３８、３９ 窓
４０ ゲート酸化物層
５０ 絶縁ゲート層
５１ ゲート酸化物層
５２ 導体ゲート層
７７ 自由端部
８０ 絶縁材側壁スペーサー
Claims (8)
- 第２導電型の半導体層(1) 中に形成された第１導電型の基体領域(31A-31D) を具える高密度ＭＯＳ技術パワーデバイス構造であって、前記基体領域が少なくとも一組の複数の実質的に直線状且つ実質的に平行の基体ストライプ(32)を具え、接合領域(33)により各々の基体ストライプ(32)がその端部で隣接する基体ストライプ(32)に結合され、それにより前記少なくとも一組の複数の基体ストライプ(32)と前記接合領域(33)とが連続的な蛇行形状基体領域(31A-31D) を形成する高密度ＭＯＳ技術パワーデバイス構造において、
前記蛇行形状基体領域(31A-31D) を形成する前記複数の基体ストライプの最初及び最後の基体ストライプの少なくとも自由端部(77)が、他の基体ストライプより広い幅を有し、それにより前記半導体層(1) 中における水平方向半径が小さい接合の存在を回避することを特徴とする、高密度ＭＯＳ技術パワーデバイス構造。 - 前記最初及び最後のストライプ(32E) の実質的に全体が他の基体ストライプ(32)より広い幅であることを特徴とする請求項１に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 前記自由端部(77)又は最初及び最後のストライプ(32E) が、隣接する二つの基体ストライプ(32)の幅と該隣接する基体ストライプ間の距離との和に実質的に等しい幅を有することを特徴とする請求項１又は２に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 各々の前記基体ストライプ(32)の中に、第２導電型のソース領域(34)を具えることを特徴とする請求項１乃至３のいずれか１項に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 前記半導体層(1) 上に絶縁ゲート層(50)を具え、該絶縁ゲート層が、前記蛇行形状基体領域(31A-31D) の上に蛇行形状の開口を有することを特徴とする請求項１乃至４のいずれか１項に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 前記絶縁ゲート層(50)の上に誘電体層(37)を具えることを特徴とする請求項５に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 前記誘電体層(37)が前記蛇行形状基体領域(31A-31D) の上に開口(38)を有し、それによりその上に設けられたソース金属層(6A-6D) が前記ソース領域(34)及び前記蛇行形状基体領域と接触することを特徴とする請求項６に記載の高密度ＭＯＳ技術パワーデバイス構造。
- 誘電体層(37)の前記開口(38)が、絶縁ゲート層(50)の開口と自己整合し、該誘電体層及び絶縁ゲート層の前記開口の縁部に絶縁側壁スペーサーが形成され、それにより絶縁ゲート層がソース金属層から分離されることを特徴とする請求項７に記載の高密度ＭＯＳ技術パワーデバイス構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98830321A EP0961325B1 (en) | 1998-05-26 | 1998-05-26 | High integration density MOS technology power device |
| EP98830321:0 | 1998-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058829A JP2000058829A (ja) | 2000-02-25 |
| JP4550182B2 true JP4550182B2 (ja) | 2010-09-22 |
Family
ID=8236661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13955599A Expired - Fee Related JP4550182B2 (ja) | 1998-05-26 | 1999-05-20 | 高密度ｍｏｓ技術パワーデバイス構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6492691B2 (ja) |
| EP (1) | EP0961325B1 (ja) |
| JP (1) | JP4550182B2 (ja) |
| DE (1) | DE69839439D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344379B1 (en) * | 1999-10-22 | 2002-02-05 | Semiconductor Components Industries Llc | Semiconductor device with an undulating base region and method therefor |
| WO2001031709A1 (en) * | 1999-10-22 | 2001-05-03 | Semiconductor Components Industries, L.L.C. | Semiconductor device with a single base region and method therefor |
| JP4357127B2 (ja) * | 2000-03-03 | 2009-11-04 | 株式会社東芝 | 半導体装置 |
| JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
| JP4845293B2 (ja) * | 2000-08-30 | 2011-12-28 | 新電元工業株式会社 | 電界効果トランジスタ |
| US6555883B1 (en) * | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
| US7468536B2 (en) * | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
| TWI413254B (zh) * | 2007-05-23 | 2013-10-21 | 菲爾卻德半導體公司 | 用於積體電路應用的低導通電阻金氧半導體電晶體 |
| TWI523196B (zh) * | 2012-02-24 | 2016-02-21 | 聯華電子股份有限公司 | 高壓金氧半導體電晶體元件及其佈局圖案 |
| CN107710400A (zh) | 2015-07-01 | 2018-02-16 | 松下知识产权经营株式会社 | 半导体装置 |
| US9972681B2 (en) * | 2016-08-30 | 2018-05-15 | Power Integrations, Inc. | High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement |
Family Cites Families (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148981A (ja) | 1974-10-25 | 1976-04-27 | Nippon Electric Co | Zetsuengeetogatadenkaikokahandotaisochi |
| US4015278A (en) | 1974-11-26 | 1977-03-29 | Fujitsu Ltd. | Field effect semiconductor device |
| JPS5185381A (ja) | 1975-01-24 | 1976-07-26 | Hitachi Ltd | |
| JPS52132684A (en) | 1976-04-29 | 1977-11-07 | Sony Corp | Insulating gate type field effect transistor |
| JPS5366181A (en) | 1976-11-26 | 1978-06-13 | Hitachi Ltd | High dielectric strength mis type transistor |
| US4055884A (en) | 1976-12-13 | 1977-11-01 | International Business Machines Corporation | Fabrication of power field effect transistors and the resulting structures |
| JPS5374385A (en) | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Manufacture of field effect semiconductor device |
| JPS53135284A (en) | 1977-04-30 | 1978-11-25 | Nec Corp | Production of field effect transistor |
| JPS54885A (en) | 1977-06-03 | 1979-01-06 | Nec Corp | Manufacture of field effect transistor |
| US4206469A (en) * | 1978-09-15 | 1980-06-03 | Westinghouse Electric Corp. | Power metal-oxide-semiconductor-field-effect-transistor |
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| US5191396B1 (en) | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| DK157272C (da) | 1978-10-13 | 1990-04-30 | Int Rectifier Corp | Mosfet med hoej effekt |
| US4705759B1 (en) | 1978-10-13 | 1995-02-14 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| JPS5555559A (en) | 1978-10-19 | 1980-04-23 | Toshiba Corp | Method of fabricating semiconductor device |
| JPS5559767A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Semiconductor device, method of fabricating the same and application thereof |
| US5130767C1 (en) | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
| US5008725C2 (en) | 1979-05-14 | 2001-05-01 | Internat Rectifer Corp | Plural polygon source pattern for mosfet |
| US4344081A (en) | 1980-04-14 | 1982-08-10 | Supertex, Inc. | Combined DMOS and a vertical bipolar transistor device and fabrication method therefor |
| US4345265A (en) | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
| US4593302B1 (en) | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
| US4680853A (en) | 1980-08-18 | 1987-07-21 | International Rectifier Corporation | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide |
| US4399449A (en) | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
| US4414560A (en) | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
| US4412242A (en) | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| US4804634A (en) | 1981-04-24 | 1989-02-14 | National Semiconductor Corporation | Integrated circuit lateral transistor structure |
| US4416708A (en) * | 1982-01-15 | 1983-11-22 | International Rectifier Corporation | Method of manufacture of high speed, high power bipolar transistor |
| US4512816A (en) | 1982-02-26 | 1985-04-23 | National Semiconductor Corporation | High-density IC isolation technique capacitors |
| US4974059A (en) | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
| DE3465225D1 (en) | 1983-02-17 | 1987-09-10 | Nissan Motor | A vertical-type mosfet and method of fabricating the same |
| US5286984A (en) | 1984-05-30 | 1994-02-15 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| US4605948A (en) | 1984-08-02 | 1986-08-12 | Rca Corporation | Semiconductor structure for electric field distribution |
| EP0211972A1 (en) | 1985-08-07 | 1987-03-04 | Eaton Corporation | Raised gate efet |
| US4798810A (en) | 1986-03-10 | 1989-01-17 | Siliconix Incorporated | Method for manufacturing a power MOS transistor |
| US4816882A (en) | 1986-03-10 | 1989-03-28 | Siliconix Incorporated | Power MOS transistor with equipotential ring |
| JPH0758782B2 (ja) | 1986-03-19 | 1995-06-21 | 株式会社東芝 | 半導体装置 |
| US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
| US4940671A (en) | 1986-04-18 | 1990-07-10 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
| US4716126A (en) | 1986-06-05 | 1987-12-29 | Siliconix Incorporated | Fabrication of double diffused metal oxide semiconductor transistor |
| JPH07120794B2 (ja) | 1986-07-09 | 1995-12-20 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| US4933740A (en) * | 1986-11-26 | 1990-06-12 | General Electric Company | Insulated gate transistor with vertical integral diode and method of fabrication |
| JP2585331B2 (ja) * | 1986-12-26 | 1997-02-26 | 株式会社東芝 | 高耐圧プレーナ素子 |
| EP0279403A3 (en) | 1987-02-16 | 1988-12-07 | Nec Corporation | Vertical mos field effect transistor having a high withstand voltage and a high switching speed |
| JPS6445173A (en) | 1987-08-13 | 1989-02-17 | Fuji Electric Co Ltd | Conductive modulation type mosfet |
| JPH0766968B2 (ja) | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| DE3902300C3 (de) | 1988-01-30 | 1995-02-09 | Toshiba Kawasaki Kk | Abschaltthyristor |
| US5418179A (en) | 1988-05-31 | 1995-05-23 | Yamaha Corporation | Process of fabricating complementary inverter circuit having multi-level interconnection |
| JPH0783119B2 (ja) | 1988-08-25 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
| US4901127A (en) | 1988-10-07 | 1990-02-13 | General Electric Company | Circuit including a combined insulated gate bipolar transistor/MOSFET |
| JPH0834312B2 (ja) | 1988-12-06 | 1996-03-29 | 富士電機株式会社 | 縦形電界効果トランジスタ |
| JP2787921B2 (ja) | 1989-01-06 | 1998-08-20 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JPH02239670A (ja) | 1989-03-14 | 1990-09-21 | Fujitsu Ltd | 半導体装置 |
| US4998151A (en) | 1989-04-13 | 1991-03-05 | General Electric Company | Power field effect devices having small cell size and low contact resistance |
| JPH077750B2 (ja) | 1989-05-15 | 1995-01-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02312280A (ja) | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
| US4927772A (en) | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US4910160A (en) | 1989-06-06 | 1990-03-20 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
| US5208471A (en) | 1989-06-12 | 1993-05-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method therefor |
| JP2689703B2 (ja) | 1989-08-03 | 1997-12-10 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| US5119153A (en) | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| US4931408A (en) | 1989-10-13 | 1990-06-05 | Siliconix Incorporated | Method of fabricating a short-channel low voltage DMOS transistor |
| US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
| JP2573736B2 (ja) | 1990-09-18 | 1997-01-22 | 三菱電機株式会社 | 高耐圧低抵抗半導体装置及びその製造方法 |
| EP0481153B1 (en) | 1990-10-16 | 1997-02-12 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the accomplishment of power MOS transistors with vertical current flow |
| CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| JP3156300B2 (ja) | 1991-10-07 | 2001-04-16 | 株式会社デンソー | 縦型半導体装置 |
| JPH05123088A (ja) | 1991-10-31 | 1993-05-21 | Ryobi Ltd | 釣糸巻取装置 |
| JPH05206470A (ja) | 1991-11-20 | 1993-08-13 | Nec Corp | 絶縁ゲート型電界効果トランジスタ |
| US5258636A (en) * | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
| GB9207849D0 (en) | 1992-04-09 | 1992-05-27 | Philips Electronics Uk Ltd | A semiconductor device |
| US5321292A (en) * | 1992-10-15 | 1994-06-14 | Atmel Corporation | Voltage limiting device having improved gate-aided breakdown |
| FR2698486B1 (fr) | 1992-11-24 | 1995-03-10 | Sgs Thomson Microelectronics | Structure de protection contre les surtensions directes pour composant semiconducteur vertical. |
| JP3203858B2 (ja) * | 1993-02-15 | 2001-08-27 | 富士電機株式会社 | 高耐圧ｍｉｓ電界効果トランジスタ |
| JP2910489B2 (ja) * | 1993-03-22 | 1999-06-23 | 日本電気株式会社 | 縦型二重拡散ｍｏｓｆｅｔ |
| DE69325645T2 (de) | 1993-04-21 | 1999-12-09 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen |
| JPH06342914A (ja) | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| DE69331052T2 (de) | 1993-07-01 | 2002-06-06 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess |
| JP2870402B2 (ja) | 1994-03-10 | 1999-03-17 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ |
| US5539232A (en) | 1994-05-31 | 1996-07-23 | Kabushiki Kaisha Toshiba | MOS composite type semiconductor device |
| EP0696054B1 (en) | 1994-07-04 | 2002-02-20 | STMicroelectronics S.r.l. | Process for the manufacturing of high-density MOS-technology power devices |
| DE69428894T2 (de) | 1994-08-02 | 2002-04-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolartransistor mit isolierter Steuerelektrode |
| US5795793A (en) | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| US5548133A (en) * | 1994-09-19 | 1996-08-20 | International Rectifier Corporation | IGBT with increased ruggedness |
| US5534721A (en) * | 1994-11-30 | 1996-07-09 | At&T Corp. | Area-efficient layout for high voltage lateral devices |
| US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| JP3356586B2 (ja) * | 1995-06-01 | 2002-12-16 | 日本電気株式会社 | 高耐圧横型ｍｏｓｆｅｔ半導体装置 |
| DE69531783T2 (de) | 1995-10-09 | 2004-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme | Herstellungsverfahren für Leistungsanordnung mit Schutzring |
| EP0772241B1 (en) | 1995-10-30 | 2004-06-09 | STMicroelectronics S.r.l. | High density MOS technology power device |
| EP0772242B1 (en) | 1995-10-30 | 2006-04-05 | STMicroelectronics S.r.l. | Single feature size MOS technology power device |
| EP0772244B1 (en) | 1995-11-06 | 2000-03-22 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS technology power device with low output resistance and low capacity and related manufacturing process |
| DE69518653T2 (de) | 1995-12-28 | 2001-04-19 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | MOS-Technologie-Leistungsanordnung in integrierter Struktur |
| KR100206555B1 (ko) * | 1995-12-30 | 1999-07-01 | 윤종용 | 전력용 트랜지스터 |
| US5710455A (en) * | 1996-07-29 | 1998-01-20 | Motorola | Lateral MOSFET with modified field plates and damage areas |
-
1998
- 1998-05-26 EP EP98830321A patent/EP0961325B1/en not_active Expired - Lifetime
- 1998-05-26 DE DE69839439T patent/DE69839439D1/de not_active Expired - Fee Related
-
1999
- 1999-05-20 JP JP13955599A patent/JP4550182B2/ja not_active Expired - Fee Related
- 1999-05-25 US US09/318,693 patent/US6492691B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6492691B2 (en) | 2002-12-10 |
| DE69839439D1 (de) | 2008-06-19 |
| JP2000058829A (ja) | 2000-02-25 |
| US20020113276A1 (en) | 2002-08-22 |
| EP0961325A1 (en) | 1999-12-01 |
| EP0961325B1 (en) | 2008-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| KR100562001B1 (ko) | 전력 반도체 장치 제조 방법 | |
| JP2988871B2 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| US6600194B2 (en) | Field-effect semiconductor devices | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| JP2009004805A (ja) | 従来の端子を備えた超接合装置の製造方法 | |
| KR19990045294A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| KR100538603B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| JP4550182B2 (ja) | 高密度ｍｏｓ技術パワーデバイス構造 | |
| US5844277A (en) | Power MOSFETs and cell topology | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| JP4990140B2 (ja) | パワー半導体デバイス | |
| US6730963B2 (en) | Minimum sized cellular MOS-gated device geometry | |
| EP1184908B1 (en) | Field effect transistor | |
| KR100538602B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| CN114695511B (zh) | 一种横向扩散金属氧化物半导体器件及其制造方法 | |
| JP4666708B2 (ja) | 電界効果トランジスタ | |
| CN119403148B (zh) | 一种沟槽栅功率mosfet及其制作方法 | |
| US7800135B2 (en) | Power semiconductor device and method of manufacturing a power semiconductor device | |
| CN101228636A (zh) | 功率半导体器件以及制造功率半导体器件的方法 | |
| JPS6218767A (ja) | 縦形半導体装置及びその製造方法 | |
| CN110957351A (zh) | 一种超结型mosfet器件及制备方法 | |
| JPH1140802A (ja) | 半導体装置とその製造方法 | |
| JP2001515658A (ja) | 集積可能な平面状半導体装置のための接点配置と、この接点配置を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |