Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4553466B2 - プリント回路基板 - Google Patents
[go: Go Back, main page]

JP4553466B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP4553466B2
JP4553466B2 JP2000267860A JP2000267860A JP4553466B2 JP 4553466 B2 JP4553466 B2 JP 4553466B2 JP 2000267860 A JP2000267860 A JP 2000267860A JP 2000267860 A JP2000267860 A JP 2000267860A JP 4553466 B2 JP4553466 B2 JP 4553466B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
copper foil
pattern
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000267860A
Other languages
English (en)
Other versions
JP2002076530A (ja
Inventor
博之 内山
良典 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000267860A priority Critical patent/JP4553466B2/ja
Publication of JP2002076530A publication Critical patent/JP2002076530A/ja
Application granted granted Critical
Publication of JP4553466B2 publication Critical patent/JP4553466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁樹脂材料上に銅箔を添付した後にエッチングにより銅箔を除去することにより回路パターンを形成して電気回路を構成したプリント回路基板に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化、高機能化の要求に伴って表面実装型の電子部品が普及し、電子部品の小型化が進展しているだけでなく、クリーム半田などによるリフロー半田付け技術の進歩とともにプリント回路基板への電子部品の高密度実装化に拍車がかかっている。これに対応すべく小型化が要求される電子機器に利用されるプリント回路基板では厚みも薄くなり、多層化が進展してきている。
【0003】
一方、大電流や高電圧を扱う分野等では電流容量や絶縁性を確保する必要性があるために依然大型の電子部品が使用されており、プリント回路基板も銅箔の厚いものが使用されている。
【0004】
図7に示すように、従来のプリント回路基板20の構造は、絶縁樹脂材料2からなる樹脂基板上に銅箔3で回路パターン4を形成したものである。絶縁樹脂材料2としては、紙基材やガラス基材、ガラス不織布基材といった補強用の基材にフェノール樹脂やエポキシ樹脂を含浸させたものが多く使用されている。また、回路パターン4は樹脂基板上に凸上に露出しており、隣接する回路パターン4との絶縁を確保するために、レジスト6と呼ばれる絶縁樹脂層が形成されている。
銅箔3の厚みはプリント回路基板20の用途により異なるが、一般的には35μmであり、100μmを超える銅箔3は使用されていない。なお、図7における7は電極部である。
【0005】
ここで従来のプリント回路基板20の製造方法について説明する。まず補強用基材に樹脂を含浸させた後、乾燥させる。この時、樹脂は硬化反応が進行して半硬化の状態になる。この状態の樹脂基板をプリプレグと呼ぶ。次にプリプレグ全面に銅箔3を貼り付ける。ここで、銅箔3はパターンが必要な面にのみ貼り付けるため、片面基板には一面だけ貼り付けられ、両面基板では両面に貼り付けられる。
【0006】
次に全面銅貼板を熱プレスして銅箔3を樹脂基板に密着させると同時に半硬化の樹脂基板を完全に硬化させる。この後、エッチングを行って不要部分の銅箔3を除去して、回路パターン4を形成する。片面基板、両面基板ではこれでプリント回路基板20として完成品であるが、多層基板の場合は、さらにパターン形成後の板を複数枚重ねて熱プレスにより圧着を行い、一体化させる。
【0007】
この後、必要に応じてドリリングによりスルーホールや部品挿入穴等の開口部を形成した後にレジスト6を印刷し、銅箔3上に電子部品接合に使用する電極7部分のみを露出させる。レジスト6は加熱もしくは紫外線照射により硬化させ、これによりプリント回路基板20が完成する。
【0008】
これらの製造工程においては、生産性を向上するために図8に示すように1m×1m程度の大きなプリプレグ8内に同一パターンのプリント回路基板20を複数個配置して、一度の熱プレスにより同一のプリント回路基板20を複数枚完成させる方法が一般的に採用されている。この時、所望のプリント回路基板20がワークシート内に必ずしも余分なく配置されるわけではないのと、熱プレス後に切断により所望のプリント回路基板20を得るために切断用の領域を設ける必要があるために、余白領域9が設けられるのが一般的である。
【0009】
【発明が解決しようとする課題】
しかしながら、上記のような従来のプリント回路基板20の構成では、プリント回路基板20の層構成やパターン形成で除去される銅箔3のパターンによってはプリント回路基板20に反りが発生し、正常なプリント回路基板20が得られないという問題点がある。
【0010】
絶縁樹脂材料2として用いられている一般的なガラスエポキシ基材の熱膨張係数は66ppm/℃であり、銅箔3の熱膨張係数は16ppm/℃であるため、両者を同じ面積で熱プレスにより貼り合わせると、プレス時の高温から常温に戻るにつれてガラスエポキシ基材の収縮が銅箔3の収縮より大きくなり、ガラスエポキシ基材が銅箔3を引っ張る形になるため、ガラスエポキシ基材側へ反りが発生する。この時、ガラスエポキシ基材の両面に銅箔3を貼り付けた場合には銅箔3がガラスエポキシ基材の収縮による変形を抑えることができるために反りは少なくなるが、ガラスエポキシ基材には熱膨張係数の差により発生している応力が残留しているために回路パターンを形成するために銅箔3をエッチングし、不要部分の銅箔3を除去することにより変形を抑えていた銅箔3部分が減少するため、残留応力が解放されて反りが発生する場合もある。
【0011】
これらプリント回路基板20の反りは銅箔3と絶縁樹脂材料2であるガラスエポキシ基材との界面の面積とガラスエポキシ基材の厚みとに依存する。通常、プリント回路基板20は全面に銅箔3を貼った状態では使用されず、銅箔3の部分を除去して回路パターン3を形成している。従って、銅箔3とガラスエポキシ基材との界面が広いほどガラスエポキシ基材が銅箔3を引っ張る力が大きくなり、プリント回路基板20が反りやすくなる。また、プリント回路基板20自体の剛性も影響するため、ガラスエポキシ基材の厚みが小さいほど、引っ張りによる力を支えることができなくなるために反りやすくなる。
【0012】
そして、偶数層で構成される多層基板では基本的には両表面に銅箔3が存在するため反りが発生しにくい状態にあるが、特に奇数層で構成される多層基板では中間工程として片側にしか銅箔3が存在しない状態を経るため、中間基材での反りが発生しやすい。この中間基材で発生した反りは完成品にも残留することになる。
【0013】
ここで、プリント回路基板20で許容される反り量について説明する。プリント回路基板20は電子部品を搭載して使用されるものであり、電子部品の半田付け方法にはフロー半田付けとリフロー半田付けの2つの方法がある。フロー半田付けは溶融した半田をノズルから噴流させ、プリント回路基板20の表面に接触させることで半田付けを行う半田付け方法であり、リードつき部品の半田付けに主に用いられている。リフロー半田付けは、プリント回路基板20の所定の位置にクリーム半田と呼ばれるペースト状の半田をスクリーン印刷等で印刷しておき、その上に電子部品を搭載し、プリント回路基板20ごと炉に入れて半田を溶融、再結晶させることにより半田付けを行う半田付け方法であり、表面実装型の電子部品で使用される。
【0014】
これらの工程においてクリーム半田印刷や部品搭載、半田付けで使用される設備はプリント回路基板20の外形やプリント回路基板20上に設けられたマークを基に正確な位置決めを行って、それぞれの工程を実現するため、プリント回路基板20が反っていると正確な位置決めが行えなくなる。また、これらの設備はベルトを介して接続されており、プリント回路基板20に反りが発生しているとベルト間の移載の時にひっかかって正常に搬送ができないという不具合が発生する。このため、実装設備ではプリント回路基板20の反りの許容量が設定されており、一般的には下側へ1.2mm、上側へ0.5mm程度の反り許容量となっている。従って、許容量を超える反りが発生しているプリント回路基板20は使用することができない。
【0015】
本発明は上記課題を解決するもので、絶縁樹脂材料上に銅箔を添付してエッチングで銅箔を除去することにより回路パターンを形成して、電気回路を構成するプリント回路基板において、反りを抑制することができるプリント回路基板を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、絶縁樹脂材料上に銅箔を添付しエッチングにより前記銅箔を除去することにより回路パターンを形成し、電気回路を構成するプリント回路基板において、前記プリント回路基板の表面の外周部に、電気的には不要で、前記エッチングで除去せずに前記銅箔を残して形成されたベタパターンからなる電気的不要領域が設けられ、前記電気的不要領域の長い方の辺に、前記ベタパターンが不連続になる不連続部分が複数箇所設けられ、前記電気的不要領域の短い方の辺に、複数の屈曲部が連続するバネ形状パターンの部分同士の間に前記ベタパターンの部分を有した状態で、前記バネ形状パターンの部分が複数箇所設けられたことを特徴とするものである。
この構成により、電気的不要領域にて絶縁樹脂と銅箔との界面面積が調整されるとともにプリント回路基板の剛性が増加され、熱膨張係数の差と絶縁樹脂材料に対する力の合成のつりあいを図って、プリント回路基板の反りを抑制することが可能となるという作用を有する。
また、必要な回路パターンに影響を与えずに反りを抑制するという作用を有する。
また、必要な回路パターンに影響を与えずにかつバネ形状パターンにて絶縁樹脂材料と銅箔にかかる力を効果的に分散させることができながら、反りを抑制することが可能となるという作用を有する。
また、必要な回路パターンに影響を与えずにかつ不連続部分にて絶縁樹脂材料と銅箔にかかる力を効果的に分散させることができながら、反りを抑制することが可能となるという作用を有する。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
まず、本発明の第1の実施の形態に係るプリント回路基板およびその製造方法について、図1を参照しつつ以下に説明する。
【0026】
本実施の形態のプリント回路基板1ではガラスエポキシ基材からなる絶縁樹脂材料2の片側に銅箔3を貼り付けた構成とされている。ガラスエポキシ基材の厚みは1.6mmで銅箔3の厚みは35μmである。また、プリント回路基板1の寸法は243mm×329mmである。プリント回路基板1の表面には所定の回路パターン4を形成し、銅箔3の占有面積は70%程度であった。
【0027】
ここで、プリント回路基板1の外周部分に電気的には不要なパターン(電気的には不要な領域であり、電気的不要パターンと称す)5が配置されている。この電気的不要パターン5は、全体としてはプリント回路基板1の外周から5mmの領域にベタパターンで配置され、短い方の辺には2箇所、長い方の辺には3箇所に複数の屈曲部を持つバネ形状(直線が交互に左右に折れ曲がったジグザグ形状)のパターン部5aが設けられている。このバネ形状パターン部5aでは、幅1mmのパターンをベタパターンの外周側から30°の傾斜でプリント回路基板1内部方向へ向かわせ、外周から5mmの部分で60°の角度で外周側へ屈曲させている。本実施の形態ではバネ形状パターン部5a内に3箇所の屈曲部を設けた。
【0028】
この状態でプリント回路基板1の反り量の測定を行った。本実施の形態のプリント回路基板1を定盤の上に静置すると長い方の辺の中央部が定盤から若干浮いており、定盤の上面からプリント回路基板1の下面までの距離を反り量とした。
この測定において反り量は0.2mmであった。この状態でプリント回路基板1の4隅は全て定盤と接していたので反り方向は1方向のみであることが確認された。
【0029】
次いで、比較例として外周部に電気的不要パターン5を設けず、電気的には同等の機能を有する回路パターンを形成したプリント回路基板を作製した。この基板においても同様に反り量の測定を行ったところ、中央部での反り量は1.0mmであり、反り方向は上記と同様に1方向のみであった。このように、プリント回路基板1の外周部分に電気的不要パターン5を設けたことにより、絶縁樹脂材料2と銅箔3との界面面積が調整されるとともにプリント回路基板1の剛性が増加されるので、熱膨張係数の差と絶縁樹脂材料2に対する力の合成のつりあいが図られ、プリント回路基板1の反り量が小さくなり、その効果が確認された。また、バネ形状パターン部5aを形成したことにより、絶縁樹脂材料2と銅箔3とにかかる力を効果的に分散させることができながら、反りを抑制することも可能となることが確認された。
【0030】
本発明の第2の実施の形態について、図2(a),(b)を参照しつつ以下に説明する。
本実施の形態のプリント回路基板1ではガラスエポキシ基材からなる絶縁樹脂材料2の両面に銅箔3の回路パターン4aを設け、プリント回路基板1の内部にも1層の銅箔3の回路パターン4bを設けた3層構成とした。製品となるプリント回路基板1の厚みは1.6mmで、銅箔3の回路パターン4(4a,4b)の厚みは全て35μmである。また、プリント回路基板1の寸法は243mm×329mmの寸法である。ここで、プリント回路基板1内部の銅箔3の回路パターン4b(以降内層パターン4bと呼ぶ)には外周部に5mm幅のベタパターンを設け、長い方の辺では5箇所、短い方の辺では3箇所に不連続部分5bを設けている。不連続部分5bの長さは全て2mmとした。また、プリント回路基板1の両表面箇所の銅箔3の回路パターン4a(以降表層パターン4aと呼ぶ)にも外周部に5mm幅のベタパターンを設け、内層パターン4bと同様に不連続部分5bを設けている。ただし、両表層パターン4a同士の不連続部分5bは同一部分に設けたが、内層パターン4bに設けた不連続部分5bとは位置が同じにならないように配置した。
【0031】
次に図3を参照しながら本実施の形態のプリント回路基板の製造方法について説明する。
まず、厚みが0.7mmであるガラスエポキシの片面コア材11を準備した。
コア材11とはプリプレグを熱プレス等により圧着し、樹脂を硬化させた材料のことであり、本実施の形態においてはコア材11の片側全面に35μmの厚みの銅箔3を貼り付けた状態の片面コア材11を準備した。次いで、このコア材11の銅箔3をエッチングにより除去して、内層パターン4bとして必要な回路パターン4を形成した。
【0032】
この時、コア材11は全面に銅箔3を張った状態で反り量を測定すると中央部が1.0mm程度反っていたが、エッチングによる銅箔3の除去を行った後では0.3mm程度に小さくなっていた。
【0033】
次いで、このコア材11を図3に示すように熱プレスの各プレス板12の上に静置した。このときプレス板12の上には、プリプレグ8がプレス板12と密着するのを防止するために離型紙13を配している。この上に厚み18μmの銅箔3を配し、その上に厚み0.1mmのプリプレグ8を配した。この上にコア材11を銅箔3を上にして配置し、その上に厚み0.2mmの4枚のプリプレグ8と厚み18μmの銅箔3とを配し、最後に離型紙13を配した。
【0034】
この状態で熱プレスを作動させてプリプレグ8の完全硬化を行った。このときプリプレグ8から溶融してくる樹脂分がコア材11上に形成された銅箔3の回路パターン4の隙間を埋めていき、コア材11との密着を確保すると同時にプリプレグ8同士、プリプレグ8と表層用の銅箔3との密着も確保され、一体となったプリント回路基板1が完成する。この時の熱プレスの条件はプレス圧力が15kg/cm2で温度条件は175℃とした。熱プレスは175℃で30分放置した後、圧力をかけたまま30分間除冷し、その後プレス板12を降ろして完成したプリント回路基板1を取り出した。
【0035】
ここでプリント回路基板1は全体の厚みが1.6mmになっており、外形は樹脂の広がりによりプレス前よりも若干大きくなっている。そこで、必要な寸法に外形を切り落とした後に、図4で示すようにドリル14で部品挿入穴15やスルーホール16を開口した。
【0036】
次に、銅をメッキすることにより開口部の側面に銅を付着させると同時に表層パターンの箇所にも銅を付着させ、内層パターン4bと表層の銅箔3との導通を図った。次いで、表層の銅箔3をエッチングにより除去して表層パターン4aを形成し、プリント回路基板1上にシルクスクリーンを用いてレジストを印刷した。印刷にあたっては、電極部として使用する部分を除くプリント回路基板1の全面に印刷を行った。使用したレジスト6は従来のプリント回路基板においても一般的に使用されている感光性樹脂であり、印刷後に紫外線硬化炉でレジスト6の硬化を行い、プリント回路基板1を完成させた。
【0037】
こうして完成したプリント回路基板1の反り量を測定すると0.2mm程度と、コア材11と比較しても反り量が低減されており、本発明の効果が確認された。
【0038】
本発明の第3の実施の形態について、図5、図6を参照しつつ以下に説明する。本実施の形態においてはプリント回路基板1の積層構成、プリント回路基板1に形成されている銅箔3の回路パターン4、絶縁樹脂材料2およびプリント回路基板1の製造方法については上記第2の実施の形態のものと基本的に同一であり、重複する部分については説明を割愛する。
【0039】
本発明のプリント回路基板1ではガラスエポキシ基材からなる絶縁樹脂材料2を用いた3層構成とした点は同じであるけれども、プリント回路基板1内には電気的には不要な部分を設けていない。製品となるプリント回路基板1の厚みは1.6mmで銅箔3の回路パターン4の厚みは全て35μmである。また、プリント回路基板1の寸法は240mm×320mmの寸法である。
【0040】
まず、厚み0.7mmの片面銅箔のコア材11を製造するために、図5に示すようにプレス板12の上に、厚み0.2mmの3枚のプリプレグ8と、厚み0.1mmの1枚のプリプレグ8と、厚み35μmの銅箔3とを静置し、加圧、樹脂硬化を行った。ここで使用した材料の大きさは生産性を上げるために所望の寸法のプリント回路基板1が2枚入る大きさのものを使用した。具体的には、材料メーカーから定尺として得られる1030mm×1020mmのプリプレグ8を6分割し、340mm×515mmの寸法のプリプレグ8を使用した。
【0041】
ここで得られたコア材11の反り量は3.00mm程度であった。次いで本発明の第2の実施の形態と同様にコア材11の銅箔3をエッチングして内層パターン4bを形成した。この時、プリント回路基板1内には電気的不要パターン5は設けず、図8に示す余白領域9は銅箔3の殆どの部分を除去せずに置いておき電気的不要パターン5による不連続部分5b及びバネ形状パターン部5aを設けた。不連続部分5bの長さは2mmとし、長い方の辺にそれぞれ10箇所設けた。バネ形状パターン部5aは短い方の辺にそれぞれ箇所設けた。
【0042】
ここで得られたエッチング後のコア材11の反り量は1.3mm程度に低減した。
次いで、本発明の第2の実施の形態と同様の積層構成にて熱プレスで積層を行い、開口部を設けた後に銅メッキにより開口部に銅を付着させ、エッチングにより表層パターン4aの形成を行った。本発明の実施形態では使用したプリプレグ8の寸法が340mm×515mmの寸法であることと、2枚分のプリント回路基板1が同時に製造されるところが異なる。
【0043】
ここで得られたプリント回路基板1の反り量は0.8mm程度に低減していた。
次いで、余白領域9をルーターにより切断し、所望のプリント回路基板1を得た。この時、余白領域9に設けられた電気的不要パターン5は除去されるため、所望のプリント回路基板1には電気的不要パターン5が形成されていない。このプリント回路基板1の反り量は0.2mm程度であり、最終製品の反り量を低減したまま、効率よくプリント回路基板1を製造できる効果が確認できた。
【0044】
【発明の効果】
以上のように本発明によれば、絶縁樹脂材料上に銅箔を添付しエッチングにより銅箔を除去することにより回路パターンを形成し、電気回路を構成するプリント回路基板において、基板の表面に電気的には不要なエッチングで除去しない電気的不要領域を設けたことにより、プリント回路基板の反りを抑制することが可能となり、この結果、反りの少ないプリント回路基板を得ることができる。
【0045】
またさらに、電気的不要領域をプリント回路基板の外周部に設けることにより、必要な回路パターンに影響を与えずに反りを抑制することができる。
またさらに、電気的不要領域に形成される形状は複数の屈曲部が連続するバネ形状パターンであることにより、必要な回路パターンに影響を与えずにかつ絶縁樹脂材料と銅箔にかかる力を効果的に分散させ、反りを抑制することができる。
【0046】
またさらに、電気的不要領域間に不連続部分を設けることにより、必要な回路パターンに影響を与えずにかつ絶縁樹脂材料と銅箔にかかる力を効果的に分散させ、反りを抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプリント回路基板の構成を概念的に示す平面図である。
【図2】本発明の第2の実施の形態に係るプリント回路基板の構成を示し、(a)は概念的に示す断面図、(b)はプリント回路基板を上から見た表層パターンの概念的な構成を示す平面図である。
【図3】本発明の第2の実施の形態に係るプリント回路基板の製造方法のうち、コア材、プリプレグ、銅箔を熱圧着する工程を概念的に示す図である。
【図4】本発明の第2の実施の形態に係るプリント回路基板の製造方法のうち、熱圧着された絶縁樹脂に開口部を形成する工程を概念的に示す図である。
【図5】本発明の第3の実施の形態に係るプリント回路基板の製造方法のうち、コア材の熱圧着工程を概念的に示す図である。
【図6】本発明の第3の実施の形態に係るプリント回路基板の構成を概念的に示す平面図である。
【図7】従来のプリント回路基板の構成を概念的に示す斜視図である。
【図8】従来のプリント回路基板の製造方法のうち、同一プリント回路基板を複数製造するための構成を概念的に示す平面図である。
【符号の説明】
1 プリント回路基板
2 絶縁樹脂材料
3 銅箔
4 回路パターン
5 電気的不要パターン(電気的不要領域)
5a バネ形状パターン部
5b 不連続部分

Claims (1)

  1. 絶縁樹脂材料上に銅箔を添付しエッチングにより前記銅箔を除去することにより回路パターンを形成し、電気回路を構成するプリント回路基板において、前記プリント回路基板の表面の外周部に、電気的には不要で、前記エッチングで除去せずに前記銅箔を残して形成されたベタパターンからなる電気的不要領域が設けられ、
    前記電気的不要領域の長い方の辺に、前記ベタパターンが不連続になる不連続部分が複数箇所設けられ、
    前記電気的不要領域の短い方の辺に、複数の屈曲部が連続するバネ形状パターンの部分同士の間に前記ベタパターンの部分を有した状態で、前記バネ形状パターンの部分が複数箇所設けられたことを特徴とするプリント回路基板。
JP2000267860A 2000-09-05 2000-09-05 プリント回路基板 Expired - Fee Related JP4553466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000267860A JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000267860A JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Publications (2)

Publication Number Publication Date
JP2002076530A JP2002076530A (ja) 2002-03-15
JP4553466B2 true JP4553466B2 (ja) 2010-09-29

Family

ID=18754702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000267860A Expired - Fee Related JP4553466B2 (ja) 2000-09-05 2000-09-05 プリント回路基板

Country Status (1)

Country Link
JP (1) JP4553466B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Industrial Co Ltd Wiring board, method for manufacturing same and semiconductor device
JP4721926B2 (ja) * 2005-06-28 2011-07-13 京セラ株式会社 多数個取り配線基板
WO2007099641A1 (ja) * 2006-03-03 2007-09-07 Matsushita Electric Industrial Co., Ltd. 製品基板用の基板構造、製品基板用の製造方法および電子機器
JP5230157B2 (ja) * 2006-09-27 2013-07-10 三星電子株式会社 反り防止のための回路基板及びその製造方法
JP5280032B2 (ja) * 2007-09-27 2013-09-04 新光電気工業株式会社 配線基板
JP5144222B2 (ja) 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2009302188A (ja) * 2008-06-11 2009-12-24 Denki Kagaku Kogyo Kk 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
KR101169686B1 (ko) 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
JP4473935B1 (ja) 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
JP5723187B2 (ja) * 2011-03-23 2015-05-27 日本特殊陶業株式会社 多数個取り基板
JP5653893B2 (ja) * 2011-12-07 2015-01-14 信越化学工業株式会社 積層基板
KR101926560B1 (ko) * 2011-12-15 2018-12-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
KR102329799B1 (ko) 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069315B2 (ja) * 1987-03-30 1994-02-02 株式会社日立製作所 多層プリント板及びその製造方法
JPH0783179B2 (ja) * 1989-12-14 1995-09-06 日本電気株式会社 多層印刷配線板の製造方法
JPH09148689A (ja) * 1995-11-22 1997-06-06 Advantest Corp プリント基板製造法とプリント基板
JPH10135648A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd 多層プリント配線板
JP2000151035A (ja) * 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板

Also Published As

Publication number Publication date
JP2002076530A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JP4553466B2 (ja) プリント回路基板
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2010258468A (ja) 半導体パッケージ基板の製造方法
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
JP4994988B2 (ja) 配線基板の製造方法
KR101044103B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TW201334647A (zh) 多層配線基板及其製造方法
JP2002204049A (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011192757A (ja) 多層配線基板の製造方法
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
JP2000133916A (ja) 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2001177244A (ja) 多層板の製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP7479162B2 (ja) 多層配線基板及びその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP2002329949A (ja) 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees