JP4556795B2

JP4556795B2 - 電源回路

Info

Publication number: JP4556795B2
Application number: JP2005214525A
Authority: JP
Inventors: 猛三木; 光浩金山
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2005-07-25
Filing date: 2005-07-25
Publication date: 2010-10-06
Anticipated expiration: 2025-07-25
Also published as: US7276887B2; JP2007034506A; US20070018711A1

Description

本発明は、２つの電源回路を組み合わせて構成される電源回路に関する。

例えば、車載機器を制御するＥＣＵ(Electronic Control Unit)は、電源回路から所定の電源電圧の供給を受けて動作するようになっている。車両のイグニッションスイッチ（あるいはキースイッチやメイン電源スイッチなど）がオンされていると、ＥＣＵは通常動作モードで動作するので、上記電源回路は通常動作を行うのに十分な電流（例えば数百ｍＡ）を出力する必要がある。これに対してイグニッションスイッチがオフされていると、ＥＣＵは低消費電力動作モードで動作するので、電源回路の出力電流は極めて小さくなる（例えば数ｍＡ）。

イグニッションスイッチがオフした状態における動作電流（暗電流）をより低減するため、通常動作モードにあっては、動作電流は大きいが高精度の電圧を生成できる高精度電源回路（例えばバンドギャップリファレンスを用いた回路）を動作させ、低消費電力動作モードにあっては、電圧精度は低いが動作電流が小さい低精度電源回路（例えばツェナーダイオードを用いた回路）を動作させる電源回路が用いられている。

特許文献１には、イグニッションスイッチがオフの時、メインＤＣ−ＤＣコンバータをオフとし、サブＤＣ−ＤＣコンバータのみで低電圧負荷に暗電流を供給し、イグニッションスイッチがオンの時、メインＤＣ−ＤＣコンバータにより必要な電力を供給し、サブＤＣ−ＤＣコンバータにより暗電流を供給する電源回路が示されている。
特開２００１−２６８７８７号公報

図６は、従来の電源用ＩＣの概略的な回路構成を示している。電源用ＩＣ１は、ツェナーダイオードを用いた低精度の電源回路２と、バンドギャップリファレンスを用いた高精度の電源回路３とから構成されている。電源回路２は、バッテリ電圧ＶBATにより動作し、定電流回路４とダイオードＤ１とツェナーダイオードＤ２の直列回路からなる電圧生成回路５と、トランジスタＱ１、Ｑ２からなるエミッタフォロア回路６とから構成されている。一方、電源回路３は、イグニッションスイッチを介して供給されるバッテリ電圧ＶＢにより動作し、バンドギャップリファレンス７と電圧出力回路８とから構成されている。電圧出力回路８は、オペアンプ９、フィードバック回路１０およびトランジスタＱ３から構成されている。

この構成において、イグニッションスイッチがオフの時には電源回路２のみが動作し、出力電圧ＶｏはＶｚ−ＶＦ（Ｖｚ：ツェナー電圧、ＶＦ：ＰＮ接合の順方向電圧）となる。これに対し、イグニッションスイッチがオンの時には電源回路２と電源回路３がともに動作可能となる。電源回路３は、出力電圧を定電圧例えば５Ｖにフィードバック制御している。従って、Ｖｚ−ＶＦ＜５Ｖの場合には電源回路３が主体的に動作し、出力電圧Ｖｏは常時５Ｖに制御される。

一方、Ｖｚ−ＶＦ＞５Ｖの場合には、出力電流が小さいと電源回路２が主体的に動作し、出力電圧ＶｏはＶｚ−ＶＦ（＞５Ｖ）となる。しかし、電源回路２の電流出力能力は小さいので、負荷が増えて端子１ａからの出力電流が増加すると、出力電圧Ｖｏは低下し、最終的な出力電圧Ｖｏは電源回路３による５Ｖになる。このように、電源回路２の単体動作時の出力電圧Ｖｚ−ＶＦが電源回路３の単体動作時の出力電圧５Ｖよりも高い場合には、出力電流に応じて出力電圧Ｖｏが変動する不安定な状態となる。

このため、従来構成では電源回路２の出力電圧Ｖｚ−ＶＦが電源回路３の出力電圧５Ｖよりも低くなるように構成しなければならず、ツェナー電圧Ｖｚのばらつきや温度変動を考慮すると、イグニッションスイッチがオフの時の出力電圧Ｖｏは、本来必要とする目標電圧５Ｖよりも低く設定せざるを得なかった。

本発明は上記事情に鑑みてなされたもので、その目的は、２つの電源回路を組み合わせた構成において、目標値に近い出力電圧を安定して出力可能な電源回路を提供することにある。

請求項１に記載した手段によれば、第２の電源電圧の供給が停止され第１の電源電圧のみが供給されている場合、第２の電源回路は動作を停止し、電流シンク回路による電流の流し込み動作も停止する。従って、第１の電圧生成回路により生成された電圧は、第１の出力回路を介して共通出力端子に出力される。電源回路の出力電流が小さければ、第１の電圧生成回路の電圧変化も小さくなるので、電源回路はほぼ一定の電圧を出力することができる。

これに対し、第１の電源電圧と第２の電源電圧がともに供給されている場合、第２の電源回路の差動増幅回路は、第２の電圧生成回路の出力電圧と共通出力端子からのフィードバック電圧を入力し、共通出力端子の電圧（出力電圧）を上記第２の電圧生成回路の出力電圧に対応した値（以下、目標電圧という）に一致させるための電圧を第２の出力回路に出力する。第１の電源回路と第２の電源回路は、ともに出力回路を介して共通出力端子に電圧を出力しているので、第１の電源回路の単体動作時（電流シンク回路の動作が停止している場合）の出力電圧が上記目標電圧よりも低い場合には、第１の電源回路は実質的に出力動作を停止して第２の電源回路の単独動作となる。

一方、上記第１の電源回路の単体動作時の出力電圧が上記目標電圧よりも高い場合には、差動増幅回路によるフィードバック動作により電流シンク回路の流し込み電流が増加して、第１の電圧生成回路の出力電圧を低下させる。従って、差動増幅回路は、第１の電源回路と第２の電源回路の両者を同時に制御することになり、共通出力端子の電圧（出力電圧）を目標電圧に一致するように制御する。これにより、両電源回路の単体動作時の出力電圧の大小関係にかかわらず、変動の小さい安定した電圧出力が可能となる。

請求項２に記載した手段によれば、第１の電源電圧のみが供給されたときには、電流シンク回路による電流の流し込み動作が停止するので、第１の電源回路が主体的に動作して出力電圧は目標電圧にほぼ等しくなる。第２の電源電圧のみが供給されたときには、差動増幅回路によるフィードバック動作により、出力電圧は目標電圧に等しくなる。また、第１の電源電圧と第２の電源電圧がともに供給されたときには、上述したように第２の電源回路の差動増幅回路によるフィードバック動作により出力電圧は目標電圧に等しくなる。従って、電源電圧の供給状態にかかわらず、目標電圧に等しい（或いはほぼ等しい）電圧を出力できる。

請求項３に記載した手段によれば、差動増幅回路の出力端子と第２の出力回路との間に電圧増幅回路が接続されているので、差動増幅回路による第１の電源回路の制御態様（電流の流し込み）と第２の電源回路の制御態様（第２の出力回路に適した制御態様）とを独立して設定可能となる。

請求項４に記載した手段によれば、第１の電圧生成回路は、定電流回路とツェナーダイオードとの直列回路により構成されているので、定電圧を生成するために必要な動作電流が小さく、例えば電源回路の負荷が低消費電力動作モードにある場合の電源として適している。

請求項５に記載した手段によれば、第２の電圧生成回路は、バンドギャップリファレンスにより構成されているので出力電圧の精度が高く、例えば電源回路の負荷が通常動作モードにある場合の電源として適している。電圧精度が高いので、負荷において、その電源電圧自体を基準電圧として用いることもできる。

請求項６に記載した手段によれば、第１および第２の出力回路はエミッタフォロア回路により構成されているので、出力インピーダンスを下げることができる。

請求項７に記載した手段によれば、第１の出力回路はダーリントン接続されたトランジスタにより構成されているので、第１の電圧生成回路から第１の出力回路に流す電流が少なくなり、第１の電源回路の出力電圧精度と出力電流能力を高めることができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。
図１は、電源用ＩＣの概略的な電気的構成図であり、従来構成を示す図６と同一部分には同一符号を付して示している。この電源用ＩＣ１１は、車両のＥＣＵ（記述）に搭載され、負荷としてのマイコン１２に一定の電源電圧（本実施形態では５Ｖ）を出力するものである。

電源用ＩＣ１１の端子１１ａには、バッテリ１３からバッテリ電圧ＶBAT（例えば１４Ｖ）が常時供給されており、端子１１ｂにはイグニッションスイッチ、キースイッチ、メイン電源スイッチなどのスイッチ１４を介してバッテリ電圧ＶＢが供給されている。端子１１ｃはグランド端子であり、端子１１ｄは出力端子（共通出力端子に相当）である。マイコン１２は、スイッチ１４がオフしている期間低消費電力動作モード（スリープモードまたはスタンバイモード）で動作し、スイッチ１４がオンしている期間通常動作モードで動作するようになっている。

電源用ＩＣ１１は、２つの電源回路１５、１６を備えている。第１の電源回路１５は、端子１１ａ、１１ｃに繋がる電源線１７、１８からバッテリ電圧ＶBATの供給を受け、スイッチ１４がオフの時に主体的に動作するようになっている。この電源回路１５は、ツェナー電圧Ｖｚを利用して出力電圧を生成するもので、電源回路１６に比べて電圧精度は低いが動作電流が小さいという特徴を有している。

一方、第２の電源回路１６は、端子１１ｂ、１１ｃに繋がる電源線１９、１８間からバッテリ電圧ＶＢの供給を受け、スイッチ１４がオンの時に主体的に動作するようになっている。この電源回路１６は、バンドギャップ基準電圧ＶBGを利用して出力電圧を生成するもので、電源回路１５に比べて動作電流は大きいが電圧精度が非常に高いという特徴を有している。以下、これら電源回路１５、１６の具体的な構成を説明する。

電源回路１５は、電圧生成回路５（第１の電圧生成回路に相当）とエミッタフォロア回路６（第１の出力回路に相当）とから構成されている。電圧生成回路５は、電源線１７、１８間に直列接続された定電流回路４、ダイオードＤ１およびツェナーダイオードＤ２から構成されており、ダイオードＤ１のアノードが出力ノードとなっている。エミッタフォロア回路６は、ダーリントン接続されたトランジスタＱ１、Ｑ２から構成されており、トランジスタＱ１、Ｑ２のコレクタは電源線１７に接続され、トランジスタＱ２のエミッタは端子１１ｄに接続されている。

一方、電源回路１６は、バンドギャップリファレンス７（第２の電圧生成回路に相当）、オペアンプ２０およびフィードバック回路１０から構成されている。バンドギャップリファレンス７はアンプを内蔵しており、１Ｖの高精度の基準電圧ＶBGを出力するようになっている。また、オペアンプ２０は、差動増幅回路２１、バッファ回路２２、電圧増幅回路２３、ＮＰＮ形の出力トランジスタＱ３、Ｑ１１などを備えて構成されている（図２も参照）。

このオペアンプ２０の非反転入力端子２０ａには、上記バンドギャップリファレンス７の出力端子が接続されており、反転入力端子２０ｂと電源線１８との間、反転入力端子２０ｂと出力端子２０ｃとの間には、それぞれ抵抗Ｒ１１、Ｒ１２が接続されている。抵抗Ｒ１２は抵抗Ｒ１１の４倍の抵抗値を有しており、これによりゲイン５倍の非反転増幅回路が構成されている。

図２は、オペアンプ２０の回路構成を示している。以下、この図２を参照しながらオペアンプ２０の構成について説明する。
差動増幅回路２１は、差動入力トランジスタＱ１２〜Ｑ１５、能動負荷を構成するトランジスタＱ１６〜Ｑ１９、バイアス電圧ＶBIASの下で定電流回路を構成するトランジスタＱ２０〜Ｑ２４、および端子２０ａ、２０ｂとトランジスタＱ１２、Ｑ１３との間にそれぞれ接続された抵抗Ｒ１３、Ｒ１４から構成されている。ここで、コレクタが接地されたトランジスタＱ１２、Ｑ１３は、オペアンプ２０の入力バイアス電流を低減するために設けられている。また、トランジスタＱ１８、Ｑ１９は、トランジスタＱ１６、Ｑ１７に対してベース電流を供給するベース電流補償回路として動作するようになっている。

差動増幅回路２１の出力ノードとなるトランジスタＱ１８のエミッタは、バッファ回路２２においてエミッタフォロア回路を構成するトランジスタＱ２５のベースに接続されている。トランジスタＱ２５のエミッタは抵抗Ｒ１５を介して電源線１８に接続されており、トランジスタＱ２５のコレクタは定電流回路を構成するトランジスタＱ２６を介して電源線１９に接続されている。また、トランジスタＱ２６の飽和を防止するため、トランジスタＱ２６のコレクタと電源線１８との間には、ダイオードＤ１１、Ｄ１２が直列に接続されている。

このバッファ回路２２の出力ノードとなるトランジスタＱ２５のエミッタは、抵抗Ｒ１６を介して電圧増幅回路２３を構成するトランジスタＱ２７のベースに接続されており、さらに抵抗Ｒ１７を介してトランジスタＱ１１のベースに接続されている。電圧増幅回路２３は、上記バイアス電圧ＶBIASの下で定電流回路を構成するトランジスタＱ２８と上記トランジスタＱ２７との直列回路から構成されている。電圧増幅回路２３の出力ノードであるトランジスタＱ２７のコレクタは、トランジスタＱ３のベースに接続されており、さらにトランジスタＱ２７のコレクタとトランジスタＱ１６のコレクタとの間には位相補償用のコンデンサＣ１１が接続されている。このコンデンサＣ１１を保護するため、電圧増幅回路２３の出力ノードと電源線１８との間にツェナーダイオードＤ１３が接続されている。

トランジスタＱ３は、本発明でいう第２の出力回路に相当し、エミッタフォロア回路を構成している。そのコレクタはダイオードＤ１４を介して電源線１９に接続されており、エミッタはオペアンプ２０の端子２０ｃを介して電源用ＩＣ１１の端子１１ｄに接続されている（図１参照）。トランジスタＱ１１は、本発明でいう電流シンク回路に相当し、そのコレクタはオペアンプ２０の端子２０ｄを介して電圧生成回路５の出力ノードに接続されている。なお、オペアンプ２０の端子２０ｅ、２０ｆは、バッテリ電圧ＶＢを供給するための電源端子である。

次に、上記構成を有する電源用ＩＣ１１の動作について図３も参照しながら説明する。
ＥＣＵは、車両を長期間使用しない場合などにおけるバッテリ上がりを防止するため、スイッチ１４がオフの期間において消費電流（暗電流）が極力低減するように動作する。すなわち、マイコン１２は、低消費電力動作モード（スリープモードまたはスタンバイモード）に移行してその消費電流を数ｍＡ程度にまで低減し、電源用ＩＣ１１も、電源回路１６の動作を停止して消費電流を低減する。電源回路１６は、比較的消費電流の大きいバンドギャップリファレンス７およびオペアンプ２０を有しているので、その動作を停止することにより消費電流を低減できる。

この低消費電力動作モードにおいても、電源用ＩＣ１１内の電源回路１５は、バッテリ電圧ＶBATの供給を受けて動作し続ける。電源回路１５は、ツェナーダイオードＤ２に微小な電流（数十μＡ程度）を流し、そのツェナー電圧Ｖｚを利用して出力電圧Ｖｚ−ＶＦ（ＶＦ：ＰＮ接合の順方向電圧）を生成するので、電源回路１６に比べて消費電流が格段に小さいという特徴がある。しかし、出力電流Ｉｏが増えると、電圧生成回路５からエミッタフォロア回路６に流れるベース電流が増加するため、ツェナーダイオードＤ２に流れる電流が減少して十分なツェナー電圧Ｖｚが得られなくなる。従って、電源回路１５は、低消費電力動作モードに適した電源となる。

これに対し、スイッチ１４がオンすると、マイコン１２は通常動作モードに移行し、その消費電流は数百ｍＡ程度にまで増大する。また、電源用ＩＣ１１にバッテリ電圧ＶＢが供給されるので、電源回路１５に加えて電源回路１６も動作を開始する。電源回路１６内のオペアンプ２０は、電源回路１６のみならず電源回路１５も制御する。

すなわち、オペアンプ２０の差動増幅回路２１は、バンドギャップリファレンス７から出力される高精度の基準電圧ＶBG（１Ｖ）と、出力電圧Ｖｏを抵抗Ｒ１１、Ｒ１２で分圧したフィードバック電圧ＶFBとを入力して差動増幅する。この差動増幅回路２１の出力電圧は、バッファ回路２２および電圧増幅回路２３を経てトランジスタＱ３のベースに与えられるとともに、バッファ回路２２を経てトランジスタＱ１１のベースに与えられる。

具体的には、出力電圧Ｖｏが５Ｖよりも低下すると、バッファ回路２２の出力ノード（トランジスタＱ２５のエミッタ）の電圧が低下し、トランジスタＱ１１のコレクタ電流（流し込み電流）が減少する。これと同時に、電圧増幅回路２３の出力ノード（トランジスタＱ２７のコレクタ）の電圧が上昇し、トランジスタＱ３のベース電位が引き上げられる。その結果、電源回路１５に対しては、電圧生成回路５からトランジスタＱ１１に流れ込む電流が減少するので、その減少分だけ電圧生成回路５（ツェナーダイオードＤ２）に流れる電流が増えて出力電圧Ｖｏが上昇するように作用する。また、電源回路１６に対しては、トランジスタＱ３のコレクタ・エミッタ間電圧が減少するので、やはり出力電圧Ｖｏが上昇するように作用する。

逆に、出力電圧Ｖｏが５Ｖよりも上昇すると、バッファ回路２２の出力ノードの電圧が上昇し、トランジスタＱ１１のコレクタ電流が増加する。これと同時に、電圧増幅回路２３の出力ノードの電圧が低下し、トランジスタＱ３のベース電位が引き下げられる。その結果、電源回路１５に対しては、電圧生成回路５からトランジスタＱ１１に流れ込む電流が増加するので、その増加分だけ電圧生成回路５（ツェナーダイオードＤ２）に流れる電流が減少して出力電圧Ｖｏが低下するように作用する。また、電源回路１６に対しては、トランジスタＱ３のコレクタ・エミッタ間電圧が増加するので、やはり出力電圧Ｖｏが低下するように作用する。

このようなオペアンプ２０によるフィードバック制御によれば、スイッチ１４がオンしている期間、電源回路１５の単体動作時の出力電圧Ｖｚ−ＶＦと電源回路１６の単体動作時の出力電圧５Ｖとの大小関係にかかわらず、出力電圧Ｖｏは常に目標電圧である５Ｖに制御される。以下、このフィードバック制御について、上記電圧Ｖｚ−ＶＦが５Ｖよりも小さい場合と大きい場合とに分けて説明する。

（１）Ｖｚ−ＶＦ＜５Ｖの場合
電源回路１６は、上述したフィードバック制御により出力電圧Ｖｏを５Ｖに制御する。このとき、オペアンプ２０は、トランジスタＱ１１を介して電源回路１５も制御する。しかし、エミッタフォロア回路６を構成するトランジスタＱ２のエミッタ電位が電圧Ｖｚ−ＶＦよりも持ち上げられるので、トランジスタＱ１、Ｑ２がオンするために必要な２・ＶＦのベース・エミッタ間電圧を確保できず、エミッタフォロア回路６は実質的にオフ状態となる。従って、この場合には電源回路１６の単独動作となり、電源用ＩＣ１１はマイコン１２に対して高精度の５Ｖの電源電圧を出力する。

（２）Ｖｚ−ＶＦ＞５Ｖの場合
電源回路１５により出力電圧Ｖｏが５Ｖよりも持ち上げられると、オペアンプ２０は、トランジスタＱ１１の流し込み電流を増大させる。これにより、ツェナーダイオードＤ２に流れる電流が減少し、電圧生成回路５ひいては電源回路１５の出力電圧が低下する。また、本実施形態の電源用ＩＣ１１は、スイッチ１４がオンしている期間数百ｍＡの電流を出力するので、この出力電流によっても電源回路１５の出力電圧は低下する。その結果、電源用ＩＣ１１は、マイコン１２に対して高精度の５Ｖの電源電圧を出力する。

図３は、（ａ）本実施形態の電源用ＩＣ１１および（ｂ）図６に示す従来構成の電源用ＩＣ１のそれぞれについて、同じ条件を設定して行ったシミュレーション結果を示している。上段はバッテリ電圧ＶBAT、ＶＢの波形を示し、中段は出力電圧Ｖｏの波形を示し、下段は電源用ＩＣの出力電流Ｉｏの波形を示している。ただし、本シミュレーションでは、電源回路１５の単体動作時の出力電圧Ｖｚ−ＶＦを５Ｖに設定し、電源回路１６の単体動作時の出力電圧（目標電圧）を３．９Ｖに設定している。また、両電源用ＩＣの作用、効果の違いを明確に示すため、出力電流Ｉｏを０ｍＡの状態から一時的に４ｍＡに増加させている。

図３（ａ）に示す本実施形態の電源用ＩＣ１１の場合、スイッチ１４のオンによりバッテリ電圧ＶＢが上昇し始め、オペアンプ２０が動作を開始すると、オペアンプ２０が電源回路１５に対するフィードバック制御を開始し、出力電圧Ｖｏは目標電圧である３．９Ｖ一定に制御される。その後、出力電流Ｉｏが変化しても出力電圧Ｖｏは３．９Ｖのまま変化しない。この結果は、出力電流Ｉｏがさらに大きく変化する場合でも同じである。

これに対し、図３（ｂ）に示す従来構成の電源用ＩＣ１の場合、電源回路１５はオープンループ制御であるため、出力電流Ｉｏの変化に応じて出力電圧Ｖｏが変化する。図３（ｂ）には示されていないが、出力電流Ｉｏがさらに増加すると出力電圧Ｖｏの低下幅はさらに大きくなる。この図３に示すシミュレーション結果から、電源用ＩＣ１１の優れた電圧出力特性を確認できた。

以上説明したように、本実施形態の電源用ＩＣ１１は、２つの異なる電圧生成方式を持つ電源回路１５、１６を備えている。電源回路１５は、ツェナーダイオードＤ２に微小な電流を流すことによりツェナー電圧Ｖｚを生成し、そのツェナー電圧Ｖｚに応じた電圧を出力するもので、電源回路１６は、バンドギャップリファレンス７により高精度の基準電圧ＶBGを生成し、その基準電圧ＶBGに応じた電圧を出力するものである。車両を使用しない場合などスイッチ１４がオフの状態では電源回路１５だけが動作するので、電源用ＩＣ１１の消費電流を低減でき、暗電流を低減することができる。

一方、スイッチ１４がオンの状態では電源回路１５、１６がともに動作状態となるが、オペアンプ２０が電源回路１５、１６の両者について出力電圧のフィードバック制御を行うので、電源回路１５の単体動作時の出力電圧Ｖｚ−ＶＦと電源回路１６の単体動作時の出力電圧５Ｖ（目標電圧）との大小関係および出力電流Ｉｏの大きさにかかわらず、出力電圧Ｖｏは常に目標電圧である５Ｖに制御される。

これにより、電源用ＩＣ１１は、極めて変動の小さい高精度の安定した電源電圧を出力することができる。また、従来構成と異なり、電源回路１５の単体動作時の出力電圧Ｖｚ−ＶＦを常に目標電圧５Ｖ以下に制限する必要がないため、出力電圧Ｖｚ−ＶＦを当初から目標電圧（５Ｖ）に等しく設計することができ、スイッチ１４がオフの状態における出力電圧Ｖｏも目標電圧に近づけることができる。

（第２の実施形態）
次に、本発明の第２の実施形態について図４および図５を参照しながら説明する。
図４は、電源用ＩＣの概略的な電気的構成図であり、図１と同一部分には同一符号を付して示している。この電源用ＩＣ２４の端子２４ａ〜２４ｄは、図１に示した電源用ＩＣ１１の端子１１ａ〜１１ｄと同様の機能を有している。

電源用ＩＣ２４は、２つの電源回路２５、２６を備えている。第１の電源回路２５は、電圧生成回路５と出力回路２７（第１の出力回路に相当）とから構成されている。出力回路２７は、ダーリントン接続されたトランジスタＱ２９、Ｑ３０および抵抗Ｒ１８から構成されている。この電源回路２５の動作は、図１に示した電源回路１５と同様である。

第２の電源回路２６は、バンドギャップリファレンス７、オペアンプ２８、フィードバック回路１０、電圧増幅回路２９およびトランジスタＱ３１から構成されている。トランジスタＱ３１は第２の出力回路に相当し、そのエミッタとコレクタは、それぞれ電源線１９と出力端子２４ｄに接続されている。また、オペアンプ２８は、図５に示すようにオペアンプ２０（図２参照）に対しトランジスタＱ３とダイオードＤ１４が除かれている点のみが異なっている。

図４に示す電圧増幅回路２９は、オペアンプ２８の出力端子２８ｃの電圧を反転してトランジスタＱ３１のベースに与える位相反転形の増幅回路である。すなわち、トランジスタＱ３２のベースは、オペアンプ２８の出力端子２８ｃに接続されており、トランジスタＱ３３のベースは、トランジスタＱ３２のエミッタに接続されている。トランジスタＱ３２のエミッタと電源線１８との間には抵抗Ｒ１９が接続されており、トランジスタＱ３３のエミッタと電源線１８との間には抵抗Ｒ２０とＲ２１とが直列に接続されている。トランジスタＱ３２とＱ３３のコレクタは、ともにトランジスタＱ３１のベースに接続されており、そのトランジスタＱ３１のベース・エミッタ間には抵抗Ｒ２２が接続されている。抵抗Ｒ２０とＲ２１の共通接続点と出力端子２４ｄとの間には、位相補償用のコンデンサＣ１２が接続されている。

この電源回路２６は、図１に示した電源回路１６と比較して、ＰＮＰ形の出力トランジスタＱ３１を採用し、そのために位相反転形の電圧増幅回路２９をオペアンプ２８の外部に形成した点において異なっているが、その動作は電源回路１６と同様となる。従って、本実施形態によっても第１の実施形態と同様の効果を得ることができる。

なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の電源回路１５、２５の電圧生成回路５は、ツェナーダイオードＤ２のツェナー電圧Ｖｚを基準電圧とするものであるが、出力電流に応じて出力電圧が変化する特性を持つ他の電圧生成回路を用いることもできる。また、第２の電源回路１６、２６の電圧生成回路にはバンドギャップリファレンス７を用いたが、負荷（上記実施形態ではマイコン１２）にとって必要な電圧精度を持つ基準電圧を生成する他の電圧生成回路を用いることもできる。

第１の電圧生成回路は、流れ出し電流に応じて出力電圧が変化するものに限らず、流れ込み電流に応じて出力電圧が変化するものであってもよい。この場合には、電流シンク回路は、負の電流を流し込む回路つまり正の電流を流し出す電流ソース回路に置き替えればよい。

バッファ回路２２および電圧増幅回路２３、２９は、フィードバック動作の安定性等を考慮して必要に応じて設ければよい。
第１の出力回路は、ダーリントン接続ではなく１つのトランジスタのみから構成してもよい。
バイポーラトランジスタに替えてＭＯＳトランジスタを用いて構成してもよい。

本発明の第１の実施形態を示す電源用ＩＣの概略的な電気的構成図オペアンプの回路図（ａ）第１の実施形態の電源用ＩＣおよび（ｂ）図６に示す従来構成の電源用ＩＣについて同じ条件の下で行ったシミュレーション結果を示す図本発明の第２の実施形態を示す図１相当図図２相当図従来技術を示す図１相当図

符号の説明

４は定電流回路、５は電圧生成回路（第１の電圧生成回路）、６はエミッタフォロア回路（第１の出力回路）、７はバンドギャップリファレンス（第２の電圧生成回路）、１１、２４は電源用ＩＣ（電源回路）、１１ｄ、２４ｄは端子（共通出力端子）、１５、２５は電源回路（第１の電源回路）、１６、２６は電源回路（第２の電源回路）、２１は差動増幅回路、２３、２９は電圧増幅回路、２７は出力回路（第１の出力回路）、Ｑ３、Ｑ３１はトランジスタ（第２の出力回路）、Ｑ１１はトランジスタ（電流シンク回路）、Ｄ２はツェナーダイオードである。

Claims

第１の電源電圧の供給を受けて動作し、出力電流に応じて出力電圧が変化する第１の電圧生成回路およびこの第１の電圧生成回路の出力電圧を入力しそれを共通出力端子に出力する第１の出力回路からなる第１の電源回路と、
第２の電源電圧の供給を受けて動作し、第２の電圧生成回路、この第２の電圧生成回路の出力電圧と前記共通出力端子からのフィードバック電圧とを差動入力とする差動増幅回路およびこの差動増幅回路の出力電圧に応じた電圧を入力しそれを前記共通出力端子に出力する第２の出力回路からなる第２の電源回路と、
前記第１の電圧生成回路の出力端子から電流を流し込むように構成された電流シンク回路とを備え、
前記電流シンク回路が流し込む電流は、前記差動増幅回路の動作により制御されることを特徴とする電源回路。
前記第１の電源電圧のみが供給された状態で前記共通出力端子の電圧が目標電圧にほぼ等しくなるように前記第１の電源回路が構成され、
前記第２の電源電圧のみが供給された状態で前記共通出力端子の電圧が前記目標電圧に等しくなるように前記第２の電源回路が構成されていることを特徴とする請求項１記載の電源回路。
前記差動増幅回路の出力端子と前記第２の出力回路との間に電圧増幅回路が接続されていることを特徴とする請求項１または２記載の電源回路。
前記第１の電圧生成回路は、定電流回路とツェナーダイオードとの直列回路により構成されていることを特徴とする請求項１ないし３の何れかに記載の電源回路。
前記第２の電圧生成回路は、バンドギャップリファレンスにより構成されていることを特徴とする請求項１ないし４の何れかに記載の電源回路。
前記第１および第２の出力回路は、エミッタフォロア回路により構成されていることを特徴とする請求項１ないし５の何れかに記載の電源回路。
前記第１の出力回路は、ダーリントン接続されたトランジスタにより構成されていることを特徴とする請求項１ないし６の何れかに記載の電源回路。