Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4557503B2 - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents
[go: Go Back, main page]

JP4557503B2 - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP4557503B2
JP4557503B2 JP2003135988A JP2003135988A JP4557503B2 JP 4557503 B2 JP4557503 B2 JP 4557503B2 JP 2003135988 A JP2003135988 A JP 2003135988A JP 2003135988 A JP2003135988 A JP 2003135988A JP 4557503 B2 JP4557503 B2 JP 4557503B2
Authority
JP
Japan
Prior art keywords
region
heating
wafer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003135988A
Other languages
English (en)
Other versions
JP2004342748A (ja
JP2004342748A5 (ja
Inventor
啓輔 中澤
修 有隅
晃司 山川
祥隆 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003135988A priority Critical patent/JP4557503B2/ja
Publication of JP2004342748A publication Critical patent/JP2004342748A/ja
Publication of JP2004342748A5 publication Critical patent/JP2004342748A5/ja
Application granted granted Critical
Publication of JP4557503B2 publication Critical patent/JP4557503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。
【0002】
【従来の技術】
半導体装置の製造工程では、ハロゲンランプヒーター等を熱源とする急速加熱(RTA)装置を用いた加熱工程が広く行われている。このような急速加熱工程の一例として、強誘電体メモリ(FeRAM)のキャパシタ形成工程があげられる。
【0003】
現在、強誘電体キャパシタの誘電体膜には、Pb(ZrxTi1-x )O3(チタン酸ジルコン酸鉛:PZT)、SrBi2Ta29(チタン酸ストロンチウムビスマス:SBT)、Bi3Ti412(BIT)、(Bi,La)4Ti312(BLT)等が用いられ、強誘電体キャパシタの電極膜には、SrRuO3(ルテニウム酸ストロンチウム:SRO)等が用いられている。これらの材料を用いて誘電体膜や電極膜を形成する場合、スパッタリング法や塗布法によって基板(ウエハ)上にアモルファス膜を堆積した後、急速加熱処理によりアモルファス膜を結晶化している。
【0004】
しかしながら、急速加熱処理によって結晶化を行う際に、特定の元素(PZTでは鉛(Pb)、SBT、BIT及びBLTではビスマス(Bi)、SROではルテニウム(Ru))が蒸発しやすく、蒸発物が加熱容器(チャンバー)の壁面(天井)に付着するという問題がある。そのため、付着物が落下してダストの原因となるといった問題の他、付着物がヒーター(ランプ)からの加熱光を遮るため、ウエハ面内の温度分布が不均一になるといった問題や、ウエハ間で温度が変動するといった問題が生じる。これらの問題は、半導体装置の歩留まりや性能を低下させる大きな要因となる。そのため、チャンバーを常に清浄に保つために頻繁に洗浄を行う必要があるが、チャンバーの洗浄には多大な時間や労力を要する。
【0005】
このような問題を解決するため、例えば特許文献1には、加熱処理の際に、ウエハとチャンバーの上面との間に透光性部材を介在させるという方法が提案されている。ヒーターを介在させることにより、蒸発物のチャンバーへの付着を防止することが可能である。しかしながら、透光性部材に蒸発物が付着するため、やはり上述したような問題を本質的に解決することは困難である。
【0006】
【特許文献1】
特開平9−289175号公報
【0007】
【発明が解決しようとする課題】
このように、従来の加熱方法及び加熱装置では、加熱処理によって生じた蒸発物がチャンバーの上面に付着してヒーターからの加熱光を遮るため、基板上の温度分布が不均一になるといった問題や、基板間で温度が変動するといった問題があった。したがって、基板を適正に加熱することができず、半導体装置の歩留まりや性能を低下させるといった問題があった。
【0008】
本発明は上記従来の課題に対してなされたものであり、基板を適正に加熱することができ、半導体装置の歩留まりや性能の低下を防止することが可能な半導体装置の製造方法及び半導体装置の製造装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
本発明の第1の視点に係る半導体装置の製造方法は、透光性容器内の第1の領域に、処理対象を有する基板を配置する工程と、前記第1の領域の真上の第3の領域からは前記基板に加熱光を供給せずに、前記第1の領域の真下の第2の領域から供給される加熱光によって前記基板を加熱する工程と、を備えたことを特徴とする。
【0010】
本発明の第2の視点に係る半導体装置の製造装置は、基板が配置される第1の領域を内部に含む透光性容器と、前記第1の領域に配置された基板を加熱するための加熱光を生じる加熱部であって、少なくとも前記第1の領域の真下の第2の領域には設けられているが、前記第1の領域の真上の第3の領域には設けられていない加熱部と、を備えたことを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【0012】
図1は、本発明の実施形態に係る半導体装置の製造装置(急速加熱(RTA)装置)の概略構成を模式的に示した図である。
【0013】
サセプタ固定台11にはサセプタ12及び温度計13が固定されており、サセプタ12上にはウエハ(半導体基板)14及び仕切り板15を搭載できるようになっている。ウエハ14は素子形成面を上側に向けてサセプタ12上に配置され、ウエハ14と仕切り板15との間隔は1cm程度以下に設定される。仕切り板15は、ウエハ14よりも大きな面積を有しており、例えば石英ガラス等の透光性部材が用いられる。サセプタ固定台11はローラー16によってウエハローダー部1と処理部2との間を移動可能であり、図1に示すようにサセプタ固定台11がチャンバー(透光性容器)17に密着した状態で、チャンバー17内は密閉状態となる。
【0014】
チャンバー17の外側には、例えばハロゲンランプヒーター(熱源)等で構成された加熱部18が配置されており、サセプタ12上に搭載されたウエハ14を加熱できるようになっている。チャンバー17には、加熱部18からの加熱光(赤外線)を透過できるように、例えば石英ガラス等の透光性部材が用いられる。
また、チャンバー17には、ガス流入口19及びガス流入口19の反対側に配置されたガス流出口(図示せず)が設けられており、加熱処理工程において種々のガスをチャンバー17内に供給可能である。
【0015】
図1の例では、加熱部18は、チャンバー17の下方側には配置されているが、チャンバー17の上方側には配置されていない。加熱部18は、ウエハ14が配置される領域A1(ウエハの外周に対応した領域)の真下の領域A2に少なくともあればよいが、図1に示すように、領域A2の外側の領域にも加熱部18が設けられていることが好ましい。
【0016】
また、加熱部18は、単一のヒーターで構成されていてもよいが、点状或いは線状(棒状)の複数のヒーターで構成し、個々のヒーターの出力を調整できるようにしてもよい。図2は、ヒーターの配置パターンの一例を模式的に示した図であり、この例では領域A2の内側及び外側に点状の複数のヒーター18aが配置されている。
【0017】
加熱処理が施される処理対象は、ウエハ14の上面(素子形成面)に形成されているため、加熱処理による蒸発物はチャンバーの上面に付着し、チャンバーの下面にはほとんど付着しない。従来のように上方側にも加熱部を設けている場合には、チャンバーの上面に付着した付着物によって上方側の加熱部からの加熱光が遮られ、ウエハ面内の温度分布が不均一になるといった問題や、ウエハ間で温度が変動する(ばらつく)といった問題が生じる。本実施形態の装置では、チャンバー17の上方側に加熱部を設けておらず、チャンバー17の下方側に設けられた加熱部18によってウエハ14を加熱するため、チャンバーの上面に蒸発物が付着していても、上述したような問題が生じることはなく、基板を適正に加熱することが可能である。
【0018】
また、本実施形態では、加熱部18に複数のヒーターを設けているため、ウエハ14面内の温度分布の均一性を向上させることができる。特に、個々のヒーターの出力を調整することにより、温度分布を的確に調整することができ、温度分布の均一性をより向上させることが可能である。
【0019】
また、ウエハ14とチャンバーの上面との間に仕切り板15を介在させて加熱処理を行うため、チャンバーの上面への蒸発物の付着を防止することができる。
蒸発物が仕切り板15に付着しても、仕切り板15は容易に交換及び洗浄を行うことができるため、清浄度を比較的高く保つことが可能である。したがって、仕切り板15を介在させることで、付着物がウエハ14上へ落下するといった問題を回避することが可能である。
【0020】
以下、上述した加熱処理装置を半導体装置の製造工程に用いた場合の一例を説明する。ここでは、強誘電体メモリのキャパシタ形成工程に上述した加熱処理装置を用いた場合を例に説明する。
【0021】
図3は、上述した加熱処理装置によって加熱処理が施されるウエハ14の素子形成面近傍の構成について、その一例を模式的に示した断面図である。
【0022】
トランジスタ32及び層間絶縁膜33等が形成された半導体基板31上に、強誘電体キャパシタの構成膜である下部電極膜34a、誘電体膜34b及び上部電極膜34cが形成されている。誘電体膜34bには、ペロブスカイト化合物であるPb(ZrxTi1-x )O3(チタン酸ジルコン酸鉛:PZT)やビスマス層状化合物であるSrBi2Ta29(チタン酸ストロンチウムビスマス:SBT)、Bi3Ti412(BIT)、(Bi,La)4Ti312(BLT)等の強誘電体膜を用いることができ、下部電極膜34a及び上部電極膜34cには、ペロブスカイト化合物であるSrRuO3(ルテニウム酸ストロンチウム:SRO)等を用いることができる。
【0023】
図3の例では、下部電極膜34a及び誘電体膜34bにはすでに加熱処理が施されて結晶化しており、処理対象としてアモルファス状態の上部電極膜34cが誘電体膜34b上に形成されている。なお、加熱処理が施されるウエハは、下部電極膜34a、誘電体膜34b及び上部電極膜34cの全てが形成されている状態でなくてもよく、処理対象としてアモルファス状態の下部電極膜34aのみが形成されている状態でもよく、結晶化された下部電極膜34a上に処理対象としてアモルファス状態の上部電極膜34cが形成されている状態でもよい。
【0024】
上述したPZT、SBT、BIT、BLT及びSRO等の化合物では、加熱処理の際に、該化合物に含まれる特定の元素(PZTでは鉛(Pb)、SBT、BIT及びBLTではビスマス(Bi)、SROではルテニウム(Ru))が該化合物に含まれる他の元素よりも蒸発しやすい。したがって、本実施形態の加熱装置及び加熱方法を用いることが効果的である。
【0025】
まず、サセプタ12をウエハローダー部1に移動させて、サセプタ12上に仕切り板15を載せ、ウエハ14を入れたキャリア(図示せず)をウエハローダー部に載せる。予め設定されたプログラムを起動すると、アーム(図示せず)がキャリアからウエハ14を取り出し、ウエハ14の素子形成面を上側に向けてサセプタ12上に載置する。
【0026】
次に、サセプタ固定台11を処理部2に移動させてチャンバー17に密着させ、ウエハ14及び仕切り板15が搭載されたサセプタ12をチャンバー17内に配置する。続いて、ガス供給口19から所定のガスをチャンバー17内に供給する。さらに、加熱部18のランプヒーターを点灯し、所定の温度で所定時間、ウエハ14を加熱する。加熱温度は、例えば400℃から750℃の間の所定温度である。このとき、処理対象に含まれる特定の元素が蒸発して仕切り板15に付着するが、加熱部がチャンバー17の上方側には配置されていないため、付着物の影響はない。加熱処理中は、温度計13によって基板温度がモニターされ、ヒーターの出力が調整される。
【0027】
加熱処理が終了したら、サセプタ固定台11をウエハローダー部1に移動させる。さらに、アームによってウエハ14をサセプタ12から取り上げ、ウエハ14を冷却した後、キャリアに戻して一連の処理が終了する。
【0028】
図4は、図1に示した製造装置の変更例について、その概略構成を模式的に示した図である。基本的な構成は図1に示した装置と同様であり、図1に示した構成要素と対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
【0029】
図1に示した例ではチャンバー17の上方側には加熱部を配置していなかったが、図4の例ではチャンバー17の上方側にも加熱部20を配置している。ただし、図4に示すように、加熱部20は、ウエハ14が配置される領域A1の真上の領域A3には配置されておらず、領域A3の外側の領域に例えばリング状に配置されている。加熱部18は、単一のヒーターで構成されていてもよいが、点状或いは線状(棒状)の複数のヒーターで構成し、個々のヒーターの出力を調整できるようにしてもよい。また、加熱部20の出力は、加熱部18と加熱部20の合計出力の30%以下であることが好ましい。
【0030】
一般にウエハ14の外縁部では熱が逃げやすいため、温度が低下しやすい。図4の例では、加熱部20を領域A3の外側の領域に設けているため、ウエハ14の中央部に比べて外縁部に多くの加熱光を供給することができ、外縁部における温度低下を防止することができる。また、ウエハ14からの蒸発物は、ウエハ14の真上の領域に多く付着し、その外側の領域への付着量は少ない。本例では、加熱部20を領域A3の外側の領域に設けているため、付着物によって加熱光が遮られる度合いは非常に少ない。したがって、付着物による影響をほとんど受けずに、ウエハ14の外縁部に効果的に加熱光を供給することが可能であり、ウエハ面内の温度分布を均一化することができる。
【0031】
以下、本実施形態の効果を検証するためのいくつかの測定例について説明する。測定に用いた試料は、シリコンウエハに形成した白金膜上にスパッタリングによってSRO膜を形成したものである。
【0032】
測定例1(比較例)として、図5に示すような加熱処理装置を用いて測定を行った。図5の装置は、チャンバー17の上方側の領域A3にも加熱部21を設けたものである。加熱処理は、酸素ガスを5リットル/分の流速で流しながら、650℃の温度で30秒間行った。処理前と69枚のウエハの処理後について、ウエハ面内の温度分布を測定した。図6に、その測定結果を示す。
【0033】
温度差(最高温度−最低温度)の結果からわかるように、ウエハ面内の温度均一性は処理前と処理後で大きな変化は見られないが、ウエハ面内の平均温度は処理前に比べて処理後では14℃低下している。これは、仕切り板15の付着物によって加熱部21からの加熱光が遮蔽されたためであり、ウエハ間での温度変動が大きくなることを意味している。
【0034】
測定例2(比較例)として、図5に示すような加熱処理装置を用いて測定を行った。ただし、仕切り板15は設置しなかった。加熱処理条件は測定例1と同様であり、ウエハ枚数は43枚とした。図7に、その測定結果を示す。
【0035】
温度差の結果からわかるように、処理後には温度差が56℃であり、ウエハ面内の温度分布の均一性が大幅に悪化している。これは、酸素ガスの流れに沿って蒸発物が流れ、その結果、ガス流入側よりもガス流出側の方でより多くの蒸発物がチャンバー17の天井に付着し、ガス流出側での加熱光の透過率が大幅に悪化したためである。
【0036】
測定例3として、図1に示すような加熱処理装置を用いて測定を行った。加熱処理条件及びウエハ枚数は、測定例1と同様である。図8に、その測定結果を示す。
【0037】
最低温度、最高温度及び平均温度とも、処理前と処理後とでほとんど変化はなく、ウエハ間での温度変動が大幅に低減されている。なお、ウエハ面内の温度差が処理前及び処理後ともに大きく、ウエハ面内の温度分布の不均一性が大きくなっているが、これは加熱部18に棒状のヒーターを用いたためである。図2に示したような複数の点状のヒーターを用いて、個々のヒーターの出力を調整すれば、ウエハ面内の温度分布の均一性を高めることが可能である。
【0038】
測定例4として、図4に示すような加熱処理装置を用いて測定を行った。加熱処理条件及びウエハ枚数は、測定例1と同様である。図9に、その測定結果を示す。
【0039】
最低温度、最高温度及び平均温度とも、処理前と処理後とでほとんど変化はなく、ウエハ間での温度変動が大幅に低減されている。また、ウエハ面内での温度差は、処理前及び処理後ともに12〜13℃程度であり、ウエハ面内の温度分布の均一性も良好である。これは、領域A3の外側の領域に加熱部20が設けてあるため、ウエハ14の外縁部での温度低下が抑制されたためである。
【0040】
なお、上述した実施形態では、図1及び図4に示すように、ウエハ14が配置される領域A1の真上の領域A3には加熱部を設けていないが、例えば図5に示したような領域A3にも加熱部を設けた装置であっても、加熱処理の際に領域A3のヒーターを点灯しなければ、図1或いは図4に示したような装置を用いて加熱処理を行った場合の効果と同様の効果を得ることが可能である。
【0041】
また、上述した実施形態では、処理対象としてキャパシタの電極膜或いは誘電体膜を例に説明したが、処理対象はこれらに限定されるものではない。例えば、リン等の不純物を半導体基板にイオン注入した後の熱処理等にも、上述した実施形態と同様の方法を適用することが可能である。
【0042】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【0043】
【発明の効果】
本発明によれば、基板を適正に加熱することができ、半導体装置の歩留まりや性能の低下を防止することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図2】 ヒーターの配置パターンの一例を模式的に示した図である。
【図3】 加熱処理が施されるウエハの素子形成面近傍の構成例を模式的に示した断面図である。
【図4】 本発明の実施形態の変更例に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図5】 本発明の実施形態の比較例に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図6】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図7】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図8】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図9】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【符号の説明】
1…ウエハローダー部、 2…処理部、
11…サセプタ固定台、 12…サセプタ、
13…温度計、 14…ウエハ、
15…仕切り板、 16…ローラー、
17…チャンバー、 18、20、21…加熱部、
19…ガス流入口、 31…半導体基板、
32…トランジスタ、 33…層間絶縁膜、
34a…下部電極膜、 34b…誘電体膜、
34c…上部電極膜

Claims (4)

  1. 透光性容器内の第1の領域に、処理対象を有する基板を配置する工程と、
    前記第1の領域の真上の第3の領域からは前記基板に加熱光を供給せずに、前記第1の領域の真下の第2の領域から供給される加熱光及び前記第3の領域の外側の領域にリング状に配置された加熱部から供給される加熱光によって前記基板を加熱する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記処理対象はペロブスカイト化合物又はビスマス層状化合物であり、該化合物に含まれる特定の元素は該化合物に含まれる他の元素よりも蒸発しやすい
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 基板が配置される第1の領域を内部に含む透光性容器と、
    前記第1の領域に配置された基板を加熱するための加熱光を生じる加熱部であって、少なくとも前記第1の領域の真下の第2の領域には設けられているが、前記第1の領域の真上の第3の領域には設けられていない加熱部と、
    前記第3の領域の外側の領域に設けられ、前記基板を加熱するための加熱光を生じるリング状に配置された他の加熱部と、
    を備えたことを特徴とする半導体装置の製造装置。
  4. 前記基板と前記透光性容器の上面との間に仕切り板を介在可能な構造を有する
    ことを特徴とする請求項3に記載の半導体装置の製造装置。
JP2003135988A 2003-05-14 2003-05-14 半導体装置の製造方法及び半導体装置の製造装置 Expired - Fee Related JP4557503B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003135988A JP4557503B2 (ja) 2003-05-14 2003-05-14 半導体装置の製造方法及び半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003135988A JP4557503B2 (ja) 2003-05-14 2003-05-14 半導体装置の製造方法及び半導体装置の製造装置

Publications (3)

Publication Number Publication Date
JP2004342748A JP2004342748A (ja) 2004-12-02
JP2004342748A5 JP2004342748A5 (ja) 2006-03-23
JP4557503B2 true JP4557503B2 (ja) 2010-10-06

Family

ID=33526096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003135988A Expired - Fee Related JP4557503B2 (ja) 2003-05-14 2003-05-14 半導体装置の製造方法及び半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP4557503B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59112611A (ja) * 1982-12-17 1984-06-29 Matsushita Electric Ind Co Ltd 気相成長装置
JPS59121832A (ja) * 1982-12-28 1984-07-14 Ushio Inc 半導体ウエハ−を光照射で加熱する方法
US4981815A (en) * 1988-05-09 1991-01-01 Siemens Aktiengesellschaft Method for rapidly thermally processing a semiconductor wafer by irradiation using semicircular or parabolic reflectors
JP2781616B2 (ja) * 1989-09-29 1998-07-30 株式会社日立製作所 半導体ウエハの熱処理装置
JPH0513355A (ja) * 1991-07-05 1993-01-22 Hitachi Ltd ランプアニール装置
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JPH09260614A (ja) * 1996-03-19 1997-10-03 Fujitsu Ltd 強誘電体薄膜を含む電子回路素子の製造方法
JPH09289175A (ja) * 1996-04-19 1997-11-04 Dainippon Screen Mfg Co Ltd 基板の光照射式熱処理装置
WO2002047123A1 (en) * 2000-12-04 2002-06-13 Vortek Industries Ltd. Heat-treating methods and systems

Also Published As

Publication number Publication date
JP2004342748A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3162717B2 (ja) 集積回路の製造方法
US6806183B2 (en) Methods for forming capacitors on semiconductor substrates
TWI581301B (zh) 電漿處理裝置、電漿處理方法及記憶媒體
Huffman Liquid source misted chemical deposition (LSMCD)–a critical review
US11489105B2 (en) Physical vapor deposition of piezoelectric films
CN103305796A (zh) 蒸发源装置及真空蒸镀装置、以及有机el显示装置的制造方法
EP1460049A2 (en) Method of manufacturing ceramic film and pressure heat treatment device used therefor
JP2857366B2 (ja) 半導体素子製造方法
US6887799B1 (en) Indium oxide conductive film
JP4557503B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2001308077A (ja) 半導体製造装置
US6730522B1 (en) Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
JP3917310B2 (ja) 強誘電体または高誘電率材料の固体の形成方法およびそれを用いた半導体装置の製造方法
JP2001279443A (ja) セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子
TWI784981B (zh) 壓電體結晶膜的成膜方法及壓電體結晶膜成膜用盤
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
TWI334159B (en) Heating apparatus
JP4246159B2 (ja) 半導体装置の製造装置及び製造方法
JP3888400B2 (ja) 誘電体薄膜の製造方法
JPH10335318A (ja) 半導体製造装置のクリーニング方法
JP2001298165A (ja) タンタル酸ストロンチウム・ビスマスを主成分とする誘電体を備えた記憶キャパシタの製造方法
JPH07111107A (ja) 強誘電体薄膜製造方法
JP2008227145A (ja) 誘電体積層基板の製造方法およびこれに用いる加熱処理装置
JP2008311368A (ja) 被処理体の処理方法及び処理システム
JPH1187326A (ja) 気相成長装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees