JP4559830B2 - 自動利得制御回路 - Google Patents

Description

本発明は、自動利得制御回路に関し、特に、光学的に情報の記録及び再生を行う光ディスク装置に好適な自動利得制御回路に関する。

一般に、光ディスク装置は、再生信号の振幅を一定にする自動利得制御回路を備えている。具体的には、自動利得制御回路は、入力された再生信号を増幅又は減衰させて出力する可変利得増幅器を備え、この可変利得増幅器から出力される信号の振幅が実質的に一定となるように、この可変利得増幅器の利得を自動的に制御する。

再生信号は、振幅だけではなくＤＣレベルも変動する。このため、自動利得制御回路は、再生信号の振幅だけではなくＤＣレベルも一定となるように、可変利得増幅器の利得制御を行うことが望ましい。これを実現するために、従来、可変利得増幅器の出力信号のピーク値及びボトム値のそれぞれを検出し、この検出結果に基づいて可変利得増幅器にフィードバックをかけ、利得を調整するとともに、出力信号の中心レベルを検出し、この検出結果に基づいて可変利得増幅器にフィードバックをかけ可変利得増幅器のオフセットを補償する。これにより、可変利得増幅器から振幅及びＤＣレベルが一定に保たれた信号が出力される（例えば、特許文献１参照）。
特開２０００−１３４０４９号公報（第８頁、第１図）

しかし、従来の自動利得制御回路では、可変利得増幅器の利得を制御するための信号、及び出力信号の振幅中心レベルを示す信号の二つを、可変利得増幅器にフィードバックする必要があり、回路構成が比較的複雑である。また、このような構成の自動利得制御回路をアナログ回路で構成する場合には、比較的高い素子精度が要求され、また、消費電力が大きくなる。したがって、このような自動利得制御回路は、特に、低消費電力化が求められる携帯用途向けのＣＭＯＳ−ＬＳＩへの搭載には不向きである。

一方、可変利得増幅器の出力信号をＡ／Ｄ変換器でデジタル信号に変換し、デジタル信号処理によって可変利得増幅器の利得を制御する場合には、特に、Ａ／Ｄ変換を高速に行う必要がある。したがって、従来の構成の自動利得制御回路をデジタル回路で実現する場合にも、やはり消費電力が大きくなってしまう。

上記問題に鑑み、本発明は、自動利得制御回路について、回路構成を簡素化し、また、低消費電力動作を可能にすることを課題とする。

上記課題を解決するために本発明が講じた手段は、入力された信号を増幅又は減衰させて出力する可変利得増幅器を備え、この可変利得増幅器から出力される信号のＤＣレベル及び振幅が実質的に一定となるように、この可変利得増幅器の利得を自動的に制御する自動利得制御回路として、可変利得増幅器の出力信号に含まれる低周波成分を除去する低域除去フィルタと、低域除去フィルタの出力信号に基づいて、可変利得増幅器の利得を制御する制御部と、低域除去フィルタの出力信号のピーク値及びボトム値のいずれか一方を検出する検波部と、検波部によって検出された値と基準値とを比較する比較部とを備え、比較部は、検波部によって検出された値と、当該値の上限及び下限にそれぞれ相当する第１及び第２の基準値のそれぞれとを比較し、当該比較の結果として、３値のいずれか一つを出力するものであり、制御部は、比較部による比較の結果に基づいて、可変利得増幅器の利得を制御するものとする。

この発明によると、低域除去フィルタによって、可変利得増幅器の出力信号に含まれるＤＣレベルの変動が除去され、このＤＣレベルの変動が除去された後の信号に基づいて、可変利得増幅器の利得が制御される。したがって、可変利得増幅器の出力信号の振幅中心レベルを示す信号を生成して可変利得増幅器にフィードバックする必要がなくなり、回路構成が簡素化される。さらに、可変利得増幅器の利得を制御するために、可変利得増幅器の出力信号の振幅のピーク値及びボトム値のいずれか一方のみを検出すればよいため、検波部の回路構成が簡素化される。また、検波部の検出値は基準値と比較されるため、検波部の検出値をデジタル変換するためのＡ／Ｄ変換器は不要であり、比較部は、例えば、コンパレータを用いて、比較的簡素に構成可能である。さらに、自動利得制御回路の出力信号の振幅レベルが、第１及び第２の基準値の範囲内に収束する。

また、上記課題を解決するために本発明が講じた手段は、入力された信号を増幅又は減衰させて出力する可変利得増幅器を備え、この可変利得増幅器から出力される信号のＤＣレベル及び振幅が実質的に一定となるように、この可変利得増幅器の利得を自動的に制御する自動利得制御回路として、可変利得増幅器の出力信号に含まれる低周波成分を除去する低域除去フィルタと、低域除去フィルタの出力信号に基づいて、可変利得増幅器の利得を制御する制御部と、低域除去フィルタの出力信号のピーク値及びボトム値のいずれか一方を検出する検波部と、検波部によって検出された値と基準値とを比較する比較部と、検波部によって検出された値の上限値及び下限値が所定の周期で繰り返される基準信号を生成する基準信号生成部とを備え、比較部は、基準信号生成部によって生成された基準信号を基準値として受け、比較の結果として、２値のいずれか一つを出力するものとするものであり、制御部は、比較部による比較の結果に基づいて、可変利得増幅器の利得を制御するものとする。

この発明によると、低域除去フィルタによって、可変利得増幅器の出力信号に含まれるＤＣレベルの変動が除去され、このＤＣレベルの変動が除去された後の信号に基づいて、可変利得増幅器の利得が制御される。したがって、可変利得増幅器の出力信号の振幅中心レベルを示す信号を生成して可変利得増幅器にフィードバックする必要がなくなり、回路構成が簡素化される。さらに、可変利得増幅器の利得を制御するために、可変利得増幅器の出力信号の振幅のピーク値及びボトム値のいずれか一方のみを検出すればよいため、検波部の回路構成が簡素化される。また、検波部の検出値は基準値と比較されるため、検波部の検出値をデジタル変換するためのＡ／Ｄ変換器は不要であり、比較部は、例えば、コンパレータを用いて、比較的簡素に構成可能である。さらに、自動利得制御回路の出力信号の振幅レベルが、基準信号が示す値の範囲内に収束する。また、比較部の構成がより一層簡素化される。

さらに具体的には、上記の各自動利得制御回路は、比較部による比較の結果を保持する保持部と、保持部に保持された値を平均化する平均化部とを備え、制御部は、平均化部の出力に基づいて、可変利得増幅器の利得を制御するものとする。

この発明によると、保持部及び平均化部はデジタル信号処理を行うものであり、デジタル回路で構成可能であるため、精度の要求されるアナログ回路を用いる必要がなくなり、消費電力が低減される。

また、さらに具体的には、上記の各自動利得制御回路は、検波部によって検出された値を保持する保持部と、比較部による比較の結果として出力された値を平均化する平均化部とを備え、比較部は、保持部に保持された値と基準値とを比較するものであり、制御部は、平均化部の出力に基づいて、可変利得増幅器の利得を制御するものとする。

この発明によると、平均化部はデジタル信号処理を行うものであり、デジタル回路で構成可能であるため、精度の要求されるアナログ回路を用いる必要がなくなり、消費電力が低減される。

本発明によると、比較部以降がデジタル回路で構成可能となるため、精度の必要なアナログ回路が不要である。また、可変利得増幅器に出力信号の振幅中心レベルを示す信号をフィードバックする必要がないため、回路構成が簡素化され、従来の自動利得制御回路と同等の性能を保ちつつ、消費電流の削減及び回路規模の縮小が可能となる。特に、本発明は、低消費電力が求められる携帯用途向けのＣＭＯＳ−ＬＳＩに適しており、チップ面積の削減も実現できる。加えて、比較部以降は、デジタル信号処理によってデータ加工が可能なため、アナログ処理を行う場合と比較して、自動利得制御回路の反応速度などの設定を容易に行うことができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る自動利得制御回路の構成を示す。本実施形態に係る自動利得制御回路は、可変利得増幅器１１、低域除去フィルタ１２、検波部１３、比較部１４、保持部１５、平均化部１６及び制御部１７を備えている。以下、本実施形態に係る自動利得制御回路が光ディスク装置に用いられているものとして説明する。

光ピックアップ（不図示）などから出力された再生信号は、入力端子ＩＮを介して可変利得増幅器１１に入力され、増幅された信号が出力端子ＯＵＴから出力される。また、可変利得増幅器１１の出力信号は、低域除去フィルタ１２に入力され、直流成分が除去される。低域除去フィルタ１２は、コンデンサなどで構成が可能である。低域除去フィルタ１２から出力された信号は、検波部１３に入力され、ピーク値が検出される。比較部１４は、検波部１３から出力されたピーク値と基準値との比較を行う。この比較結果は、保持部１５に一定時間保持される。保持部１５から出力された信号は、一定期間、平均化部１６によって加算され、その加算結果は制御部１７に入力される。制御部１７は、平均化部１６から受けた加算結果に基づいて、可変利得増幅器１１の利得を制御するための制御信号を生成し、可変利得増幅器１１に出力する。具体的には、制御部１７は、自動利得制御回路が形成するフィードバックシステムに負帰還がかかるように、可変利得増幅器１１の増幅レベル、すなわち利得を制御する。これにより、再生信号の振幅が変動しても、出力信号の振幅が一定に保たれるように可変利得増幅器１１の利得が自動的に調整される。

図２は、本発明に係る自動利得制御回路の入出力信号の波形を示す。同図は、入力信号が減衰するときの出力信号の変化を示している。なお、同図中の実線及び破線は、それぞれ、出力信号及び入力信号の最大振幅（包絡線）を示している。同図に示したように、出力信号は、入力信号の減衰に伴って一端減衰するが、その後、増幅されて元の振幅に戻る。これとは逆に、入力信号の振幅が増大した場合には、出力信号の振幅は、入力信号の振幅の増大に伴って一端増大するが、その後、減衰して元の振幅に戻る。すなわち、入力信号の振幅が変動しても、可変利得増幅器１１の利得の自動調整により、出力信号の振幅は一定に保たれる。

比較部１４の基準値の設定方法によって、本実施形態に係る自動利得制御回路は若干異なった動作をする。以下、基準値の設定について二つの例を説明する。

（第１の基準値設定例）
図３は、第１の基準値設定例における本実施形態に係る自動利得制御回路のタイミングチャートである。なお、同図では、自動利得制御回路の入出力信号として、これら信号の最大振幅（包絡線）のみを示す。

本例では、比較部１４の基準値としてｃ１及びｃ２が設定されている。基準値ｃ１及びｃ２は、それぞれ、自動利得制御回路の出力信号のピーク値の規定値をｃ０としたときの、当該ピーク値の下限値及び上限値に相当する。比較部１４は、入力されたピーク値がｃ１よりも小さいとき（又は、ｃ１以下のとき）“−１”を、ｃ１からｃ２までの間のとき“０”を、ｃ２よりも大きいとき（又は、ｃ２以上のとき）“＋１”を、それぞれ出力する。なお、本例の場合、比較部１４は、２個のコンパレータ、すなわち、基準値ｃ１と入力されたピーク値とを比較するコンパレータ、及び基準値ｃ２と入力されたピーク値とを比較するコンパレータを用いて構成可能である。

比較部１４は、比較の結果を一定周期ＴＡで出力し、保持部１５は、比較部１４の出力を一周期遅れて保持する。例えば、比較部１４は、時刻ｔ５から始まる周期ＴＡで“−１”を出力し、保持部１５は、時刻ｔ６から始まる周期ＴＡで保持値を“−１”に更新する。

平均化部１６は、保持部１５の出力を一定周期ＴＢで加算し、加算結果を一周期遅れて出力する。例えば、時刻ｔ５から始まる周期ＴＢでの加算結果“−１”は、時刻ｔ７から始まる周期ＴＢで出力される。なお、保持部１５の出力の複数個を平均化するために、周期ＴＢは周期ＴＡよりも長く設定する。本例では、周期ＴＢを周期ＴＡの２倍に設定している。

制御部１７は、平均化部１６の出力に基づいて、可変利得増幅器１１の利得を制御するための制御値を示す制御信号を生成する。本例では、時刻ｔ７から時刻ｔ１３までの期間、平均化部１６の出力は負であり、出力信号の振幅が不足している。そこで、制御部１７は、可変利得増幅器１１の利得を増加させる制御値を生成し、この制御値を示す制御信号を可変利得増幅器１１に入力する。この結果、可変利得増幅器１１の利得が増加し、時刻ｔ７以降、出力信号の振幅は増大する。そして、出力信号のピーク値が基準値ｃ１からｃ２までの間に入ると、制御部１７から出力される制御信号は一定値となり、出力信号の振幅も一定となる。このように、本例では、出力信号のピーク値は、規定値ｃ０付近、具体的には、基準値ｃ１からｃ２までの範囲に収束する。

なお、入力信号の振幅が増大する場合には、上記説明とは逆に、制御部１７は、可変利得増幅器１１の利得を減少させる制御値を生成し、この制御値を示す制御信号可変利得増幅器１１に入力する。そして、出力信号のピーク値が基準値ｃ１からｃ２までの間に入ると、制御部１７から出力される制御信号は一定となり、出力信号の振幅も一定となる。

（第２の基準値設定例）
図４は、第２の基準値設定例における本実施形態に係る自動利得制御回路のタイミングチャートである。なお、同図では、自動利得制御回路の入出力信号として、これら信号の最大振幅（包絡線）のみを示す。

本例では、比較部１４の基準値としてｃ０が設定されている。基準値ｃ０は、自動利得制御回路の出力信号のピーク値の規定値である。比較部１４は、入力されたピーク値がｃ０以下のとき（又は、ｃ０よりも小さいとき）“−１”を、ｃ０よりも大きいとき（又は、ｃ０以上のとき）“＋１”を、それぞれ出力する。なお、本例の場合、比較部１４は、基準値ｃ０と入力されたピーク値とを比較する１個のコンパレータを用いて構成可能である。

比較部１４は、比較の結果を一定周期ＴＡで出力し、保持部１５は、比較部１４の出力を一周期遅れて保持する。例えば、比較部１４は、時刻ｔ３から始まる周期ＴＡで“−１”を出力し、保持部１５は、時刻ｔ４から始まる周期ＴＡで保持値を“−１”に更新する。

平均化部１６は、保持部１５の出力を一定周期ＴＢで加算し、加算結果を一周期遅れて出力する。例えば、時刻ｔ５から始まる周期ＴＢでの加算結果“−２”は、時刻ｔ７から始まる周期ＴＢで出力される。なお、保持部１５の出力の複数個を平均化するために、周期ＴＢは周期ＴＡよりも長く設定する。本例では、周期ＴＢを周期ＴＡの２倍に設定している。

制御部１７は、平均化部１６の出力に基づいて、可変利得増幅器１１の利得を制御するための制御値を示す制御信号を生成する。本例では、時刻ｔ７から時刻ｔ１３までの期間、平均化部１６の出力は負であり、出力信号の振幅が不足している。そこで、制御部１７は、可変利得増幅器１１の利得を増加させる制御値を生成し、この制御値を示す制御信号を可変利得増幅器１１に入力する。この結果、可変利得増幅器１１の利得が増加し、時刻ｔ７以降、出力信号の振幅は増大する。一方、時刻ｔ１３から時刻ｔ１７までの期間、平均化部１６の出力は正であり、出力信号の振幅が大きくなりすぎている。そこで、制御部１７は、可変利得増幅器１１の利得を減少させる制御値を生成し、この制御値を示す制御信号可を変利得増幅器１１に入力する。この結果、可変利得増幅器１１の利得が減少し、時刻ｔ１３以降、出力信号の振幅は減少する。このように、本例では、出力信号のピーク値は、規定値ｃ０付近で振動する。

なお、本例では、出力信号のピーク値が振動してしまうが、実際の光ピックアップから出力された再生信号では一定の振幅が続くことはないため、実用上、光ディスク装置などの動作に何ら影響を及ぼすことはない。

以上、本実施形態によると、低域除去フィルタ１２によって、可変利得増幅器１１の出力信号に含まれるＤＣレベルの変動が除去され、このＤＣレベルの変動が除去された後の信号に基づいて、可変利得増幅器１１の利得が制御される。したがって、可変利得増幅器１１の出力信号の振幅中心レベルを示す信号を生成して可変利得増幅器にフィードバックする必要がなくなり、回路構成が簡素化される。また、比較部１４以降はデジタル回路で構成可能であり、精度の要求されるアナログ回路が不要となるため、消費電力が低減される。

（第２の実施形態）
図５は、本発明の第２の実施形態に係る自動利得制御回路の構成を示す。本実施形態に係る自動利得制御回路は、第１の実施形態に係る自動利得制御回路に、さらに、基準信号生成部１８を備えた構成をしている。以下、第１の実施形態に係る自動利得制御回路と異なる点についてのみ説明する。

図６は、本実施形態に係る自動利得制御回路のタイミングチャートである。なお、同図では、自動利得制御回路の入出力信号として、これら信号の最大振幅（包絡線）のみを示す。

基準信号生成部１８は、比較部１４における比較の基準となる基準信号を生成し、比較部１４に出力する。具体的には、基準信号は、自動利得制御回路の出力信号のピーク値の規定値をｃ０としたときの、当該ピーク値の下限値ｃ１及び上限値ｃ２を、所定の周期で交互に繰り返す矩形波の信号である。ここで、この所定の周期として、比較器１４の比較動作の周期ＴＡを設定しておく。したがって、本実施形態では、比較部１４によって、一周期ごとに切り替わる基準値と入力されたピーク値と比較がされる。

比較部１４は、入力されたピーク値が基準信号が示す値以下のとき（又は、基準信号が示す値よりも小さいとき）“−１”を、基準信号が示す値よりも大きいとき（又は、基準信号が示す値以上のとき）“＋１”を、それぞれ出力する。なお、比較部１４は、基準信号が示す値と入力されたピーク値とを比較する１個のコンパレータを用いて構成可能である。

比較部１４は、比較の結果を一定周期ＴＡで出力し、保持部１５は、比較部１４の出力を一周期遅れて保持する。例えば、比較部１４は、時刻ｔ３から始まる周期ＴＡで“−１”を出力し、保持部１５は、時刻ｔ４から始まる周期ＴＡで保持値を“−１”に更新する。

平均化部１６は、保持部１５の出力を一定周期ＴＢで加算し、加算結果を一周期遅れて出力する。例えば、時刻ｔ５から始まる周期ＴＢでの加算結果“−２”は、時刻ｔ７から始まる周期ＴＢで出力される。なお、保持部１５の出力の複数個を平均化するために、周期ＴＢは周期ＴＡよりも長く設定する。図６に示した例では、周期ＴＢを周期ＴＡの２倍に設定している。

制御部１７は、平均化部１６の出力に基づいて、可変利得増幅器１１の利得を制御するための制御値を示す制御信号を生成する。図６に示した例では、時刻ｔ７から時刻ｔ１３までの期間、平均化部１６の出力は負であり、出力信号の振幅が不足している。そこで、制御部１７は、可変利得増幅器１１の利得を増加させる制御値を生成し、この制御値を示す制御信号を可変利得増幅器１１に入力する。この結果、可変利得増幅器１１の利得が増加し、時刻ｔ７以降、出力信号の振幅は増大し、出力信号のピーク値が規定値ｃ０に近づく。

本実施形態に係る自動利得制御回路では、比較部１４は、入力されたピーク値が値ｃ１からｃ２までの間に収まっている場合、比較結果として、“＋１”及び“−１”を交互に出力する（図６における時刻ｔ１０以降参照）。ここで、平均化部１６は、比較部１４の比較結果出力の２倍の周期（周期ＴＢ）で保持部１５の出力を平均化する。したがって、出力信号のピーク値が値ｃ１からｃ２までの間に収束した場合、図６における時刻ｔ１３以降のように、平均化部１６の出力は“０”となる。これにより、制御部１７から出力される制御信号は一定値となり、出力信号の振幅も一定となる。

以上、本実施形態によると、第１の実施形態と比較して、比較部１４の構成がより簡素化され、自動利得制御回路全体としての回路規模がより縮小される。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る自動利得制御回路の構成を示す。本実施形態に係る自動利得制御回路は、可変利得増幅器１１、低域除去フィルタ１２、検波部１３、比較部１４、平均化部１６、制御部１７及び保持部２１を備えている。このうち、保持部２１以外の構成要素は、第１の実施形態に係る自動利得制御回路における各構成要素と同様であるため、これらの説明を省略し、以下、保持部２１について説明する。

第１の実施形態に係る自動利得制御回路における保持部１５は、比較結果、すなわちデジタル値を保持するのに対して、本実施形態に係る自動利得制御回路における保持部２１は、検波部１３から出力されたピーク値、すなわちアナログ値を保持する。そして、保持部２１に保持された出力信号のピーク値は、一定周期で比較部１４によって、基準値と比較される。

図８は、本実施形態に係る自動利得制御回路のタイミングチャートである。なお、同図では、自動利得制御回路の入出力信号として、これら信号の最大振幅（包絡線）のみを示す。

図８に示した例では、比較部１４の基準値として、自動利得制御回路の出力信号のピーク値の規定値をｃ０としたときの、当該ピーク値の下限値及び上限値のそれぞれに相当するｃ１及びｃ２が設定されている。比較部１４は、入力されたピーク値がｃ１よりも小さいとき（又は、ｃ１以下のとき）“−１”を、ｃ１からｃ２までの間のとき“０”を、ｃ２よりも大きいとき（又は、ｃ２以上のとき）“＋１”を、それぞれ出力する。なお、比較部１４は、２個のコンパレータ、すなわち、基準値ｃ１と入力されたピーク値とを比較するコンパレータ、及び基準値ｃ２と入力されたピーク値とを比較するコンパレータを用いて構成可能である。

比較部１４は、一定周期ＴＡで、保持部２１に保持された出力信号のピーク値と基準値ｃ１及びｃ２との比較を行い、この比較結果を出力する。平均化部１６は、比較部１４の出力を一定周期ＴＢで加算し、加算結果を一周期遅れて出力する。例えば、時刻ｔ５から始まる周期ＴＢでの加算結果“−２”は、時刻ｔ７から始まる周期ＴＢで出力される。なお、比較部１４の出力の複数個を平均化するために、周期ＴＢは周期ＴＡよりも長く設定する。図８に示した例では、周期ＴＢを周期ＴＡの２倍に設定している。

制御部１７は、平均化部１６の出力に基づいて、可変利得増幅器１１の利得を制御するための制御値を示す制御信号を生成する。図８に示した例では、時刻ｔ７から時刻ｔ１３までの期間、平均化部１６の出力は負であり、出力信号の振幅が不足している。そこで、制御部１７は、可変利得増幅器１１の利得を増加させる制御値を生成し、この制御値を示す制御信号を可変利得増幅器１１に入力する。この結果、可変利得増幅器１１の利得が増加し、時刻ｔ７以降、出力信号の振幅は増大する。そして、出力信号のピーク値が基準値ｃ１からｃ２までの間に入ると、制御部１７から出力される制御信号は一定値となり、出力信号の振幅も一定となる。このように、本実施形態に係る自動利得制御回路によると、出力信号のピーク値は、規定値ｃ０付近、具体的には、基準値ｃ１からｃ２までの範囲に収束する。

なお、入力信号の振幅が増大する場合には、上記説明とは逆に、制御部１７は、可変利得増幅器１１の利得を減少させる制御値を生成し、この制御値を示す制御信号を可変利得増幅器１１に入力する。そして、出力信号のピーク値が基準値ｃ１からｃ２までの間に入ると、制御部１７から出力される制御信号は一定となり、出力信号の振幅も一定となる。

以上、本実施形態によると、第１の実施形態と同様に、自動利得制御回路の出力信号のピーク値を基準値ｃ１からｃ２までの間に収束させるという機能を実現しつつ、比較部１４の構成は、第１の実施形態よりもより簡素化される。

なお、上述の各実施形態において、検出部１３は可変利得増幅器１１の出力信号のピーク値を検出するとしたが、ボトム値を検出するようにしても、本発明が奏する効果を何ら損なうものではない。また、上述の周期ＴＡ及びＴＢは、可変利得増幅器１１に入力される信号の周波数に応じて適宜最適な値に設定するとよい。

また、可変利得増幅器１１の利得をより早く目的値に近づけるために、平均化部１６の平均化動作の周期（周期ＴＢ）を早めたり、また、制御部１７によって生成される制御値の大きさを適宜最適な値に変えたりするとよい。

また、上述の各実施形態において、比較部１４における基準値ｃ０、ｃ１及びｃ２は、可変利得増幅器１１に入力される信号の特性に応じて、適宜最適な値に設定するとよい。

本発明に係る自動利得制御回路は、比較的簡素な回路構成で実現され、光ディスク装置の再生信号を処理する回路などとして有用である。また、本発明に係る自動利得制御回路は、低消費電力で動作可能であるため、低消費電力が求められる携帯用途向けのＣＭＯＳ−ＬＳＩに特に適している。

本発明の第１の実施形態に係る自動利得制御回路のブロック図である。 本発明に係る自動利得制御回路の入出力信号のグラフである。 第１の基準値設定例における第１の実施形態に係る自動利得制御回路のタイミングチャートである。 第２の基準値設定例における第１の実施形態に係る自動利得制御回路のタイミングチャートである。 本発明の第２の実施形態に係る自動利得制御回路のブロック図である。 第２の実施形態に係る自動利得制御回路のタイミングチャートである。 本発明の第３の実施形態に係る自動利得制御回路のブロック図である。 第３の実施形態に係る自動利得制御回路のタイミングチャートである。

１１ 可変利得増幅器
１２ 低域除去フィルタ
１３ 検波部
１４ 比較部
１５ 保持部
１６ 平均化部
１７ 制御部
１８ 基準信号生成部
２１ 保持部

Claims (4)

1. 入力された信号を増幅又は減衰させて出力する可変利得増幅器を備え、前記可変利得増幅器から出力される信号のＤＣレベル及び振幅が実質的に一定となるように、前記可変利得増幅器の利得を自動的に制御する自動利得制御回路であって、
   前記可変利得増幅器の出力信号に含まれる低周波成分を除去する低域除去フィルタと、
   前記低域除去フィルタの出力信号に基づいて、前記可変利得増幅器の利得を制御する制御部と、
   前記低域除去フィルタの出力信号のピーク値及びボトム値のいずれか一方を検出する検波部と、
   前記検波部によって検出された値と基準値とを比較する比較部とを備え、
   前記比較部は、前記検波部によって検出された値と、当該値の上限及び下限にそれぞれ相当する第１及び第２の基準値のそれぞれとを比較し、当該比較の結果として、３値のいずれか一つを出力するものであり、
   前記制御部は、前記比較部による比較の結果に基づいて、前記可変利得増幅器の利得を制御する
   ことを特徴とする自動利得制御回路。
2. 入力された信号を増幅又は減衰させて出力する可変利得増幅器を備え、前記可変利得増幅器から出力される信号のＤＣレベル及び振幅が実質的に一定となるように、前記可変利得増幅器の利得を自動的に制御する自動利得制御回路であって、
   前記可変利得増幅器の出力信号に含まれる低周波成分を除去する低域除去フィルタと、
   前記低域除去フィルタの出力信号に基づいて、前記可変利得増幅器の利得を制御する制御部と、
   前記低域除去フィルタの出力信号のピーク値及びボトム値のいずれか一方を検出する検波部と、
   前記検波部によって検出された値と基準値とを比較する比較部と、
   前記検波部によって検出された値の上限値及び下限値が所定の周期で繰り返される基準信号を生成する基準信号生成部とを備え、
   前記比較部は、前記基準信号生成部によって生成された基準信号を前記基準値として受け、前記比較の結果として、２値のいずれか一つを出力するものであり、
   前記制御部は、前記比較部による比較の結果に基づいて、前記可変利得増幅器の利得を制御する
   ことを特徴とする自動利得制御回路。
3. 請求項１及び２のいずれか一つに記載の自動利得制御回路において、
   前記比較部による比較の結果を保持する保持部と、
   前記保持部に保持された値を平均化する平均化部とを備え、
   前記制御部は、前記平均化部の出力に基づいて、前記可変利得増幅器の利得を制御することを特徴とする自動利得制御回路。
4. 請求項１及び２のいずれか一つに記載の自動利得制御回路において、
   前記検波部によって検出された値を保持する保持部と、
   前記比較部による比較の結果として出力された値を平均化する平均化部とを備え、
   前記比較部は、前記保持部に保持された値と前記基準値とを比較するものであり、
   前記制御部は、前記平均化部の出力に基づいて、前記可変利得増幅器の利得を制御することを特徴とする自動利得制御回路。

Images