JP4560066B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP4560066B2 JP4560066B2 JP2007154483A JP2007154483A JP4560066B2 JP 4560066 B2 JP4560066 B2 JP 4560066B2 JP 2007154483 A JP2007154483 A JP 2007154483A JP 2007154483 A JP2007154483 A JP 2007154483A JP 4560066 B2 JP4560066 B2 JP 4560066B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- film
- slimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
S. Lee et al. "Double exposure technology using silicon containing materials" Proc. of SPIE Vol.6153 (2006)
本発明の第1の実施形態に係るパターン形成方法を図5、図6を用いて説明する。
本発明の第2の実施形態に係るパターン形成方法を図9、図10を用いて説明する。
本発明の第3の実施形態に係るパターン形成方法を図11及び図12を用いて説明する。
本発明の第4の実施形態に係るパターン形成方法を図14及び図15を用いて説明する。
30、50、70、90、110、140…被加工膜、31、71…ハードマスク材、
32、51、72、91、112、143…第1のレジストパターン、
33、73…ハードマスク、
34、52、74、92、114、144…第2のレジストパターン、
35…所望のパターン、53…フリンジつきゲートパターン、93…L&Sパターン、
111…第1の反射防止膜、113…第2の反射防止膜、141…透過率調整層、
142…位相調整層。
Claims (4)
- 被加工膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記不溶化された前記第1のレジストパターン上、及び前記被加工膜上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。 - 被加工膜上に、第1の下層反射防止膜を形成する工程と、
前記第1の下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングされた前記第1のレジストパターンをマスクとして、前記第1の下層反射防止膜を加工する工程と、
前記スリミングされた前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記不溶化後に、前記第1のレジストパターン、及び前記被加工膜の上に、第2の下層反射防止膜を形成する工程と、
前記第2の下層反射防止膜上に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをマスクに、前記第2の下層反射防止膜を加工する工程と、
前記第1のレジストパターンまたは前記第1の下層反射防止膜、及び前記第2のレジストパターンまたは加工後の前記第2の下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。 - 被加工膜上に、下層反射防止膜を形成する工程と、
前記下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記下層反射防止膜上、及び前記不溶化後の前記第1のレジストパターン上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記下層反射防止膜を加工する工程と、
前記第1のレジストパターン、前記第2のレジストパターン、或いは加工された前記下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。 - 前記不溶化処理工程は、イオン注入とベーキングのうちの1つにより行われることを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007154483A JP4560066B2 (ja) | 2007-06-11 | 2007-06-11 | パターン形成方法 |
| US12/136,368 US20090011370A1 (en) | 2007-06-11 | 2008-06-10 | Pattern forming method using two layers of resist patterns stacked one on top of the other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007154483A JP4560066B2 (ja) | 2007-06-11 | 2007-06-11 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008306143A JP2008306143A (ja) | 2008-12-18 |
| JP4560066B2 true JP4560066B2 (ja) | 2010-10-13 |
Family
ID=40234554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007154483A Expired - Fee Related JP4560066B2 (ja) | 2007-06-11 | 2007-06-11 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4560066B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7951722B2 (en) * | 2007-08-08 | 2011-05-31 | Xilinx, Inc. | Double exposure semiconductor process for improved process margin |
| JP2010161162A (ja) * | 2009-01-07 | 2010-07-22 | Tokyo Electron Ltd | 微細パターンの形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919004B2 (ja) * | 1990-07-12 | 1999-07-12 | 沖電気工業株式会社 | パターン形成方法 |
| GB2291207B (en) * | 1994-07-14 | 1998-03-25 | Hyundai Electronics Ind | Method for forming resist patterns |
| JP2002055432A (ja) * | 2000-08-10 | 2002-02-20 | Matsushita Electric Ind Co Ltd | フォトマスク装置及びパターン形成方法 |
| JP4014891B2 (ja) * | 2001-03-29 | 2007-11-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2005197349A (ja) * | 2004-01-05 | 2005-07-21 | Semiconductor Leading Edge Technologies Inc | 微細パターン形成方法及び半導体装置の製造方法 |
-
2007
- 2007-06-11 JP JP2007154483A patent/JP4560066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008306143A (ja) | 2008-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7776750B2 (en) | Semiconductor device and method for forming a pattern in the same with double exposure technology | |
| US9831117B2 (en) | Self-aligned double spacer patterning process | |
| US8309463B2 (en) | Method for forming fine pattern in semiconductor device | |
| TWI493626B (zh) | 使蝕刻底蝕最小化並提供完全金屬剝落(liftoff)的方法 | |
| US7745339B2 (en) | Method for forming fine pattern of semiconductor device | |
| US10366890B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| US8808971B2 (en) | Method for forming fine patterns of semiconductor device | |
| US9437541B2 (en) | Patterning approach to reduce via to via minimum spacing | |
| US7651950B2 (en) | Method for forming a pattern of a semiconductor device | |
| US7883836B2 (en) | Method for forming fine pattern with a double exposure technology | |
| US7314810B2 (en) | Method for forming fine pattern of semiconductor device | |
| CN108701588A (zh) | 用于形成存储器鳍片图案的方法和系统 | |
| CN109755107B (zh) | 自对准双重图案方法 | |
| JP7659870B2 (ja) | フォトリソグラフィパターニング方法 | |
| US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
| JP4560066B2 (ja) | パターン形成方法 | |
| KR100870264B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR101096270B1 (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
| CN102779742B (zh) | 形成栅极导体结构的方法 | |
| US20210151321A1 (en) | Forming contact holes using litho-etch-litho-etch approach | |
| US20080061338A1 (en) | Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component | |
| JP6019967B2 (ja) | パターン形成方法 | |
| JP6019966B2 (ja) | パターン形成方法 | |
| JP2010287861A (ja) | 半導体装置の製造方法 | |
| Vandeweyer et al. | Immersion lithography and double patterning in advanced microelectronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |