Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4560066B2 - パターン形成方法 - Google Patents
[go: Go Back, main page]

JP4560066B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP4560066B2
JP4560066B2 JP2007154483A JP2007154483A JP4560066B2 JP 4560066 B2 JP4560066 B2 JP 4560066B2 JP 2007154483 A JP2007154483 A JP 2007154483A JP 2007154483 A JP2007154483 A JP 2007154483A JP 4560066 B2 JP4560066 B2 JP 4560066B2
Authority
JP
Japan
Prior art keywords
pattern
resist pattern
resist
film
slimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007154483A
Other languages
English (en)
Other versions
JP2008306143A (ja
Inventor
裕子 中村
耕治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007154483A priority Critical patent/JP4560066B2/ja
Priority to US12/136,368 priority patent/US20090011370A1/en
Publication of JP2008306143A publication Critical patent/JP2008306143A/ja
Application granted granted Critical
Publication of JP4560066B2 publication Critical patent/JP4560066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、レジストパターンを形成した後に、エッチングにより所望の半導体パターンを形成するパターン形成方法に関するものである。
半導体装置のパターン寸法の微細化は著しく、リソグラフィーによるパターニングだけでは十分なマージンをもって所望パターンを形成することが難しくなっている。このため、リソグラフィーによるパターニング後にレジストをアッシャー(アッシング装置)等でスリミングすることがなされている。
スリミング時には所望パターンだけでなく、周辺のパターンも幅が細くなってしまう。このため、微細パターン以外のパターンについては、あらかじめスリミング分を考慮して幅を太くしたパターンをリソグラフィーで形成することもなされている。
しかしスリミング量が大きいと、微細パターン以外のパターンは幅が大きくなるため、隣接するパターンとのスペース幅が狭くなってしまって、今度は微細パターン以外のパターンの寸法がリソグラフィーで形成できなくなってしまう場合が生じる。
また、あらかじめスリミング分を考慮して幅を太くすると、所望のマージンが取れなくなってしまう場合もある。
そこで、このような場合にはハードマスクプロセスが使われている。即ち、最初に微細パターンに対応するラインパターン部分をレジストで形成し、アッシングでスリミング後、ハードマスクに転写する。この後、最初のレジストパターンを剥離し、狭スペースパターンを第二のレジストで形成して、ハードマスクと第二のレジストパターンをマスクとして被加工膜をエッチングする。最後に第二のレジストパターンおよびハードマスクを除去して所望のパターンを得るというものである。しかしながら、この手法は上で述べたように工程数が多く、コストが高くなってしまうという問題があった。
また、微細化の進展に伴って、露光装置のレンズのNA(開口数)を大きくしたり、露光光の波長を短波長化することではこれに追随できなくなっている。これを解決するために、例えば以下のようなアプローチがなされている。
即ち、1回の露光では形成できない微細ピッチのパターンを形成するために、まず、所望ピッチの倍の周期の1:3のL&Sレジストパターンを形成した後、ハードマスクに転写する。その後、再度レジストを塗布して所望ピッチ分ずらして1:3のL&Sレジストパターンを露光、現像形成して最終的に倍周期のL&Sパターンを形成することがなされている(例えば、非特許文献1参照)。
ここで、1:3のL&Sレジストパターンを形成できれば良いのだが、1:3のL&Sパターンよりライン幅の大きいL&Sパターンの方がリソグラフィー工程におけるプロセスウィンドウを広くすることができる。このため、はじめに1:3のL&Sパターンよりライン幅を太めに形成し、その後、アッシングして1:3のL&Sパターンを形成し、それをハードマスクに転写することがなされている。
しかしながら、ハードマスクにスリミングしたレジストパターンを一旦転写するので、工程数が多く、コストが高くなってしまう問題点があった。
S. Lee et al. "Double exposure technology using silicon containing materials" Proc. of SPIE Vol.6153 (2006)
本発明は、1回の露光で形成するのが困難な複数のパターンが共存する場合に、工程数及びコストの削減が可能なパターン形成方法を提供する。
この発明の第1の態様に係るパターン形成方法は、被加工膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、前記不溶化された前記第1のレジストパターン上、及び前記被加工膜上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。
この発明の第2の態様に係るパターン形成方法は、被加工膜上に、第1の下層反射防止膜を形成する工程と、前記第1の下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングされた前記第1のレジストパターンをマスクとして、前記第1の下層反射防止膜を加工する工程と、前記スリミングされた前記第1のレジストパターンが溶解しないように不溶化する工程と、前記不溶化後に、前記第1のレジストパターン、及び前記被加工膜の上に、第2の下層反射防止膜を形成する工程と、前記第2の下層反射防止膜上に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクに、前記第2の下層反射防止膜を加工する工程と、前記第1のレジストパターンまたは前記第1の下層反射防止膜、及び前記第2のレジストパターンまたは加工後の前記第2の下層反射防止膜をマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。
この発明の第3の態様に係るパターン形成方法は、被加工膜上に、下層反射防止膜を形成する工程と、前記下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、前記下層反射防止膜上、及び前記不溶化後の前記第1のレジストパターン上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記下層反射防止膜を加工する工程と、前記第1のレジストパターン、前記第2のレジストパターン、或いは加工された前記下層反射防止膜をマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。
本発明によれば、1回の露光で形成するのが困難な複数のパターンが共存する場合に、工程数及びコストの削減が可能なパターン形成方法を提供できる。
以下、図面を参照して本発明の実施形態について詳細に説明する。図面において、対応する部分には対応する符号を付し、同一又は類似の部分には同一又は類似の符号で示している。
(第1の実施形態)
本発明の第1の実施形態に係るパターン形成方法を図5、図6を用いて説明する。
本実施形態のパターン形成方法においては、ハードマスクの代わりにレジストパターンを2層重ねることによって、工程数及びコストの削減を図る例について述べる。
本実施形態においてはゲートレイヤーにおいてゲートに対応するラインを含むラインパターンとコンタクトフリンジを形成する場合を例にとって説明する。
図1に最終的に形成したいパターンを示す。ライン幅40nmのラインパターン10に100nm角のコンタクトフリンジ11、12がついたpoly-Si(ポリシリコン)の配線パターンである。2つのコンタクトフリンジ11及び12の間は100nmである。
ところで、ライン幅40nmの孤立ラインパターン10をリソグラフィー工程で作製することは難しい。第1の理由は、レチクルを精度良く作製できないことである。第2の理由は、ポジレジストでパターンを形成する場合に露光量を高くすると、細くはなるが、マージンが取れないことである。即ち、フォーカスマージン、ドーズマージンが取れなくなる。また、パターンの頭が丸まったり、残膜がなくなってしまい、エッチングの際に寸法ばらつきが大きくなってしまうという問題も生ずる。
そこで上記問題を回避できるように、図2に示すようにライン幅80nmのライン10を形成した後、アッシングによりレジストのライン幅を40nmとなるように細くすることにした。スリミング量は片側20nm(全体40nm)である。このように、ラインパターン10は、リソグラフィーによるパターニングでは所望の露光マージンがとれず、スリミングにより形成しなければならない微細パターンである。
一方、コンタクトフリンジ11、12は、あらかじめ40nmパターン幅が小さくなることを考慮して、パターニング時に140nm角にしておく必要がある。この場合にはコンタクトフリンジ11及び12の間は60nmとなってしまう。しかし、リソグラフィー工程で60nmの細いスペースを形成することは困難である。即ち、コンタクトフリンジ11、12はラインパターン10と同時にスリミングを行って形成することができないパターンである。
従って、この手法を用いると、40nm幅のラインと100nm幅のスペースを同時に形成することはできない。一方、コンタクトフリンジパターンは上層からコンタクトホールをおとして配線を導通させるために幅100nmは必要であり、小さくすることはできない。
そこで従来は、以下に説明するようにハードマスクを使用してこの問題を回避してきた。この従来の方法について図3の上面図及び図4のフローチャートを用いて説明する。
まず、上面から見た図3(a)に示すように被加工膜(poly-Si膜)30(図示せず)上にSiNからなるハードマスク材31を形成する(図4のステップS101)。この上に、図3(b)に示すように、NA=0.915、σ=0.3の通常照明により露光して、80nm幅のラインからなる第1のレジストパターン32を形成する(ステップS102)。なお、以下レジストパターンの形成とは、レジストの塗布、露光、及び現像工程を含んだ工程とする。
次に、図3(c)に示すように第1のレジストパターン32をゲートパターンとするためアッシャーでスリミングし、線幅40nmになるようにした(ステップS103)。
次に、スリミングされた第1のレジストパターン32をマスクとしてハードマスク材31を加工し(ステップS104)、さらに、第1のレジストパターン32を剥離することでハードマスク33からなるゲートパターンが形成された(図3(d))(ステップS105)。
この後、図3(e)に示すように、ハードマスク33の端部及びその周辺のpoly-Si膜30を上から覆うようにコンタクトフリンジとして第2のレジストパターン34を形成した(ステップS106)。このときの露光の照明条件は、周辺パターンもあるためNA=0.915、σ=0.9、ε=2/3の輪帯照明である。第2のレジストパターン34が形成するコンタクトフリンジの一辺は100nmであり、2つのコンタクトフリンジ間の距離は100nmである。
この後、第2のレジストパターン34とハードマスク33をマスクとしてpoly-Si膜30をエッチングし(ステップS107)、第2のレジストパターン34の剥離(ステップS108)、ハードマスク33の剥離(ステップS109)を経て、図3(f)に示すようにpoly-Si膜(被加工膜)の所望のパターン35が得られた。
しかし、図3及び図4に示したプロセスでは、ハードマスクを使用しているため、工程数が多く、コストがかかってしまうという問題点があった。
そこで、本実施形態においては、ハードマスクを使用する代わりに、レジストを2層重ねる手法を用いる。図5の上面図及び図6のフローチャートにその工程を示す。
はじめに、図5(a)に示すように、第1のレジストパターン51を被加工膜(poly-Si膜)50の上に形成する(図6のステップS201)。この後、図5(b)に示すように、アッシャーでレジストパターンをスリミングし(ステップS202)、40nmのゲートパターンを得た。
次に、この後第2のレジストパターン52をパターニングする際に第1のレジストパターン51が溶解しないように、第1のレジストパターン51に対して不溶化処理を行った(ステップS203)。
不溶化の方法としては、UV光、DUV光、電子ビーム照射によるキュアやイオン注入(イオンビーム照射)、ベーキングなどにより行うことができる。また、第1のレジストパターン51と第2のレジストパターン52との間、例えば第1のレジストパターン51の上面及び側面に不溶化膜の薄膜を形成して両者のミキシングを防ぐこともできる。
この後、図5(c)に示すように、第1のレジストパターン51の端部及びその周辺のpoly-Si膜50を上から覆うようにコンタクトフリンジパターンを第2のレジストパターン52で形成する(ステップS204)。
そして、第1のレジストパターン51及び第2のレジストパターン52をエッチングマスクとしてpoly-Si膜(被加工膜)50をエッチングし(ステップS205)、最後に第1のレジストパターン51及び第2のレジストパターン52を剥離する(ステップS206)。
これにより、図5(d)に示すように、poly-Si膜からなるフリンジつきゲートパターン53を形成できた。なお、第1のレジストパターン51と第2のレジストパターン52との間に不溶化膜を形成し、かつ不溶化膜形成に選択性がない場合は、poly-Si膜50のエッチングの前に当該不溶化膜のエッチング工程が追加される。第1のレジストパターン51と第2のレジストパターン52との間に不溶化膜を形成する際、レジストパターンの上部と側面のみに不溶化膜が形成される場合はエッチング工程の追加は不要である。また、剥離工程において、レジストと一緒に剥離可能な材料であれば、ステップS206で剥離されるが、剥離されない材料の場合にはステップS206の前に不溶化膜剥離の工程が必要となる。
本実施形態においては、ハードマスクの代わりにレジスパターンを使用することで、レジスト不溶化工程は増えるものの、ハードマスクの成膜、加工、剥離工程、第1のレジストパターンの剥離工程が省略でき、工程数削減、コスト削減を行うことができる。一方、コンタクトフリンジやゲートパターンは所望寸法に形成でき、ハードマスクを使用した場合と同等のパターンを形成できる。
以上説明したように、本実施形態においては、レジストのスリミングにより形成する微細パターンと、スリミングを行うと形成できない狭スペースのパターン等が共存する場合に、ハードマスクの代わりにレジストパターンを二層重ねて形成する。
最初に第1のレジストパターンを形成した後、スリミングを行って、微細ラインを形成する。次に第1のレジストパターンを不溶化し、狭スペースパターンを含む第2のレジストパターンを形成する。この後、第1及び第2のレジストパターンをマスクとして被加工膜のエッチング加工を行い、所望のパターンを得る。
即ち、第1及び第2のレジストパターンはそれぞれ独立にパターニングされる。このため、同一レイヤーにおいて、スリミングにより形成しないと必要マージンの得られない微細ラインのパターンとスリミングを行うと必要マージンが得られない狭スペースパターンとを十分なマージンで共存させることができる。
さらに、従来は微細レジストパターン形成後、ハードマスクに転写していたが、本実施形態のパターン形成方法によりハードマスクが不要となり、工程数削減、コスト削減が行える。
(第2の実施形態)
本発明の第2の実施形態に係るパターン形成方法を図9、図10を用いて説明する。
ハードマスクの代わりにレジストパターンを使用する方法は第1の実施形態で説明した場合に限定されるものではなく、他のパターンにも適用可能であり、本実施形態のパターン形成方法においては、例えば1回の露光では形成できないパターンを倍周期パターンを周期分ずらして2回形成することで形成する。
即ち、1回では形成できない微細ピッチのL&Sパターンを形成するために、所望ピッチの倍の周期の1:3のL&Sレジストパターンを形成した後、所望ピッチ分ずらして1:3のL&Sレジストパターンを形成して最終的に倍周期のパターンを形成する方法である。
1:3のL&Sレジストパターンを最初から形成するのに比べて、1:3のL&Sパターンよりライン幅の大きいL&Sパターンの方がリソグラフィー工程におけるプロセスウィンドウを広くすることができる。このため、はじめに1:3のL&Sパターンよりライン幅を太めに形成した後、アッシングして1:3のL&Sパターンを形成する。
具体的には例えば、以下に32nm1:1のL&Sパターンを形成する場合で説明すると、第1のレジストパターンは128nmピッチのL&Sパターンである。例えば、照明条件をNA=1.0の四重極照明で、開き角35度、インナーσ=0.68、アウターσ=0.85、アジミューサル(azimuthal)偏光照明とした場合の露光量余裕度を、ライン幅を変えて求めた結果を述べる。
ここで、焦点深度は300nm以上とれるため、以下では露光量余裕度で議論する。はじめから1:3のL&Sパターンを形成した場合には、寸法トレランスを所望寸法の10%、すなわち3.2nmとすると、露光量余裕度は3.8%であったが、露光量余裕度はライン幅を大きくするにつれて大きくなり、1:1のL&Sパターンを形成した場合には露光量余裕度は7.1%となる。このためリソ段階でのマージンを広げるためにはじめにライン幅が1:3より大きいL&Sを形成し、その後でスリミングして1:3のL&Sパターンを形成する。
上述した微細ピッチのL&Sパターンを形成するに際して、ハードマスクを用いた従来のプロセスフローを比較のため図7に示す。第1の実施形態において図3および図4を用いて説明した従来のゲートおよびコンタクトフリンジの形成の例と基本的には同様のプロセスフローである。
図8のフローチャートと共に説明すると、ステップS801でハードマスク材71成膜(図7(a))、ステップS802で第1のレジストパターン72を形成(図7(b))、ステップS803で第1のレジストパターン72をスリミング(図7(c))、ステップS804でハードマスク材71を加工、ステップS805で第1のレジストパターン72を剥離(図7(d))、ステップS806で第2のレジストパターン74を形成(図7(e))、ステップS807で第2のレジストパターン74をスリミング(図7(f))、ステップS808で第2のレジストパターン74とハードマスク73をマスクとして被加工膜70をエッチング、ステップS809で第2のレジストパターン74の剥離、ステップS810でハードマスク73の剥離をすることにより被加工膜の所望のパターン75が得られた(図7(g))。
図3および図4を用いて説明したゲートおよびコンタクトフリンジの形成の場合と異なるのは、第2のレジストパターン74は第1のレジストパターン72(L&Sパターン)を64nm横にずらしたパターンであることが挙げられる。さらに、第2のレジストパターンもはじめに32nmより大きいラインとして形成しておき、その後でアッシングによるスリミングを行って32nmのラインとするところも異なる。
上記パターンを形成するに際して、ハードマスクの代わりにレジストパターンを使用した本実施形態に係るプロセスフローを、図9の上面図及び図10のフローチャートを用いて以下に説明する。
本実施形態においては、第1のレジストパターン、第2のレジストパターンともに32nmより大きいラインを形成する。ただし、第2のレジストパターンがスペース部にできるようにする必要があるため、図9(a)に示すように、第1のレジストパターン91のライン幅を55nmとして、被加工膜90の上に形成する(図10のステップS1001)。
この後の工程である不溶化処理および第2のレジストパターンのパターニングによって、第1のレジストパターン91の寸法が変化する場合は、ステップS1001において第1のレジストパターン91の寸法変化量を考慮してパターニングを行う。
続いて、第1のレジストパターン91の不溶化処理を行い(ステップS1002)、さらに図9(b)に示すように、第2のレジストパターン92を形成する(ステップS1003)。この後、図9(c)に示すように、第1のレジストパターン91と第2のレジストパターン92に対して一括してアッシングによるスリミングを行った(ステップS1004)。
その後、第1のレジストパターン91と第2のレジストパターン92をマスクとして被加工膜90をエッチングし(ステップS1005)、最後に第1のレジストパターン91と第2のレジストパターン92を剥離して(ステップS1006)、図9(d)に示すような被加工膜の所望のL&Sパターン93が形成される。
このような微細ピッチのL&Sパターンを形成するために、従来においてはハードマスクを使用しているため、工程数が多く、コストがかかってしまうという問題点があった。しかし本実施形態のようにハードマスクを使用する代わりにレジストを用いることでレジスト不溶化工程は増えるものの、ハードマスクの成膜、加工、剥離工程、第1のレジストパターンの剥離工程が省略でき、さらにアッシングによるスリミングの工程も1工程減らせる。このように工程数の削減ができるので、コストの削減が可能となる。
ハードマスクを使用する代わりにレジストを用いる本実施形態のプロセスフローは、ゲートおよびコンタクトフリンジを形成した第1の実施形態の図6と同様に行うことも可能である。即ち、ステップS1001とS1002の間に第1のレジストパターン91のスリミングを行い、第2のレジストパターン92は当初から所望の寸法パターンで形成してステップS1004は省いた工程順序で実行することも可能である。
この場合には、第1のレジストパターン91(L&Sパターン)のリソグラフィー工程のおけるプロセスウィンドウは図9の場合よりも広くできるが、第2のレジストパターン92(L&Sパターン)のリソグラフィー工程におけるプロセスウィンドウは狭くなる。また、スリミング(アッシング)回数は本実施形態と同じである。しかしこの場合にも、従来に比べて工程数及びコスト削減を行うことができる。
(第3の実施形態)
本発明の第3の実施形態に係るパターン形成方法を図11及び図12を用いて説明する。
本実施形態のパターン形成方法においては、レジストパターンの下に下層反射防止膜(BARC:Bottom Anti-Reflection Coating)が形成される。この場合においてハードマスクの代わりにレジストパターンを2層重ねることによって、工程数及びコストの削減を図る例について述べる。
本実施形態に係るパターン形成方法の工程断面図を図11にフローチャートを図12に示す。
まず、図11(a)に示すように、例えば、poly-Si(ポリシリコン)等である被加工膜110の上に、第1の反射防止膜111(BARC)を塗布する(図12のステップS1201)。ここで用いる下層反射防止膜(BARC)としては、例えば、有機BARCであるARC29a(日産化学製)を膜厚85nmで用いる。
次に、図11(b)に示すように、第1のレジストパターン112を形成する(ステップS1202)。
さらに、第1のレジストパターン112をスリミングし(ステップS1203)、図11(c)に示すように、スリミング後の第1のレジストパターン112をマスクとして第1の反射防止膜111を加工する(ステップS1204)。
その後、第1のレジストパターン112に対して、第1の実施形態で説明した方法等により不溶化処理を行い(ステップS1205)、図11(d)に示すように、その上から第2の反射防止膜113(BARC)を塗布する(ステップS1206)。なお、上記レジストの不溶化処理においては、第1の反射防止膜111も同時に不溶化してもよい。
さらにその上から、図11(e)に示すように、第2のレジストパターン114を形成する(ステップS1207)。そして、図11(f)に示すように、第2のレジストパターン114をマスクとして第2の反射防止膜113を加工する(ステップS1208)。
その後、図11(f)に示される、第1のレジストパターン112または第1の反射防止膜111、及び第2のレジストパターン114または第2の反射防止膜113をマスクとして被加工膜110を加工し(ステップS1209)、最後にレジスト及び反射防止膜を剥離する(ステップS1210)。
これにより、被加工膜110の所望のパターン、例えば第1の実施形態において形成したコンタクトフリンジやゲートパターンを得ることができる。
これに対して、従来のハードマスクを使用した場合のフローチャートを図13に示す。
反射防止膜(BARC)を形成することにより、両者共に、反射防止膜塗布、反射防止膜エッチング工程が増加し、さらにはレジスト除去に加えて反射防止膜剥離工程が必要となる。しかし、本実施形態の図12に示すフローチャートと図13を比較すると、この場合でも、2層のレジストパターンを使用することによりハードマスクを使用した場合に比べて3工程減らすことができることがわかる。即ち、ハードマスクを使用した場合と同等のパターン形成ができると同時に、工程数及びコストの削減が可能となる。
本実施形態においては、反射防止膜(BARC)を第1のレジストパターン112用、第2のレジストパターン114用と2回形成している。ハードマスクを使用する従来の場合に比べれば、レジストを2層重ねる本実施形態のパターン形成方法により工程数が削減されるが、それでも工程数が非常に多い。
これを削減するひとつの方法としては、現像液に可溶な現像液可溶性BARCを使用することがある。具体的には、AZKrFE01(AZ社製)、NCA800(日産化学製)、IMBARC10−7(Brewer Science製)等の現像液可溶性BARCを使用することが可能である。
現像液可溶性BARCを上記実施形態における反射防止膜として使用することにより、レジスト現像時に、レジストが可溶部分の反射防止膜は現像液に溶解するようにし、レジストが不溶部分の反射防止膜は現像液に不溶とするようにできる。これにより、レジストパターンの形成時にレジストパターンのある場所のみ反射防止膜を残し、それ以外の反射防止膜を除去してしまうことができるので、図12のステップS1204、S1208の反射防止膜の加工(エッチング)工程を削減することができる。
(第4の実施形態)
本発明の第4の実施形態に係るパターン形成方法を図14及び図15を用いて説明する。
本実施形態のパターン形成方法においては、第3の実施形態に係るパターン形成方法よりもさらに工程数を削減するために、第1のレジストパターンの形成に使用した下層反射防止膜(BARC)を、第2のレジストパターン形成の際にもそのまま使用する。レジスト不溶化処理における下層反射防止膜の光学定数の変化量が十分小さければ、第1、第2のレジストパターンともに共通の下層反射防止膜を使用することができる。
本実施形態に係るパターン形成方法の工程断面図を図14にフローチャートを図15に示す。
まず、図14(a)に示すように、例えば、poly-Si(ポリシリコン)等である被加工膜140の上に、350nmの塗布型カーボンからなる透過率調整層141、45nmのスピンオングラスからなる位相調整層142を順次形成する(図15のステップS1501)。
この透過率調整層141と位相調整層142からなる下層反射防止膜(BARC)を共通の反射防止膜として、第1のレジストパターン143形成(ステップS1502)、スリミング(ステップS1503)、レジスト不溶化処理(ステップS1504)、第2のレジストパターン144形成(ステップS1505)と、図14(b)に示すように2層レジストパターンを形成する。なお、上記レジストの不溶化処理は第1の実施形態で説明した方法等により実行されるが、反射防止膜141、142も同時に不溶化してもよい。
そして、この第1のレジストパターン143及び第2のレジストパターン144をマスクに、スピンオングラス(位相調整層)142、スピンオングラス142をマスクに塗布型カーボン(透過率調整層)141と順次反射防止膜を加工する(ステップS1506)。
さらに、上記のように加工された塗布型カーボンパターン141をマスクに150nm厚の被加工膜140(poly-Si)を加工する(ステップS1507)。
最後に、レジスト及び反射防止膜を全て剥離する(ステップS1508)。
これにより、図1に示した所望寸法をもつフリンジつきラインのpoly-Siパターンを形成することができた。
以上のパターン形成方法により、第3の実施形態に係る図12に示したパターン形成方法よりも、工程数が削減でき、その結果コストの削減が可能となる。
なお、本実施形態においては、透過率調整層と位相調整層からなる2層の反射防止膜(BARC)を用いたが、単層の有機BARCを第1、第2のレジストパターン共通の反射防止膜として使用することも可能である。この場合には、被加工膜140を加工する際に、まだ第1のレジストパターン143及び第2のレジストパターン144が残存しているのが普通であり、ステップS1507においては第1のレジストパターン143、第2のレジストパターン144及び反射防止膜が被加工膜のマスクとなる。
単層であるか2層であるかによらず反射防止膜を2つのレジストパターンに対して共通に用いることにより、図12における、スリミング(ステップS1203)後の第1の反射防止膜の加工(エッチング)工程(ステップS1204)、及び第2の反射防止膜の塗布工程(ステップS1206)がなくなるため、工程数の削減が可能となる。
さらに反射防止膜を共通に用いることにより、下層反射防止膜(BARC)が位相調整層と透過率調整層からなる3層レジストプロセスにおいては、段差を低減する効果が顕著である。下層反射防止膜が位相調整層と透過率調整層からなる場合は、位相調整層及び透過率調整層が共に薄いことが本来望ましいが、透過率調整層は被加工膜加工時のマスクとなるため、透過率調整層と被加工膜の選択比が低い場合には厚くする必要がある。
従って、反射防止膜をレジストパターン毎に設ける第3の実施形態の場合、図11(f)からわかるように、2層になった第2の反射防止膜113の上に第2のレジストパターン114を形成すると、段差が特に大きくなってしまう。
しかし、本実施形態のように第1及び第2のレジストパターンに共通の反射防止膜(BARC)を用いた場合には、図14(b)に示されるようにBARC起因の段差は生じず、大きなフォーカスマージンを必要としない。
上記実施形態においてはゲート材料である被加工膜として、例えばpoly-Siを例にとって説明した。しかしゲートの材料はpoly-Siに限定されるものではなく、そのほかの材料でも可能である。
また、上記実施形態においてはエッチング時の加工変換差はないものとして説明したが、プロセスにより加工変換差を考慮に入れて、レジストの仕上がり寸法を調整してよいことは言うまでもない。
上記第1、第3、第4の実施形態においては被加工膜からなるゲートレイヤーにおいてラインパターンとコンタクトフリンジパターンを形成する場合を例にとって説明した。しかしパターンはこれに限定されるものではない。
リソグラフィーによるパターニングでは十分なマージンがとれず、スリミングにより形成しなければならない微細パターンと、スリミングを行うと形成不可能な狭スペースパターンやスリミング分を考慮してパターニングすると必要マージンが取れなくなってしまうパターンが共存している場合に、上記実施形態は適応可能である。
即ち、まず、第1のレジストパターンとしてスリミングにより形成しなければならない微細パターンを含むように、第2のレジストパターンとしてスリミングを行うと形成不可能な狭スペースパターンやスリミング分を考慮してパターニングすると必要マージンが取れなくなってしまうパターンを含むようにパターンを振り分ける。
次に、第1のパターンと第2のパターンを別々に形成し、第1のレジストパターン形成後に第1のレジストパターンのみをスリミングする。これにより、各レジストパターンごとに最大のマージンがとれるような条件を選択でき、両パターンともに十分なマージンをもって形成できる。それと同時に、ハードマスクを使用した従来のパターン形成方法と比べて工程数及びコストの削減を図ることができる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の実施形態に係るパターン形成方法で最終的に形成するラインパターンとコンタクトフリンジを示す図。 図1のパターンをスリミングにより形成する場合にスリミング前に形成するパターンを示す図。 ハードマスクを使用した従来のパターン形成方法を示す上面図。 図3に示した従来のパターン形成方法を示すフローチャート。 本発明の第1の実施形態に係るパターン形成方法を示す上面図。 本発明の第1の実施形態に係るパターン形成方法を示すフローチャート。 ハードマスクを使用した従来のパターン形成方法を示す上面図。 図7に示した従来のパターン形成方法を示すフローチャート。 本発明の第2の実施形態に係るパターン形成方法を示す上面図。 本発明の第2の実施形態に係るパターン形成方法を示すフローチャート。 本発明の第3の実施形態に係るパターン形成方法を示す断面図。 本発明の第3の実施形態に係るパターン形成方法を示すフローチャート。 従来のパターン形成方法を示すフローチャート。 本発明の第4の実施形態に係るパターン形成方法を示す断面図。 本発明の第4の実施形態に係るパターン形成方法を示すフローチャート。
符号の説明
10…ラインパターン、11、12…コンタクトフリンジ、
30、50、70、90、110、140…被加工膜、31、71…ハードマスク材、
32、51、72、91、112、143…第1のレジストパターン、
33、73…ハードマスク、
34、52、74、92、114、144…第2のレジストパターン、
35…所望のパターン、53…フリンジつきゲートパターン、93…L&Sパターン、
111…第1の反射防止膜、113…第2の反射防止膜、141…透過率調整層、
142…位相調整層。

Claims (4)

  1. 被加工膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
    前記第1のレジストパターンをスリミングする工程と、
    前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
    前記不溶化された前記第1のレジストパターン上、及び前記被加工膜上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
    前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記被加工膜を加工する工程と
    を含むことを特徴とするパターン形成方法。
  2. 被加工膜上に、第1の下層反射防止膜を形成する工程と、
    前記第1の下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
    前記第1のレジストパターンをスリミングする工程と、
    前記スリミングされた前記第1のレジストパターンをマスクとして、前記第1の下層反射防止膜を加工する工程と、
    前記スリミングされた前記第1のレジストパターンが溶解しないように不溶化する工程と、
    前記不溶化後に、前記第1のレジストパターン、及び前記被加工膜の上に、第2の下層反射防止膜を形成する工程と、
    前記第2の下層反射防止膜上に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
    前記第2のレジストパターンをマスクに、前記第2の下層反射防止膜を加工する工程と、
    前記第1のレジストパターンまたは前記第1の下層反射防止膜、及び前記第2のレジストパターンまたは加工後の前記第2の下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
    を含むことを特徴とするパターン形成方法。
  3. 被加工膜上に、下層反射防止膜を形成する工程と、
    前記下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
    前記第1のレジストパターンをスリミングする工程と、
    前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
    前記下層反射防止膜上、及び前記不溶化後の前記第1のレジストパターン上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
    前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記下層反射防止膜を加工する工程と、
    前記第1のレジストパターン、前記第2のレジストパターン、或いは加工された前記下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
    を含むことを特徴とするパターン形成方法。
  4. 前記不溶化処理工程は、イオン注入とベーキングのうちの1つにより行われることを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
JP2007154483A 2007-06-11 2007-06-11 パターン形成方法 Expired - Fee Related JP4560066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007154483A JP4560066B2 (ja) 2007-06-11 2007-06-11 パターン形成方法
US12/136,368 US20090011370A1 (en) 2007-06-11 2008-06-10 Pattern forming method using two layers of resist patterns stacked one on top of the other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007154483A JP4560066B2 (ja) 2007-06-11 2007-06-11 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2008306143A JP2008306143A (ja) 2008-12-18
JP4560066B2 true JP4560066B2 (ja) 2010-10-13

Family

ID=40234554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154483A Expired - Fee Related JP4560066B2 (ja) 2007-06-11 2007-06-11 パターン形成方法

Country Status (1)

Country Link
JP (1) JP4560066B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951722B2 (en) * 2007-08-08 2011-05-31 Xilinx, Inc. Double exposure semiconductor process for improved process margin
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns
JP2002055432A (ja) * 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd フォトマスク装置及びパターン形成方法
JP4014891B2 (ja) * 2001-03-29 2007-11-28 株式会社東芝 半導体装置の製造方法
JP2005197349A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008306143A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US9831117B2 (en) Self-aligned double spacer patterning process
US8309463B2 (en) Method for forming fine pattern in semiconductor device
TWI493626B (zh) 使蝕刻底蝕最小化並提供完全金屬剝落(liftoff)的方法
US7745339B2 (en) Method for forming fine pattern of semiconductor device
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
US8808971B2 (en) Method for forming fine patterns of semiconductor device
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
US7651950B2 (en) Method for forming a pattern of a semiconductor device
US7883836B2 (en) Method for forming fine pattern with a double exposure technology
US7314810B2 (en) Method for forming fine pattern of semiconductor device
CN108701588A (zh) 用于形成存储器鳍片图案的方法和系统
CN109755107B (zh) 自对准双重图案方法
JP7659870B2 (ja) フォトリソグラフィパターニング方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP4560066B2 (ja) パターン形成方法
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
CN102779742B (zh) 形成栅极导体结构的方法
US20210151321A1 (en) Forming contact holes using litho-etch-litho-etch approach
US20080061338A1 (en) Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component
JP6019967B2 (ja) パターン形成方法
JP6019966B2 (ja) パターン形成方法
JP2010287861A (ja) 半導体装置の製造方法
Vandeweyer et al. Immersion lithography and double patterning in advanced microelectronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees