JP4561096B2

JP4561096B2 - ディスプレイ装置

Info

Publication number: JP4561096B2
Application number: JP2003433422A
Authority: JP
Inventors: 淳一山下; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2010-10-13
Anticipated expiration: 2023-12-26
Also published as: JP2005189673A

Description

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるディスプレイ装置に適用することができる。本発明は、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタのゲート電極をソース側に偏らせることにより、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができるようにする。

従来、有機ＥＬの表示装置においては、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等にディスプレイ装置への応用が種々に提案されるようになされている。

すなわち図９に示すように、この種のディスプレイ装置１において、画素部２は、マトリックス状に配置されてなる画素（ＰＸ）３に対して、走査線ＳＣＮがライン単位で水平方向に設けられ、またこの走査線ＳＣＮと直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部２に対して、ディスプレイ装置１は、垂直駆動回路４により走査線ＳＣＮを駆動して順次ライン単位で画素部２の画素３を駆動すると共に、この画素３の駆動に対応するように水平駆動回路５により信号線ＳＩＧを駆動して各画素３の階調を設定するようになされている。

有機ＥＬのディスプレイ装置においては、このようにして駆動される各画素３が、電流駆動による自発光型の素子である有機ＥＬ素子と、この有機ＥＬ素子を駆動する各画素の駆動回路（以下、画素回路と呼ぶ）とにより形成されるようになされている。

このため垂直駆動回路４は、ライトスキャン回路（ＷＳＣＮ）４Ａにより、各画素３への書き込みをライン単位で順次指示する書き込み信号ｗｓを生成し、この書き込み信号ｗｓを走査線ＳＣＮに出力して各画素３における階調の設定を制御するようになされている。また水平駆動回路５は、各画素３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）５Ａにより各信号線ＳＩＧに振り分けて出力し、これらによりディスプレイ装置１は、ライン単位で各画素３の階調を設定するようになされている。

しかしてこのようにして形成されるディスプレイ装置においては、ｎチャンネルＭＯＳ型のＴＦＴ（Thin Film Transistor）により各画素回路を形成することにより、また有機ＥＬ素子のアノードをトランジスタに接続してこのトランジスタにより電流駆動することにより、アモルファスシリコンのプロセスを適用して有機ＥＬ素子と画素回路とをガラス基板上に一体に形成することができ、これにより図１０に示すように、ソースフォロワ回路構成により有機ＥＬ素子１２を駆動することが考えられる。

すなわちこの図１０に示すディスプレイ装置１１は、各画素３において、有機ＥＬ素子１２のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子１２を電流駆動するように形成され、このトランジスタＴＲ２のゲートに信号レベル保持用のコンデンサＣ１が設けられる。ここでこの信号レベル保持用のコンデンサＣ１は、一端がトランジスタＴＲ２のゲートに接続され、他端が所定の基準電圧に設定され、この図１０に示す例では、この基準電圧が電源電圧Ｖｃｃに設定される。ディスプレイ装置１１は、垂直駆動回路４に設けたライトスキャン回路４Ａから書き込み信号ｗｓを出力するようにして、この書き込み信号ｗｓによりオン動作するトランジスタＴＲ１によるスイッチ回路により、この信号レベル保持用のコンデンサＣ１が信号線ＳＩＧに接続され、これにより書き込み信号ｗｓに応動して信号線ＳＩＧに出力される駆動信号の信号レベルによりトランジスタＴＲ２のゲート電圧Ｖｇが設定される。これによりこのディスプレイ装置１１は、このように設定されたゲート電圧Ｖｇに応じた電流により有機ＥＬ素子１２を駆動し、階調データＤ１に応じた階調により各画素３の有機ＥＬ素子１２を発光させて所望の画像を表示できるようになされている。

しかしながら有機ＥＬ素子においては、図１１に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図１１及び図１２において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。これに対して図１０について上述したソーフフォロワ回路による駆動においては、図１２に示すように、トランジスタＴＲ２のドレインソース間電圧Ｖｄｓ−ドレインソース電流Ｉｄｓの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機ＥＬ素子において、電圧電流特性が変化すると、その分、有機ＥＬ素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。

この問題を解決する１つの方法として、このような単なるゲート電圧Ｖｇによる階調の設定に代えてゲートソース間電圧Ｖｇｓによる階調の設定により有機ＥＬ素子１２の駆動電流を制御する方法が考えられる。すなわちＴＦＴのドレイン電流Ｉｄｓにおいては、次式により表され、これによりゲートソース間電圧Ｖｇｓによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Ｗはゲート幅、Ｌはゲート長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｔｈはしきい値電圧である。

これにより図１０との対比により図１３に示すように、各画素２３において、トランジスタＴＲ２のゲートに対する信号レベル保持用のコンデンサＣ１の配置に代えて、このトランジスタＴＲ２のゲートソース間に信号レベル保持用のコンデンサＣ２を配置し、この信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する。またドライブスキャン信号ｄｓ１によりオン動作するトランジスタＴＲ３をトランジスタＴＲ２のソースに接続し、信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルを設定する期間の間、このトランジスタＴＲ３によりトランジスタＴＲ２のソース電位を一定電位に設定する。これにより画素２３においては、発光素子である有機ＥＬ素子１２の発光、非発光を制御する発光制御用のスイッチ回路をトランジスタＴＲ３により構成する。なお図１３においては、この一定電位がアース電位の場合である。

またこのような画素２３による画素部２２の構成に対応して、垂直駆動回路２４においては、ライトスキャン回路２４Ａに加えて、このライトスキャン回路２４Ａによる書き込み信号ｗｓの出力に同期してドライブスキャン信号ｄｓ１を出力するドライブスキャン回路（ＤＳＣＮ）２４Ｂを設け、また水平駆動回路２５においては、各画素の階調を指示する階調データＤ１に応じて駆動信号を生成し、水平セレクタ２５Ａより出力する。

これらにより図１４及び図１５に示すように、ディスプレイ装置２１では、信号レベル保持用のコンデンサＣ２の端子間電圧によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を駆動して、ドライブスキャン信号ｄｓ１によるトランジスタＴＲ３のオンオフ動作により有機ＥＬ素子１２の発光、非発光を制御する。またこのトランジスタＴＲ３により信号レベル保持用のコンデンサＣ２のソース側端をアース電位に設定した状態で、トランジスタＴＲ１により信号レベル保持用のコンデンサＣ２のゲート側端を信号線ＳＩＧの信号レベルＶｉｎに設定する。なお図１５（Ａ）〜（Ｄ）は、それぞれ図１４における期間ＴＡ〜ＴＤに対応する画素２３の接続である。

このようにしてゲートソース間電圧Ｖｇｓによる階調の設定により有機ＥＬ素子１２の駆動電流を制御すれば、有機ＥＬ素子１２の特性が変化した場合であっても、階調データにより決まる一定電流により駆動し得、これにより経時変化による画質の劣化等を有効に回避することができる。これによりアモルファスシリコンによるＴＦＴにより画素部を作成して高品位の画像を表示することができる。

これに対してアモルファスシリコンによるＴＦＴにおいては、ボトムゲート方式が広く適用され、このボトムゲート方式にあっては、チャンネルエッチ型とチャンネルストッパー型との２種類のデバイス構造が広く適用されるようになされている。

ここでチャンネルエッチ型のＴＦＴは、ソースドレインを横切る方向に断面を取って図１６に示すように、基板４１上に、例えば長方形形状によりゲート電極４２が形成され、このゲート電極４２を覆うようにゲート酸化膜４３が形成される。さらにこのゲート酸化膜４３上に、アモルファスシリコン膜４４、ｎ型不純物をドープしたアモルファスシリコン膜４５が順次堆積され、ドレイン電極４６、ソース電極４７が形成される。チャンネルエッチ型のＴＦＴは、これらドレイン電極４６、ソース電極４７が所定の間隔を隔てて形成され、これによりこれらドレイン電極４６、ソース電極４７の間に、チャンネル領域が形成される。またこのソースドレインを横切る方向については、ゲート電極４２の中央が、このチャンネル領域の中央となるように、ドレイン電極４６、ソース電極４７が形成され、これによりドレイン電極４６とゲート電極４２とが重なり合う部位の面積と、ソース電極４７とゲート電極４２とが重なり合う部位の面積にあっては、ほぼ等しくなるように形成されるようになされている。

これに対してチャンネルストッパー型のＴＦＴは、図１６との対比により図１７に示すように、同様に基板４１上に、ゲート電極４２、ゲート酸化膜４３、アモルファスシリコン膜４４、ｎ型不純物をドープしたアモルファスシリコン膜４５が順次堆積された後、チャンネル領域に絶縁層４８が形成され、その後、ドレイン電極４６、ソース電極４７が形成される。チャンネルエッチ型のＴＦＴにおいても、ソースドレインを横切る方向については、ゲート電極４２の中央が、このチャンネル領域の中央となるように、ドレイン電極４６、ソース電極４７が形成され、これによりドレイン電極４６とゲート電極４２とが重なり合う部位の面積と、ソース電極４７とゲート電極４２とが重なり合う部位の面積にあっては、ほぼ等しくなるように形成されるようになされている。

ところで図１３について上述した画素２３においては、図１４との対比により図１８に示すように、トランジスタＴＲ３をオフ状態に設定すると、信号レベル保持用のコンデンサＣ２に設定された端子間電圧によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２が有機ＥＬ素子１２を駆動し、これにより例えばこの有機ＥＬ素子１２の駆動に供する階調が有機ＥＬ素子１２を発光させる階調の場合、トランジスタＴＲ２のソース電圧Ｖｓにおいては徐々に上昇する。またこのソース電圧Ｖｓの上昇に連動してトランジスタＴＲ２のゲート電圧も上昇し、これによりトランジスタＴＲ２のゲートソース間電圧Ｖｇｓにおいては、信号線ＳＩＧの信号レベルにより設定された電圧に保持されるはずである。

しかしながら実際上、トランジスタＴＲ１、ＴＲ２の寄生容量により、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓにおいては、有機ＥＬ素子１２の駆動電流が増大してソース電圧Ｖｓが増大すればする程、当初設定されたゲートソース間電圧Ｖｇｓより低下することになる。すなわち図１９に示すように、この図１３の構成に係るトランジスタＴ２においては、トランジスタＴＲ２のゲートソース間の寄生容量Ｃｐｇｓ、トランジスタＴＲ２のゲートドレイン間の寄生容量Ｃｐｇｄ、トランジスタＴＲ１のゲートソース間の寄生容量ＣｐｗｓがトランジスタＴＲ２のゲートラインに介在することにより、ソース電圧Ｖｓの電圧上昇分ΔＶｓに対して、ゲート電圧Ｖｇの電圧上昇分ΔＶｇは、次式により示すように、これらの寄生容量Ｃｐｇｓ、Ｃｐｇｄ、Ｃｐｗｓ、信号保持用のコンデンサＣ２の容量Ｃｓによる容量分割により表されることになる。

この（３）式を整理すると、次式により表すことができる。

ここで信号レベル保持用のコンデンサＣ２への信号線ＳＩＧの信号レベルＶｉｎの設定時にあっては、ソース間電圧Ｖｇｓを次式により表すことができる。

これに対して有機ＥＬ素子１２の駆動を開始した後のゲート電圧Ｖ’ｇにあっては、（３）式の利得ｇを用いてｇ・ΔＶｓにより表し得ることにより、このときのゲートソース間電圧Ｖ’ｇｓは、次式により表すことができる。

これにより図１３に係る構成においては、ソース電圧Ｖｓの電圧上昇に対してゲート電圧Ｖｇの電圧上昇が十分に追従できないことが判る。

これに対して図１３に示す構成において、信号線用のトランジスタＴＲ１においては、リーク電流を小さくすることが必要なことにより、一般に、小型に作成することになり、これによりこのトランジスタＴＲ１の寄生容量Ｃｐｗｓにあっては、このようなソース電圧Ｖｓの上昇によるゲートソース間電圧Ｖｇｓの低下に対して、影響が小さいものとなる。しかしながらトランジスタＴＲ２においては、有機ＥＬ素子１２を電流駆動することが必要なことにより、形状も大型になり、これにより寄生容量Ｃｐｇｓ、Ｃｐｇｄも大きくなり、このようなソース電圧Ｖｓの上昇によるゲートソース間電圧Ｖｇｓの低下に対して、大きな影響を与えることになる。

このようにソース電圧Ｖｓの上昇によりトランジスタＴＲ２のゲートソース電圧Ｖｇｓが低下すると、結局、ディスプレイ装置においては、画素の輝度レベルが低下することになる。

また有機ＥＬ素子１２においては、図１１について上述したように電流が流れ難くなる方向に経時変化することにより、信号レベル保持用のコンデンサＣ２の端子電圧を同一の信号レベルＶｉｎにより設定した場合でも、経時変化により電流が流れ難くなっている場合には、その分、ソース電圧Ｖｓの電圧上昇ΔＶｓが大きくなる。このようにソース電圧Ｖｓの電圧上昇ΔＶｓが大きくなると、その分、（５）式よりトランジスタＴＲ２のゲートソース電圧Ｖｇｓが小さくなり、これにより有機ＥＬ素子１２の駆動電流が減少し、十分に有機ＥＬ素子１２の経時変化を補正できなくなる。
ＵＳＰ５，６８４，３６５特開平８−２３４６８３号

本発明は以上の点を考慮してなされたもので、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができるディスプレイ装置を提案しようとするものである。

かかる課題を解決するため請求項１の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、画素は、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、駆動用のトランジスタのゲートを信号線に接続する信号線用のトランジスタと、発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、駆動回路は、発光制御用のスイッチ回路により発光素子の発光を停止させた後、信号用のトランジスタの駆動により、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定し、駆動用のトランジスタは、ゲート電極がソース電極側に偏って形成されてなるようにする。

また請求項５の発明においては、電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、画素は、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、駆動用のトランジスタのゲートを信号線に接続し、信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のトランジスタと、信号線用のトランジスタにより信号レベル保持用のコンデンサの端子電圧を設定している期間の間、発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、駆動用のトランジスタは、ゲート電極がソース電極側に偏って形成されてなるようにする。

また請求項８の発明においては、有機ＥＬ素子による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素は、有機ＥＬ素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により有機ＥＬ素子を駆動するソースフォロワ回路による駆動用のトランジスタと、駆動用のトランジスタのゲートを信号線に接続し、信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のトランジスタと、信号線用のトランジスタにより信号レベル保持用のコンデンサの端子電圧を設定している期間の間、有機ＥＬ素子の発光を停止させる発光制御用のスイッチ回路とを備え、駆動用のトランジスタは、ゲート電極がソース電極側に偏って形成されてなるようにする。

請求項１の構成により、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、画素は、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、駆動用のトランジスタのゲートを信号線に接続する信号線用のトランジスタと、発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、駆動回路は、発光制御用のスイッチ回路により発光素子の発光を停止させた後、信号線用のトランジスタの駆動により、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定し、駆動用のトランジスタは、ゲート電極がソース電極側に偏って形成されてなるようにすれば、発光素子の発光を停止して信号レベル保持用のコンデンサを信号線の信号レベルにより設定した後、発光素子の発光を開始してソース電圧を立ち上がる駆動用のトランジスタについて、このソース電圧の立ち上がりに応じたゲート電圧の立ち上がりを害する寄生容量を低減し、又は信号レベル保持用のコンデンサの容量を増大させたと同様にしてソース電圧の立ち上がりに応じたゲート電圧の立ち上がりを図ることができる。これにより信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができる。

これにより請求項５、請求項８の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子、有機ＥＬ素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子、有機ＥＬ素子の経時変化を補正することができるディスプレイ装置を提供することができる。

本発明によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子、有機ＥＬ素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子、有機ＥＬ素子の経時変化を補正することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
図１は、図１６との対比により本発明の実施例に係るディスプレイ装置に適用されるトランジスタを示す断面図である。この実施例に係るディスプレイ装置においては、有機ＥＬ素子の駆動に係るトランジスタＴＲ２、このトランジスタＴＲ２のゲートを信号線ＳＩＧに接続するトランジスタＴＲ１が、この図１に示す構成により作成される点を除いて、図１３について上述したディスプレイ装置２１と同一に構成されることにより、以下においては、図１３の構成を流用して説明し、重複した説明は省略する。

このディスプレイ装置においては、有機ＥＬ素子１２を駆動するトランジスタＴＲ２のゲート電極４２がソース電極４７側にシフトして形成され、これによりゲート電極４２がソース電極４７側に偏って形成されるようになされている。これによりこのトランジスタＴＲ２は、このようにゲート電極４２をソース電極４７側に偏らせた分、従来に比してゲートソース間の寄生容量Ｃｐｇｓが増大し、またこれとは逆にゲートドレイン間の寄生容量Ｃｐｇｄが減少するようになされている。これによりこのディスプレイ装置では、（３）式、右辺の分子の値が従来に比して増大し、またこの分母の値が従来に比して減少し、その分、従来に比してソース電圧の上昇に十分に追従させてゲート電圧を立ち上げ、ゲートソース間電圧Ｖｇｓの変化を低減できるようになされている。

またこのディスプレイ装置においては、この有機ＥＬ素子１２を駆動するトランジスタＴＲ２のゲートを信号線ＳＩＧに接続するトランジスタＴＲ１について、ゲート電極４２がトランジスタＴＲ２のゲート側とは逆側の電極４７側にシフトして形成され、これによりゲート電極４２がトランジスタＴＲ２のゲート側とは逆側の電極４７側に偏って形成されるようになされている。これによりこの信号線用のトランジスタＴＲ１においては、トランジスタＴＲ２のゲートに付加される寄生容量Ｃｐｗｓが従来に比して小さくなるように設定され、これによっても従来に比してソース電圧の上昇に十分に追従させてゲート電圧を立ち上げ、ゲートソース間電圧Ｖｇｓの変化を低減できるようになされている。

なお、このようなゲート電極４２のシフトは、それぞれトランジスタＴＲ１、ＴＲ２がトランジスタとしての機能を損なわない範囲で実行し得、ドレイン電極４６側においては、ドレイン電極４６のチャンネル領域側端と、ゲート電極４２のドレイン電極４６側端とがほぼ重なり合う程度までシフトさせることができる。

（２）実施例の動作
以上の構成において、このディスプレイ装置２１は（図１３）、垂直駆動回路２４による走査線ＳＣＮ、ＳＣＮ１の駆動により順次ライン単位で画素部２２の画素２３に信号線ＳＩＧの信号レベルが設定され、この各画素２３に設定した信号レベルにより各画素２３が発光して所望の画像が表示される。

ディスプレイ装置２１では、各画素２３において、有機ＥＬ素子１２を駆動するソースフォロワ回路構成のトランジスタＴＲ２のゲートソース間に信号レベル保持用のコンデンサＣ２が設けられ（図１３）、トランジスタＴＲ３によるスイッチ回路によりこのトランジスタＴＲ２のソースを基準電圧であるアース電位に設定し、またトランジスタＴＲ１によるスイッチ回路によりトランジスタＴＲ２のゲートを信号線ＳＩＧに接続することにより、信号線ＳＩＧの信号レベルがこの信号レベル保持用のコンデンサＣ２に設定される。またこのようにして設定した信号レベル保持用のコンデンサＣ２によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２が電流駆動される。

これによりこのディスプレイ装置２１では、有機ＥＬ素子１２の特性が経時変化した場合でも、階調データＤ１に応じた電流駆動により有機ＥＬ素子１２を駆動することができる。またｎチャンネルＭＯＳ型によるＴＦＴを用いたソースフォロワ回路により有機ＥＬ素子１２をアノード側より電流駆動することができる。

すなわち各画素２３においては、このようにして信号線ＳＩＧの信号レベルにより信号レベル保持用のコンデンサＣ２の端子電圧を設定すると、トランジスタＴＲ１による信号線とトランジスタＴＲ２のゲートとの接続が絶たれ、続いてトランジスタＴＲ３がオフ状態に切り換わり、これによりトランジスタＴＲ２のソースがアースから切り離される。これにより各画素２３においては、信号レベル保持用のコンデンサＣ２の端子間電圧によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２の駆動が開始され、トランジスタＴＲ２のソース電圧Ｖｓが上昇する。また信号レベル保持用のコンデンサＣ２にゲートソース間電圧Ｖｇｓが保持されていることにより、このソース電圧Ｖｓの上昇と連動して、トランジスタＴＲ２のゲート電圧Ｖｇも上昇する。

しかしながらこのようにトランジスタＴＲ２のソース電圧Ｖｓの上昇によりゲート電圧Ｖｇが上昇すると、その分、信号レベル保持用のコンデンサＣ２に保持されている電荷により、トランジスタＴＲ２のゲートドレイン間の寄生容量Ｃｐｇｄ、信号線側のトランジスタＴＲ１のゲート電極とトランジスタＴＲ２側電極との間の寄生容量Ｃｐｗｓを充電することが必要になる。これにより（３）式に示すように、ソース電圧Ｖｓの電圧上昇ΔＶｓに対してゲート電圧Ｖｇの電圧上昇ΔＶｇが小さくなる。

しかしながらこの実施例においては、トランジスタＴＲ２において、ゲート電極４２がソース電極４７側に偏って形成されていることにより、ゲート電極４２とドレイン電極４６との間の寄生容量Ｃｐｇｄにあっては、通常のこの種のトランジスタに比して大きくなるように設定され、これによりこのようなソース電圧Ｖｓの上昇によって信号レベル保持用のコンデンサＣ２により充電する電荷の量を低減し得、その分、ソース電圧Ｖｓの上昇に精度良く追従させてゲート電圧Ｖｇを上昇させることができ、その分、トランジスタＴＲ２のゲートソース電圧Ｖｇｓの変化を低減することができる。

またこのようにゲート電極４２がソース電極４７側に偏って形成されていることにより、ゲート電極４２とソース電極４７との間の寄生容量Ｃｐｇｓにあっては、この種の通常のトランジスタに比して大きくなるように設定され、これにより信号レベル保持用のコンデンサＣ２の容量を増大させたと同様の効果を得ることができ、これによってもソース電圧Ｖｓの上昇に精度良く追従させてゲート電圧Ｖｇを上昇させることができ、その分、トランジスタＴＲ２のゲートソース電圧Ｖｇｓの変化を低減することができる。

また同様のゲート電極４２を偏らせる構成が信号線ＳＩＧをトランジスタＴＲ２のゲートに接続するトランジスタＴＲ１にも適用されて、トランジスタＴＲ２のゲートと書き込み信号ｗｓの走査線ＳＣＮとの間の寄生容量Ｃｐｗｓについて、同種のトランジスタに比して小さくなるように設定され、これによってもソース電圧Ｖｓの上昇に精度良く追従させてゲート電圧Ｖｇを上昇させることができ、その分、トランジスタＴＲ２のゲートソース電圧Ｖｇｓの変化を低減することができる。

これらによりこのディスプレイ装置では、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができる。

（３）実施例の効果
以上の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタのゲート電極をソース側に偏らせることにより、輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができる。

さらにトランジスタＴＲ２のゲートに信号線を接続するトランジスタについて、ゲート電極を信号線側の電極側に偏って形成したことにより、さらに一段と輝度レベルの低下を防止して確実に発光素子の経時変化を補正することができる。

図２は、図１との対比により本発明の実施例２に係るディスプレイ装置に適用されるトランジスタを示す断面図である。この実施例に係るディスプレイ装置においては、有機ＥＬ素子の駆動に係るトランジスタＴＲ２、このトランジスタＴＲ２のゲートを信号線ＳＩＧに接続するトランジスタＴＲ１が、この図２に示す構成により作成される点を除いて、図１３について上述したディスプレイ装置２１と同一に構成されることにより、以下においては、図１３の構成を流用して説明し、重複した説明は省略する。

このディスプレイ装置において、有機ＥＬ素子１２を駆動するトランジスタＴＲ２のゲート電極４２は、この種の通常のトランジスタに比して、ドレイン電極４６側が短く形成される。これによりこのトランジスタＴＲ２は、チャンネル長方向に、ドレイン電極４６側でゲート長を短くして、ゲート電極４２がソース電極４７側に偏って形成される。これによりこの実施例に係るディスプレイ装置では、その分、従来に比してゲートドレイン間の寄生容量Ｃｐｇｄが減少するようになされ、（３）式、右辺の分母の値を従来に比して小さくして、ソース電圧Ｖｓの上昇に精度良く追従させてゲート電圧を立ち上げ、ゲートソース間電圧Ｖｇｓの変化を低減するようになされている。

またこのディスプレイ装置においては、この有機ＥＬ素子１２を駆動するトランジスタＴＲ２のゲートを信号線ＳＩＧに接続するトランジスタＴＲ１についても、同様にして、ゲート電極４２がトランジスタＴＲ２のゲート側とは逆側の電極４７側に偏って形成されるようになされる。これによりこの信号線用のトランジスタＴＲ１においては、トランジスタＴＲ２のゲートに付加される寄生容量Ｃｐｗｓが従来に比して小さくなるように設定され、これによっても従来に比してソース電圧の上昇に十分に追従させてゲート電圧を立ち上げ、ゲートソース間電圧Ｖｇｓの変化を低減できるようになされている。

この実施例のように、チャンネル長方向に、ゲート長を短くすることにより、ゲート電極を偏らせるようにしても、実施例１と同様の効果を得ることができる。

図３は、図１との対比により本発明の実施例３に係るディスプレイ装置に適用されるトランジスタを示す断面図である。この実施例に係るディスプレイ装置においては、有機ＥＬ素子の駆動に係るトランジスタＴＲ２が、この図３に示す構成により作成される点を除いて、図１３について上述したディスプレイ装置２１と同一に構成されることにより、以下においては、図１３の構成を流用して説明し、重複した説明は省略する。

このディスプレイ装置において、有機ＥＬ素子１２を駆動するトランジスタＴＲ２のゲート電極４２は、この種の通常のトランジスタに比して、ソース電極４７側が外側に延長するように形成され、またゲート電極４２の形状に対応するように、ゲート酸化膜４３、アモルファスシリコン膜４４、４５、ソース電極４７が外側に延長するように形成される。これによりこのトランジスタＴＲ２は、チャンネル長方向に、ソース電極４７側でゲート長を長くして、ゲート電極４２がソース電極４７側に偏って形成されるようになされ、その分、従来に比してゲートソース間の寄生容量Ｃｐｇｓを増大するようになされ、（３）式、右辺の分子の値を従来に比して大きくして、ソース電圧Ｖｓの上昇に十分に追従させてゲート電圧を立ち上げて、ゲートソース間電圧Ｖｇｓの変化を低減できるようになされている。

この実施例のように、チャンネル長方向に、ゲート長を長くすることにより、ゲート電極を偏らせるようにしても、実施例１と同様の効果を得ることができる。

図４は、図１３との対比により本発明の実施例４に係るディスプレイ装置を示す接続図である。このディスプレイ装置５１において、画素部５２は、画素５３がマトリックス状に配置されて形成され、これらの画素５３に対して、走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２がライン単位で水平方向に設けられる。またこれらの走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２と直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部５２に対して、ディスプレイ装置５１は、垂直駆動回路５４により走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２を駆動して順次ライン単位で画素５３に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路５５により信号線ＳＩＧを駆動して各画素５３の階調を設定する。

このため垂直駆動回路５４は、各画素５３への書き込みをライン単位で順次指示する書き込み信号ｗｓをライトスキャン回路（ＷＳＣＮ）５４Ａにより生成し、またこの書き込み信号ｗｓに同期して信号レベルが変化するドライブスキャン信号ｄｓ１、ｄｓ２をドライブスキャン回路（ＤＳＣＮ）５４Ｂ、ドライブスキャン回路（ＤＳＣＮ２）５４Ｃにより生成し、これら書き込み信号ｗｓ、ドライブスキャン信号ｄｓ１、ｄｓ２を走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２に出力するようになされている。水平駆動回路５５においては、各画素５３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）５５Ａにより各信号線ＳＩＧに振り分けて出力するようになされている。

画素５３は、図５に示すように、信号レベル保持用のコンデンサＣ２をトランジスタＴＲ２のゲートソースに接続して、この信号レベル保持用のコンデンサＣ２に設定された端子間電圧によりゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を駆動する。またこのトランジスタＴＲ２のドレインに設けられたトランジスタＴＲ４のオンオフ制御により、このトランジスタＴＲ２への電源Ｖｃｃの供給を制御し、これにより有機ＥＬ素子１２の発光、非発光を制御する。これによりこの実施例では、このトランジスタＴＲ４により、発光素子である有機ＥＬ素子１２の発光、非発光を制御する発光制御用のスイッチ回路を構成する。また有機ＥＬ素子１２を非発光としている期間で、トランジスタＴＲ３により信号レベル保持用のコンデンサＣ２のソース側端を基準電圧であるアース電位に設定し、この状態でトランジスタＴＲ１により信号レベル保持用のコンデンサＣ２のゲート側端を信号線ＳＩＧに接続し、これにより信号レベル保持用のコンデンサＣ２に信号線ＳＩＧの信号レベルＶｉｎを設定する。

このディスプレイ装置５１では、この有機ＥＬ素子１２の駆動用のトランジスタＴＲ２が、上述した実施例１〜３に係るディスプレイ装置のトランジスタＴＲ２と同一に形成される。さらに信号線ＳＩＧをトランジスタＴＲ２のゲートに接続するトランジスタＴＲ１が、上述の実施例１又は２に係るディスプレイ装置のトランジスタＴＲ１と同一に形成される。

これによりこの実施例においても、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、有機ＥＬ素子１２の駆動用のトランジスタＴＲ２の電源を制御して発光、非発光を制御するようにして、実施例１と同様の効果を得ることができるようになされている。

図６は、図１３との対比により本発明の実施例４に係るディスプレイ装置を示す接続図である。このディスプレイ装置６１において、画素部６２は、マトリックス状に配置してなる画素６３に対して、走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２、ＳＣＮ３がライン単位で水平方向に設けられる。またこれらの走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２、ＳＣＮ３と直交するように信号線ＳＩＧが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部６２に対して、ディスプレイ装置６１は、垂直駆動回路６４、水平駆動回路６５により順次ライン単位で各画素６３の階調を設定する。

このため垂直駆動回路６４は、書き込み信号ｗｓ、ドライブスキャン信号ｄｓ１、ｄｓ２をライトスキャン回路（ＷＳＣＮ）６４Ａ、ドライブスキャン回路（ＤＳＣＮ）６４Ｂ、ドライブスキャン回路（ＤＳＣＮ２）６４Ｃにより生成して走査線ＳＣＮ、ＳＣＮ１、ＳＣＮ２に出力するようになされ、また水平駆動回路６５においては、駆動信号を水平セレクタ（ＨＳＥＬ）６５Ａにより各信号線ＳＩＧに出力するようになされている。

このディスプレイ装置６１において、垂直駆動回路６４は、さらにトランジスタＴＲ２のしきい値電圧Ｖｔｈの補正を指示する制御信号ａｚをオートゼロ回路（ＺＥＲＯ）６４Ｄで生成して走査線ＳＣＮ３に出力するようになされている。

すなわち上述した構成により有機ＥＬ素子１２の経時変化による画質劣化を防止するようにしても、上述した（１）式により判るように、トランジスタＴＲ２のしきい値電圧Ｖｔｈがばらついた場合には、その分、各画素２３における駆動電流がばらつくようになり、これにより画質が劣化する。このためこのディスプレイ装置６１では、信号レベル保持用のコンデンサＣｓ２に信号線ＳＩＧの信号レベルＶｉｎを設定する際に、事前に、トランジスタＴＲ２のしきい値電圧Ｖｔｈをこの信号レベル保持用のコンデンサＣｓ２にセットすることによりしきい値電圧Ｖｔｈのばらつきを補正する。

すなわち画素６３においては、トランジスタＴＲ２のゲートソースに信号レベル保持用のコンデンサＣｓ２を設け、この信号レベル保持用のコンデンサＣｓ２の端子間電圧によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を駆動する。またこのトランジスタＴＲ２のドレインに設けたトランジスタＴＲ４のオンオフ制御によりトランジスタＴＲ２への電源Ｖｃｃの供給を制御して、有機ＥＬ素子１２の発光、非発光を制御する。

画素６３は、この信号レベル保持用のコンデンサＣｓ２に対して、コンデンサＣｓ１を介してトランジスタＴＲ１により信号線ＳＩＧの信号レベルを設定するようにして、トランジスタＴＲ２のゲートソース間を短絡させてトランジスタＴＲ２をダイオード接続に切り換えるトランジスタＴＲ５によるスイッチ回路、コンデンサＣｓ１の信号線側端を基準電位に設定するトランジスタＴＲ６によるスイッチ回路が設けられる。これによりこのディスプレイ装置６１では、トランジスタＴＲ１によりコンデンサＣｓ１を介して信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する。この場合、コンデンサＣｓ１を介した信号線ＳＩＧへの接続により信号レベル保持用のコンデンサＣｓ２の端子間電圧は、次式により示すように、信号線ＳＩＧの信号レベルＶｉｎをコンデンサＣｓ１、Ｃｓ２により分圧した電圧ΔＶｉｎだけ上昇することになる。これによりこの関係式を考慮して、水平駆動回路３５により信号線ＳＩＧが駆動される。

これにより図７及び図８に示すように、この場合も、画素６３においては、信号レベル保持用のコンデンサＣｓ２に設定された電圧によるゲートソース間電圧ＶｇｓによりトランジスタＴＲ２で有機ＥＬ素子１２を駆動して、有機ＥＬ素子１２の経時変化による画質劣化が防止される。

このように信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する直前で、このディスプレイ装置６１は、制御信号ａｚによりトランジスタＴＲ５をオン状態に設定してトランジスタＴＲ２をダイオード接続すると共に、カップリング用のコンデンサＣｓ１の信号線側端を所定の基準電位に保持し、その後、ドライブスキャン信号ｄｓ１、ｄｓ２の切り換えにより、トランジスタＴＲ２のソースを基準電位に設定すると共に、トランジスタＴＲ２への電源の供給を停止する。

これらによりトランジスタＴＲ２においては、一時的に立ち上がったゲート電圧Ｖｇが徐々に低下し、ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈになると、ゲート電圧Ｖｇの低下が停止し、これにより信号レベル保持用のコンデンサＣｓ２にトランジスタＴＲ２のしきい値電圧Ｖｔｈが設定される。

これにより制御信号ａｚを切り換えてカップリング用コンデンサＣｓ１の信号線側端を基準電圧より切り離すと共に、トランジスタＴＲ２のダイオード接続を中止した後、書き込み信号ｗｓを立ち上げ、コンデンサＣｓ１を介して信号線ＳＩＧの信号レベルＶｉｎにより信号レベル保持用のコンデンサＣｓ２の端子電圧を設定する。これにより信号レベル保持用のコンデンサＣｓ２においては、トランジスタＴＲ２のしきい値電圧Ｖｔｈにより補正されて信号線ＳＩＧの信号レベルに対応する電圧が設定され、トランジスタＴＲ２においては、このコンデンサＣｓ２に設定された電圧によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子１２を電流駆動し、トランジスタＴＲ２のしきい値電圧によるばらつきを防止することができる。なお図８（Ａ）〜（Ｅ）は、それぞれ図７における期間ＴＡ〜ＴＥに対応するトランジスタの接続である。

画素６３は、有機ＥＬ素子１２の駆動用のトランジスタＴＲ２が、上述した実施例１〜３に係るディスプレイ装置のトランジスタＴＲ２と同一に形成される。さらに信号線ＳＩＧをカップリング用のコンデンサＣｓ１に接続するトランジスタＴＲ１、このカップリング用のコンデンサＣｓ１の信号線側端を基準電圧に接続するトランジスタＴＲ６、トランジスタＴＲ２のゲートドレインを短絡させるトランジスタＴＲ５が、上述の実施例１又は２に係るディスプレイ装置のトランジスタＴＲ１と同様にして、駆動用のトランジスタＴＲ２のゲート側とは逆側の電極側に、ゲート電極が偏って形成されるようになされている。

すなわちこのようにしてしきい値電圧Ｖｔｈを信号レベル保持用のコンデンサＣｓ２に設定した後、信号レベル保持用のコンデンサＣｓ２の端子間電圧を信号線ＳＩＧの信号レベルＶｉｎに設定する場合にあっても、トランジスタＴＲ２への電源Ｖｃｃの供給を開始して有機ＥＬ素子１２の駆動を開始すると、トランジスタＴＲ２のソース電圧Ｖｓが立ち上がり、このソース電圧Ｖｓの立ち上がりに精度良く追従させてトランジスタＴＲ２のゲート電圧Ｖｇを立ち上げることが必要になり、図１３について上述したと同様にして、トランジスタＴＲ２等の寄生容量がこのゲート電圧Ｖｇの立ち上がりを害することになる。

しかしながらこの実施例のように、トランジスタＴＲ２のゲート電極をソース側に偏らせるようにすれば、ゲート電圧Ｖｇの立ち上がりを害する寄生容量Ｃｐｇｄを小さくし得、また信号レベル保持用のコンデンサＣｓ２の容量Ｃｐｇｄを等化的に増大させて、ゲート電圧Ｖｇの立ち上がりを図ることができる。またトランジスタＴＲ１、ＴＲ５、ＴＲ６についても、トランジスタＴＲ２のゲート側とは逆側の電極側にゲート電極を偏らせるようにすれば、ゲート電圧Ｖｇの立ち上がりを害する寄生容量を小さくすることができ、これらにより実施例１と同様の効果を得ることができる。

なお上述の実施例においては、トランジスタＴＲ３により信号レベル保持用のソース側端を基準電圧に設定して信号レベル保持用のコンデンサＣ２、Ｃｓ２の端子電圧を設定することにより、信号線の信号レベルにより信号レベル保持用のコンデンサＣ２、Ｃｓ２の端子間電圧を設定する場合について述べたが、本発明はこれに限らず、有機ＥＬ素子のしきい値電圧をこの信号レベル保持用のソース側端の電圧設定基準に適用するようにしてもよい。なおこの場合、駆動用のトランジスタＴＲ２への電源の供給を停止して一定の時間経過により信号レベル保持用のソース側端を有機ＥＬ素子のしきい値電圧に設定することができる。

また上述の実施例においては、チャンネルエッチ型のＴＦＴにより各画素を構成する場合について述べたが、本発明はこれに限らず、チャンネルストッパー型のＴＦＴにより各画素を作成する場合、さらにはトップゲート方式によるＴＦＴにより各画素を構成する場合等にも広く適用することができる。

また上述の実施例においては、アモルファスシリコンのプロセスを適用して有機ＥＬ素子と画素回路とをガラス基板上に作成する場合について述べたが、本発明はこれに限らず、ポリシリコンによりトランジスタを作成する場合、さらには画素部と別体にシリコン基板により駆動回路を作成した後、画素部と接続して一体化する場合等にも広く適用することができる。

また上述の実施例においては、有機ＥＬ素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ素子によるディスプレイ装置に適用することができる。

本発明の実施例１に係るディスプレイ装置に適用されるトランジスタを示す断面図である。本発明の実施例２に係るディスプレイ装置に適用されるトランジスタを示す断面図である。本発明の実施例３に係るディスプレイ装置に適用されるトランジスタを示す断面図である。本発明の実施例４に係るディスプレイ装置を示す接続図である。図４のディスプレイ装置の動作の説明に供するタイムチャートである。本発明の実施例５に係るディスプレイ装置を示す接続図である。図６のディスプレイ装置の動作の説明に供するタイムチャートである。図７のタイムチャートの説明に供する接続図である。ディスプレイ装置の構成を示すブロック図である。有機ＥＬ素子によるディスプレイ装置の構成を示す接続図である。有機ＥＬ素子の特性を示す特性曲線図である。有機ＥＬ素子の動作点の変化の説明に供する特性曲線図である。ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。図１３の画素回路の動作の説明に供するタイムチャートである。図１４のタイムチャートの説明に供する接続図である。チャンネルエッチ型のＴＦＴを示す断面図である。チャンネルストッパー型のＴＦＴを示す断面図である。寄生容量による影響の説明に供するタイムチャートである。寄生容量を示す接続図である。

符号の説明

１、１１、２１、５１、６１……ディスプレイ装置、２、２２、５２、６２……画素部、３、２３、５３、６３……画素、４、２４、５４、６４……垂直駆動回路、４Ａ、２４Ａ、５４Ａ、６４Ａ……ライトスキャン回路、５、２５、５５、６５……水平駆動回路、１２……有機ＥＬ素子、２４Ｂ、５４Ｂ、５４Ｃ、６４Ｂ、６４Ｃ……ドライブスキャン回路、６４Ｄ……オートゼロ回路、４２……ゲート電極、４６……ドレイン電極、４７……ソース電極、Ｃ１、Ｃ2 、Ｃｓ１、Ｃｓ２……コンデンサ、ＴＲ１〜ＴＲ６……トランジスタ

Claims

電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続する信号線用のトランジスタと、
前記発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、
前記駆動回路は、
前記発光制御用のスイッチ回路により前記発光素子の発光を停止させた後、前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定し、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。
前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項１に記載のディスプレイ装置。
前記発光制御用のスイッチ回路が、
前記駆動用のトランジスタを電源に接続する電源用のスイッチ回路であり、
前記画素は、
前記駆動用のトランジスタのソースをソース側の基準電圧に接続するソース側のスイッチ回路とを有し、
前記駆動回路は、
前記電源用のスイッチ回路のオンオフ制御により前記発光素子の発光、非発光を制御し、
前記発光素子を非発光とした状態で、前記ソース側のスイッチ回路の駆動により、前記信号レベル保持用のコンデンサの一端を前記ソース側の基準電圧に設定すると共に、前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの他端の電圧を設定することにより、
前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する
請求項１に記載のディスプレイ装置。
前記発光制御用のスイッチ回路が、
前記駆動用のトランジスタを電源に接続する電源用のスイッチ回路であり、
前記画素は、
前記信号線用のトランジスタと前記駆動用のトランジスタのゲートとの間に配置されて、前記信号線用のトランジスタによる前記駆動用のトランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記駆動用のトランジスタのゲートドレインを短絡させる短絡用のトランジスタと、
前記カップリング用のコンデンサの前記信号線側端をコンデンサ側の基準電圧に接続するコンデンサ側のトランジスタとを有し、
前記駆動回路は、
前記コンデンサ側のトランジスタ、前記短絡用のトランジスタをオン状態に設定すると共に、前記電源用のスイッチ回路をオフ状態に設定することにより、前記信号レベル保持用のコンデンサの端子間電圧を前記駆動用のトランジスタのしきい値電圧に設定した後、
前記信号線用のトランジスタの駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定し、
前記コンデンサ側のトランジスタ、前記信号線用のトランジスタ、前記短絡用のトランジスタは、
前記駆動用のトランジスタのゲート側とは逆側の電極側に、ゲート電極が偏って形成された
請求項１に記載のディスプレイ装置。
電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続し、前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のトランジスタと、
前記信号線用のトランジスタにより前記信号レベル保持用のコンデンサの端子間電圧を設定している期間の間、前記発光素子の発光を停止させる発光制御用のスイッチ回路とを有し、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。
前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項５に記載のディスプレイ装置。
前記発光制御用のスイッチ回路が、
少なくとも前記信号線用のトランジスタにより前記駆動用のトランジスタを前記信号線に接続している期間の間、前記駆動用のトランジスタへの電源の供給を停止する電源用のスイッチ回路であり、
前記画素は、
少なくとも前記信号線用のトランジスタにより前記駆動用のトランジスタを前記信号線に接続している期間の間、前記駆動用のトランジスタのソースをソース側の基準電圧に接続するソース用のスイッチ回路と、
前記信号線用のトランジスタと前記駆動用のトランジスタのゲートとの間に配置されて、前記信号線用のトランジスタによる前記駆動用のトランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記信号線用のトランジスタにより前記駆動用のトランジスタのゲートを前記信号線に接続する前の所定期間の間、前記駆動用のトランジスタのゲートドレインを短絡させる短絡用のトランジスタと、
前記短絡用のトランジスタにより前記駆動用のトランジスタのゲートドレインを短絡させている期間の間、前記カップリング用コンデンサの前記信号線側端をコンデンサ側の基準電圧に接続するコンデンサ側のトランジスタとを有し、
前記コンデンサ側のトランジスタ、前記信号線用のトランジスタ、前記短絡用のトランジスタは、
前記駆動用のトランジスタのゲート側とは逆側の電極側に、ゲート電極が偏って形成された
請求項５に記載のディスプレイ装置。
有機ＥＬ素子による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
前記有機ＥＬ素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機ＥＬ素子を駆動するソースフォロワ回路による駆動用のトランジスタと、
前記駆動用のトランジスタのゲートを信号線に接続し、前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のトランジスタと、
前記信号線用のトランジスタにより前記信号レベル保持用のコンデンサの端子間電圧を設定している期間の間、有機ＥＬ素子の発光を停止させる発光制御用のスイッチ回路とを備え、
前記駆動用のトランジスタは、
ゲート電極がソース電極側に偏って形成された
ディスプレイ装置。
前記信号線用のトランジスタは、
ゲート電極が、前記信号線側の電極側に偏って形成された
請求項８に記載のディスプレイ装置。