Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4566066B2 - Circuit device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4566066B2 - Circuit device and manufacturing method thereof - Google Patents

Circuit device and manufacturing method thereof Download PDF

Info

Publication number
JP4566066B2
JP4566066B2 JP2005159165A JP2005159165A JP4566066B2 JP 4566066 B2 JP4566066 B2 JP 4566066B2 JP 2005159165 A JP2005159165 A JP 2005159165A JP 2005159165 A JP2005159165 A JP 2005159165A JP 4566066 B2 JP4566066 B2 JP 4566066B2
Authority
JP
Japan
Prior art keywords
conductive pattern
circuit device
reference plane
conductive
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005159165A
Other languages
Japanese (ja)
Other versions
JP2006337069A (en
Inventor
良輔 臼井
秀樹 水原
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005159165A priority Critical patent/JP4566066B2/en
Priority to US11/416,083 priority patent/US7553164B2/en
Publication of JP2006337069A publication Critical patent/JP2006337069A/en
Application granted granted Critical
Publication of JP4566066B2 publication Critical patent/JP4566066B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Gyroscopes (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、センサを含む複数の素子が内蔵された回路装置およびその製造方法に関する。   The present invention relates to a circuit device and a manufacturing method thereof, and more particularly to a circuit device in which a plurality of elements including a sensor are incorporated and a manufacturing method thereof.

従来からジャイロセンサは、ビデオカメラ等の手ぶれ防止や、位置検出に於ける角速度センサとして用いられる。ビデオカメラに発生する手振れをジャイロセンサにより検出し、検出された手振れの程度に応じて画像を補正することにより、手振れが画像に与える悪影響を低減させることができる。ビデオカメラ等のセットに、ジャイロセンサが内蔵される場合は、セットの筐体内部または内蔵された実装基板にジャイロセンサが固着される。更にジャイロセンサは、船舶・航空機・自動車等の姿勢制御等にも用いられている。   Conventionally, a gyro sensor has been used as an angular velocity sensor for preventing camera shake and position detection of a video camera or the like. By detecting camera shake generated in the video camera by the gyro sensor and correcting the image according to the detected degree of camera shake, it is possible to reduce adverse effects of the camera shake on the image. When a gyro sensor is built in a set such as a video camera, the gyro sensor is fixed to the inside of the housing of the set or a built-in mounting board. Furthermore, the gyro sensor is also used for attitude control of ships, aircrafts, automobiles, and the like.

図6を参照して、実装基板にジャイロセンサを取り付ける構造の一例を説明する(下記特許文献1を参照)。ここでは、ジャイロセンサである感知素子101が内蔵された回路装置100が、実装基板108の表面に固着されている。手振れを3次元的に検出する為には、水平方向と垂直方向の両方向に対して角速度を検出する必要がある。実装基板108が水平方向に載置された場合、水平方向に基準面を有する素子は実装基板108に対して直に固着することができる。しかしながら、垂直方向に基準面を有する素子を実装基板108に直に実装するのは困難である。そこで、特許文献1では、垂直方向に基準面を有する素子をパッケージ化して実装基板108に固着している。   An example of a structure for attaching a gyro sensor to a mounting board will be described with reference to FIG. 6 (see Patent Document 1 below). Here, the circuit device 100 including the sensing element 101 which is a gyro sensor is fixed to the surface of the mounting substrate 108. In order to detect camera shake three-dimensionally, it is necessary to detect angular velocities in both the horizontal and vertical directions. When the mounting substrate 108 is placed in the horizontal direction, the element having the reference surface in the horizontal direction can be directly fixed to the mounting substrate 108. However, it is difficult to directly mount an element having a reference surface in the vertical direction on the mounting substrate 108. Therefore, in Patent Document 1, an element having a reference surface in the vertical direction is packaged and fixed to the mounting substrate 108.

回路装置100は感知素子101を樹脂モールドしたものであり、感知素子101と電気的に接続されたリード105が下方に導出している。回路装置100の外面は、感知素子102の基準面103に平行な最大面104が形成されている。ここで、基準面103は、感知素子101の検出軸102に対して直行する面である。ジャイロセンサである感知素子101は、検出軸102回りの角速度を求めることができる。   The circuit device 100 is obtained by resin-molding the sensing element 101, and a lead 105 electrically connected to the sensing element 101 is led downward. A maximum surface 104 parallel to the reference surface 103 of the sensing element 102 is formed on the outer surface of the circuit device 100. Here, the reference plane 103 is a plane orthogonal to the detection axis 102 of the sensing element 101. The sensing element 101 that is a gyro sensor can obtain an angular velocity around the detection axis 102.

回路装置100は、実装基板108を貫通して設けたリードホール106にリード105が挿入されることで、実装基板108に固定されていた。ここでは、基準面103が実装基板108の表面に対して直角に固定されている。また、リード105は、実装基板108の表面に形成された導電路107に接続されている。
特開2004−361175号公報
The circuit device 100 is fixed to the mounting substrate 108 by inserting the leads 105 into the lead holes 106 provided through the mounting substrate 108. Here, the reference surface 103 is fixed at a right angle to the surface of the mounting substrate 108. The lead 105 is connected to a conductive path 107 formed on the surface of the mounting substrate 108.
JP 2004-361175 A

しかしながら、上述した特許文献1記載の発明では、感知素子101が別パッケージとして実装基板108の表面に固着されていたので、回路装置100の実装に必要となる面積が大きくなる問題があった。このことが、感知素子101が内蔵されるビデオカメラ等のセットの小型化を阻害していた。   However, in the invention described in Patent Document 1 described above, since the sensing element 101 is fixed to the surface of the mounting substrate 108 as a separate package, there is a problem that an area required for mounting the circuit device 100 increases. This hinders downsizing of a set of a video camera or the like in which the sensing element 101 is built.

更に、回路装置100では、リード105が実装基板108に挿入される箇所に於いて、接続信頼性が低下してしまう問題があった。具体的には、感知素子101を内蔵する回路装置100は、回路装置100から導出されたリード105を介して、実装基板108に固着されていた。従って、回路装置100と実装基板108とを接続するリード105に大きな熱応力が作用するので、リード105の接続信頼性が低下する問題があった。   Further, the circuit device 100 has a problem in that the connection reliability is lowered at a position where the lead 105 is inserted into the mounting substrate 108. Specifically, the circuit device 100 including the sensing element 101 is fixed to the mounting substrate 108 via the lead 105 led out from the circuit device 100. Therefore, since a large thermal stress acts on the lead 105 connecting the circuit device 100 and the mounting substrate 108, there is a problem that the connection reliability of the lead 105 is lowered.

本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、小型化および接続信頼性の向上に寄与する回路装置およびその製造方法を提供することにある。   The present invention has been made in view of the above problems, and a main object of the present invention is to provide a circuit device that contributes to downsizing and improved connection reliability and a method for manufacturing the circuit device.

本発明の回路装置は、第1の基準面に対して所定の角度で配置されて物理量を感知する第1の素子と、前記第1の基準面と交差する第2の基準面に対して所定の角度で配置された第2の素子とを具備し、前記第1の素子および前記第2の素子を一体に樹脂封止したことを特徴とする。   The circuit device of the present invention has a first element that is arranged at a predetermined angle with respect to the first reference plane and senses a physical quantity, and a second reference plane that intersects the first reference plane. And the second element disposed at an angle of, and the first element and the second element are integrally resin-sealed.

更に本発明の回路装置は、第1の基準面に対して所定の角度で配置されて物理量を感知する第1の素子と、前記第1の基準面と交差する第2の基準面に対して所定の角度で配置された第2の素子と、前記第1の素子および前記第2の素子を一体に封止する封止樹脂と、前記第1の素子と電気的に接続されて前記第1の基準面に対して所定の角度で配置され、前記封止樹脂から裏面が露出する第1の導電パターンと、前記第2の素子と電気的に接続されて前記第2の基準面に対して所定の角度で配置され、前記封止樹脂から裏面が露出する第2の導電パターンとを具備することを特徴とする。   Furthermore, the circuit device of the present invention is arranged with respect to a first element that is arranged at a predetermined angle with respect to the first reference plane and senses a physical quantity, and a second reference plane that intersects the first reference plane. A first element disposed at a predetermined angle; a sealing resin that integrally seals the first element and the second element; and the first element electrically connected to the first element. The first conductive pattern is disposed at a predetermined angle with respect to the reference surface, and the back surface is exposed from the sealing resin, and the second conductive surface is electrically connected to the second reference surface. And a second conductive pattern disposed at a predetermined angle and having a back surface exposed from the sealing resin.

更に本発明の回路装置では、前記第1の基準面と前記第2の基準面とは、直角に交差することを特徴とする。   Furthermore, in the circuit device of the present invention, the first reference plane and the second reference plane intersect at a right angle.

更に本発明の回路装置では、前記第1の導電パターンと、前記第2の導電パターンとを接続する配線パターンを具備することを特徴とする。   The circuit device according to the present invention further includes a wiring pattern that connects the first conductive pattern and the second conductive pattern.

本発明の回路装置の製造方法は、物理量を感知する第1の素子を第1の基準面に対して所定の角度で配置し、前記第1の基準面と交差する第2の基準面に対して所定の角度で第2の素子を配置する工程と、前記第1の素子および前記第2の素子を封止樹脂により一体に樹脂封止する工程とを具備することを特徴とする。   In the method of manufacturing a circuit device according to the present invention, the first element for sensing a physical quantity is arranged at a predetermined angle with respect to the first reference plane, and the second reference plane intersecting the first reference plane is arranged. A step of disposing the second element at a predetermined angle, and a step of resin-sealing the first element and the second element integrally with a sealing resin.

更に本発明の回路装置の製造方法は、第1の基準面に対して所定の角度で延在する第1の導電パターンと、前記第1の基準面に交差する第2の基準面に対して所定の角度で延在する第2の導電パターンとを導電基板に凹状に形成する工程と、物理量を感知する第1の素子を、前記第1の基準面に対して所定の角度で配置されるように、前記第1の導電パターンに電気的に接続する工程と、前記第2の素子を、前記第2の基準面に対して所定の角度で配置されるように、前記第2の導電パターンに電気的に接続する工程と、前記第1の素子および前記第2の素子が被覆されるように封止樹脂を形成する工程と、前記第1の導電パターンおよび前記第2の導電パターンが分離されるように前記導電基板の裏面を除去する工程とを具備することを特徴とする。   The circuit device manufacturing method according to the present invention further includes a first conductive pattern extending at a predetermined angle with respect to the first reference plane and a second reference plane intersecting the first reference plane. A step of forming a second conductive pattern extending at a predetermined angle in a concave shape on the conductive substrate and a first element for sensing a physical quantity are arranged at a predetermined angle with respect to the first reference plane. As described above, the step of electrically connecting to the first conductive pattern and the second conductive pattern so that the second element is disposed at a predetermined angle with respect to the second reference plane. A step of electrically connecting to the substrate, a step of forming a sealing resin so as to cover the first element and the second element, and a separation of the first conductive pattern and the second conductive pattern And a step of removing the back surface of the conductive substrate. To.

更に本発明の回路装置の製造方法では、前記第1の基準面および前記第2の基準面は、水平面に対して45度以下の角度で交差するように配置され、前記第1の素子と前記第1の導電パターン、および前記第2の素子と前記第2の導電パターンとは、ワイヤボンディングにより接続されることを特徴とする。   Furthermore, in the method for manufacturing a circuit device of the present invention, the first reference plane and the second reference plane are arranged so as to intersect at an angle of 45 degrees or less with respect to a horizontal plane, and the first element and the second reference plane The first conductive pattern, the second element, and the second conductive pattern are connected by wire bonding.

本発明の回路装置に依れば、物理量を検出する第1の素子と第2の素子とが一体して封止樹脂により被覆される。従って、物理量を検出する第1の素子を含む複数個の素子を1つの回路装置に内蔵させることが可能となり、素子の実装に必要な面積を低減させることができる。従って、回路装置が内蔵されるビデオカメラ等のセット全体を小型化することができる。   According to the circuit device of the present invention, the first element and the second element for detecting the physical quantity are integrally covered with the sealing resin. Therefore, a plurality of elements including the first element for detecting the physical quantity can be incorporated in one circuit device, and the area necessary for mounting the elements can be reduced. Therefore, the entire set of a video camera or the like in which the circuit device is built can be downsized.

更に、本発明の回路装置に依れば、リードの差し込み部が存在しないので、熱応力等の外力に対する接続信頼性を向上させることができる。   Furthermore, according to the circuit device of the present invention, since there is no lead insertion portion, connection reliability against external force such as thermal stress can be improved.

本発明の回路装置の製造方法に依れば、異なる基準面に対して所定の角度で第1の素子および第2の素子を配置した後に、両素子を一体に樹脂封止している。従って、異なる基準面に対して所定の角度で配置された複数の素子が樹脂封止された回路装置を得ることができる。   According to the method of manufacturing a circuit device of the present invention, after arranging the first element and the second element at a predetermined angle with respect to different reference planes, both elements are integrally sealed with resin. Therefore, it is possible to obtain a circuit device in which a plurality of elements arranged at a predetermined angle with respect to different reference planes are sealed with resin.

更に、本発明の回路装置の製造方法に依れば、1つの導電基板の表面に所定の角度で、第1の導電パターンおよび第2の導電パターンを形成した後に、素子の実装および樹脂封止を行った後に、導電基板の裏面を除去することで各導電パターンを個別に分離している。従って、異なる平面上に延在する第1の導電パターンおよび第2の導電パターンを、同一の導電基板から製造することができる。よって、製造工程を簡素化することができる。   Furthermore, according to the method for manufacturing a circuit device of the present invention, after forming the first conductive pattern and the second conductive pattern at a predetermined angle on the surface of one conductive substrate, mounting the device and sealing the resin After performing the above, each conductive pattern is individually separated by removing the back surface of the conductive substrate. Therefore, the first conductive pattern and the second conductive pattern extending on different planes can be manufactured from the same conductive substrate. Therefore, the manufacturing process can be simplified.

更に、第1の導電パターンおよび第2の導電パターンを、水平面に対して45度以下の平面上に配置することで、傾斜面である第1の導電パターンおよび第2の導電パターンに、直にワイヤボンディングを行うことができる。従って、導電パターンの延在方向を水平にするために、導電基板自体を傾斜させる必要がないので、ワイヤボンディングを行う工程を簡略化することができる。   Furthermore, by arranging the first conductive pattern and the second conductive pattern on a plane of 45 degrees or less with respect to the horizontal plane, the first conductive pattern and the second conductive pattern which are inclined surfaces are directly Wire bonding can be performed. Therefore, it is not necessary to incline the conductive substrate itself in order to make the extending direction of the conductive pattern horizontal, so that the wire bonding process can be simplified.

以下、本発明の実施の形態を図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1を参照して、回路装置10Aの構成を説明する。図1(A)は回路装置10Aの
斜視図であり、図1(B)は図1(A)の代表的な断面図である。
The configuration of the circuit device 10A will be described with reference to FIG. 1A is a perspective view of the circuit device 10A, and FIG. 1B is a typical cross-sectional view of FIG.

図1(A)および図1(B)を参照して、回路装置10Aは、第1の基準面16に対して平行に配置された第1の素子11と、第2の基準面17に対して平行に配置された第2の素子12とを具備する。更に、第1の素子11は、第1の基準面16に対して平行に延在する第1の導電パターン13に電気的に接続されている。また、第2の素子12は、第2の基準面17に対して平行に延在する第2の導電パターン14に電気的に接続されている。第1の導電パターン13および第2の導電パターン14は、裏面が露出された状態で、封止樹脂15に埋め込まれている。   Referring to FIG. 1A and FIG. 1B, the circuit device 10 </ b> A is configured with respect to the first element 11 disposed in parallel to the first reference plane 16 and the second reference plane 17. And the second element 12 arranged in parallel. Further, the first element 11 is electrically connected to a first conductive pattern 13 that extends in parallel to the first reference plane 16. The second element 12 is electrically connected to a second conductive pattern 14 that extends in parallel to the second reference plane 17. The first conductive pattern 13 and the second conductive pattern 14 are embedded in the sealing resin 15 with the back surface exposed.

第1の素子11としては、変位、移動、圧力、重力、地磁気、衝撃、速度、加速度又は角速度等の物理量を検出可能な素子を採用可能である。本形態では、一例として、角速度を検出するジャイロセンサを、第1の素子11として採用して説明する。   As the first element 11, an element capable of detecting a physical quantity such as displacement, movement, pressure, gravity, geomagnetism, impact, speed, acceleration or angular velocity can be employed. In this embodiment, as an example, a gyro sensor that detects an angular velocity will be described as the first element 11.

ジャイロセンサである第1の素子11は、中空構造を有し、水晶振動片等の各構成要素が内蔵される。紙面では、第1の素子11は、垂直方向に立てて配置されている。そして、第1の素子11は、第1の基準面16に対して直交する第1の検出軸23回りの角速度(回転速度)を検出することができる。即ち、紙面上では上下方向の回転の程度が第1の素子11により検出される。   The first element 11, which is a gyro sensor, has a hollow structure and incorporates each component such as a crystal vibrating piece. On the paper surface, the first elements 11 are arranged upright in the vertical direction. The first element 11 can detect the angular velocity (rotational speed) around the first detection axis 23 orthogonal to the first reference plane 16. That is, the first element 11 detects the degree of vertical rotation on the paper surface.

第1の導電パターン13は、上述したように裏面が露出するように封止樹脂15に埋め込まれ、ジャイロセンサである第1の素子11に電気的に接続されている。ここでは、第1の導電パターン13は、第1の素子11が固着されるダイパッドおよび金属細線25が接続されるボンディングパッドから構成されている。第1の導電パターン13同士は、分離溝36に充填された封止樹脂15により電気的に分離されている。   As described above, the first conductive pattern 13 is embedded in the sealing resin 15 so that the back surface is exposed, and is electrically connected to the first element 11 that is a gyro sensor. Here, the first conductive pattern 13 includes a die pad to which the first element 11 is fixed and a bonding pad to which the metal thin wire 25 is connected. The first conductive patterns 13 are electrically separated from each other by the sealing resin 15 filled in the separation groove 36.

第2の素子12としては、第1の素子11と同様に、各種物理量を検出可能な素子を採用することができる。また、第2の素子12としてジャイロセンサを採用すると、第1の素子11とは異なる方向の角速度を検出することが可能となる。ここでは、水平方向に第2の素子12が載置される。従って、第2の素子12は、紙面上にて垂直方向に延在する第2の検出軸24回りの角速度を検出することができる。紙面上では、左右方向の回転の程度が第2の素子12により検出される。   As the second element 12, like the first element 11, an element capable of detecting various physical quantities can be employed. Further, when a gyro sensor is employed as the second element 12, an angular velocity in a direction different from that of the first element 11 can be detected. Here, the second element 12 is placed in the horizontal direction. Therefore, the second element 12 can detect the angular velocity around the second detection axis 24 extending in the vertical direction on the paper surface. On the paper surface, the second element 12 detects the degree of rotation in the left-right direction.

更に、第2の素子12として、検出素子以外の素子を採用することも可能である。例えば、第1の素子11により出力された電気信号を処理するLSI(Large Scale Integration)を、第2の素子12として採用することもできる。この場合は、回路装置10Aの内部に於いて、第1の導電パターン13と第2の導電パターン14とを接続する配線パターン22(図2(A)参照)が形成される。この配線パターン22により、第1の素子11と第2の素子12とが電気的に接続される。   Furthermore, an element other than the detection element can be employed as the second element 12. For example, an LSI (Large Scale Integration) that processes an electrical signal output from the first element 11 may be employed as the second element 12. In this case, a wiring pattern 22 (see FIG. 2A) that connects the first conductive pattern 13 and the second conductive pattern 14 is formed inside the circuit device 10A. With the wiring pattern 22, the first element 11 and the second element 12 are electrically connected.

第1の基準面16は、第1の素子11の主面が平行に配置される面である。また、第1の素子11が接続される第1の導電パターン13も、第1の基準面16に対して平行に延在している。ここでは、第1の基準面16は、紙面上にて垂直方向(縦方向)に延在している。   The first reference surface 16 is a surface on which the main surface of the first element 11 is arranged in parallel. The first conductive pattern 13 to which the first element 11 is connected also extends in parallel with the first reference plane 16. Here, the first reference surface 16 extends in the vertical direction (longitudinal direction) on the paper surface.

第2の基準面17は、第2の素子12の主面及び第2の導電パターン14が平行に配置される面である。ここでは、第2の基準面17は、紙面上にて水平方向(横方向)に延在している。上述した第2の検出軸24は、第2の基準面17に対して垂直に延在している。   The second reference surface 17 is a surface on which the main surface of the second element 12 and the second conductive pattern 14 are arranged in parallel. Here, the second reference surface 17 extends in the horizontal direction (lateral direction) on the paper surface. The second detection axis 24 described above extends perpendicular to the second reference plane 17.

第1の基準面16と第2の基準面17とは、所定の角度(θ)にて交差している。これらの基準面が交差する角度θを直角(90度)にすることで、第1の素子11および第2の素子12により、水平方向および垂直方向の角速度を同時に検出することができる。ここで、角度θは、90度未満でも良いし90度以上でも良い。内蔵される回路素子の種類および使用目的により角度θは変化させることができる。   The first reference surface 16 and the second reference surface 17 intersect at a predetermined angle (θ). By making the angle θ at which these reference planes intersect at a right angle (90 degrees), the first element 11 and the second element 12 can simultaneously detect the angular velocities in the horizontal direction and the vertical direction. Here, the angle θ may be less than 90 degrees or 90 degrees or more. The angle θ can be changed according to the type of circuit element incorporated and the purpose of use.

図1(B)に、回路装置10Aが実装基板20に実装された場合の断面図を示す。ここでは、第1の導電パターン13および第2の導電パターン14の露出面は、被覆樹脂18により被覆されている。更に、外部電極19が形成される領域の第2の導電パターン14の裏面は、被覆樹脂18から露出している。そして、露出する部分の第2の導電パターン14の裏面には、半田等の導電性接着剤から成る外部電極19が形成されている。この外部接続電極19を介して、回路装置10Aは、実装基板20の表面に形成された導電路21に固着されている。   FIG. 1B shows a cross-sectional view when the circuit device 10 </ b> A is mounted on the mounting substrate 20. Here, the exposed surfaces of the first conductive pattern 13 and the second conductive pattern 14 are covered with the coating resin 18. Further, the back surface of the second conductive pattern 14 in the region where the external electrode 19 is formed is exposed from the coating resin 18. An external electrode 19 made of a conductive adhesive such as solder is formed on the back surface of the exposed second conductive pattern 14. The circuit device 10 </ b> A is fixed to the conductive path 21 formed on the surface of the mounting substrate 20 through the external connection electrode 19.

ここでは、第2の基準面17が実装基板20の主面に対して平行になるように、実装基板20の表面に形成された導電路21に回路装置10Aが固着されている。従って、第2の素子12の主面が実装基板20に対して平行に配置される。そして、第1の基準面16と第2の基準面17とが直角に交差する場合は、第1の素子11の主面は、実装基板20に対して垂直に配置される。   Here, the circuit device 10 </ b> A is fixed to the conductive path 21 formed on the surface of the mounting substrate 20 so that the second reference surface 17 is parallel to the main surface of the mounting substrate 20. Therefore, the main surface of the second element 12 is arranged in parallel to the mounting substrate 20. When the first reference surface 16 and the second reference surface 17 intersect at a right angle, the main surface of the first element 11 is disposed perpendicular to the mounting substrate 20.

このように回路装置10Aが実装基板20に対して固着されることで、第1の素子11がジャイロセンサの場合は、実装基板20の主面に対して垂直方向の角速度を検出することが可能となる。更に、第1の素子11および第2の素子12の両方がジャイロセンサである場合は、実装基板20の主面に対して水平方向および垂直方向の両方の角速度を検出することが可能となる。   As described above, when the circuit device 10A is fixed to the mounting substrate 20, when the first element 11 is a gyro sensor, it is possible to detect an angular velocity in a direction perpendicular to the main surface of the mounting substrate 20. It becomes. Furthermore, when both the first element 11 and the second element 12 are gyro sensors, it is possible to detect angular velocities in both the horizontal direction and the vertical direction with respect to the main surface of the mounting substrate 20.

回路装置10Aには、実装面に対して垂直に配置される第1の素子11を含む複数の素子が内蔵されている。従って、実装基板20に対して主面(最大面)が垂直に配置される素子を実装するために、個別のパッケージを用意する必要が無くなる。従って、実装される部品の数を少なくすることができるので、実装基板20を小型化することができる。   The circuit device 10A contains a plurality of elements including the first element 11 arranged perpendicular to the mounting surface. Therefore, it is not necessary to prepare an individual package for mounting an element whose main surface (maximum surface) is arranged perpendicular to the mounting substrate 20. Therefore, since the number of components to be mounted can be reduced, the mounting board 20 can be reduced in size.

更に回路装置10Aは、第2の導電パターン14の露出面に付着させた外部電極19を介して、実装基板20の導電路21に固着されている。このことから、回路装置10Aを固着させるために、実装基板20に差し込み口を設ける必要がないので、実装基板20の構成を簡略化させることができる。更に、外部電極19を溶融させるリフロー工程により、回路装置10Aを他の部品と共に実装基板20に対して実装可能なので、回路装置10Aを実装する工程を簡略化することができる。   Furthermore, the circuit device 10 </ b> A is fixed to the conductive path 21 of the mounting substrate 20 through the external electrode 19 attached to the exposed surface of the second conductive pattern 14. For this reason, it is not necessary to provide an insertion port in the mounting substrate 20 in order to fix the circuit device 10A, so that the configuration of the mounting substrate 20 can be simplified. Furthermore, since the circuit device 10A can be mounted on the mounting substrate 20 together with other components by a reflow process for melting the external electrode 19, the process of mounting the circuit device 10A can be simplified.

上記の説明では、第1の素子11の主面は第1の基準面16に対して平行に配置されていたが、第1の素子の主面が第1の基準面16に対して垂直に配置されても良い。更には、第1の素子の主面が、第1の基準面に対して斜めに配置されても良い。このことは、第2の素子12の主面と第2の基準面17についても同様である。更に、この事項は、第1の導電パターン13と第1の基準面16、第2の導電パターン14と第2の基準面17の位置関係についても同様である。更にまた、第1の素子11の主面と第1の基準面16との相対的な位置関係は、第2の素子11の主面と第2の基準面17との相対的な位置関係と異なっても良い。   In the above description, the main surface of the first element 11 is arranged in parallel to the first reference plane 16, but the main surface of the first element 11 is perpendicular to the first reference plane 16. It may be arranged. Furthermore, the main surface of the first element may be disposed obliquely with respect to the first reference surface. The same applies to the main surface of the second element 12 and the second reference surface 17. Further, the same applies to the positional relationship between the first conductive pattern 13 and the first reference surface 16 and the second conductive pattern 14 and the second reference surface 17. Furthermore, the relative positional relationship between the main surface of the first element 11 and the first reference surface 16 is the relative positional relationship between the main surface of the second element 11 and the second reference surface 17. It may be different.

次に、図2の断面図を参照して、他の構成の回路装置の構成を説明する。この図に示す回路装置の基本的構成は、図1を参照して説明した回路装置10Aと同様である。   Next, the configuration of a circuit device having another configuration will be described with reference to the cross-sectional view of FIG. The basic configuration of the circuit device shown in this figure is the same as that of the circuit device 10A described with reference to FIG.

図2(A)を参照して、回路装置10Bでは、第1の導電パターン13と第2の導電パターン14とを接続するように延在する配線パターン22が形成されている。配線パターン22は、第1の導電パターン13から、第2の導電パターン14まで、曲折して延在している。   Referring to FIG. 2A, in circuit device 10B, wiring pattern 22 extending so as to connect first conductive pattern 13 and second conductive pattern 14 is formed. The wiring pattern 22 is bent and extended from the first conductive pattern 13 to the second conductive pattern 14.

配線パターン22を採用することにより、第1の素子11と第2の素子12とを電気的に接続することができる。従って、ジャイロセンサである第1の素子11により出力された角速度に基づく電気信号を、LSIである第2の素子12により処理することができる。   By employing the wiring pattern 22, the first element 11 and the second element 12 can be electrically connected. Therefore, the electrical signal based on the angular velocity output by the first element 11 that is a gyro sensor can be processed by the second element 12 that is an LSI.

更に、配線パターン22を採用することにより、裏面に外部電極が形成される第2の導電パターン14と第1の素子11とを電気的に接続することもできる。従って、第1の素子11により出力された電気信号を、配線パターン22、第2の導電パターン14および外部電極19を介して、回路装置10Bの外部に取り出すことができる。   Furthermore, by adopting the wiring pattern 22, the second conductive pattern 14 with the external electrode formed on the back surface can be electrically connected to the first element 11. Therefore, the electrical signal output by the first element 11 can be taken out of the circuit device 10B through the wiring pattern 22, the second conductive pattern 14, and the external electrode 19.

図2(B)を参照して、回路装置10Cでは、金属細線25Aにより、第1の導電パターン14と第2の導電パターンとを接続している。ここでの金属細線25Aの作用は、上述した配線パターン22と同様である。   Referring to FIG. 2B, in the circuit device 10C, the first conductive pattern 14 and the second conductive pattern are connected by a thin metal wire 25A. The action of the fine metal wire 25A here is the same as that of the wiring pattern 22 described above.

次に、図3から図5を参照して、上記した回路装置の製造方法を説明する。   Next, a method for manufacturing the above-described circuit device will be described with reference to FIGS.

図3(A)を参照して、先ず、導電基板30の表面に、導電パターンが形成可能な平坦面を凹状に設ける。ここでは、第1の基準面16および第2の基準面17に対して平行な2つの平坦面が形成されるように、導電基板30の表面から凹部31を設ける。即ち、第1の基準面16に対して平行な第1の平坦面34が形成され、第2の基準面17に対して平行な第2の平坦面35が形成されている。これらの平坦面が形成されることにより、導電基板30の表面には凹部31が形成される。導電基板30の材料としては、Cu、Al、Fe−Niの合金等を成分とした金属が採用される。また、導電基板30への上記平坦面の形成は、研削やエッチング等により行うことができる。   Referring to FIG. 3A, first, a flat surface on which a conductive pattern can be formed is provided in a concave shape on the surface of conductive substrate 30. Here, the recess 31 is provided from the surface of the conductive substrate 30 so that two flat surfaces parallel to the first reference surface 16 and the second reference surface 17 are formed. That is, a first flat surface 34 parallel to the first reference surface 16 is formed, and a second flat surface 35 parallel to the second reference surface 17 is formed. By forming these flat surfaces, a recess 31 is formed on the surface of the conductive substrate 30. As a material of the conductive substrate 30, a metal containing Cu, Al, Fe—Ni alloy or the like as a component is employed. The flat surface can be formed on the conductive substrate 30 by grinding or etching.

載置予定の第1の素子が実装面に対して垂直に配置される場合は、第1の基準面16および第2の基準面17とは直交するように(θ=90度)形成される。更にここでは、第1の平坦面34および第2の平坦面35は、左右対称に形成されている。   When the first element to be placed is arranged perpendicular to the mounting surface, the first reference surface 16 and the second reference surface 17 are formed so as to be orthogonal (θ = 90 degrees). . Further, here, the first flat surface 34 and the second flat surface 35 are formed symmetrically.

更に、第1の平坦面34および第2の平坦面35は、所定の導電パターンが形成されるように、エッチングレジスト32により被覆される。   Furthermore, the first flat surface 34 and the second flat surface 35 are covered with an etching resist 32 so that a predetermined conductive pattern is formed.

図3(B)を参照して、次に、エッチングレジスト32をエッチングマスクとして、ウェットエッチングを行う。このエッチング処理により、平坦面に分離溝36が形成され、凸状の導電パターンが形成される。具体的には、第1の平坦面34に第1の導電パターン13が凸状に形成される。また、第2の平坦面35には、第2の導電パターン14が凸状に形成される。エッチングが終了した後に、レジスト32は剥離される。   Next, referring to FIG. 3B, wet etching is performed using the etching resist 32 as an etching mask. By this etching process, the separation groove 36 is formed on the flat surface, and a convex conductive pattern is formed. Specifically, the first conductive pattern 13 is formed in a convex shape on the first flat surface 34. Further, the second conductive pattern 14 is formed in a convex shape on the second flat surface 35. After the etching is completed, the resist 32 is peeled off.

図3(C)を参照して、次に、第1の導電パターン13に第1の素子11を固着し、第2の導電パターン14に第2の素子12を実装する。ここで、第1の素子11および第2の素子12としては、例えばジャイロセンサ等の物理量を感知する素子が採用される。これらの素子は、半田、導電性ペーストまたは絶縁性の接着剤を介してランド状の導電パターンに固着される。   With reference to FIG. 3C, next, the first element 11 is fixed to the first conductive pattern 13, and the second element 12 is mounted on the second conductive pattern 14. Here, as the first element 11 and the second element 12, an element that senses a physical quantity, such as a gyro sensor, is employed. These elements are fixed to the land-like conductive pattern via solder, a conductive paste or an insulating adhesive.

第1の素子12の実装は、第1の導電パターンを水平面に対して傾斜させたまま行っても良いし、導電基板30全体を傾斜させることにより、第1の導電パターンを水平面に対して平行にしてから行っても良い。このことは、第2の素子の実装についても同様である。   The first element 12 may be mounted while the first conductive pattern is inclined with respect to the horizontal plane, or the first conductive pattern is parallel to the horizontal plane by inclining the entire conductive substrate 30. You may go after. The same applies to the mounting of the second element.

次に、図4を参照して、第1の素子11と第1の導電パターンとをワイヤボンディングする。更に、第2の素子12と第2の導電パターンとをワイヤボンディングする。図4(A)は第1の素子11についてワイヤボンディングを行っている状態を示す図であり、図4(B)はワイヤボンディングを行った後の状態を示す断面図である。   Next, referring to FIG. 4, the first element 11 and the first conductive pattern are wire-bonded. Further, the second element 12 and the second conductive pattern are wire-bonded. 4A is a diagram showing a state where wire bonding is performed on the first element 11, and FIG. 4B is a cross-sectional view showing a state after wire bonding is performed.

図4(A)を参照して、本形態では、第1の導電パターン13が水平面に対して傾斜している状態で、ワイヤボンディングを行っている。具体的には、第1の導電パターン13が平行に形成される第1の基準面16と水平面33とが交差する角度(α1)は、45度以下に形成される。従って、ボンディングパッド13A、ダイパッド13B、ボンディングパッド13Cおよび第1の素子11の主面と、水平面33とが成す角度も45度以下に形成される。この条件であれば、ワイヤボンディングを行うことにより、金属細線25により第1の素子11とボンディングパッド13Aとを接続することができる。具体的には、キャピラリチップ33を用いたボールボンディングにより、第1の素子11の電極(不図示)に金属細線25が接続される。更に、ステッチボンディングにより、金属細線25がボンディングパッド13Aに接続される。同様の作業は、第1の素子11とボンディングパッド13Cについても行われる。   With reference to FIG. 4A, in this embodiment, wire bonding is performed in a state where the first conductive pattern 13 is inclined with respect to the horizontal plane. Specifically, the angle (α1) at which the first reference surface 16 and the horizontal plane 33 on which the first conductive patterns 13 are formed in parallel intersect is formed to be 45 degrees or less. Therefore, the angle formed between the main surface of the bonding pad 13A, the die pad 13B, the bonding pad 13C and the first element 11 and the horizontal plane 33 is also set to 45 degrees or less. Under this condition, the first element 11 and the bonding pad 13A can be connected by the fine metal wire 25 by performing wire bonding. Specifically, the fine metal wire 25 is connected to the electrode (not shown) of the first element 11 by ball bonding using the capillary chip 33. Further, the fine metal wire 25 is connected to the bonding pad 13A by stitch bonding. A similar operation is performed for the first element 11 and the bonding pad 13C.

ワイヤボンディングを行うボンダー(不図示)は、金属細線25が接触する面の傾斜角(α1)が45度以下であれば、問題なくワイヤボンディングを行うことができる。この傾斜が45度を超えると、ワイヤボンディングが困難になる。従って、本形態では、第1の導電パターン13と水平面とが成す角度(α1)を45度以下にすることで、導電基板30全体を水平な状態のまま、ワイヤボンディングを行うことができる。即ち、第1の導電パターン13の表面を水平にするために導電基板30を傾斜させることなく、ワイヤボンディングを行える。このことから、ワイヤボンディングの工程を簡素化することができる。   A bonder (not shown) that performs wire bonding can perform wire bonding without any problem as long as the inclination angle (α1) of the surface with which the fine metal wires 25 contact is 45 degrees or less. If this inclination exceeds 45 degrees, wire bonding becomes difficult. Therefore, in this embodiment, by setting the angle (α1) formed by the first conductive pattern 13 and the horizontal plane to 45 degrees or less, wire bonding can be performed while the entire conductive substrate 30 is in a horizontal state. That is, wire bonding can be performed without inclining the conductive substrate 30 in order to level the surface of the first conductive pattern 13. Thus, the wire bonding process can be simplified.

図4(B)を参照して、上述と同様に、第2の導電パターン14および第2の素子12についても、ワイヤボンディングが行われる。また、第2の素子12のワイヤボンディングを行う場合も、第2の基準面17と水平面33とが交差する角度α2は45度以下に設定する。   Referring to FIG. 4B, similarly to the above, wire bonding is also performed on second conductive pattern 14 and second element 12. Also, when wire bonding of the second element 12 is performed, the angle α2 at which the second reference plane 17 and the horizontal plane 33 intersect is set to 45 degrees or less.

本形態では、一例として、第1の基準面16と第2の基準面17とが成す角度が90度となるように左右対称に配置されている。従って、上記したα1およびα2は45度となり、導電基板30を傾斜させることなく、傾斜面にワイヤボンディングを行うことができる。   In this embodiment, as an example, the first reference surface 16 and the second reference surface 17 are arranged symmetrically so that the angle formed by the first reference surface 16 and the second reference surface 17 is 90 degrees. Therefore, α1 and α2 described above are 45 degrees, and wire bonding can be performed on the inclined surface without inclining the conductive substrate 30.

次に、図5を参照して、樹脂封止および導電パターンの分離を行った後に、外部電極19を形成する。   Next, referring to FIG. 5, after the resin sealing and the separation of the conductive pattern, the external electrode 19 is formed.

図5(A)を参照して、素子等が被覆されるように導電基板30の表面に封止樹脂15を形成する。具体的には、第1の素子11、第2の素子12、第1の導電パターン13、第2の導電パターン14および金属細線25が被覆されるように、導電基板30の表面に封止樹脂15が形成される。更に、各導電パターン13間に形成された分離溝36にも、封止樹脂15が充填される。封止樹脂15の形成は、ポッティング、トランスファーモールド、インジェクションモールド等により行うことができる。封止樹脂15の材料としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂等の熱可塑性樹脂を採用することができる。   Referring to FIG. 5A, sealing resin 15 is formed on the surface of conductive substrate 30 so as to cover the elements and the like. Specifically, the surface of the conductive substrate 30 is encapsulated with the sealing resin so that the first element 11, the second element 12, the first conductive pattern 13, the second conductive pattern 14, and the fine metal wires 25 are covered. 15 is formed. Further, the sealing resin 15 is also filled in the separation grooves 36 formed between the conductive patterns 13. The sealing resin 15 can be formed by potting, transfer molding, injection molding, or the like. As the material of the sealing resin 15, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin can be employed.

図5(B)を参照して、次に、導電パターンが分離されるように導電基板30を裏面から除去する。具体的には、分離溝36に充填された封止樹脂15が露出して、第1の導電パターン13および第2の導電パターン14が互いに分離されるまで、導電基板30を除去する。導電基板30の除去は、導電基板30の裏面が一様に薄くなるように機械的に研削した後に、ウェットエッチングを行っても良い。更には、ウェットエッチングのみにより、導電基板30を裏面から除去しても良い。   Referring to FIG. 5B, next, conductive substrate 30 is removed from the back surface so that the conductive pattern is separated. Specifically, the conductive substrate 30 is removed until the sealing resin 15 filled in the separation groove 36 is exposed and the first conductive pattern 13 and the second conductive pattern 14 are separated from each other. The conductive substrate 30 may be removed by performing wet etching after mechanical grinding so that the back surface of the conductive substrate 30 is uniformly thin. Further, the conductive substrate 30 may be removed from the back surface only by wet etching.

図5(C)を参照して、次に、被覆樹脂18および外部電極19を形成する。先ず、第1の導電パターン13および第2の導電パターン14の露出面が被覆されるように被覆樹脂18を形成する。次に第2の導電パターン14の裏面を部分的に被覆樹脂18から露出させた後に、露出する部分の第2の導電パターン14に外部電極19を形成する。外部電極19の形成は、半田ペーストを第2の導電パターン14の露出面に付着させた後に、この半田ペーストを溶融させることにより行うことができる。   Next, referring to FIG. 5C, a coating resin 18 and an external electrode 19 are formed. First, the coating resin 18 is formed so that the exposed surfaces of the first conductive pattern 13 and the second conductive pattern 14 are covered. Next, after the back surface of the second conductive pattern 14 is partially exposed from the coating resin 18, the external electrode 19 is formed on the exposed second conductive pattern 14. The external electrode 19 can be formed by adhering a solder paste to the exposed surface of the second conductive pattern 14 and then melting the solder paste.

上述した工程により図1に示すような回路装置10Aが製造される。更に、外部電極を介して、この回路装置は、実装基板やセットの内壁等に実装される。外部電極19を介して回路装置10を実装することにより、内蔵される第1の素子11の主面を、実装面に対して垂直に配置することができる。   A circuit device 10A as shown in FIG. 1 is manufactured by the above-described steps. Further, the circuit device is mounted on a mounting substrate, an inner wall of the set, or the like via an external electrode. By mounting the circuit device 10 via the external electrode 19, the main surface of the built-in first element 11 can be arranged perpendicular to the mounting surface.

本発明の回路装置を示す図であり、(A)は斜視図、(B)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing. 本発明の回路装置を示す図であり、(A)および(B)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) and (B) are sectional drawings. 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A)-(C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) And (B) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A)-(C) is sectional drawing. 従来の回路装置を示す斜視図である。It is a perspective view which shows the conventional circuit device.

符号の説明Explanation of symbols

10A、10B、10C 回路装置
11 第1の素子
12 第2の素子
13 第1の導電パターン
14 第2の導電パターン
15 封止樹脂
16 第1の基準面
17 第2の基準面
18 被覆樹脂
19 外部電極
20 実装基板
21 導電路
22 配線パターン
23 第1の検出軸
24 第2の検出軸
25 金属細線
30 導電基板
31 凹部
32 レジスト
33 水平面
34 第1の平坦面
35 第2の平坦面
36 分離溝
DESCRIPTION OF SYMBOLS 10A, 10B, 10C Circuit apparatus 11 1st element 12 2nd element 13 1st conductive pattern 14 2nd conductive pattern 15 Sealing resin 16 1st reference surface 17 2nd reference surface 18 Coating resin 19 External Electrode 20 Mounting substrate 21 Conductive path 22 Wiring pattern 23 First detection axis 24 Second detection axis 25 Metal thin wire 30 Conductive substrate 31 Recess 32 Resist 33 Horizontal surface 34 First flat surface 35 Second flat surface 36 Separation groove

Claims (4)

第1の基準面に対して平行に配置されて物理量を感知する第1の素子と、
前記第1の基準面と交差する第2の基準面に対して平行に配置された第2の素子と、
前記第1の素子および前記第2の素子を一体に封止する封止樹脂と、
前記第1の素子と電気的に接続されて前記第1の基準面に対して平行に配置され、前記
封止樹脂から裏面が露出する第1の導電パターンと、
前記第2の素子と電気的に接続されて前記第2の基準面に対して平行に配置され、前記
封止樹脂から裏面が露出する第2の導電パターンとを具備し、
前記第1の導電パターンと前記第2の導電パターンとを接続するワイヤボンディングを前記封止樹脂内に具備することを特徴とする回路装置。
A first element that is arranged parallel to the first reference plane and senses a physical quantity;
A second element disposed parallel to a second reference plane intersecting the first reference plane;
A sealing resin for integrally sealing the first element and the second element;
A first conductive pattern electrically connected to the first element and arranged in parallel to the first reference surface, the back surface of the first conductive pattern being exposed from the sealing resin;
A second conductive pattern electrically connected to the second element and disposed in parallel to the second reference surface, the back surface of the sealing resin being exposed;
A circuit device comprising wire bonding for connecting the first conductive pattern and the second conductive pattern in the sealing resin.
前記第1の基準面と前記第2の基準面とは、直角に交差することを特徴とする請求項1記載の回路装置。   2. The circuit device according to claim 1, wherein the first reference plane and the second reference plane intersect at a right angle. 導電基板の表面からエッチングを行い、内面に平坦面を有する凹部を形成し、前記導電基板の前記平坦面をエッチングすることにより、第1の基準面に対して平行に延在する第1の導電パターンと、前記第1の基準面に交差する第2の基準面に対して平行に延在する第2の導電パターンとを形成する工程と、
物理量を感知する第1の素子を、前記第1の基準面に対して平行に配置されるように、前記第1の導電パターンに電気的に接続する工程と、
前記第2の素子を、前記第2の基準面に対して平行に配置されるように、前記第2の導電パターンに電気的に接続する工程と、
前記第1の素子および前記第2の素子が被覆されるように封止樹脂を形成する工程と、
前記第1の導電パターンおよび前記第2の導電パターンが分離されるように前記導電基板の裏面を除去する工程とを具備することを特徴とする回路装置の製造方法。
Etching is performed from the surface of the conductive substrate, a concave portion having a flat surface is formed on the inner surface, and the flat surface of the conductive substrate is etched , whereby the first conductive material extending in parallel to the first reference surface is formed. Forming a pattern and a second conductive pattern extending parallel to a second reference plane intersecting the first reference plane;
Electrically connecting a first element that senses a physical quantity to the first conductive pattern such that the first element is disposed in parallel to the first reference plane;
Electrically connecting the second element to the second conductive pattern such that the second element is disposed parallel to the second reference plane;
Forming a sealing resin so as to cover the first element and the second element;
And a step of removing a back surface of the conductive substrate so that the first conductive pattern and the second conductive pattern are separated from each other.
前記第1の基準面および前記第2の基準面は、水平面に対して45度以下の角度で交差するように配置され、
前記第1の素子と前記第1の導電パターン、および前記第2の素子と前記第2の導電パターンとは、ワイヤボンディングにより接続されることを特徴とする請求項3記載の回路装置の製造方法。
The first reference plane and the second reference plane are arranged to intersect with a horizontal plane at an angle of 45 degrees or less,
4. The method of manufacturing a circuit device according to claim 3, wherein the first element and the first conductive pattern, and the second element and the second conductive pattern are connected by wire bonding. .
JP2005159165A 2005-05-30 2005-05-31 Circuit device and manufacturing method thereof Expired - Fee Related JP4566066B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005159165A JP4566066B2 (en) 2005-05-31 2005-05-31 Circuit device and manufacturing method thereof
US11/416,083 US7553164B2 (en) 2005-05-30 2006-05-01 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159165A JP4566066B2 (en) 2005-05-31 2005-05-31 Circuit device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006337069A JP2006337069A (en) 2006-12-14
JP4566066B2 true JP4566066B2 (en) 2010-10-20

Family

ID=37557762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159165A Expired - Fee Related JP4566066B2 (en) 2005-05-30 2005-05-31 Circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4566066B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008028299B3 (en) * 2008-06-13 2009-07-30 Epcos Ag System support for e.g. micro-electro-mechanical system component, has flexible support with upper side, and conductor paths guided to connecting contacts on upper side of components, which is turned away from flexible support
DE102009001932A1 (en) * 2009-03-27 2010-09-30 Robert Bosch Gmbh Chip module and method for producing a chip module
JP2012193971A (en) * 2011-03-15 2012-10-11 Seiko Epson Corp Sensor module, sensor device, manufacturing method of sensor device and electronic apparatus
JP5553122B2 (en) * 2013-04-04 2014-07-16 セイコーエプソン株式会社 Manufacturing method of electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306047A (en) * 1994-05-10 1995-11-21 Murata Mfg Co Ltd Multi-axial detection type vibration gyro
JPH1062444A (en) * 1996-08-20 1998-03-06 Hitachi Ltd Acceleration sensor and control unit and vehicle occupant protection system
JPH10253652A (en) * 1997-03-14 1998-09-25 Denso Corp Sensor device, method of manufacturing the same, and lead frame used for the manufacture
JP2000081448A (en) * 1998-06-29 2000-03-21 Zexel Corp Method for detecting basic information about moving body and multiple sensor for basic information about moving body
JP2005129900A (en) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
JP2006214898A (en) * 2005-02-04 2006-08-17 Seiko Epson Corp Piezoelectric device and electronic equipment
JP4248527B2 (en) * 2005-05-30 2009-04-02 三洋電機株式会社 Circuit device manufacturing method

Also Published As

Publication number Publication date
JP2006337069A (en) 2006-12-14

Similar Documents

Publication Publication Date Title
US8624380B2 (en) Vertical mount package for MEMS sensors
KR101118774B1 (en) Image sensor device
EP2434297A1 (en) Structure having chip mounted thereon and module provided with the structure
US7851829B2 (en) Semiconductor chip module
US9964560B2 (en) Transfer mold type sensor device
US20200266151A1 (en) Electronic package structure
KR102192847B1 (en) Micromechanical sensor device
US7836764B2 (en) Electrical device with covering
US7332808B2 (en) Semiconductor module and method of manufacturing the same
KR20060069239A (en) Acceleration sensor
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
US7553164B2 (en) Circuit device and method of manufacturing the same
JP4566066B2 (en) Circuit device and manufacturing method thereof
JP2009076588A (en) Sensor package and manufacturing method thereof
WO2012002233A1 (en) Method of producing sensor device and sensor device
JP4248527B2 (en) Circuit device manufacturing method
KR20090090113A (en) Semiconductor package with MR and Hall sensors
JP5742170B2 (en) MEMS device, manufacturing method thereof, and semiconductor device having the same
JPH11126865A (en) Semiconductor device and manufacturing method
US20150145076A1 (en) Semiconductor package and manufacturing method thereof
CN100576517C (en) Circuit device and manufacturing method thereof
JPH09210821A (en) Semiconductor pressure sensor and method of manufacturing the same
JP2007227596A (en) Semiconductor module and manufacturing method thereof
US9638596B2 (en) Cavity-down pressure sensor device
US20150355219A1 (en) Multi-axis sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees