JP4569026B2

JP4569026B2 - Semiconductor substrate and manufacturing method thereof

Info

Publication number: JP4569026B2
Application number: JP2001101357A
Authority: JP
Inventors: 雅規木村
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2010-10-27
Anticipated expiration: 2021-03-30
Also published as: JP2002299261A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体基板とその製造方法に関するものであり、さらに詳しくは半導体レーザーや電子デバイス用の基板材料として使用される化合物結晶層を備えた半導体基板とその製造方法に関するものである。
【０００２】
【従来の技術】
化合物結晶層を備えた半導体基板として化合物半導体基板があり、該化合物半導体結晶基板は、発光ダイオードあるいはレーザーダイオード等の光デバイスや通信用高速電子デバイスなどの材料として期待された半導体材料である。特にレーザーダイオードは光通信システムの発光源として使用され、高速電子デバイスと共に情報化社会の成長に向けて大量に必要とされている。
【０００３】
一般に、化合物半導体結晶基板は、高圧雰囲気下で液体封止チョクラルスキー法によってその単結晶を成長させて単結晶インゴットを得て、その後スライス、面取り、ラッピング、エッチング、研磨、洗浄等の基板加工工程を経て製造される。しかし、化合物単結晶を成長させる際、双晶や転位などの結晶欠陥が発生しやすく、また成長できる結晶直径はＧａＡｓ単結晶の直径は６インチ程度、ＩｎＰ単結晶に至っては３インチ以下しか量産レベルに到達していない。またＩｎＰ単結晶は他の半導体結晶よりも柔らかいため、単結晶インゴットを得た後にスライス、研磨といった基板加工を施す際、基板が割れやすいことなどから基板加工における歩留まりが低い。このため、ＩｎＰ等の化合物半導体基板の製造はコストが高く、生産性が低いことが問題であった。
【０００４】
このような問題を解決するために、シリコン単結晶基板上にＩｎＰなどの化合物半導体結晶層をエピタキシャル成長させて半導体基板を得る方法が提案されてきた。シリコン単結晶は安価で、機械的強度に優れ且つ大きな熱伝導率を有しており、さらに直径６インチ以上の基板を容易に生産できる利点がある。従って、シリコン基板上にＩｎＰやＧａＡｓ等の化合物半導体結晶層を結晶性良くエピタキシャル成長できれば、安価なレーザーダイオードや高速電子デバイスの作製が可能となる。一般に、化合物半導体をエピタキシャル成長する方法として、有機金属気相成長（以下、ＭＯＶＰＥと言う）法、分子線エピタキシー（以下、ＭＢＥと言う）法などが知られている。
【０００５】
図２に、このようなシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図を示す。この半導体基板６は、シリコン結晶基板２の表面に多孔質化したシリコン結晶層５を形成し、この上に化合物結晶層４をエピタキシャル成長させた半導体基板である。しかし、このようにエピタキシャル成長によってシリコン結晶基板上に化合物結晶層４を成長させた場合、両者の格子定数の違いにより内部応力が発生し、化合物結晶層４に転位が発生する。たとえば、格子定数が５．４３１Åであるシリコン基板上に格子定数が５．６５３ÅのＧａＡｓを成長させる場合、Ｓｉに比べＧａＡｓの格子定数は約４％程度大きいため、化合物結晶層４内に圧縮応力が働き、膜圧が厚くなるにつれて転位が発生する。シリコン基板の表面を多孔質化したシリコン結晶層５とすることである程度歪みを緩和できるが、歪みを吸収しきれずに転位が発生し、デバイスに応用することが非常に困難であった。
【０００６】
このような問題に対する対策として、シリコン結晶基板上にシリコン多孔質層を形成し、続いてＭＯＶＰＥ法などによって成長温度を３段階に分けＳｉとＧａＡｓとの格子不整を緩和するためのＧａＡｓよりなる第一のバッファ層、ＧａＡｓ活性層の結晶性の再現性を良くするためのＧａＡｓよりなる第二のバッファ層、ＧａＡｓ活性層の順に形成する方法、また特開平１０−２２９０３４号にみられるように、シリコン結晶基板上にシリコン多孔質層を形成し、前記多孔質層の上面に薄いシリコン結晶層をＣＶＤ法によって形成し、該シリコン結晶層の上にＧａＡｓ、ＩｎＰ等を形成する方法等が提案されてきた。
これらのようにＧａＡｓよりなるバッファ層を成膜することや、またシリコン結晶基板の表面を多孔質化し、その後薄いＳｉ層を形成する方法は、格子不整を緩和させる有効な方法である。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の半導体基板製造方法には以下のような問題がある。まず、ＧａＡｓ活性層を成長させる場合にはもちろんのこと、ＩｎＰ活性層を形成する場合にも、Ｓｉとの格子不整を緩和するためには、ＧａＡｓをバッファ層として厚く成長させる必要がある。しかし、ＧａＡｓの構成元素であるＡｓは有害物質である。したがって、環境安全の観点からＧａＡｓを活性層とする半導体基板の場合であっても可能な限りＧａＡｓ材料を少なくすべきであり、ＩｎＰを活性層とするデバイスにあってはＧａＡｓを用いたバッファ層を使用しないことが良いことは言うまでもない。
【０００８】
また、ＧａＡｓをバッファ層として形成してもＳｉとの格子不整の緩和は十分でなく、バッファ層に転位が形成され、活性層の形成時に伝播する場合がある。
特にＧａＡｓバッファ層の上にＩｎＰ活性層を形成する場合には、ＧａＡｓとＩｎＰの両者の格子不整も作用しＧａＡｓバッファ層から転位が伝播しやすくなる。このような問題は薄いＳｉ層をバッファ層として形成する場合にも同様であり、ＧａＡｓ層、ＩｎＰ層との格子不整は十分には緩和されず、これらの層に転位が発生する場合があった。
【０００９】
さらに、前記化合物結晶層を成長する際の昇温・降温、または化合物結晶層の成長が終了し基板温度を下げる際の降温で、化合物結晶層とシリコン結晶層との熱膨張係数の違いにより化合物結晶層内に熱応力が働く。このため、化合物結晶層は反った状態になり、該化合物結晶層の膜厚が厚い場合にはクラックが発生することがあった。
【００１０】
本発明は上記問題点に鑑みて為されたものであり、本発明の目的は、有害物質であるＡｓ材料を使用することなく、あるいは使用するとしても可能な限り少なくし、シリコン結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体膜をエピタキシャル成長させた半導体基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、シリコン結晶基板上に化合物結晶層を形成した半導体基板であって、前記シリコン結晶基板の表面上にＳｉＧｅ結晶層が形成され、該ＳｉＧｅ結晶層の表面側が多孔質化しており、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層が形成されてなるものであることを特徴とする半導体基板が提供される。
【００１２】
このように、Ｓｉに比べてＧａＡｓやＩｎＰ（格子定数：５．８６９Å）の格子定数により近い格子定数を有するＧｅ（格子定数：５．６５７Å）を含むＳｉＧｅ結晶層が、シリコン結晶基板と化合物結晶層の間に形成された半導体基板であれば、基板内の格子不整が小さく結晶性の良い化合物結晶層が形成された半導体基板とすることができる。また、前記ＳｉＧｅ結晶層は多孔質化しているため、該ＳｉＧｅ結晶層の弾性変形可能な歪み範囲が広くなり、前記化合物結晶層を成長する際の昇温・降温に伴う前記シリコン基板と前記化合物結晶層との熱膨脹係数差による基板面に平行な方向の歪みを吸収できる半導体基板とすることができる。
【００１３】
この時、前記化合物結晶層が、ＩｎＰ結晶層であることが好ましい。
このように、本発明では、シリコン結晶基板上に結晶性の良いＩｎＰ結晶層を成長させた半導体基板を提供することができる。
【００１４】
また、本発明によれば、シリコン結晶基板上に化合物結晶層を形成した半導体基板の製造方法であって、シリコン結晶基板の表面上にＳｉＧｅ結晶層を形成させ、該ＳｉＧｅ結晶層の表面を多孔質化した後、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層を形成させることを特徴とする半導体基板の製造方法が提供される。
【００１５】
このように、シリコンに比べて活性層として形成される化合物半導体の格子定数により近い格子定数を有するＳｉＧｅ結晶層をシリコン結晶基板の表面上に形成することによって、シリコン結晶と化合物単結晶の格子定数差を緩和することができ、また該ＳｉＧｅ結晶層を多孔質化することによって、Ｓｉ基板と化合物結晶層の熱膨張係数差に伴なう歪みを緩和することができる。その結果、結晶性の良い化合物結晶層をエピタキシャル成長させた半導体基板を製造することができる。
【００１６】
この場合、前記シリコン結晶基板上に形成した前記ＳｉＧｅ結晶層に、酸化と酸化膜除去の工程を１回以上施し、その後該ＳｉＧｅ結晶層の表面を多孔質化することが好ましい。
【００１７】
このように、シリコン結晶基板上にＳｉＧｅ結晶層を形成した後、該結晶層表面に対して酸化・酸化膜除去を施すことによって、ＳｉＧｅ結晶層中のＧｅ比率が高くなり、それによって、ＳｉＧｅの格子定数はＧａＡｓやＩｎＰの格子定数に近づき、より格子整合を取りやすくすることができる。
【００１８】
また、この時、前記シリコン結晶基板としてＳＯＩ基板を用いることができる。
シリコン結晶基板としてＳＯＩ基板を用いた場合、酸化・酸化膜除去により内部に押し込められたＧｅ原子が、前記ＳＯＩ基板の埋め込み酸化膜によって拡散することが遮られることによってＳｉＧｅ層に蓄積され、Ｇｅ濃度の高いＳｉＧｅ結晶層を効率良く得ることができる。
【００１９】
さらに、前記ＳｉＧｅ結晶層を形成する前に、前記シリコン結晶基板の表面を多孔質化することが好ましい。
【００２０】
このようにシリコン結晶基板の表面も多孔質化しておくことにより、多孔質層がシリコン結晶基板とＳｉＧｅ結晶層の格子定数の差による歪みを緩和するため、あらかじめＧｅの組成比が高く格子定数の大きいＳｉＧｅ層を成長させることができる。
【００２１】
また、前記化合物結晶層として、ＩｎＰ結晶層とすることができる。
このように、本発明の半導体基板の製造方法によって、シリコン基板上に結晶性の良いＩｎＰ結晶層を成長させた半導体基板を製造することができる。
【００２２】
以下、本発明についてさらに詳細に説明するが、本発明はこれらに限定されるものではない。
【００２３】
本発明者等は、Ｓｉ結晶と前記３−５属化合物結晶の格子定数差を緩和する材料について鋭意調査した。その結果、Ｇｅ結晶の格子定数が５．６５７ÅとＧａＡｓ並に大きく、しかもＳｉとＧｅは任意の組成を取りうるため、Ｓｉに比べて、活性層として形成する化合物半導体の格子定数により近い格子定数を有するＳｉＧｅバッファ層を容易に形成できることに着目し、検討を重ねることにより本発明を完成するに至った。
【００２４】
すなわち、シリコン結晶基板の表面にＳｉＧｅ結晶層を成長させた後、前記ＳｉＧｅ結晶層の表面を多孔質化し、前記多孔質ＳｉＧｅ結晶層表面に化合物結晶層を成長させることにより、Ｓｉに比べてＧａＡｓやＩｎＰに格子定数がより近づき、半導体基板内の格子不整を小さくすることができる。ここで、ＳｉＧｅ結晶層中のＧｅの組成比率をｘとすると、一般にＳｉ_１−ｘＧｅ_ｘと記述するが、本発明では総称してＳｉＧｅと記述する。尚、ＳｉＧｅ結晶層をシリコン結晶基板の表面に成長させる際に、Ｇｅの組成比率を除々に増加させても良いし、成長の初期から目的の比率としても良い。
【００２５】
また、ＳｉＧｅ結晶層を多孔質化することにって、該ＳｉＧｅ結晶層の弾性変形可能な歪み範囲を広くすることができ、前記化合物結晶層を成長する際の昇温・降温、または成長後に基板の温度を下げる際の降温に伴うシリコン結晶基板と化合物結晶層との熱膨脹係数差による基板面に平行な方向の歪みも吸収することができる。その結果、前記シリコン結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体膜をエピタキシャル成長することができる。
【００２６】
この時、前記ＳｉＧｅ層を形成した後、該ＳｉＧｅ層に対して酸化・酸化膜除去を施すとＳｉＧｅ結晶層中のＧｅ比率を高くすることができる。酸化によりＳｉＧｅ層中のＧｅ濃度が高くなる理由は次のように説明される。先ず、酸化によってＳｉＧｅ表面が酸化されるとＳｉＯ_２膜が形成され、ＳｉＧｅ側に圧縮応力が働き、Ｓｉより共有結合半径の大きいＧｅ原子を押し出そうとする。しかし、ＧｅはＳｉＯ_２膜中を拡散しにいので、ＳｉＯ_２膜とは反対側に拡散する。その結果、ＳｉＧｅ層中のＧｅ濃度が高くなる。酸化膜を形成した後、フッ酸溶液などにより表面を処理するとＳｉＯ_２膜が除去され、Ｇｅ濃度の高くなったＳｉＧｅ層が現れる。この様に前記ＳｉＧｅ結晶層中のＧｅ濃度が高くなることによって、ＳｉＧｅの格子定数がＧａＡｓやＩｎＰの格子定数により近づくため、半導体基板内の格子整合はより取りやすくなる。
【００２７】
また、前記酸化・酸化膜除去工程は複数回繰り返すことにより、さらにＳｉＧｅ結晶層中のＧｅ濃度を高くすることができ、効果的である。
この場合、シリコン結晶基板としてＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用いることが好ましい。これによって酸化・酸化膜除去により内部に押し込められたＧｅ原子が前記ＳＯＩ基板の埋め込み酸化膜に遮られ内部に拡散しないことから、ＳｉＧｅ層に効率的に蓄積されるため、効率的にＧｅ濃度を高めることができる。
【００２８】
また、ＳｉＧｅ結晶層を形成する前にシリコン結晶基板の表面を多孔質化しておくようにしても良い。通常、シリコン結晶基板の表面に形成するＳｉＧｅ層のＧｅの組成比が高くなればなるほど、格子定数の違いにより転位が発生しやすくなる。しかし、シリコン基板表面に多孔質層を形成することによりシリコン結晶基板とＳｉＧｅ結晶層の格子定数の差による歪みを緩和することができ、Ｇｅの組成比が高く格子定数の大きいＳｉＧｅ結晶層を成長させることができる。そのため酸化・酸化膜除去の回数を少なくすることができ、効率的にＧｅ組成比を高くすることができる。
【００２９】
【発明の実施の形態】
本発明について、図面を用いて詳しく説明する。図１は、本発明によるシリコン基板上に化合物半導体結晶層を形成した半導体基板１の断面図である。
【００３０】
まず、シリコン結晶基板２の表面にＳｉＧｅ結晶層３をＣＶＤ法によって成長させる。原料ガスはゲルマン、シランである。ドーパントガスを導入することによってリン、ボロン等をドープしても良い。ＳｉＧｅの格子定数はＳｉとＧｅの濃度比によって左右され、ゲルマニウムの組成比が高くなるほど格子定数は大きくなり、ＧａＡｓやＩｎＰの格子定数に近づく。しかし、Ｇｅ濃度比を大きくし過ぎると無欠陥で成長できる成長層の厚さが数１００Å程度に限られるため、Ｇｅ／Ｓｉが０．２〜０．５の範囲で成長させるのが妥当である。
【００３１】
この時、事前にシリコン結晶基板２の表面を多孔質化しておくのが好ましい。
これによって、あらかじめＧｅ組成比の高いＳｉＧｅ結晶層を形成させることができる。ＳｉＧｅ結晶層の格子定数は化合物半導体の格子定数に近い値を有し、半導体基板内の格子不整を小さくするのに有効であるが、さらにＳｉＧｅの表面に対し酸化・酸化膜除去を施すことが好ましい。こうすることにより、ＳｉＧｅ層中のＧｅ原子が濃縮され、さらに格子整合が取りやすくなる。また、前記酸化・酸化膜除去を繰り返し行い、その回数に応じてＧｅ濃度を高くすることができる。
【００３２】
次に、ＳｉＧｅ表面を陽極酸化法を用いて多孔質化する。陽極酸化法はたとえば、ＨＦとアルコール１：１の混合液中に基板を浸し、約１０ｍＡ／ｃｍ^２の電流を約１０分間流す方法で行えば良い。ＳｉＧｅ基板がｐ型のときは光を照射しないが、ｎ型の時には照射する。
【００３３】
次に、多孔質化したＳｉＧｅ結晶層３の表面上にＭＯＶＰＥ法またはＭＢＥ法を用いて、ＧａＡｓまたはＩｎＰ等の化合物結晶の活性層４を形成する。この時、従来法で説明されているように成長温度を段階的に高くする３段階成長により、第１のバッファ層、第２のバッファ層、活性層という順に成膜しても良い。
【００３４】
以上の方法により、Ｓｉに比べてＧａＡｓあるいはＩｎＰ等の化合物結晶とより格子整合の取りやすいＳｉＧｅ結晶層をバッファ層として形成することができ、また、その表面の多孔質化により熱膨脹係数差に伴う歪みを緩和することができるため、転位等の格子欠陥が少なく、結晶性のよいＧａＡｓあるいはＩｎＰ等の化合物結晶層をエピタキシャル成長させることができる。
【００３５】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径６インチ、Ｎ型で面方位（１００）のシリコン単結晶ウェーハを用意し表面を洗浄する。洗浄方法としては、アンモニア水溶液と過酸化水素水溶液の混合液により洗浄し、水洗した後、ＨＦ洗浄により酸化膜を除去して、水洗・乾燥を行った。
ＳｉＧｅ結晶層の形成にはＣＶＤ装置を用いた。原料ガスとしてＳｉＨ_４とＧｅＨ_４を用い、Ｎ型ドーパントガスとしてＰＨ_３ガスを反応炉内に供給した。７０℃／秒の昇温速度で８００ ℃まで昇温し、約１ミクロン程度の膜厚のＰ型Ｓｉ−Ｇｅ混晶薄膜を形成した。
【００３６】
次に形成されたＳｉＧｅ表面を陽極酸化法を用いて多孔質化した。ＨＦとアルコールの１：１混合液中に基板を浸し、光を照射しながら１０ｍＡ／ｃｍ^２の電流を１０分間流した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＧａ（トリメチルガリウム）とＡｓＨ_３を原料ガスとして、９００℃で多孔質ＳｉＧｅ表面にＧａＡｓを約５ミクロン成長させた。
【００３７】
（比較例１）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のシリコン単結晶ウェーハを準備した。次にシリコン単結晶基板の表面に対し、実施例１と同じ方法で陽極酸化法を用いて多孔質化した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＧａ（トリメチルガリウム）とＡｓＨ_３を原料ガスとして、９００℃で多孔質Ｓｉ表面にＧａＡｓを約５ミクロン成長させた。
【００３８】
実施例１におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．２５であった。また、ＧａＡｓ活性層中の転位密度をＫＯＨの融液（４５０℃程度）でエッチングした後に、光学顕微鏡によって測定したところ、比較例１によるＧａＡｓ活性層中の転位密度に比べて約１／１０程度と低かった。
【００３９】
（実施例２）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面にＳｉＧｅ結晶層を形成し、該ＳｉＧｅ結晶層を実施例１と同じ方法で陽極酸化し多孔質化した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＩｎ（トリメチルインジウム）とＰＨ_３を原料ガスとして、９００℃で多孔質ＳｉＧｅ表面にＩｎＰ結晶層を約５ミクロン成長させた。
【００４０】
（比較例２）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハを準備した。次にＳｉ表面を陽極酸化法を用いて多孔質化した。ＨＦとアルコール１：１の混合液中に基板を浸し、光を照射しながら１０ｍＡ／ｃｍ^２の電流を１０分間流した。陽極酸化終了後、水洗・乾燥を行った。
続いて、ＭＯＶＰＥ法によって、ＴＭＩｎ（トリメチルインジウム）とＰＨ_３を原料ガスとして、９００℃で多孔質Ｓｉ表面にＩｎＰを約１０ミクロン成長させた。
【００４１】
実施例２におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．２６であった。また、ＩｎＰ結晶層中の転位密度を実施例１と同様に測定したところ、比較例２によるＩｎＰ活性層中の転位密度に比べて約１／７程度と低かった。
【００４２】
（実施例３）
実施例１と同じように、直径６インチ、Ｎ型で面方位（１００）のＳｉウェーハ表面にＳｉＧｅ結晶層を形成した。その後、酸化雰囲気中１０００℃で１時間の熱処理によりＳｉＧｅ表面を酸化した。その後基板をＨＦ水溶液に浸し、酸化膜を除去し、水洗後乾燥させた。次に実施例１と同じ要領でＳｉＧｅ表面を陽極酸化して多孔質化した後、約１０μｍの厚さのＩｎＰ結晶層を成長させた。
【００４３】
実施例３におけるＳｉＧｅ結晶層中のＧｅの組成比を測定したところ０．４８であった。また、ＩｎＰ結晶層中の転位密度を実施例１と同様に測定したところ、比較例２によるＩｎＰ活性層中の転位密度に比べて約１／１５程度と低かった。
【００４４】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００４５】
例えば、上記では形成させる化合物結晶層としてＩｎＰ、ＧａＡｓを例示したが、ＧａＰ、ＧａＡｓＰ等の化合物結晶を形成させる場合にも本発明は適用できる。
【００４６】
【発明の効果】
以上説明したように、シリコン結晶基板の表面にＳｉより大きい格子定数を有するＳｉＧｅ結晶層を成長させることにより、ＧａＡｓやＩｎＰ等の化合物結晶層との格子不整を小さくすることができ、さらにＳｉＧｅ層を多孔質化することより、前記化合物結晶層とシリコン結晶基板との熱膨脹係数差に伴う歪みも吸収することができる。その結果、シリコン単結晶基板上に格子欠陥が少なく結晶性の良い化合物半導体結晶層をエピタキシャル成長させた半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図の一例である。
【図２】従来法によるシリコン結晶基板上に化合物結晶層が形成された半導体基板の断面図である。
【符号の説明】
１…半導体基板、２…シリコン結晶基板、
３…表面側を多孔質化したＳｉＧｅ結晶層、４…化合物結晶層（活性層）、
５…多孔質化したＳｉ結晶層、６…半導体基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor substrate and a manufacturing method thereof, and more particularly to a semiconductor substrate including a compound crystal layer used as a substrate material for a semiconductor laser or an electronic device and a manufacturing method thereof.
[0002]
[Prior art]
There is a compound semiconductor substrate as a semiconductor substrate provided with a compound crystal layer, and the compound semiconductor crystal substrate is a semiconductor material expected as a material for an optical device such as a light emitting diode or a laser diode or a high-speed electronic device for communication. In particular, laser diodes are used as light emitting sources in optical communication systems, and are required in large quantities for the growth of an information society together with high-speed electronic devices.
[0003]
In general, a compound semiconductor crystal substrate is obtained by growing a single crystal by a liquid-sealed Czochralski method under a high pressure atmosphere to obtain a single crystal ingot, and then processing the substrate such as slicing, chamfering, lapping, etching, polishing, and washing. It is manufactured through a process. However, when growing a compound single crystal, crystal defects such as twins and dislocations are likely to occur, and the crystal diameter that can be grown is about 6 inches of GaAs single crystal and less than 3 inches for InP single crystal. The level has not been reached. Further, since the InP single crystal is softer than other semiconductor crystals, when the substrate processing such as slicing and polishing is performed after the single crystal ingot is obtained, the substrate is easily broken, and thus the yield in the substrate processing is low. For this reason, the production of a compound semiconductor substrate such as InP has been problematic in that the cost is high and the productivity is low.
[0004]
In order to solve such a problem, a method of obtaining a semiconductor substrate by epitaxially growing a compound semiconductor crystal layer such as InP on a silicon single crystal substrate has been proposed. A silicon single crystal is inexpensive, has excellent mechanical strength, has a large thermal conductivity, and has an advantage that a substrate having a diameter of 6 inches or more can be easily produced. Therefore, if a compound semiconductor crystal layer such as InP or GaAs can be epitaxially grown on a silicon substrate with good crystallinity, an inexpensive laser diode or high-speed electronic device can be manufactured. In general, as a method for epitaxially growing a compound semiconductor, a metal organic chemical vapor deposition (hereinafter referred to as MOVPE) method, a molecular beam epitaxy (hereinafter referred to as MBE) method, and the like are known.
[0005]
FIG. 2 shows a cross-sectional view of a semiconductor substrate in which a compound crystal layer is formed on such a silicon crystal substrate. The semiconductor substrate 6 is a semiconductor substrate in which a porous silicon crystal layer 5 is formed on the surface of the silicon crystal substrate 2 and the compound crystal layer 4 is epitaxially grown thereon. However, when the compound crystal layer 4 is grown on the silicon crystal substrate by epitaxial growth in this way, internal stress is generated due to the difference in lattice constant between the two, and dislocations are generated in the compound crystal layer 4. For example, when GaAs having a lattice constant of 5.653 Å is grown on a silicon substrate having a lattice constant of 5.431 ＧａＡｓ, the lattice constant of GaAs is about 4% larger than that of Si. Dislocation occurs as the film pressure increases. Although the strain can be alleviated to some extent by using the silicon crystal layer 5 having a porous silicon substrate surface, dislocation occurs without being able to absorb the strain, which makes it very difficult to apply it to a device.
[0006]
As a countermeasure against such a problem, a porous silicon layer is formed on a silicon crystal substrate, and then the growth temperature is divided into three stages by the MOVPE method or the like, and a first layer made of GaAs for relaxing lattice mismatch between Si and GaAs. One buffer layer, a second buffer layer made of GaAs for improving the reproducibility of the crystallinity of the GaAs active layer, a method of forming the GaAs active layer in this order, and as seen in JP-A-10-229034 A method is proposed in which a silicon porous layer is formed on a silicon crystal substrate, a thin silicon crystal layer is formed on the upper surface of the porous layer by a CVD method, and GaAs, InP, etc. are formed on the silicon crystal layer. I came.
Such a method of forming a buffer layer made of GaAs, or making the surface of the silicon crystal substrate porous and then forming a thin Si layer is an effective method for reducing lattice irregularities.
[0007]
[Problems to be solved by the invention]
However, the above-described semiconductor substrate manufacturing method has the following problems. First, not only when growing a GaAs active layer, but also when forming an InP active layer, it is necessary to grow GaAs as a buffer layer in order to alleviate lattice mismatch with Si. However, As which is a constituent element of GaAs is a harmful substance. Therefore, from the viewpoint of environmental safety, even in the case of a semiconductor substrate having GaAs as an active layer, GaAs material should be reduced as much as possible. In a device having InP as an active layer, a buffer layer using GaAs. It goes without saying that it is good not to use.
[0008]
Further, even when GaAs is formed as a buffer layer, the lattice mismatch with Si is not sufficiently relaxed, and dislocations are formed in the buffer layer and may propagate during the formation of the active layer.
In particular, when an InP active layer is formed on a GaAs buffer layer, both lattice dislocations of GaAs and InP act and dislocations easily propagate from the GaAs buffer layer. The same problem occurs when a thin Si layer is formed as a buffer layer, and the lattice irregularities with the GaAs layer and InP layer are not sufficiently relaxed, and dislocations may occur in these layers. .
[0009]
Further, the compound crystal layer has a temperature increase / decrease when growing the compound crystal layer, or a temperature decrease when the growth of the compound crystal layer is completed and the substrate temperature is lowered, and the compound crystal layer and the silicon crystal layer have different thermal expansion coefficients. Thermal stress acts in the crystal layer. For this reason, the compound crystal layer is warped, and cracks may occur when the thickness of the compound crystal layer is large.
[0010]
The present invention has been made in view of the above problems, and the object of the present invention is to use an As material, which is a harmful substance, without using or even if possible, on a silicon crystal substrate. An object of the present invention is to provide a semiconductor substrate on which a compound semiconductor film with few lattice defects and good crystallinity is epitaxially grown, and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, there is provided a semiconductor substrate having a compound crystal layer formed on a silicon crystal substrate, wherein the SiGe crystal layer is formed on the surface of the silicon crystal substrate, and the SiGe crystal layer There is provided a semiconductor substrate characterized in that the surface side is made porous and a compound crystal layer is formed on the surface of the porous SiGe crystal layer .
[0012]
As described above, a SiGe crystal layer containing Ge (lattice constant: 5.657Å) having a lattice constant closer to that of GaAs or InP (lattice constant: 5.869 て) than that of Si includes a silicon crystal substrate and a compound crystal. As long as the semiconductor substrate is formed between the layers, a semiconductor substrate on which a compound crystal layer having a small lattice irregularity and good crystallinity in the substrate is formed can be obtained. Further, since the SiGe crystal layer is made porous, the strain range in which the SiGe crystal layer can be elastically deformed is widened, and the silicon substrate and the compound accompanying the temperature increase / decrease when growing the compound crystal layer A semiconductor substrate capable of absorbing strain in a direction parallel to the substrate surface due to a difference in thermal expansion coefficient with the crystal layer can be obtained.
[0013]
At this time, the compound crystal layer is preferably an InP crystal layer .
As described above, the present invention can provide a semiconductor substrate in which an InP crystal layer having good crystallinity is grown on a silicon crystal substrate.
[0014]
According to the present invention, there is also provided a semiconductor substrate manufacturing method in which a compound crystal layer is formed on a silicon crystal substrate, wherein the SiGe crystal layer is formed on the surface of the silicon crystal substrate, and the surface of the SiGe crystal layer is made porous. There is provided a method for producing a semiconductor substrate, characterized in that a compound crystal layer is formed on the surface of the porous SiGe crystal layer after crystallization .
[0015]
Thus, by forming on the surface of the silicon crystal substrate a SiGe crystal layer having a lattice constant closer to that of the compound semiconductor formed as the active layer than silicon, the lattice constant of the silicon crystal and the compound single crystal The difference can be relaxed, and by making the SiGe crystal layer porous, the strain accompanying the difference in thermal expansion coefficient between the Si substrate and the compound crystal layer can be relaxed. As a result, a semiconductor substrate in which a compound crystal layer with good crystallinity is epitaxially grown can be manufactured.
[0016]
In this case, it is preferable that the SiGe crystal layer formed on the silicon crystal substrate is subjected to oxidation and oxide film removal steps at least once, and then the surface of the SiGe crystal layer is made porous .
[0017]
Thus, after forming the SiGe crystal layer on the silicon crystal substrate, the Ge ratio in the SiGe crystal layer is increased by performing oxidation / oxide film removal on the surface of the crystal layer. The lattice constant approaches the lattice constant of GaAs or InP, making it easier to achieve lattice matching.
[0018]
At this time, an SOI substrate can be used as the silicon crystal substrate .
When an SOI substrate is used as the silicon crystal substrate, Ge atoms pushed into the inside by removal of the oxide / oxide film are accumulated in the SiGe layer by being blocked by the buried oxide film of the SOI substrate, and the Ge concentration High SiGe crystal layer can be obtained efficiently.
[0019]
Furthermore, it is preferable to make the surface of the silicon crystal substrate porous before forming the SiGe crystal layer .
[0020]
Since the surface of the silicon crystal substrate is also made porous in this way, the porous layer relieves distortion due to the difference in lattice constant between the silicon crystal substrate and the SiGe crystal layer, so that the Ge composition ratio is high and the lattice constant is high. Large SiGe layers can be grown.
[0021]
The compound crystal layer can be an InP crystal layer .
As described above, a semiconductor substrate in which an InP crystal layer having good crystallinity is grown on a silicon substrate can be manufactured by the method for manufacturing a semiconductor substrate of the present invention.
[0022]
Hereinafter, the present invention will be described in more detail, but the present invention is not limited thereto.
[0023]
The present inventors diligently investigated materials that relax the difference in lattice constant between the Si crystal and the Group 3-5 compound crystal. As a result, the lattice constant of the Ge crystal is as large as 5.657Å and GaAs, and since Si and Ge can have any composition, the lattice constant closer to the lattice constant of the compound semiconductor formed as the active layer than Si. Focusing on the fact that a SiGe buffer layer having a thickness can be easily formed, the present invention has been completed by repeated studies.
[0024]
That is, after a SiGe crystal layer is grown on the surface of a silicon crystal substrate, the surface of the SiGe crystal layer is made porous, and a compound crystal layer is grown on the surface of the porous SiGe crystal layer, so that GaAs compared to Si. Further, the lattice constant becomes closer to InP, and the lattice irregularity in the semiconductor substrate can be reduced. Here, when the composition ratio of Ge in the SiGe crystal layer is x, it is generally described as Si _1-x Ge _x , but in the present invention, it is collectively referred to as SiGe. Incidentally, when the SiGe crystal layer is grown on the surface of the silicon crystal substrate, the composition ratio of Ge may be gradually increased, or the target ratio may be set from the initial stage of the growth.
[0025]
Also, by making the SiGe crystal layer porous, the strain range in which the SiGe crystal layer can be elastically deformed can be widened, and when the compound crystal layer is grown, the temperature is increased or decreased, or after the growth. It is also possible to absorb strain in a direction parallel to the substrate surface due to a difference in thermal expansion coefficient between the silicon crystal substrate and the compound crystal layer accompanying a temperature drop when the temperature of the substrate is lowered. As a result, a compound semiconductor film having few crystal defects and good crystallinity can be epitaxially grown on the silicon crystal substrate.
[0026]
At this time, the Ge ratio in the SiGe crystal layer can be increased by forming the SiGe layer and then removing the oxide film from the SiGe layer. The reason why the Ge concentration in the SiGe layer is increased by the oxidation is explained as follows. First, when the surface of SiGe is oxidized by oxidation, a SiO ₂ film is formed, compressive stress acts on the SiGe side, and tries to push out Ge atoms having a larger covalent bond radius than Si. However, Ge is because Nii diffused SiO ₂ film, the SiO ₂ film diffuses to the opposite side. As a result, the Ge concentration in the SiGe layer is increased. After the oxide film is formed, if the surface is treated with a hydrofluoric acid solution or the like, the SiO ₂ film is removed, and a SiGe layer with a high Ge concentration appears. As described above, since the Ge concentration in the SiGe crystal layer is increased, the lattice constant of SiGe approaches the lattice constant of GaAs or InP, so that the lattice matching in the semiconductor substrate is more easily obtained.
[0027]
The oxide / oxide film removal step is repeated a plurality of times, and the Ge concentration in the SiGe crystal layer can be further increased, which is effective.
In this case, it is preferable to use an SOI (Silicon On Insulator) substrate as the silicon crystal substrate. As a result, Ge atoms pushed into the interior by removal of the oxide / oxide film are blocked by the buried oxide film of the SOI substrate and do not diffuse inside, so that they are efficiently accumulated in the SiGe layer. Can be increased.
[0028]
Further, the surface of the silicon crystal substrate may be made porous before forming the SiGe crystal layer. Usually, the higher the Ge composition ratio of the SiGe layer formed on the surface of the silicon crystal substrate, the easier it is to generate dislocations due to the difference in lattice constant. However, by forming a porous layer on the surface of the silicon substrate, strain due to the difference in lattice constant between the silicon crystal substrate and the SiGe crystal layer can be alleviated, and a SiGe crystal layer with a high Ge composition ratio and a large lattice constant can be grown. Can be made. Therefore, the number of oxide / oxide film removals can be reduced, and the Ge composition ratio can be increased efficiently.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of a semiconductor substrate 1 in which a compound semiconductor crystal layer is formed on a silicon substrate according to the present invention.
[0030]
First, the SiGe crystal layer 3 is grown on the surface of the silicon crystal substrate 2 by the CVD method. The source gas is germane or silane. You may dope phosphorus, boron, etc. by introduce | transducing dopant gas. The lattice constant of SiGe depends on the concentration ratio of Si and Ge. As the composition ratio of germanium increases, the lattice constant increases and approaches the lattice constant of GaAs or InP. However, if the Ge concentration ratio is increased too much, the thickness of the growth layer that can be grown without defects is limited to about several hundreds of liters. Therefore, it is appropriate to grow Ge / Si in the range of 0.2 to 0.5. .
[0031]
At this time, the surface of the silicon crystal substrate 2 is preferably made porous in advance.
As a result, a SiGe crystal layer having a high Ge composition ratio can be formed in advance. The lattice constant of the SiGe crystal layer has a value close to the lattice constant of the compound semiconductor, which is effective in reducing the lattice irregularity in the semiconductor substrate, but it is also possible to remove the oxide / oxide film from the SiGe surface. preferable. By doing so, the Ge atoms in the SiGe layer are concentrated, and lattice matching becomes easier. Further, the Ge concentration can be increased according to the number of repetitions of the oxide / oxide film removal.
[0032]
Next, the SiGe surface is made porous using an anodic oxidation method. The anodic oxidation method may be performed, for example, by immersing the substrate in a mixed solution of HF and alcohol 1: 1 and flowing a current of about 10 mA / cm ² for about 10 minutes. Light is not irradiated when the SiGe substrate is p-type, but irradiation is performed when the SiGe substrate is n-type.
[0033]
Next, an active layer 4 of a compound crystal such as GaAs or InP is formed on the surface of the porous SiGe crystal layer 3 by using the MOVPE method or the MBE method. At this time, as described in the conventional method, the first buffer layer, the second buffer layer, and the active layer may be formed in this order by three-step growth in which the growth temperature is increased stepwise.
[0034]
By the above method, it is possible to form a SiGe crystal layer, which is more easily lattice-matched with a compound crystal such as GaAs or InP than Si, as a buffer layer, and the surface becomes porous, resulting in a difference in thermal expansion coefficient. Since the strain can be relaxed, a compound crystal layer such as GaAs or InP having good crystallinity with few lattice defects such as dislocations can be epitaxially grown.
[0035]
【Example】
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
Example 1
A silicon single crystal wafer having a diameter of 6 inches, N-type and plane orientation (100) is prepared, and the surface is cleaned. As a cleaning method, the substrate was washed with a mixed solution of an aqueous ammonia solution and an aqueous hydrogen peroxide solution, washed with water, then the oxide film was removed by HF washing, and washed with water and dried.
A CVD apparatus was used to form the SiGe crystal layer. SiH ₄ and GeH ₄ were used as source gases, and PH ₃ gas was supplied into the reactor as an N-type dopant gas. The temperature was raised to 800 ° C. at a temperature raising rate of 70 ° C./second to form a P-type Si—Ge mixed crystal thin film having a thickness of about 1 micron.
[0036]
Next, the formed SiGe surface was made porous using an anodic oxidation method. The substrate was immersed in a 1: 1 mixture of HF and alcohol, and a current of 10 mA / cm ² was applied for 10 minutes while irradiating light. After completion of the anodization, washing and drying were performed.
Subsequently, GaAs was grown on the surface of the porous SiGe by about 5 microns at 900 ° C. by MOVPE using TMGa (trimethylgallium) and AsH ₃ as source gases.
[0037]
(Comparative Example 1)
In the same manner as in Example 1, a silicon single crystal wafer having a diameter of 6 inches, an N type, and a plane orientation (100) was prepared. Next, the surface of the silicon single crystal substrate was made porous by using the anodic oxidation method in the same manner as in Example 1. After completion of the anodization, washing and drying were performed.
Subsequently, GaAs was grown on the porous Si surface by about 5 microns at 900 ° C. using TMGa (trimethylgallium) and AsH ₃ as source gases by the MOVPE method.
[0038]
The composition ratio of Ge in the SiGe crystal layer in Example 1 was measured and found to be 0.25. The dislocation density in the GaAs active layer was measured with an optical microscope after being etched with a KOH melt (about 450 ° C.). As a result, the dislocation density in the GaAs active layer according to Comparative Example 1 was about 1/10. It was low.
[0039]
(Example 2)
As in Example 1, a SiGe crystal layer is formed on the surface of a Si wafer having a diameter of 6 inches, N-type and plane orientation (100), and the SiGe crystal layer is anodized by the same method as in Example 1 to make it porous. did. After completion of the anodization, washing and drying were performed.
Subsequently, an InP crystal layer was grown on the surface of the porous SiGe at 900 ° C. by TMOV (trimethylindium) and PH ₃ as source gases by the MOVPE method.
[0040]
(Comparative Example 2)
In the same manner as in Example 1, a Si wafer having a diameter of 6 inches, an N type, and a plane orientation (100) was prepared. Next, the Si surface was made porous using an anodic oxidation method. The substrate was immersed in a 1: 1 mixture of HF and alcohol, and a current of 10 mA / cm ² was applied for 10 minutes while irradiating light. After completion of the anodization, washing and drying were performed.
Subsequently, InP was grown on the porous Si surface by about 10 microns at 900 ° C. using TMIn (trimethylindium) and PH ₃ as source gases by the MOVPE method.
[0041]
It was 0.26 when the composition ratio of Ge in the SiGe crystal layer in Example 2 was measured. Further, when the dislocation density in the InP crystal layer was measured in the same manner as in Example 1, the dislocation density in the InP active layer according to Comparative Example 2 was as low as about 1/7.
[0042]
(Example 3)
In the same manner as in Example 1, a SiGe crystal layer was formed on the surface of a Si wafer having a diameter of 6 inches, an N type, and a plane orientation (100). Thereafter, the SiGe surface was oxidized by heat treatment at 1000 ° C. for 1 hour in an oxidizing atmosphere. Thereafter, the substrate was immersed in an HF aqueous solution to remove the oxide film, washed with water and dried. Next, the SiGe surface was anodized in the same manner as in Example 1 to make it porous, and then an InP crystal layer having a thickness of about 10 μm was grown.
[0043]
It was 0.48 when the composition ratio of Ge in the SiGe crystal layer in Example 3 was measured. Further, when the dislocation density in the InP crystal layer was measured in the same manner as in Example 1, it was about 1/15 lower than the dislocation density in the InP active layer according to Comparative Example 2.
[0044]
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0045]
For example, although InP and GaAs are exemplified as the compound crystal layer to be formed in the above, the present invention can also be applied to the case where compound crystals such as GaP and GaAsP are formed.
[0046]
【The invention's effect】
As described above, by growing a SiGe crystal layer having a lattice constant larger than that of Si on the surface of the silicon crystal substrate, lattice mismatch with a compound crystal layer such as GaAs or InP can be reduced, and the SiGe layer can be further reduced. By making the structure porous, it is possible to absorb the strain accompanying the difference in thermal expansion coefficient between the compound crystal layer and the silicon crystal substrate. As a result, a semiconductor substrate in which a compound semiconductor crystal layer with few lattice defects and good crystallinity is epitaxially grown on a silicon single crystal substrate can be provided.
[Brief description of the drawings]
FIG. 1 is an example of a cross-sectional view of a semiconductor substrate in which a compound crystal layer is formed on a silicon crystal substrate according to the present invention.
FIG. 2 is a cross-sectional view of a semiconductor substrate in which a compound crystal layer is formed on a silicon crystal substrate according to a conventional method.
[Explanation of symbols]
1 ... Semiconductor substrate, 2 ... Silicon crystal substrate,
3 ... SiGe crystal layer with porous surface side, 4 ... Compound crystal layer (active layer),
5 ... Porous Si crystal layer, 6 ... Semiconductor substrate.

Claims

A semiconductor substrate in which a compound crystal layer is formed on a silicon crystal substrate, formed on the surface of the silicon crystal substrate, and subjected to at least one oxidation and oxide film removal process on the SiGe crystal layer surface to form SiGe It is a SiGe crystal layer enriched with Ge atoms in the crystal layer, the surface side of the SiGe crystal layer is made porous, and a compound crystal layer is formed on the surface of the porous SiGe crystal layer A semiconductor substrate characterized by the above.

2. The semiconductor substrate according to claim 1, wherein the compound crystal layer is an InP crystal layer.

A method of manufacturing a semiconductor substrate having a compound crystal layer formed on a silicon crystal substrate, wherein the SiGe crystal layer is formed on the surface of the silicon crystal substrate, and the step of oxidizing and removing the oxide film is performed once or more on the SiGe crystal layer. And then forming the compound crystal layer on the surface of the porous SiGe crystal layer after making the surface of the SiGe crystal layer porous.

4. The method of manufacturing a semiconductor substrate according to claim 3 , wherein an SOI substrate is used as the silicon crystal substrate.

Before forming the SiGe crystal layer, a method of manufacturing a semiconductor substrate according to any one of claims 3 to 4 the surface of the silicon crystal substrate, characterized in that porous.

The method of manufacturing a semiconductor substrate according to any one of claims 3 to 5, characterized in that to form the InP crystal layer as the compound crystal layer.