JP4581893B2

JP4581893B2 - 電子装置、及び電子機器

Info

Publication number: JP4581893B2
Application number: JP2005219516A
Authority: JP
Inventors: 貴士宮澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-09-10
Filing date: 2005-07-28
Publication date: 2010-11-17
Anticipated expiration: 2022-07-31
Also published as: JP2006039574A

Description

本発明は、電気光学装置等の電子装置、及び電子機器に関する。

近年、従来のＬＣＤ（Liquid Crystal Display）素子に代わる次世代の発光デバイスとして、有機ＥＬ（Electronic Luminescence）素子が注目されている。有機ＥＬ素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力であるなど、表示パネルとして優れた特性を有している。

このような有機ＥＬ素子を駆動するための従来の回路（例えば、特許文献１）としては、例えば、図１４に示す構成が挙げられる。この回路において、駆動トランジスタＴｒ１のドレインは、正孔注入用電極を介して、電流型の被駆動素子Ｌ（有機ＥＬ素子）に接続されている。スイッチングトランジスタＴｒ３のゲートは走査線Ｓに、ソースはデータ線Ｄに、ドレインは駆動トランジスタＴｒ１のゲートと容量素子Ｃの一端とにそれぞれ接続されている。容量素子Ｃの他端は電源線Ｖに接続されている。スイッチングトランジスタＴｒ３は、走査線Ｓからゲートに供給される選択電位によりオン・オフ制御され、このオンの期間中にデータ線Ｄから供給される信号電圧により容量素子Ｃに電荷が蓄電される。

そして、この電荷により生じる容量素子Ｃの端子間電圧により駆動トランジスタＴｒ１のゲートに電圧が印加され、この電圧に応じた量の電流Ｉｄｓが電源線Ｖから被駆動素子Ｌに供給される。なお、駆動トランジスタＴｒ１のゲートに印加される電圧に応じて駆動トランジスタＴｒ１のソース・ドレイン間のコンダクタンスが制御され、これにより被駆動素子Ｌたる有機ＥＬ素子の輝度が定められる。

国際公開第WO98/36407号パンフレット

しかしながら、上記回路を適用した表示パネルの製造プロセスにおいて、画素を構成する被駆動素子Ｌの特性については、表示パネルの各画素にわたって比較的均一に構成することができるのに対し、駆動トランジスタＴｒ１の特性については、半導体膜の膜質や、膜厚、不純物濃度や拡散領域、ゲート絶縁膜等の材質、膜厚、動作温度などの各種条件により、表示パネルの各画素にわたって均質化することは難しい。

ここで、上記回路における各トランジスタを、薄膜トランジスタにより構成する場合、各トランジスタの特性にバラツキが生じやすく、とくに上記回路を用いて表示パネルを構成したときには、駆動トランジスタＴｒ１のゲート電圧に対するドレイン・ソース間電流の特性のバラツキが問題となる。すなわち、各画素の駆動トランジスタＴｒ１のゲートに共通の電圧を印加しても、有機ＥＬ素子を流れる電流量は、上記バラツキの存在により画素毎に異なるため、各画素の発光輝度にむらが生じて表示パネルの画像品質が著しく損なわれてしまうことになる。

このような事情から、電流型の被駆動素子を駆動する駆動トランジスタのバラツキを補償するための回路が必要とされている。

本発明に係る電子装置は、上記の問題に対して顕著な効果を奏する。

本発明の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、複数の電源線と、を含み、前記複数の単位回路の各々は、第１のゲートを含む駆動トランジスタと、第２のゲートを含むスイッチングトランジスタと、を備え、前記第２のゲートは前記複数の第１の信号線のうちの一つの第１の信号線に接続され、前記第１のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第２の信号線のうちの一つの第２の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記複数の電源線の各々は、複数の電位に設定可能であることを特徴とする。

本発明の他の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第１のゲートを含む駆動トランジスタと、第２のゲートを含むスイッチングトランジスタと、を備え、前記第２のゲートは前記複数の第１の信号線のうちの一つの第１の信号線に接続され、前記第１のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第２の信号線のうちの一つの第２の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定されることを特徴とする。

上記の電子装置において、前記複数の単位回路の各々は、さらに第３のゲートを備えた補償トランジスタを含み、前記データ電流は、前記補償トランジスタ及び前記スイッチングトランジスタを介して前記一つの第２の信号線と前記一つの電源線との間に流れるようにしてもよい。

上記の電子装置において、前記第３のゲートは、前記補償トランジスタのソースまたはドレインのいずれかに接続されていてもよい。

上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、３個のみであってもよい。

上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、前記駆動トランジスタ、前記スイッチングトランジスタ及び前記補償トランジスタのみであってもよい。

上記の電子装置において、前記補償トランジスタと前記駆動トランジスタの導電型は同一であることが好ましい。

上記の電子装置において、前記複数の単位回路の各々は、さらに被駆動素子を含み、前記被駆動素子に供給される駆動電流の電流レベルは、前記第１のゲートの前記ゲート電圧に対応していることが好ましい。

上記の電子装置において、前記第１のゲートの前記ゲート電圧の設定は第１の期間に行われ、前記被駆動素子に対する前記駆動電流の供給は、前記第１の期間とは異なる第２の期間に行われてもよい。

上記の電子装置において、前記複数の電源線は、前記複数の走査線の延設方向に沿って配置されていることが好ましい。

上記の電子装置において、前記駆動トランジスタの閾値電圧は、前記補償トランジスタの閾値電圧より高くならないように設定されていることが好ましい。

上記の電子装置において、前記被駆動素子は、電気光学素子であり、前記複数の第１の信号線の各々が走査線として機能し、前記複数の第２の信号線の各々がデータ線として機能してもよい。
上記の電子装置において、前記電気光学素子は、有機EL素子であってもよい。

上記の電子装置において、前記複数の第１の信号線の各々に沿って、前記被駆動素子として同色の電気光学素子が配置されていてもよい。

本発明の他の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第１のゲートを含む駆動トランジスタと、第２のゲートを含むスイッチングトランジスタと、を備え、前記第２のゲートは前記複数の第１の信号線のうちの一つの第１の信号線に接続され、前記第１のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第２の信号線のうちの一つの第２の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記電源線制御回路は、バッファ回路及びソースフォロワ回路のうち少なくとも一つを含むことを特徴とする。

本発明の他の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第１のゲートを含む駆動トランジスタと、第２のゲートを含むスイッチングトランジスタと、を備え、前記第２のゲートは前記複数の第１の信号線のうちの一つの第１の信号線に接続され、前記第１のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第２の信号線のうちの一つの第２の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記電源線制御回路は、前記複数の電源線のインピーダンスを低下させる手段を備えていることを特徴とする。

上記の電子装置において、前記駆動トランジスタはｐチャネル型であることが好ましい。

上記の電子装置は電子機器に実装することができる。

本発明に係る単位回路は、被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記ゲートに直接接続され、ダイオード接続された補償トランジスタとを含み、前記補償トランジスタを通過する、データ信号として供給されるデータ電流に応じて前記駆動トランジスタの導通状態が設定されることを特徴とする。この構成によれば、例えば、補償トランジスタが駆動トランジスタのゲートに直接接続されているので、これら２つのトランジスタは互いに近接して設けられる結果、その２つのトランジスタの特性を揃えること、または特性比を調整することが容易となる。また、補償トランジスタを通過するデータ電流が、駆動トランジスタによって制御される電流量に直接反映される。ここで、前記補償トランジスタと、ソースまたはドレインのいずれか一方を介して直列に接続された第１のスイッチングトランジスタとを含み、前記第１のスイッチングトランジスタのソースまたはドレインの他方は、信号線に接続され、前記第１のスイッチングトランジスタを介して前記信号線と前記補償トランジスタとが電気的に接続された時に前記データ電流が前記補償トランジスタを通過する構成が好ましい。

本発明の他の単位回路は、被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記駆動トランジスタのゲートに接続された第１のスイッチングトランジスタと、前記第１のスイッチングトランジスタのゲートに接続された第１の信号線と、前記第１のスイッチングトランジスタのソースまたはドレインのいずれか一方に接続された第２の信号線と、電源電圧が印加された電源線とを備えた単位回路であって、前記電源線と前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第２のスイッチングトランジスタを有し、前記補償トランジスタはダイオード接続され、前記第２のスイッチングトランジスタのゲートは前記第１の信号線とは異なる第３の信号線に接続されている構成を特徴とする。また、本発明は、電流駆動される被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記駆動トランジスタのゲートに接続された第１のスイッチングトランジスタと、前記第１のスイッチングトランジスタのゲートに接続された第１の信号線と、前記第１のスイッチングトランジスタのソースまたはドレインのいずれか一方に接続された第２の信号線と、電源電圧が印加された電源線とを備えた単位回路であって、前記電源線と前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第２のスイッチングトランジスタを有し、前記補償トランジスタはダイオード接続され、前記第２のスイッチングトランジスタのゲートは前記第１の信号線に接続されている構成を特徴とする。いずれの構成においても、駆動トランジスタのバラツキを補償することが可能となる。ここで、前者と後者とを比較すると、後者に係る構成の方では、第１及び第２のスイッチングトランジスタのゲートが同一の第１の信号線に接続されるので、第３の信号線が不要となり、配線数を削減することが可能となる。なお、ダイオード接続されたトランジスタとは、そのソースまたはドレインのいずれか一方が、ゲートに接続された状態にあるトランジスタをいう。また、前者に係る構成において、前記第１のスイッチングトランジスタ及び前記第２のスイッチングトランジスタが共にオン状態となる期間が設けられている構成が好ましい。

ここで、前者および後者に係る構成において、前記第２の信号線は、データ信号として電流を供給するデータ線である構成が好ましい。

また、前記補償トランジスタに流れる電流量に応じた電荷が前記容量素子に蓄電される構成でも良い。

前記駆動トランジスタと前記補償トランジスタとにおいてゲート電圧に対するソース・ドレイン間の電流特性が略同一であることも好ましいが、前記補償トランジスタに流れる電流量は、前記駆動トランジスタによって制御された電流量よりも大きい構成であっても良い。

さらに、前記被駆動素子が有機エレクトロルミネッセンス素子であることが望ましい。

また、前記駆動トランジスタ、前記第１及び第２のスイッチングトランジスタ、前記補償トランジスタは、それぞれ薄膜トランジスタであることが好ましいが、前記駆動トランジスタについては、経年変化の少ないｐチャネル型であることが望ましい。

上記目的を達成するために、本発明は、第１の走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続された第１のスイッチングトランジスタと、電源電圧が印加される電源線と前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第２のスイッチングトランジスタであって、ダイオードとして機能する補償トランジスタと、前記第１の走査線とは異なる第２の走査線に供給される走査信号に応じてオンまたはオフする第２のスイッチングトランジスタと、ゲートが前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保持する容量素子とを具備する構成を特徴とする。

また、本発明は、第１の走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続された第１のスイッチングトランジスタと、電源電圧が印加される電源線と前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第２のスイッチングトランジスタであって、ダイオードとして機能する補償トランジスタと、前記第１の走査線に供給される走査信号に応じてオンまたはオフする第２のスイッチングトランジスタと、ゲートが前記第１のスイッチングトランジスタのソースまたはドレインのいずれか他方に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保持する容量素子とを具備する構成を特徴とする。いずれの構成においても、駆動トランジスタのバラツキを補償することが可能となる。ここで、前者と後者とを比較すると、後者に係る構成の方では、第１及び第２のスイッチングトランジスタのゲートが同一の走査線に接続されるので、第２の走査線が不要となり、配線数を削減することが可能となる。

上記目的を達成するために、本発明は、走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続されたスイッチングトランジスタと、前記スイッチングトランジスタがオンする期間の少なくとも一部または全部の期間にて第１の電源電圧が印加される第１の電源線と前記スイッチングトランジスタのソースまたはドレインのいずれか他方との間にてダイオードとして機能する補償トランジスタと、ゲートが前記スイッチングトランジスタのソースまたはドレインの他方に接続されるとともに、自己のソースまたはドレインの一方が第２の電源電圧が印加された第２の電源線に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保持する容量素子とを具備する構成を特徴とする。

また、本発明は、走査信号が供給される走査線にゲートが接続されるとともに、ソースまたはドレインのいずれか一方がデータ線に接続されたスイッチングトランジスタと、ソースまたはドレインにゲートが接続された補償トランジスタであって、前記走査信号に応じて前記スイッチングトランジスタがオンする期間の少なくとも一部または全部の期間にて第１の電源電圧が印加される第１の電源線にソースまたはドレインのいずれか一方が接続され、前記スイッチングトランジスタのソースまたはドレインのいずれか他方に、自己のソースまたはドレインのいずれか他方が接続された補償トランジスタと、ゲートが前記スイッチングトランジスタのソースまたはドレインの他方に接続されるとともに、自己のソースまたはドレインの一方が第２の電源電圧が印加された第２の電源線に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続された容量素子とを具備する構成を特徴とする。いずれの構成においても、駆動トランジスタのバラツキを補償するとともに、トランジスタを１個減らすことが可能となる。

ここで、前記第１の電源電圧と前記第２の電源電圧とは略等しいことが望ましい。

また、上記単位回路を少なくとも１つ用いて、電気光学装置、記憶装置、センサー装置等の種々の電子装置を構成しても良い。例えば、上記単位回路を画素回路として用いれば電気光学装置を構成することが可能である。このような電気光学装置を電子機器に実装しても良い。

上記目的を達成するために、本発明は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第１の端子及び第２の端子を含む駆動トランジスタと、第３の端子及び第４の端子を含み、前記駆動トランジスタのゲートに前記第３の端子が接続された補償トランジスタと、第５の端子及び第６の端子を含み、前記駆動トランジスタのゲート及び前記第３の端子に前記第５の端子が接続されたスイッチングトランジスタと、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流に応じた電荷量を保持するとともに、前記駆動トランジスタのゲートに一端が接続された容量素子とを含み、前記第４の端子は前記複数の単位回路のうち他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線を複数の電位に設定する、または、前記第１の電源線と電源電位との切断・接続を制御する制御回路を備える構成を特徴とする。この構成によれば、簡素な構成で駆動トランジスタの閾値電圧を補償することができる。

この電子回路において、前記単位回路の各々には、前記駆動トランジスタ、前記補償トランジスタ及び前記スイッチングトランジスタ以外のトランジスタは存在しない。したがって、駆動トランジスタの閾値電圧を補償しつつ、使用するトランジスタの個数を従来のものに較べて１個低減させることできる。

この電子回路において、前記補償トランジスタは、そのゲートが前記第３の端子に接続されている。したがって、駆動トランジスタを流れる電流は、容量素子に充電される電圧で制御することができる。

この電子回路において、前記駆動トランジスタと前記補償トランジスタの導電型は同じである。これによれば、駆動トランジスタを容易に補償することができる。

この電子回路において、前記第１の端子には電子素子が接続されている。駆動トランジスタの閾値電圧は補償されているので、電子素子に流れる電流値を精度良く制御することができる。なお、電子素子としては、電流駆動される被駆動素子である。

この電子回路において、前記制御回路は、第７の端子及び第８の端子を含むトランジスタであり、前記第７の端子は電源に接続され、前記第８の端子は前記第１の電源線に接続されている。これによれば、制御回路を容易に構成することができる。

この電子回路において、前記補償トランジスタ及び前記スイッチングトランジスタを経由して電流が流れている期間、少なくとも前記第１の電源線及び前記第２の電源線の電位は実質的に同電位となるように設定されている。これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を該駆動トランジスタのゲートに確実に供給することができる。

この電子回路において、前記第１の電源線と前記第２の電源線とが同電位を有する電源に電気的に接続可能である。これによれば、第１の電源線と第２の電源線とに供給される電圧を容易にほぼ等しくさせることができる。

この電子回路において、前記駆動トランジスタの閾値電圧は前記補償トランジスタの閾値電圧より高くならないように設定されている。これによれば、駆動トランジスタの閾値電圧を確実に補償することができる。

この電子回路において、前記補償トランジスタに流れる電流量は、前記駆動トランジスタによって制御された電流量よりも大きい構成が好ましい。この構成によれば、スイッチングトランジスタがオンしたときに、当該スイッチングトランジスタ及び補償トランジスタに流れる電流量に応じた電荷を迅速に容量素子に蓄積することが可能となる。

上記の電子回路を少なくとも１つ用いて、例えば、電気光学装置、記憶装置、センサー装置等の種々の電子装置を構成しても良い。

また、本発明は、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子及び第２の端子を含む駆動トランジスタと、第３の端子及び第４の端子を含み、前記駆動トランジスタのゲートに前記第３の端子が接続された補償トランジスタと、第５の端子及び第６の端子を含み、前記駆動トランジスタのゲート及び前記第３の端子に前記第５の端子が接続されたスイッチングトランジスタと、前記第１の端子に接続された電気光学素子と、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流に応じた電荷量を保持し、前記駆動トランジスタのゲートに一端が接続された容量素子とを含み、前記第４の端子に接続された第１の電源線は、前記複数の単位回路のうち少なくとも１つの他の単位回路の前記第４の端子にも共通接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線を複数の電位に設定する、または、前記第１の電源線と電源電位との切断・接続を制御する制御回路を備える。これによれば、駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタが１個低減されるので、開口率を向上させて、表示品質の高くすることが可能となる。また、単位回路を構成するトランジスタの数を従来のものと較べて１個低減させることができるため、歩留まりを向上させることができる。

この電気光学装置において、前記電気光学素子は有機ＥＬ素子である。これによれば、従来のものと較べて使用するトランジスタを１個低減させることで開光率が高く、かつ、有機ＥＬ素子の輝度階調を精度良く制御することができる。

この電気光学装置において、前記制御回路は、第７の端子及び第８の端子を含むトランジスタであり、前記第７の端子は電源に接続され、前記第８の端子は前記第１の電源線に接続されている。駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタを１個低減した単位を容易に構成することができる。

この電気光学装置において、前記補償トランジスタ及び前記スイッチングトランジスタを経由して電流が流れている期間は少なくとも前記第１の電源線及び前記第２の電源線の電位は実質的に同電位となるように設定されている。これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を同駆動トランジスタのゲートに確実に供給することができる。この電気光学装置において、前記第１の電源線と前記第２の電源線とが同電位を有する電源に電気的に接続可能である。これによれば、単位回路に接続される第１の電源線と第２の電源線とに供給される電圧を容易にほぼ等しくさせることができる。

この電気光学装置において、前記駆動トランジスタの閾値電圧は前記補償トランジスタの閾値電圧より高くならないように設定されている。これによれば、駆動トランジスタの閾値電圧を確実に補償することができる。したがって、電気光学素子の輝度階調を精度良く制御することができる。

本発明は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差部に対応してそれぞれ配置された単位回路と、複数の第１の電源線とを含む電気光学装置であって、前記単位回路の各々は、第１の端子及び第２の端子を含む駆動トランジスタと、第３の端子及び第４の端子を含み、前記駆動トランジスタのゲートに前記第３の端子が接続された補償トランジスタと、第５の端子及び第６の端子を含み、前記駆動トランジスタのゲート及び前記第３の端子に前記第５の端子が接続されたスイッチングトランジスタと、前記第１の端子に接続された電気光学素子と、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流値に応じた電荷量を保持し、前記駆動トランジスタのゲートに一端が接続された容量素子とを含み、一連の単位回路に含まれるスイッチングトランジスタのゲートは一つの走査線に共通接続され、前記一連の単位回路における第４の端子は一つの第１の電源線に共通接続され、前記第１の電源線の各々を複数の電位に設定する、または、一つの第１の電源線と電源電位との切断・接続を制御する制御回路を備える。これによれば、単位回路内に設けられたすべての駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタが１個低減されるので、開口率を向上させて、表示品質の高くすることが可能となる。また、単位回路を構成するトランジスタの数を従来のものと較べて１個低減させることができるため、歩留まりを向上させることができる。

この電気光学装置において、前記一連の単位回路における第２の端子は、一つの第２の電源線に共通接続されている。これによれば、表示品質の高くすることが可能となる。

この電気光学装置において、前記補償トランジスタのゲートは、自己の第３の端子に接続されている。これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を同駆動トランジスタのゲートに確実に供給することができる。

この電気光学装置において、前記電気光学素子は有機ＥＬ素子である。これによれば、有機ＥＬ素子の輝度階調を精度良く制御することができる。この電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにした。これによれば、開口率を更に向上させることができる。

本発明は、第１の端子及び第２の端子を含む駆動トランジスタと、第３の端子及び第４の端子を含み、前記駆動トランジスタのゲートに前記第３の端子が接続された補償トランジスタと、第５の端子及び第６の端子を含み、前記駆動トランジスタのゲート及び前記第３の端子に前記第５の端子が接続されたスイッチングトランジスタと、前記駆動トランジスタのゲートに一端が接続された容量素子とを含む単位回路を複数備え、一連の単位回路における第４の端子は第１の電源線に共通接続された電子回路の駆動方法であって、前記一連の単位回路の第４の端子の各々を所定電位に電気的接続し、かつ、前記一連の単位回路に含まれるスイッチングトランジスタの各々をオン状態とすることにより、前記補償トランジスタを経由して流れる電流に応じた電荷量を容量素子に保持し、前記電荷量に応じた電圧を前記駆動トランジスタに印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記一連の単位回路の第４の端子の各々を前記所定電位から電気的に切り離すステップとを含む。これによれば、駆動トランジスタの閾値電圧を補償して電子回路を駆動させることができる。

本発明は、第１の端子及び第２の端子を含む駆動トランジスタと、第３の端子及び第４の端子を含み、前記駆動トランジスタのゲートに前記第３の端子が接続された補償トランジスタと、第５の端子及び第６の端子を含み、前記駆動トランジスタのゲート及び前記第３の端子に前記第５の端子が接続されたスイッチングトランジスタと、前記第１の端子に接続された電気光学素子と、前記駆動トランジスタのゲートに一端が接続された容量素子とを含む単位回路が、複数の走査線と複数のデータ線の各交差部に対応してそれぞれ配置され、一連の単位回路に含まれるスイッチングトランジスタのゲートが一つの走査線に共通接続され、前記一連の単位回路における第４の端子が一つの第１の電源線に共通接続された電気光学装置の駆動方法であって、前記一連の単位回路の第４の端子の各々を所定電位に電気的接続し、かつ、前記一連の単位回路に含まれるスイッチングトランジスタのゲートにそれぞれ走査信号を供給しオン状態として、前記複数のデータ線の対応するデータ線と電気的に接続する期間に、前記補償トランジスタを経由して流れる電流の電流レベルに応じた電荷量を容量素子に保持し、前記電荷量に応じた電圧を前記第１のゲートに印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記一連の単位回路の第４の端子の各々を前記所定電位から電気的に切り離すステップとを含む。これによれば、駆動トランジスタの閾値電圧を補償して電気光学装置を駆動させることができる。

本発明の電子機器は、上記電子回路または上記電気光学装置を実装しているので、回路内における駆動トランジスタの閾値電圧を補償することができる上、従来のものと較べて使用するトランジスタを１個低減することができるので、電子機器の歩留まりを向上させることができる。

以上説明したように本発明によれば、駆動トランジスタのバラツキの影響を受けにくくして、有機ＥＬ素子などのような電流型の被駆動素子に、目的とする電流を供給することが可能となる。

以下、本発明の実施形態について図面を参照して説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係る単位回路が適用される電気光学装置の構成を示す図である。この図に示されるように、この電気光学装置においては、複数の走査線（Ｓ１、Ｓ２、Ｓ３、……、）および複数のデータ線（Ｄ１、Ｄ２、Ｄ３、……、）が互いに交差するように配設されるとともに、その交差の各々に、本実施形態に係る単位回路の一例である画素回路２０がそれぞれマトリクス状に設けられている。

走査線駆動回路１３０は、走査線Ｓ１、Ｓ２、Ｓ３、……、に対し、所定のタイミングで選択電位Ｖselをそれぞれ印加する。データ線駆動回路１４０は、データ線Ｄ１、Ｄ２、Ｄ３、……、に対し、データ電流Ｉdataを、それぞれデータ信号として供給する。

なお、図１においては、後述する電源線Ｖが省略されている。また、この説明においては、画素回路２０がマトリクス状に配列している部分を表示パネルと呼ぶこともある。本実施形態においては、表示すべき画素の１つが、１つの画素回路２０に対応しているが、１つの画素を複数のサブ画素によって表示する構成としても良い。

図２（ａ）は、本実施形態に係る単位回路としての画素回路２０の詳細な構成を示す回路図である。なお、この図における画素回路は、一般的な走査線Ｓとデータ線Ｄとの交差に対応するものの１つである。

この図において、被駆動素子Ｌは、例えば、電流駆動される有機ＥＬ素子であり、この図ではダイオードとして表記している。この単位回路は、被駆動素子Ｌのほかに、駆動トランジスタＴｒ１、スイッチングトランジスタＴｒ２（第２のスイッチングトランジスタ）、スイッチングトランジスタＴｒ３（第１のスイッチングトランジスタ）、補償トランジスタＴｒ４、電荷を蓄積する容量素子Ｃを含んでいる。このうち、駆動トランジスタＴｒ１、補償トランジスタＴｒ４は、いずれも経時劣化の少ないｐチャネル型の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）であり、スイッチングトランジスタＴｒ２、Ｔｒ３はｎチャネル型のＴＦＴである。

なお、各トランジスタにｐチャネル型もしくはｎチャネル型のいずれの導電型を用いるかの選択は、ここで示したものに限られる訳ではない。また、スイッチングトランジスタＴｒ２、Ｔｒ３導電型（ｎチャネル型であるか、ｐチャネル型であるか）については互いに異なっていてもよい。ただし、スイッチングトランジスタＴｒ２、Ｔｒ３との導電型を互いに異ならせる場合には、走査線Ｓにくわえて、これとは排他的な論理レベルをとる走査線を別途設けて、ｐチャネル型をとるスイッチングトランジスタのゲートを接続する必要がある。

被駆動素子Ｌの一端は、図示しない正孔注入用電極を介して駆動トランジスタＴｒ１のドレインに接続される一方、被駆動素子Ｌの他端は陰極Ｅに接続されている。

また、駆動トランジスタＴｒ１のソースは電源線Ｖに接続される一方、そのゲートは、容量素子Ｃの一端と、スイッチングトランジスタＴｒ３のドレインと、トランジスタＴｒ４のドレインとにそれぞれ接続されている。容量素子Ｃの他端は電源線Ｖに接続されている。

補償トランジスタＴｒ４のドレインは自己のゲートに接続されている。したがって、補償トランジスタＴｒ４はダイオード接続となっている。

なお、補償トランジスタＴｒ４のドレインとゲートとは、容量素子Ｃの一端（駆動トランジスタＴｒ１のゲート、スイッチングトランジスタＴｒ３のドレイン）に接続され、また、補償トランジスタＴｒ４のソースは、スイッチングトランジスタＴｒ２のソースに接続されている。スイッチングトランジスタＴｒ２のドレインは電源線Ｖに接続されている。スイッチングトランジスタＴｒ３のソースはデータ線Ｄに接続され、スイッチングトランジスタＴｒ２、Ｔｒ３のゲートは、それぞれ走査線Ｓに接続されている。

つぎに、図２（ａ）の単位回路の動作について説明する。スイッチングトランジスタＴｒ２、Ｔｒ３は、走査線Ｓを介して各ゲートに印加される選択電位Ｖselによりオン・オフ制御される。ここで本実施形態において、スイッチングトランジスタＴｒ２、Ｔｒ３は、ともにｎチャネル型であるため、選択電位Ｖselがハイレベルのときにそれぞれオンとなる。スイッチングトランジスタＴｒ２、Ｔｒ３がオンの状態のときにデータ線Ｄを介してデータ電流Ｉdataが供給されると、補償トランジスタＴｒ４のゲートとソースの電位が等しくなるので、補償トランジスタＴｒ４では、
Ｖｇｓ（ゲートとソースの電位差）＝Ｖｄｓ（ドレインとソースの電位差）
となり、この状態に対応した電荷が容量素子Ｃに蓄電され、これにより容量素子Ｃの端子間電圧が駆動トランジスタＴｒ１のゲートに印加される。すなわち、データ線Ｄから供給されるデータ電流Ｉdataの量により駆動トランジスタＴｒ１のゲート電圧が制御され、これにより駆動トランジスタＴｒ１のドレイン・ソース間における電流量が制御され、被駆動素子Ｌを流れる電流Ｉｄｓの値が制御されることになる。

上記回路において、駆動トランジスタＴｒ１と補償トランジスタＴｒ４とは、いわゆるカレント・ミラー回路を構成しており、駆動トランジスタＴｒ１のドレイン・ソース間における電流Ｉｄｓの値、すなわち、被駆動素子Ｌに供給される電流の値は、補償トランジスタＴｒ４のドレイン・ソース間における電流量に比例する。

また、駆動トランジスタＴｒ１のドレイン・ソース間における電流Ｉｄｓと、補償トランジスタＴｒ４のドレイン・ソース間を流れるデータ電流Ｉdataとの比は、駆動トランジスタＴｒ１と補償トランジスタＴｒ４との特性により定まる。したがって、駆動トランジスタＴｒ１と補償トランジスタＴｒ４との特性の一つである利得係数（トランジスタのゲートおよびソースに一定の電圧を印加したときにそのトランジスタに流れる電流量）を一致させておくことで、駆動トランジスタＴｒ１に流れる電流Ｉｄｓと、補償トランジスタＴｒ４を流れるデータ電流Ｉdataとを一致させることができる。特に、本実施形態では、補償トランジスタＴｒ４のドレインは駆動トランジスタＴｒ１のゲートに直接接続されているので、補償トランジスタＴｒ４を通過するデータ電流Ｉdataが、駆動トランジスタによって制御される電流Ｉｄｓに直接反映されて、両者の一致性を高めることができる。

このため、駆動トランジスタＴｒ１と補償トランジスタＴｒ４との利得係数を一致するように表示パネルを構成すれば、たとえ表示パネルの画素ごとに形成されている駆動トランジスタＴｒ１にバラツキが発生しても、表示パネルの各画素に含まれる被駆動素子Ｌに同じ大きさの電流Ｉｄｓを供給することができる。よって、駆動トランジスタＴｒ１の特性バラツキに起因する輝度むらを抑えることができる。

よく知られているように、被駆動素子Ｌを含む表示パネルの製造プロセスにおいて、近接するトランジスタの特性を互いに一致させることは容易である。上述したように本実施形態では、補償トランジスタＴｒ４のドレインは駆動トランジスタＴｒ１のゲートに直接接続されてほどに近接している。このため、同一の画素回路において、駆動トランジスタＴｒ１と補償トランジスタＴｒ４との利得係数を一致するように構成することは、困難なことではなく、したがって、輝度むらの少ない表示パネルを製造することは、比較的容易である。

また、本実施形態では、データ線駆動回路１４０により供給されるデータ電流Ｉdataに応じて駆動トランジスタＴｒ１のゲート電圧が設定されるが、駆動トランジスタＴｒ１と補償トランジスタＴｒ４とがいわゆるカレント・ミラー回路を構成しているので、温度変化などによる駆動トランジスタＴｒ１のドレイン・ソース間における電流Ｉｄｓの変動が抑制されて、安定化が図られることにもなる。

図２（ａ）の回路では、補償トランジスタＴｒ４を、スイッチングトランジスタＴｒ２と、スイッチングトランジスタＴｒ３との間に介在させているが、図２（ｂ）に示すように、スイッチングトランジスタＴｒ２と電源線Ｖとの間に介在させるようにしてもよい。なお、この回路においても駆動トランジスタＴｒ１のドレイン・ソース間電流Ｉｄｓが、補償トランジスタＴｒ４を流れるデータ電流Ｉdataにより定まることは、図２（ａ）に示される回路と同様である。

図３は、図２（ａ）に示した単位回路の動作を説明するためのタイミングチャートである。

まず、走査線駆動回路１３０が走査線Ｓに供給する選択電位Ｖselをハイレベルにする一方、データ線駆動回路１４０がデータ線Ｄにデータ電流Ｉdataを供給する。

選択電位Ｖselがハイレベルになると、スイッチングトランジスタＴｒ２、Ｔｒ３がともにオン状態になるので、データ電流Ｉdataは、電源線Ｖ、スイッチングトランジスタＴｒ２、補償トランジスタＴｒ４、スイッチングトランジスタＴｒ３、およびデータ線Ｄという経路にて流れる。

このデータ電流Ｉdataに応じて、駆動トランジスタＴｒ１のゲート電圧が定められて、該ゲート電圧に応じた電流Ｉｄｓが電源線Ｖより供給されて被駆動素子Ｌが発光するとともに、該ゲート電圧は、容量素子Ｃによって保持される。したがって、選択電位Ｖselがローレベルになって、スイッチングトランジスタＴｒ２、Ｔｒ３がともにオフ状態になっても、保持されたゲート電圧に応じた電流Ｉｄｓが被駆動素子Ｌに流れ続けるので、被駆動素子Ｌの発光状態は、次回選択電位Ｖselが再びハイレベルになるまで、維持されることとなる。

ところで、カレント・ミラー回路を構成している駆動トランジスタＴｒ１と補償トランジスタＴｒ４との利得係数は、上述したようにこれを一致させる場合に限られず、この単位回路が適用される表示パネルのサイズや走査周波数等の種々の要求に応じて適宜設定することができる。

例えば、補償トランジスタＴｒ４の利得係数を、駆動トランジスタＴｒ１の利得係数よりも大きくした構成としても良い。このような構成によれば、補償トランジスタＴｒ４に流れる電流Ｉdataが、駆動トランジスタＴｒ１に流れる電流Ｉｄｓよりも大きくなるので、容量素子Ｃにおいて電荷蓄積に要する時間を短縮化することができる。このため、表示パネルの画素数の増大や大サイズ化に伴って要求される走査周波数の高周波数化に対処することが可能となる。

これとは逆に、補償トランジスタＴｒ４の利得係数を、駆動トランジスタＴｒ１の利得係数よりも小さくした構成としても良い。この構成によれば、補償トランジスタＴｒ４によるデータ電流Ｉdataが、駆動トランジスタＴｒ１による電流Ｉｄｓよりも小さくなるので、容量素子Ｃにおける電荷蓄積の際に消費される電力を抑えることができる。

また、図２（ａ）または図２（ｂ）において、同一行の画素回路２０におけるスイッチングトランジスタＴｒ２、Ｔｒ３のゲートは、互いに同一の走査線Ｓに接続された構成となっていた。この構成に限られず、走査線Ｓとは異なる走査線を設けて、すなわち、１行につき２本の走査線を設けて、スイッチングトランジスタＴｒ２、Ｔｒ３のゲートが互いに異なる走査線Ｓに接続された構成としても良い。ここで、両構成を比較すると、前者に係る構成（１行の画素回路２０につき１本の走査線を有する構成）の方が、後者に係る構成（１行の画素回路２０につき２本の走査線を有する構成）と比較して、配線に要する領域が少なくて済むので、有効光学面積を確保することによる開口率の向上が容易となる。

次に、上記画素回路２０における製造プロセスについて、ＴＦＴおよび画素の製造プロセスについて説明する。

まず、ガラス基板１上に、ＳiＨ₄を用いたＰＥＣＶＤや、Ｓi₂Ｈ₆を用いたＬＰＣＶＤにより、アモルファスシリコンを形成するとともに、該アモルファスシリコンを、エキシマレーザー等のレーザー照射や、固相成長によって多結晶化させて、多結晶シリコン層２を形成する（図４（ａ）参照）。

多結晶シリコン層２をパターニングして、ゲート絶縁膜３を形成した後、さらにゲート４を形成する（図４（ｂ）参照）。

続いて、リンやボロンなどの不純物を、ゲート４をマスクとして用いて自己整合的に多結晶シリコン層２に打ち込み、トランジスタ５ａ、５ｂを形成する。なお、ここではトランジスタ５ａ、５ｂの導電型は、それぞれｐ型、ｎ型である。第１層間絶縁膜６を形成した後、コンタクトホールを開孔し、さらに、ソースおよびドレイン７を形成する（図４（ｃ）参照）。

そして、第２層間絶縁膜８を形成した後、コンタクトホールを開孔し、さらにＩＴＯ（Indium Tin Oxide）からなる画素電極９を形成する（図４（ｄ）参照）。

このように形成された第２層間絶縁膜８および画素電極９を覆うように、密着層１０を形成し、発光領域に対応して開口部を形成する。さらに、層間層１１を形成して、同じく発光領域に対応して開口部を形成する（図５（ａ）参照）。

つぎに、酸素プラズマやＣＦ₄プラズマなどのプラズマ処理によって、基板表面の濡れ性を制御する。その後、正孔注入層１２および発光層１３を、それぞれ液相プロセスや真空プロセスにより形成する。なお、液相プロセスには、スピンコートや、スキージ塗り、インクジェットプロセスなどが挙げられ、また、真空プロセスには、スパッタリングや、蒸着などが挙げられる。さらに、アルミニウムなどの金属を含んだ陰極１４を形成する。最後に、封止層１５を形成し、有機ＥＬ素子を完成させる（図５（ｂ）参照）。

ここで、密着層１０の役割は、基板と層間層１１との密着性を向上し、また、正確な発光面積を得ることにある。また、層間層１１の役割は、ゲート４やソース、ドレイン７から陰極１４を遠ざけて寄生容量を低減すること、液相プロセスで正孔注入層１２や発光層１３を形成する際に、表面の濡れ性を制御して正確なパターニングができるようにすることとにある。なお、発光層１３の上に電子輸送層（図示しない）を設けてもよい。
＜第２実施形態＞
上述した第１実施形態では、例えば、駆動トランジスタＴｒ１と補償トランジスタＴｒ４との利得係数が同じとなるように形成することによって、駆動トランジスタＴｒ１のドレイン・ソース間における電流Ｉｄｓを、補償トランジスタＴｒ４のドレイン・ソース間を流れるデータ電流Ｉdataに一致させることができた。このため、駆動トランジスタＴｒ１に特性バラツキが発生しても、各画素にわたって被駆動素子Ｌに同じ大きさの電流Ｉｄｓを供給することができ、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることが可能となった。

しかしながら、第１実施形態では、図２（ａ）または図２（ｂ）から明らかなように、１つの画素において計４個のトランジスタが必要である。このため、表示パネルとしてみた場合、トランジスタの数の分だけ、歩留まりの低下や、開口率の低下を招きやすい。

そこで、駆動トランジスタＴｒ１の特性バラツキに起因する輝度むらを抑えた上で、１つの画素において必要となるトランジスタの個数を減少させた第２実施形態について説明することにする。

図６は、第２実施形態に係る単位回路が適用される有機ＥＬディスプレイの構成を示すブロック図である。

この図に示されるように、有機ＥＬディスプレイ１００は、信号生成回路１１０、表示パネル部１２０、走査線駆動回路１３０、データ線駆動回路１４０および電源線制御回路１５０を備えている。

有機ＥＬディスプレイ１００における信号生成回路１１０、走査線駆動回路１３０、データ線駆動回路１４０および電源線制御回路１５０は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１０、走査線駆動回路１３０、データ線駆動回路１４０および電源線制御回路１５０が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路１１０、走査線駆動回路１３０、データ線駆動回路１４０および電源線制御回路１５０の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能が当該ＩＣチップに書き込まれたプログラムによってソフトウェア的に実現されてもよい。

信号生成回路１１０は、図示しない外部装置からの画像データに基づいて、表示パネル部１２０に画像を表示させるための走査制御信号およびデータ制御信号を作成する。そして、信号生成回路１１０は、前記走査制御信号を走査線駆動回路１３０に出力するとともに、前記データ制御信号をデータ線駆動回路１４０に出力する。さらに、信号生成回路１１０は、電源線制御回路１５０に対してタイミング制御信号を出力する。

図７は、表示パネル部１２０およびデータ線駆動回路１４０の内部構成を示す図である。この図に示されるように、表示パネル部１２０は、列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延びるＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に単位回路としての画素回路２００をそれぞれ有している。つまり、各画素回路２００は、列方向に沿って延びるデータ線Ｘｍと、行方向に沿って延びる走査線Ｙｎとにそれぞれ接続されることによってマトリクス状に配列して、電子回路を構成している。

また、行毎に、それぞれ行方向（走査線の延設方向）に沿って第１の電源線Ｌ１と第２の電源線Ｌ２とが設けられている。

画素回路２００は、第１実施形態の被駆動素子Ｌと同様な有機ＥＬ素子２１０を含む。１行分の画素回路２００は、当該行に対応する第１の電源線Ｌ１および第２の電源線Ｌ２に接続されている。すなわち、１行分の画素回路２００は、第１の電源線Ｌ１および第２の電源線Ｌ２を互いに共用している。

ここで、各行における第１の電源線Ｌ１は、それぞれトランジスタＱを介して間接的に電圧供給線ＶＬに接続されているが、各行における第２の電源線Ｌ２は、それぞれ直接的に電圧供給線ＶＬに接続されて、画素回路２００に、駆動電圧Ｖｄｄを供給する構成となっている。

走査線駆動回路１３０は、信号生成回路１１０から出力される走査制御信号に応じて、複数の走査線Ｙｎのうち順番に１本ずつ走査線を選択するとともに、選択した走査線に対し、その選択を示す走査信号を供給する。

データ線駆動回路１４０は、データ線の１本毎にラインドライバ２３０を備え、１つのラインドライバ２３０は、それに対応するデータ線の一端に接続されている。ここで、ラインドライバ２３０は、信号生成回路１１０から出力されたデータ制御信号に基づいて、データ電流Ｉdataを生成し、対応するデータ線に供給する。

一般的に言えば、ｍ列目のラインドライバ２３０は、ｎ行目の走査線Ｙｎが選択されたときに、ｎ行ｍ列に位置する画素回路２００に含まれる有機ＥＬ素子２１０の輝度を指示するデータ電流Ｉdataをｍ列目のデータ線Ｘｍに供給する。

なお、画素回路２００では、後述するように、対応するデータ線に供給されるデータ電流Ｉdataに応じて内部状態が設定されると、該内部状態に応じて有機ＥＬ素子２１０に供給される駆動電流Ｉｄｓが制御される構成となっている。

電源線制御回路１５０は、行毎に設けられる電源線制御線Ｆに電源線制御信号をそれぞれ供給して、各行のトランジスタＱのオン・オフを制御する。詳細には、電源線制御回路１５０は、信号生成回路１１０から出力される走査制御信号に基づき、ある行の電源線制御信号について、当該行の走査線の選択を示す走査信号と完全に一致するように生成して、または、その選択状態が時間的に一部重複するように生成して、当該行に対応する電源線制御線Ｆに供給する。

図８は、第２実施形態に係る単位回路としての画素回路２００の詳細な構成を示す回路図である。この図においては、各画素回路２００のうち、ｎ行目の走査線Ｙｎとｍ列目のデータ線Ｘｍとの交差に対応するものが例示されている。

図８に示されるように、画素回路２００は、３つのトランジスタと１つの容量素子とを含んでいる。詳細には、画素回路２００は、駆動トランジスタＴｒｄ、補償トランジスタＴｒｃ、スイッチングトランジスタＴｒｓおよび容量素子としての保持用キャパシタＣ１を含んでいる。

なお、本実施形態では、駆動トランジスタＴｒｄおよび補償トランジスタＴｒｃの導電型は、それぞれ、ｐ型（ｐチャネル）であり、スイッチングトランジスタＴｒｓの導電型は、ｎ型（ｎチャネル）であるが、これらの導電型の選択については、ここで示したものに限られない。また、画素回路２００に含まれるトランジスタは、通常、ＴＦＴ（薄膜トランジスタ）で形成される。

駆動トランジスタＴｒｄのドレイン（第１の端子）は、有機ＥＬ素子２１０の陽極に接続されている。有機ＥＬ素子２１０の陰極は接地されている。駆動トランジスタＴｒｄのソース（第２の端子）は、第２の電源線Ｌ２に接続されている。第２の電源線Ｌ２は、表示パネル部１２０の右端側に設けられた電圧供給線ＶＬに接続されている。駆動トランジスタＴｒｄのゲート（第１のゲート）は、ノードＮに接続されている。なお、ノードＮとは、駆動トランジスタＴｒｄのゲートと、保持用キャパシタＣ１の一端と、スイッチングトランジスタＴｒｓのドレインと、補償トランジスタＴｒｃのドレインとの接続点である。保持用キャパシタＣ１の他端は、駆動トランジスタＴｒｄのソース、すなわち、第２の電源線Ｌ２に接続されている。

スイッチングトランジスタＴｒｓのドレイン（第６の端子）は、データ線Ｘｍと接続され、そのドレイン（第５の端子）は、ノードＮに接続されている。また、スイッチングトランジスタＴｒｓのゲートは、走査線Ｙｎに接続されている。したがって、走査線Ｙｎに、当該走査線Ｙｎが選択されたことを示す走査信号が供給されると（ハイレベルになると）、スイッチングトランジスタＴｒｓは導通状態となる。

ノードＮには、補償トランジスタＴｒｃのドレイン（第３の端子）のみならず、そのゲートも接続されている。また、補償トランジスタＴｒｃのソース（第４の端子）は、第１の電源線Ｌ１に接続されている。したがって、補償トランジスタＴｒｃは、第１の電源線Ｌ１からノードＮまでを順方向とするダイオードとして機能する。

なお、各画素回路２００内に配置形成されるトランジスタは、通常、ＴＦＴ（薄膜トランジスタ）で構成されている。

第１の電源線Ｌ１は、制御回路としてのトランジスタＱを介して電圧供給線ＶＬに接続されている。なお、第１の電源線Ｌ１と第２の電源線Ｌ２とで電源線Ｌが構成されている。

トランジスタＱのゲートは、電源線制御線Ｆに接続されている。トランジスタＱは、電源線制御回路１５０から電源線制御線Ｆを介して供給される電源線制御信号に応じて、電気的切断の状態（オフ状態）または電気的接続の状態（オン状態）のいずれかとなる。トランジスタＱの導電型はｐ型（ｐチャネル）であるので、電源線制御信号がローレベルとなったときに、トランジスタＱがオン状態となる。

次に、有機ＥＬディスプレイ１００における画素回路２００の駆動方法について図９を参照して説明する。図９は、この駆動方法を説明するためのタイミングチャートである。

まず、データ書き込み期間Ｔｒｐにおいて、走査線Ｙｎの選択を示す走査信号が走査線駆動回路１３０によって供給されると（走査線Ｙｎがハイレベルになると）、スイッチングトランジスタＴｒｓがオン状態となる。このような走査信号の供給に合わせて、トランジスタＱをオン状態にするローレベルの電源線制御信号が電源線制御線Ｆに供給されるので、データ書き込み期間Ｔｒｐでは、トランジスタＱもオン状態となる。

したがって、電流が、電圧供給線ＶＬ、トランジスタＱ、第１の電源線Ｌ１、補償トランジスタＴｒｃ、スイッチングトランジスタＴｒｓおよびデータ線Ｘｍという経路で流れる。このときに流れる電流は、ラインドライバ２３０によって生成されるデータ電流Ｉdata、すなわち、ｎ行ｍ列の画素回路２００に含まれる有機ＥＬ素子２１０の輝度を指示するデータ電流Ｉdataである。

そして、このときに流れるデータ電流Ｉdataに応じた電圧ＶＣ１がノードＮに発生して、保持用キャパシタＣ１に保持されるとともに、駆動トランジスタＴｒｄのゲートに印加される。このため、駆動用トランジスタＴｒｄに駆動電流Ｉｄｓが流れ、有機ＥＬ素子２１０が発光し始める。

次に、データ書き込み期間Ｔｒｐが終了して、発光期間Ｔｅｌに至ると、走査線Ｙｎがローレベルになる。このため、スイッチングトランジスタＴｒｓがオフ状態となる。このような走査信号が状態遷移に合わせて、電源線制御信号がハイレベルに変化するので、トランジスタＱもオフ状態となる。スイッチングトランジスタＴｒｓおよびトランジスタＱがともにオフ状態となっても、駆動トランジスタＴｒｄのゲートには、保持用キャパシタＣ１によって保持された電圧ＶＣ１が印加されるので、有機ＥＬ素子２１０の発光状態は、次回、走査線Ｙｎが再び選択されるまで（トランジスタＱが再びオンになるまで）、維持されることになる。

なお、このような動作は、走査線Ｙｎに対応する１行分の画素回路２００の各々においても、それぞれ同時に実行される。また、画素回路２００の全体についてみると、１、２、３、…、Ｎ行目の走査線について順番に実行される。

また、データ書き込み期間Ｔｒｐと発光期間Ｔｅｌとで、駆動周期Ｔｃが構成される。この駆動周期Ｔｃとは、有機ＥＬ素子２１０の輝度が１回ずつ更新される周期を意味しており、いわゆるフレーム期間（垂直走査期間）と同義である。

上記の画素回路の動作機構を簡単に説明するために、補償用トランジスタＴｒｃの閾値電圧Ｖｔｈ２を考慮して表すとすれば、前記ノードＮでの電位Ｖｎは、保持用キャパシタＣ１に生じた電圧ＶＣ１と、駆動電圧Ｖｄｄから補償用トランジスタＴｒｃの閾値電圧Ｖｔｈ２を差し引いた値（Ｖｎ＝Ｖｄｄ−Ｖｔｈ２）とを加算した値で表現される。すなわち、次式(1)で表される。

Ｖｇ＝ＶＣ１＋Ｖｄｄ−Ｖｔｈ２ …(1)
駆動トランジスタＴｒｄのゲート・ソース間電圧Ｖｇｓは、そのゲート電位Ｖｇと駆動用トランジスタＴｒｄのソース電位Ｖｓ（＝Ｖｄｄ）との差（Ｖｇ−Ｖｓ）であるので、駆動トランジスタのゲート・ソース間電圧Ｖｇｓは、次式(2)のように変形できる。

Ｖｇｓ＝Ｖｇ−Ｖｓ …(2)
この式(2)に、式(1)で示されるＶｇおよびＶｓ（＝Ｖｄｄ）を代入すると、次式(3)が得られる。

Ｖｇｓ＝ＶＣ１＋Ｖｄｄ−Ｖｔｈ２−Ｖｄｄ
＝ＶＣ１−Ｖｔｈ２ …(3)
ここで、上述したように補償トランジスタＴｒｃの閾値電圧Ｖｔｈ２を駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しいとすれば、式(3)で示されるゲート・ソース間電圧Ｖｇｓは、次式(4)のように表すことができる。

Ｖｇｓ＝ＶＣ１−Ｖｔｈ１ …(4)
一方、駆動トランジスタＴｒｄのソース・ドレイン間に流れる電流Ｉｄｓは、次式(5)で表される。

Ｉｄｓ＝（１／２）β（−Ｖｇｓ−Ｖｔｈ１）² …(5)
この式におけるβは、利得係数であり、
β＝（μＡＷ／Ｌ）
で示される。ここで、μはキャリアの移動度、Ａはゲート容量、Ｗはチャネル幅、Ｌはチャネル長を、それぞれ示している。

式(5)に、式(4)で示されるＶｇｓを代入すると、
Ｉｄｓ＝（１／２）β（−ＶＣ１＋Ｖｔｈ１−Ｖｔｈ１）²
＝（１／２）β（−ＶＣ１）² …(6)
この式(6)を見ても判るように、駆動トランジスタＴｒｄのソース・ドレイン間に流れる電流Ｉｄｓは、保持用キャパシタＣ１に生じた電圧ＶＣ１のみで決定される。

一般に、互いに近接するトランジスタの閾値特性等を揃えることは容易である。このため、同一画素回路のような、極めて近接する補償トランジスタＴｒｃと駆動トランジスタＴｒｄの閾値電圧特性を揃えることも容易であるので、有機ＥＬ素子２１０に流れる駆動電流Ｉｄｓを、駆動トランジスタＴｒｄの閾値電圧特性に依存することなく、データ電流Ｉdataで決定することができる。

すなわち、第２実施形態においても、補償トランジスタＴｒｃのドレインは駆動トランジスタＴｒｄのゲートに直接接続されているので、近接する結果、両トランジスタの特性を揃えることが容易であるとともに、補償トランジスタＴｒｃを通過するデータ電流Ｉdataが、駆動トランジスタＴｒｄによって制御される電流Ｉｄｓに直接反映されて、両者の一致性を高めることができる。

したがって、表示パネル部１２０において画素回路２００毎に、駆動トランジスタＴｒｄの閾値電圧がバラツキによって相違しても、有機ＥＬ素子２１０に流れる電流Ｉｄｓに影響を与えないので、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることが、上記第１実施形態と同様に可能となる。

さらに、第２実施形態では、１つの画素回路２００に形成されるトランジスタは３個であり、第１実施形態の画素回路２０の４個と比較して、１個少なくすることができる。このため、第２実施形態によれば、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることができる点にくわえて、トランジスタの不良による歩留まり低下を抑えることができるとともに、１画素当たりの開口面積を確保して開口率を向上させることが可能となる。

なお、第２実施形態においても、第１実施形態と同様に適宜設定して良い。例えば、補償トランジスタＴｒｃの利得係数を、駆動トランジスタＴｒｄの利得係数よりも大きくした構成としても良い。このような構成によれば、補償トランジスタＴｒｃに流れる電流Ｉdataが、駆動トランジスタＴｒｄに流れる電流Ｉｄｓよりも大きくなるので、容量素子Ｃにおいて電荷蓄積に要する時間を短縮化することができる。このため、表示パネルの画素数の増大や大サイズ化に伴って要求される走査周波数の高周波数化に対処することが可能となる。

これとは逆に、補償トランジスタＴｒｃの利得係数を、駆動トランジスタＴｒｄの利得係数よりも小さくした構成としても良い。この構成によれば、補償トランジスタＴｒｃによるデータ電流Ｉdataが、駆動トランジスタＴｒｄによる電流Ｉｄｓよりも小さくなるので、容量素子Ｃにおける電荷蓄積の際に消費される電力を抑えることができる。

第２実施形態では、スイッチング用トランジスタＴｒｓおよびトランジスタＱは、データ書き込み期間Ｔｒｐにおいてともにオン状態となり、発光期間Ｔｅｌにおいてともにオフ状態となるように設定されていることが好ましいが、特にこれには限定されない。また、駆動電流Ｉｄｓは、有機ＥＬ素子２１０にデータ書き込み期間Ｔｒｐに流れず、発光期間Ｔｅｌに流れるように設定されていることが好ましいが、特にこれには限定されない。

駆動トランジスタＴｒｄに対して補償トランジスタＴｒｃのチャネル幅等を大きくすることにより、駆動トランジスタＴｒｄと補償トランジスタＴｒｃのサイズが同一である場合に比べて、低階調のデータを供給する際もデータ電流Ｉdataとして相対的に高い電流を利用できるので、寄生容量等による動作遅延を抑制することができる。

また、画素回路２００において、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１が補償トランジスタＴｒｃの閾値電圧Ｖｔｈ２以上となるように設定されることが好ましいが、特にこれには限定されない。例えば、有機ＥＬ素子２１０をデータ書き込み期間Ｔｒｐにおいても発光させるときは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１を補償用トランジスタＴｒｃの閾値電圧Ｖｔｈ２より低くなるように設定してもよい。

くわえて、電源線制御信号が供給される期間と走査信号が供給させる期間とは完全、あるいは、一部時間的に重なるように設定される。つまり、トランジスタＱはデータ書き込み期間Ｔｒｐとほぼ同じ期間でオン状態となるように設定されている。しかし、トランジスタＱをオンさせる電源線制御信号を、走査線の選択を示す走査信号よりも先に供給することにより、データ電流Ｉdataによって設定された駆動用トランジスタＴｒｄのゲートの電圧が駆動電圧Ｖｄｄにより変化するのを抑制することができるので、望ましい場合がある。

また、図７において、電圧供給線ＶＬを表示パネル部１２０の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部１２０の左端側に設けてもよいし、また、トランジスタＱおよび電圧供給線ＶＬを、電源線制御回路１５０とは別体として構成したが、電源線制御回路１５０の内部に設けるようにしてもよい。

さらに、制御回路としてトランジスタＱを用いたが、トランジスタＱに替えて、低電位と高電位との間で切換え可能なスイッチを設けてもよい。駆動用トランジスタＴｒｄの駆動能力を向上させるためにバッファ回路やソースフォロワ回路を含むボルテージフォロワ回路などを用いて、第２の電源線Ｌ２や電圧供給線ＶＬのインピーダンスを十分に低くしても良い。
＜第２実施形態の応用＞
図７に示した表示パネルでは、説明を簡略化のために単色で階調表示する例を挙げて説明したが、実際の表示パネルとしての機能を考えた場合には、カラー表示することが要求される場合がある。そこで、カラー表示のための電気光学装置を、第２実施形態の応用例として説明する。

図１０は、この応用例に係る電気光学装置の構成を示すブロック図である。なお、図１０における電気光学装置は、電気光学素子として有機ＥＬ素子を用いた有機ＥＬディスプレイであり、図７と同じ構成部材については同一の符号を付与して、その詳細な説明を省略する。

図１０において、表示パネル部１２０は、赤色の光を放射する有機ＥＬ素子２１０を有した赤用画素回路２００Ｒと、緑色の光を放射する有機ＥＬ素子２１０を有した緑用画素回路２００Ｇと、青色の光を放射する有機ＥＬ素子２１０を有した青用画素回路２００Ｂとで構成される。

ここで、表示パネル部１２０において、１行目には赤用画素回路２００Ｒが配列し、２行目には緑用画素回路２００Ｇが配列し、３行目には青用画素回路２００Ｂが配列し、４行目には赤用画素回路２００Ｒが配列し、以降、この配列が繰り返されている。すなわち、同色の画素回路は、走査線の延設方向に沿って１行分配列するとともに、１行分の同色画素回路が、走査線、第１の電源線Ｌ１および第２の電源線Ｌ２を兼用している。

なお、各色の画素回路２００Ｒ、２００Ｇ、２００Ｂの回路構成は、それぞれ、図８に示した画素回路２００の回路構成と等しい。

この応用例において電圧供給線は、色毎に専用の駆動電圧を供給するために３本設けられている。すなわち、電圧供給線ＶＬＲは、赤用画素回路２００Ｒの駆動電圧ＶｄｄＲを供給し、電圧供給線ＶＬＧは、緑用画素回路２００Ｇの駆動電圧ＶｄｄＧを供給し、電圧供給線ＶＬＢは、青用画素回路２００Ｂの駆動電圧ＶｄｄＢを供給する。

また、第１の電源線Ｌ１および第２の電源線Ｌ２が、それぞれ行方向に沿って、行毎に設けられている。ここで、同一行に位置する赤用画素回路２００Ｒに対応する第１の電源線Ｌ１は、トランジスタＱＲを介して電圧供給線ＶＬＲとは間接的に接続されて、当該トランジスタＱＲがオンしたときに駆動電圧ＶｄｄＲを供給する一方、第２の電源線Ｌ２は、電圧供給線ＶＬＲとは直接的に接続されて、駆動電圧ＶｄｄＲを常時供給する。

同一行に位置する緑用画素回路２００Ｇ、青用画素回路２００Ｂについてもそれぞれ同様である。すなわち、同一行に位置する緑用画素回路２００Ｇについての第１の電源線Ｌ１は、トランジスタＱＧがオンしたときに駆動電圧ＶｄｄＧを供給する一方、第２の電源線Ｌ２は、駆動電圧ＶｄｄＧを常時供給し、また、同一行に位置する青用画素回路２００Ｇについての第１の電源線Ｌ１は、トランジスタＱＢがオンしたときに駆動電圧ＶｄｄＢを供給する一方、第２の電源線Ｌ２は、駆動電圧ＶｄｄＢを常時供給する。

次に、応用例に係る電気光学装置において、画素回路２００Ｒ、２００Ｇ、２００Ｂの駆動方法について説明する。

まず、１行目の走査線Ｙ１が選択されて、その旨を示す走査信号が供給されると（走査線Ｙ１がハイレベルになると）、１行目に位置する赤用画素回路２００Ｒの各々においてスイッチングトランジスタＴｒｓがオン状態となる。このような走査信号が供給に合わせて、１行目の電源線制御信号がローレベルになるので、１行目のトランジスタＱＲもオン状態となる。

さらに、該走査信号の供給に合わせて、１行目の画素回路２００Ｒに含まれる有機ＥＬ素子２１０の輝度を指示するデータ電流Ｉdataが、各列のデータ線にそれぞれ供給される。

このため、１行目の画素回路２００Ｒの各々においては、データ電流Ｉdataに応じた電荷が保持用キャパシタＣ１に蓄積されることによって駆動トランジスタＴｒｄのゲート電圧が保持される。したがって、駆動トランジスタＴｒｄは、当該ゲート電圧に応じた駆動電流Ｉｄｓを赤用の有機ＥＬ素子２１０に供給し始め、これにより、赤用の有機ＥＬ素子２１０の発光が開始する。

続いて、２行目の走査線Ｙ２が選択されて、その旨を示す走査信号が供給されると（走査線Ｙ２がハイレベルになると）、２行目に位置する緑用画素回路２００Ｇの各々においてスイッチングトランジスタＴｒｓがオン状態となる。このような走査信号が供給に合わせて、２行目の電源線制御信号がローレベルになるので、２行目のトランジスタＱＧもオン状態となる。

該走査信号の供給に合わせて、２行目の画素回路２００Ｇに含まれる有機ＥＬ素子２１０の輝度を指示するデータ電流Ｉdataが、各列のデータ線にそれぞれ供給される。

このため、２行目の画素回路２００Ｇの各々においては、データ電流Ｉdataに応じた電荷が保持用キャパシタＣ１に蓄積されることによって駆動トランジスタＴｒｄのゲート電圧が保持される。したがって、駆動トランジスタＴｒｄは、当該ゲート電圧に応じた駆動電流Ｉｄｓを緑用の有機ＥＬ素子２１０に供給し始め、これにより、緑用の有機ＥＬ素子２１０の発光が開始する。

なお、２行目の走査線Ｙ２が選択されると、１行目の画素回路２００Ｒの各々において、スイッチングトランジスタＴｒｓおよびトランジスタＱＲがともにオフ状態となるが、その駆動トランジスタＴｒｄは、保持用キャパシタＣ１によって保持されたゲート電圧に応じた駆動電流Ｉｄｓを赤用の有機ＥＬ素子２１０に供給するので、赤用の有機ＥＬ素子２１０の発光状態は維持される。

次に、３行目の走査線Ｙ３が選択されて、その旨を示す走査信号が供給されると（走査線Ｙ３がハイレベルになると）、３行目に位置する青用画素回路２００Ｂの各々においてスイッチングトランジスタＴｒｓがオン状態となる。このような走査信号が供給に合わせて、３行目の電源線制御信号がローレベルになるので、３行目のトランジスタＱＢもオン状態となる。

該走査信号の供給に合わせて、３行目の画素回路２００Ｂに含まれる有機ＥＬ素子２１０の輝度を指示するデータ電流Ｉdataが、各列のデータ線にそれぞれ供給される。

このため、３行目の画素回路２００Ｇの各々においては、データ電流Ｉdataに応じた電荷が保持用キャパシタＣ１に蓄積されることによって駆動トランジスタＴｒｄのゲート電圧が保持される。したがって、駆動トランジスタＴｒｄは、当該ゲート電圧に応じた駆動電流Ｉｄｓを青用の有機ＥＬ素子２１０に供給し始め、これにより、青用の有機ＥＬ素子２１０の発光が開始する。

なお、３行目の走査線Ｙ３が選択されると、２行目の画素回路２００Ｒの各々において、スイッチングトランジスタＴｒｓおよびトランジスタＱＲがともにオフ状態となるが、その駆動トランジスタＴｒｄは、保持用キャパシタＣ１によって保持されたゲート電圧に応じた駆動電流Ｉｄｓを緑用の有機ＥＬ素子２１０に供給するので、緑用の有機ＥＬ素子２１０の発光状態は維持される。

以降同様な動作が、４、５、６、…、Ｎ行目まで順番に繰り返されると、再び１行目の走査線Ｙ１が選択されて、データ（保持用キャパシタＣ１に蓄積されたデータ電流Ｉdataに応じた電荷）が書き換えられることになる。

このように応用例に係る有機ＥＬディスプレイ１００においても、第２実施形態と同様な効果を得ることができる。

一般に、赤、緑、青の有機ＥＬ素子２１０の発光効率は、互いに異なるので、駆動電圧についても、色毎に最適な値を設定する必要となる場合がある。応用例では、同一行に同一色の画素回路を配列させるとともに、第１の電源線Ｌ１および第２の電源線Ｌ２を共用させて、色毎に駆動電圧を供給する構成となっているので、色毎に最適な駆動電圧を設定することが容易である。また、有機ＥＬ素子２１０が長期間の発光により経時劣化等して、色毎に、駆動電圧を再設定する必要が生じる場合もあるが、応用例では、そのような色毎に駆動電圧の再設定も容易となる。

なお、上述した第１、第２実施形態や、その応用例では、単位回路（電子回路）として画素回路を例示したが、ＲＡＭ等（特にＭＲＡＭ）の記憶装置に適用しても良い。また、被駆動素子として有機ＥＬ素子を例に挙げたが、無機ＥＬ素子でも良いしＬＥＤやＦＥＤでも良い。更には光検出素子等のセンサー素子であっても良い。
＜電子機器＞
つぎに、第１、第２実施形態やその応用例に係る単位回路を含む電気光学装置を適用した電子機器のいくつかの事例について説明する。

図１１は、この電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。この図に示されるように、実施形態に係る単位回路を含む電気光学装置３００は、パーソナルコンピュータ２１００の表示ユニットとしても用いられている。なお、パーソナルコンピュータ２１００の本体２１０４には、キーボード２１０２が備えられる。

図１２は、上記電気光学装置３００を適用した携帯電話機の構成を示す斜視図である。この図において、携帯電話機２２００は、複数の操作ボタン２２０２のほか、受話口２２０４、送話口２２０６とともに、前述の電気光学装置３００を備えている。

図１３は、前述の電気光学装置３００をファインダに適用したディジタルスチルカメラの構成を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、ディジタルスチルカメラ２３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、ディジタルスチルカメラ２３００における本体２３０２の背面には、上述した電気光学装置３００が設けられている。この電気光学装置３００は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、本体２３０２の前面側（図１３においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２３０４が設けられている。

撮影者が電気光学装置３００に表示された被写体像を確認して、シャッタボタン２３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２３０８のメモリに転送・記憶される。

また、このディジタルスチルカメラ２３００にあって、ケース２３０２の側面には、外部表示を行うためのビデオ信号出力端子２３１２と、データ通信用の入出力端子２３１４とが設けられている。

なお、上記電気光学装置が適用される電子機器としては、図１１に示されるパーソナルコンピュータや、図１２に示される携帯電話機、図１３に示されるディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、実施形態に係る電気光学装置が適用可能であることは言うまでもない。

本発明の第１実施例に係る単位回路を適用した電気光学装置の構成を示すブロック図である。（ａ）、（ｂ）は、それぞれ単位回路としての画素回路の構成を示す図である。同画素回路の駆動方法を説明するためのタイミングチャートである。（ａ）〜（ｃ）は、それぞれ同電気光学装置の製造プロセスの一部を示す図である。（ａ）および（ｂ）は、それぞれ同電気光学装置の製造プロセスの一部を示す図である。本発明の第２実施例に係る単位回路を適用した電気光学装置の構成を示すブロック図である。同電気光学装置における表示パネル等の構成を示す図である。同単位回路としての画素回路の構成を示す図である。同画素回路の駆動方法を説明するためのタイミングチャートである。第２実施形態の応用例に係る電気光学装置のうち、表示パネル等の構成を示す図である。実施形態に係る単位回路を含む電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。同電気光学装置を適用した携帯電話機の構成を示す斜視図である。同電気光学装置を適用したディジタルスチルカメラの構成を示す斜視図である。電流型の被駆動素子を駆動する従来の単位回路の一例を示す図である。

符号の説明

Ｃ…キャパシタ
Ｌ…被駆動素子
Ｔｒ１…駆動トランジスタ
Ｔｒ２…スイッチングトランジスタ（第２のスイッチングトランジスタ）
Ｔｒ３…スイッチングトランジスタ（第１のスイッチングトランジスタ）
Ｔｒ４…補償トランジスタ
Ｖ…電源線
Ｄ…データ線
Ｓ…走査線

Claims

複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
複数の電源線と、
前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
第１のゲートを含む駆動トランジスタと、
第２のゲートを含むスイッチングトランジスタと、
第３のゲートを備え、前記第１のゲートにドレインが接続された補償トランジスタと、を備え、
前記第２のゲートは前記複数の第１の信号線のうちの一つの第１の信号線に接続され、
前記第１のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第２の信号線のうちの一つの第２の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流によって設定され、
前記データ電流は、前記補償トランジスタ及び前記スイッチングトランジスタを介して前記一つの第２の信号線と前記一つの電源線との間に流れ、
前記第３のゲートは、前記補償トランジスタのドレインに接続されていること、
を特徴とする電子装置。
請求項１に記載の電子装置において、
前記複数の単位回路の各々に含まれるトランジスタは、前記駆動トランジスタ、前記スイッチングトランジスタ及び前記補償トランジスタのみであること、
を特徴とする電子装置。
請求項１に記載の電子装置において、
前記補償トランジスタと前記駆動トランジスタの導電型は同一であること、
を特徴とする電子装置。
請求項１乃至３のいずれかに記載の電子装置において、
前記複数の単位回路の各々は、さらに被駆動素子を含み、
前記被駆動素子に供給される駆動電流の電流レベルは、前記第１のゲートの前記ゲート電圧に対応していること、
を特徴とする電子装置。
請求項４に記載の電子装置において、
前記第１のゲートの前記ゲート電圧の設定は第１の期間に行われ、
前記被駆動素子に対する前記駆動電流の供給は、前記第１の期間とは異なる第２の期間に行われること、
を特徴とする電子装置。
請求項１乃至５のいずれかに記載の電子装置において、
前記複数の電源線は、前記複数の第１の信号線の延設方向に沿って配置されていること、
を特徴とする電子装置。
請求項１に記載の電子装置において、
前記駆動トランジスタの閾値電圧は、前記補償トランジスタの閾値電圧より高くならないように設定されていること、
を特徴とする電子装置。
請求項４に記載の電子装置において、
前記被駆動素子は、電気光学素子であり、
前記複数の第１の信号線の各々が走査線として機能し、
前記複数の第２の信号線の各々がデータ線として機能すること、
を特徴とする電子装置。
請求項８に記載の電子装置において、
前記電気光学素子は、有機EL素子であること、
を特徴とする電子装置。
請求項８又は９に記載の電子装置において、
前記複数の第１の信号線の各々に沿って、前記被駆動素子として同色の電気光学素子が配置されていること、
を特徴とする電子装置。
請求項１乃至１０のいずれかに記載の電子装置を実装したこと、を特徴とする電子機器。