JP4582352B2

JP4582352B2 - 表面弾性波素子を含む高周波モジュール部品及びその集合体

Info

Publication number: JP4582352B2
Application number: JP2007279581A
Authority: JP
Inventors: 文男内木場
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2007-10-26
Filing date: 2007-10-26
Publication date: 2010-11-17
Anticipated expiration: 2020-08-30
Also published as: JP2008072748A

Description

本発明は、セラミック多層基板に実装されたフリップチップ実装型の表面弾性波素子を含む高周波モジュール部品及びその集合体に係り、とくに使用時の信頼性を高め、実装時の装着性の向上、さらに製品寸法の低背化が可能であり、且つ生産性の向上を図ることができる、表面弾性波素子を含む高周波モジュール部品及びその集合体に関する。

電子機器において、その小型化は市場要求が常にあり、使用される部品についても小型化、軽量化が要求される。携帯電話に代表される、高周波機器においてはこの傾向が著しく、使用する部品においても、特にこの傾向が顕著に見られる。高周波機器においては、部品の搭載においても、高密度化が顕著に進み、小型、軽量化の要求に対応してきている。素子を搭載する基板も、このような小型化に対応するために、導体層が単層の基板に代わって複数層ある多層基板がおもに用いられている。

セラミック多層基板は多層基板の絶縁層を電気的に絶縁体のセラミックで、また、導体層を銀等で形成する。一般的な樹脂多層基板に対して、高周波での損失が少ない、熱伝導がよい、寸法精度がよい、信頼性に優れる等の特徴を併せ持つ。

また、セラミック多層基板においては、内導体をコイル形状にする、あるいは平行に対向させることで、それぞれ内部にインダクタンス、キャパシタンスを形成することが可能で、低損失で寸法精度がよいことから、Ｑの高くまた、公差の小さい素子を内部に形成することができる。

こうした特徴は、特に携帯電話等の高周波回路において、表面に様々な部品を搭載し、あわせて高特性、小型化を併せ持つ集合素子、つまり、モジュールとして活かされている。

高周波モジュールは、一方で、回路をその機能ごとにまとめるために、従来のディスクリート部品を一つ一つ搭載して、回路を形成していく手法に比べて、機器の構造がシンプルになり、信頼性、特性に優れるものを提供できるようになる。また、従来のデスクリート部品においては各部品ごとの特性を組み合わせて、機能を果たしていくために、設計が複雑になっているが、モジュール化することによってモジュールごとに特性仕様が決まっているために、機器の設計を行う際に、設計の構造化ができ、短期間化、省力化ができる。

図９に全世界でもっとも使用数の多いＧＳＭデュアルバンド型携帯電話の高周波回路ブロック図を示す。図中、ＡＮＴは電波の送受信用のアンテナ、ＤＰＸは複数周波分離フィルタとしてのダイプレクサ（２周波切り換えフィルタ）、Ｔ／ＲＳＷは送受信切り替え手段としての送受切り替えスイッチ、ＬＰＦは送信段高調波抑圧フィルタとしてのローパスフィルタ、ＢＰＦは受信段のバンドパスフィルタである。

このような携帯電話用回路において、モジュール化はいくつかの機能で行われており、例えば送信系回路内のパワーアンプ部、また、アンテナスイッチ部で実際に多層基板上に素子を搭載することで進められている。図１０、図１１にそれぞれの場合の構成を示す。

図１０はパワーアンプモジュールの例であり、１は内部電極１ａ、外部電極１ｂを有する誘電体多層基板であり、この上にパワーアンプの主要部分であるＭＭＩＣやその周辺回路のチップ部品２が搭載され、ＭＭＩＣは保護コーティング３で保護され、誘電体多層基板上部全体はシールドケース４で覆われている。

図１１はアンテナスイッチ部を含むフロントエンドモジュールの例であり、１０はセラミック多層基板であり、内部にインダクタ部１１、キャパシタ部１２が設けられ、外部電極１３を有している。また、セラミック多層基板１０上にはスイッチ素子としてのダイオードや抵抗等のチップ部品１５が搭載され、さらにセラミック多層基板上部全体を覆うようシールドケース１６が設けられている。但し、図１１のフロントエンドモジュールは表面弾性波素子（以下、ＳＡＷ素子という）は含んではいないか、含むとしてもパッケージ部品を搭載していた。

現在は、パワーアンプ、アンテナスイッチモジュール等の単機能でモジュール化が実現されているが、より広範の機能がモジュール化されれば、さらに、モジュール化の利点が引き出されることになる。勿論ＳＡＷ素子を加えたモジュール化も重要となる。

従来のＳＡＷ素子は、いわゆるパッケージ部品を用いていた。勿論、パッケージ部品を搭載してモジュール化を行うことも可能であるが、本発明で後述するように素子チップを直接基板に搭載する方が、小型、低背形状が実現でき、さらに低コストが実現できると思われる。

セラミック多層基板はインダクタンス、キャパシタンスが内蔵でき、そのために小型化ができることが特徴になるが、反面、そのために、低背化が困難になる。そのため、基板にさらにパッケージを搭載する一般的なモジュールにおいては、今後進む低背化の需要に十分にこたえられない。また、パッケージ品においては、もともとのベアチップに比べて広い占有面積を必要とする。使用部品の中で、ＳＡＷ素子はもっとも高背のものの１つで、また、占有面積も広い。こうした状況では、ＳＡＷチップを何らかの形で、パッケージを用いずに、直接、セラミック多層基板に搭載することが望まれている。

一方、ＳＡＷ素子の製造においては、ＳＡＷチップを作成する工程とパッケージに搭載、密閉する工程の各々があり、各々のコストが同程度かかっている。仮に、セラミック多層基板に直接搭載が可能ならば、パッケージに搭載、密閉する工程を経ることがないために、安価なものを作成することもできる。

以上、記してきたように高周波モジュールにおいては、ＳＡＷ素子をチップのまま直接、他の部品をはんだ付け搭載するセラミック多層基板に搭載することが望ましい。

ところで、上述したものを実現するためには、以下に記す課題がある。

(1) ＳＡＷ素子のチップを気密封止する必要がある。
(2) 表面弾性波に影響のない支持方法で、温度の変化に対して耐性のある構造を実現しなければならない。
(3) はんだ付け工程とＳＡＷ素子搭載の工程を両立させる必要がある。
(4) モジュールの表面が平らであり、しかも低背を実現しなければならない。
(5) セラミック多層基板を複数まとめて処理することで生産性を向上させる必要がある。

(1) ＳＡＷ素子を気密封止する必要がある点について
ＳＡＷ素子は例えばタンタル酸リチウム基板上に、アルミニウムの梯子状電極をサブμｍの精度で形成することによって作成される。この電極パターンは、共振周波数、帯域幅、挿入損失、帯域外損失等重要な特性を得るために、精密に設計がなされている。例えば１μｍの誤差は、設計仕様を満たさないほどになる。

このように精密に設計された素子は、外気からの影響を非常に受けやすい。湿度による水分、粉塵等の付着は特性に致命的な影響を与える。

こうした場合に、何らかの方法で封止を行う必要があり、本発明が対象とするモジュールのような場合、小型、低背、そして、他の部品との同時搭載を両立する工法を採用する必要がある。

(2) 表面弾性波に影響のない支持方法にする必要がある点について
シリコンをベースにした集積回路のベアチップ搭載においては、基板にチップを接着剤等を用いて強固に、また、全面を接着し搭載することができる。しかしながら、ＳＡＷ素子の場合、表面に弾性波が存在することによって、共振特性を得るために、チップを接着剤等を用いて全面で強固に基板に固着することができない。

現行の小型ＳＡＷ素子の場合は、例えば下記特許文献１に示すように、フリップチップ搭載と呼ばれる方法で、セラミック基板、又は樹脂基板に固定されている。これを図１２に示し、図中、２０は基板、３０はＳＡＷ素子としてのフリップチップである。基板２０には表面が金（Ａｕ）の電極２１が形成され、フリップチップ３０はＳＡＷ用の梯子状電極を形成した主面に金スタッドバンプ３１を形成したものである。そして、ＳＡＷ用の梯子状電極を形成した主面を下向きとしてフリップチップ３０は金−金接合によりフリップ搭載（フェースダウンボンディング）される。
特開平１０−７９６３８号公報

本発明においても、ＳＡＷ素子の搭載においてはこの方法に習うことが有効と考えるが、他のはんだ接合部品と混載しても問題の無い物としなければならない。とくに、ＳＡＷ素子単体の場合と異なり、他の部品との複合モジュールを組む場合、セラミック多層基板は厚いものとなる。この場合、接合部にかかる応力は通常のパッケージ品に比べ大きなものとなる。

(3) はんだ付け工程とＳＡＷ素子搭載の工程を両立させる必要がある点について
はんだ付け工程は、一般的に、基板表面のランド部分にはんだペーストを塗布し、次いで、素子を乗せ、リフロー炉等の熱処理を行うことによって固着する。この場合、はんだペースト中のフラックスが気化して、表面電極との界面を活性化してはんだの濡れ性を確保する。

本発明の場合、ＳＡＷ素子は露出したかたちで搭載されているので、先に搭載された場合、気密性を確保しない場合、フラックスの付着がおき、ＳＡＷの特性に大きな影響を与えることになる。

また、ＳＡＷ素子の接合は金−金のバンプ接合で行うのが一般的であり、はんだ接合の場合、基板上の金属の表面は錫、又は、はんだ皮膜であり、各々めっきで形成するのが通常である。

本発明のようにベア状態のＳＡＷ素子と、はんだによる搭載部品を混載する方法は未だ確立していない。

(4) モジュールの表面が平らでしかも低背を実現しなければならない点について電子部品の搭載においては、自動搭載機を使う方法が確立され、広く用いられている。この装置においては部品のハンドリングは、真空吸着ノズルを用いるのが通常で、部品表面は、少なくともノズル径よりも広い部分が平坦である必要がある。従来方法によれば、複合モジュールの表面を金属板で覆うことによっている。しかしながら、本発明においては気密構造にさらに平坦化構造を追加するのは低背化の方向に反する。

(5) セラミック多層基板を複数まとめて処理することで生産性を向上させる必要がある点について
通常は工程を通して個別で処理する方法が考えられる。しかしながら、一つ一つの処理となり、労力が多くかかり、生産性が向上せず、ひいてはコストの高いものとなりかねない。したがって、なんらかの方法で、複数個を一括処理する方法の採用が望まれる。

下記特許文献２にＳＡＷ素子を他の回路部品と共に搭載し、封止した先行例が開示されている。この先行例においては、樹脂基板に、ＳＡＷ素子を表向きに固定し、ワイヤーボンドにより、電気的接続を取っていて、本発明のように、セラミック多層基板にＳＡＷ素子をフリップチップ搭載したものと明らかに異なる。本発明においては、フリップチップ搭載を行うことによって、さらに小型化ができる、またフリップチップという形態をとることによって基板との熱膨張率の差による影響を小さくできる点が相違する。下記特許文献２においては、セラミック基板は熱膨張率の差があって、そのために、問題があるとしているが、本発明の場合には、そのような影響は極めて小さくなる。特に、ＳＡＷ素子の温度係数と、熱膨張率の差は打ち消す方向にあり、樹脂基板の場合とセラミック基板の場合のフリップチップ中心周波数の温度特性は図４に示すようにむしろセラミック基板の方が良好になる。
特開平６−９７３１５号公報

また、特許文献２は、一見、他の受動部品との混載を開示しているように見えるが、本発明のように、はんだ搭載部品との混載は開示されていない。特に封止にはんだを用いているが、この場合、フラックスによる汚染を避けるために、瞬間加熱方式を開示している。つまり、はんだ搭載部品との混載は、極めて難しいことを示唆している。本発明によれば、このようなことも、洗浄工程（クリーニング工程）を経ることで、他のはんだ部品の混載が可能となり、より、簡便で、多用な部品の混載が可能になる。

本発明の第１の目的は、上記の点に鑑み、ＳＡＷ素子をベアチップとして搭載するとともに、他のはんだ付け部品との混載を可能とした表面弾性波素子を含む高周波モジュール部品を提供することを目的とする。

本発明の第２の目的は、ＳＡＷ素子をベアチップとして搭載することにより小型化、低背化、生産性の向上、コスト低減を図ることのできる表面弾性波素子を含む高周波モジュール部品を提供することを目的とする。

本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。

上記目的を達成するために、本願請求項１の発明に係る表面弾性波素子を含む高周波モジュール部品は、セラミック多層基板上に、表面弾性波素子とその他の表面実装素子が搭載され、前記表面弾性波素子がフリップチップであって前記セラミック多層基板の金皮膜を施した電極上に金−金接合でフェースダウンボンディングされ、少なくとも前記表面弾性波素子が前記セラミック多層基板上に固着された樹脂製側壁と該樹脂製側壁の開口を覆う樹脂製蓋とで覆われることによって気密封止されることを特徴とする。

本願請求項２の発明に係る表面弾性波素子を含む高周波モジュール部品は、請求項１において、前記表面弾性波素子と前記その他の表面実装素子の双方が前記樹脂製側壁と前記樹脂製蓋とで覆われていて、かつ、前記表面弾性波素子と前記その他の表面実装素子との間に樹脂製側壁が設けられて前記表面弾性波素子と前記その他の表面実装素子とが隔離されていることを特徴とする。

本願請求項３の発明に係る表面弾性波素子を含む高周波モジュール部品は、請求項２において、前記表面弾性波素子と前記その他の表面実装素子との間に設けられた前記樹脂製側壁と、前記表面弾性波素子と前記その他の表面実装素子の双方を覆うための前記樹脂製側壁とが一体に構成されていて、当該一体に構成されている前記樹脂製側壁上に、一体の樹脂板として構成された前記樹脂製蓋が接着されていることを特徴とする。

本願請求項４の発明に係る表面弾性波素子を含む高周波モジュール部品は、請求項１から３のいずれかにおいて、前記その他の表面実装素子の少なくとも１つがはんだ付けによって前記セラミック多層基板上に搭載されていることを特徴とする。

本願請求項５の発明に係る表面弾性波素子を含む高周波モジュール部品は、請求項１から４のいずれかにおいて、前記セラミック多層基板の前記金皮膜を施した電極の当該金皮膜が０．１μｍ以上５μｍ以下、表面弾性波素子と前記金皮膜を施した電極との間隔が５μｍ以上５０μｍ以下、前記金−金接合のための金バンプのボンディング後の直径が、５０μｍ以上１５０μｍ以下であることを特徴とする。

本願請求項６の発明に係る表面弾性波素子を含む高周波モジュール部品の集合体は、複数のセラミック多層基板上の各々に表面弾性波素子とその他の表面実装素子が搭載され、前記表面弾性波素子がフリップチップであって前記セラミック多層基板の金皮膜を施した電極上に金−金接合でフェースダウンボンディングされ、樹脂製側壁となる部分を複数一体化した格子状樹脂部材が前記複数のセラミック多層基板上に共通に固着され、各セラミック多層基板上の少なくとも前記表面弾性波素子が前記樹脂製側壁となる部分と前記格子状樹脂部材の開口を覆う一体の樹脂板とで覆われることによって他の前記セラミック多層基板上の前記表面弾性波素子とは別々に気密封止され、前記格子状樹脂部材及び前記樹脂板を裁断することにより１個のセラミック多層基板を有する個品に分割可能であることを特徴とする。

本発明によれば、セラミック多層基板上に、表面弾性波素子とその他の表面実装素子が搭載され、前記表面弾性波素子がフリップチップであって前記セラミック多層基板の金皮膜を施した電極上に金−金接合でフェースダウンボンディングされ、少なくとも前記表面弾性波素子が前記セラミック多層基板上に固着された側壁と該側壁の開口を覆う蓋とで覆われることによって気密封止される構成としたので、ＳＡＷ素子の気密性を確保すると共に、製造時のはんだ付け用の表面実装素子の影響を除き、生産性の向上を可能とし、且つ使用時の信頼性を高め、実装時の装着性の向上を、さらに製品寸法の低背化を行うことができる。

以下、本発明に係る表面弾性波素子を含む高周波モジュール部品の実施の形態を図面に従って説明する。

図１は本発明の第１の実施の形態であって、表面弾性波素子を含む高周波モジュール部品の完成状態を、図２はその製造工程を、図３はその回路図をそれぞれ示す。

まず、第１の実施の形態を図２の製造工程順に説明する。図２（Ａ）において、４０はセラミック多層基板であり、このセラミック多層基板には、例えばアルミナガラス複合セラミックを絶縁層とし、内導体層４１を１５層有するものを用いた。外形は約６mm×４mmで厚みは０．８mmとした。セラミック多層基板４０の表面導体層４２は、銀の焼結導体で形成した。

図２（Ｂ）の金めっき処理工程ではセラミック多層基板４０の表面導体層４２（銀の焼結導体）上に下地めっき層として２〜３μｍ程度のニッケルをめっきした後、金をめっきすることで金皮膜を有する搭載電極４３を形成した。

図２（Ｃ）のはんだ部品搭載工程では、セラミック多層基板４０上において、前記金皮膜を形成後の搭載電極４３のはんだ接合部に、はんだペーストを塗布し、図３の回路中のインダクタンス、キャパシタンス、抵抗、ダイオード等を構成するそれぞれのはんだ部品５０（はんだ付けで装着する表面実装素子）を搭載した。その後、リフロー炉に通して、はんだの固着を行った。これにより、金皮膜を施した表面導体層４２、つまり搭載電極４３にはんだを介して各部品５０が固着されることになる。

その後、図２（Ｄ）の洗浄工程にてはんだ部品５０の搭載後のセラミック多層基板４０にアルカリ薬液洗浄又はプラズマ洗浄（プラズマエッチング）を施した。

図２（Ｅ）のＳＡＷ素子の金−金接合によるフリップ実装工程において、ＳＡＷ素子は、パッケージ品ではなくフリップチップ実装型ＳＡＷ素子、つまりベアチップである図１２のようなフリップチップ３０を用いる。フリップチップ３０は、パッケージ品と同様のプロセスを経て、ＳＡＷ用の梯子状電極を形成した主面に金スタッドバンプ３１を形成したものである（つまり、パッケージ品における後半のパッケージに搭載、密閉する工程を省略して得られる）。そして、セラミック多層基板４０上の搭載電極４３に対して、ＳＡＷ用の梯子状電極を形成した主面を下向きとしてフリップチップ３０は金−金接合によりフリップ搭載（フェースダウンボンディング）される。

その際の金線の直径、及び形成条件を変化させることによって、金スタッドバンプ３１の直径を変え、適切な直径範囲とすることができ、また、金線の長さを変えることで金スタッドバンプ３１の長さを変え、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔を適正範囲に設定可能である。前記フリップチップ３０のフェースダウンボンディングは、セラミック多層基板４０にフリップチップ３０を伏せた形で、所定の位置におき、フリップチップ３０側から９Ｗの超音波を０．６秒間、同時に３００ｇの荷重をかけながら印加して、金スタッドバンプ３１と基板側搭載電極４３の金表面との接合を超音波ボンディングで行った。

なお、洗浄工程を無洗浄、アルカリ薬液洗浄、プラズマ洗浄と変えた場合のＳＡＷ素子としてのフリップチップ３０の横押し強度は表１の説明のところで後述する。また、搭載電極４３の金めっき厚みとフリップチップ３０及びはんだ部品５０の横押し強度との関係は表２の説明のところで後述する。また、フリップチップ３０実装後（超音波ボンディング後）の金バンプの直径とフリップチップ３０の横押し強度及び熱衝撃試験結果に与える影響は表３の説明のところで後述する。さらに、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔がフリップチップ３０の横押し強度、及び熱衝撃試験結果に与える影響を表４の説明のところで後述する。なお、表１乃至表４の測定に際しては電子顕微鏡で断面を観察して、実装時の金バンプの径、及び界面の観察を行った。

前記ＳＡＷ素子としてのフリップチップ３０の搭載後、図２（Ｆ）のように、樹脂側壁６０となる、ＳＡＷ素子としてのフリップチップ３０やはんだ部品５０を収納する部分をくりぬいた方形枠状エポキシ樹脂板をセラミック多層基板４０上に接着し、さらに同図（Ｇ）のように蓋６１となるエポキシ樹脂板を接着剤で接着し、さらに強固に接着させるために、真空中で５時間接着を行った。

以上の図２（Ａ）乃至（Ｇ）の工程により、図１に示す内導体層４１を持つセラミック多層基板４０上に、ＳＡＷ素子としてのフリップチップ３０とその他の表面実装素子としてのはんだ部品５０とが搭載され、はんだ部品５０がはんだ付けでセラミック多層基板４０上に搭載されるとともに、金バンプ３１を持つフリップチップ３０がセラミック多層基板４０の金皮膜を施した搭載電極４３上に金−金接合（金ボールボンド法）でフェースダウンボンディングされ、さらにフリップチップ３０及びその他のはんだ部品５０がセラミック多層基板４０上に固着された樹脂側壁６０と該側壁の開口を覆う樹脂蓋６１とで覆われることによって気密封止された高周波モジュール部品が得られる。この高周波モジュール部品は外形は、縦横約６mm×４mmで、高さは１．５mmである。

図３の回路図のうち、ＳＡＷ素子を除く部分は、モジュールとしてすでに製品化しており、その大きさは同様に約６mm×４mmの大きさとなっている。今回同様の大きさのものに、ＳＡＷ素子を２個搭載でき、そのことでも小型化が可能であることが十分わかる。また、本実施の形態に係るモジュールの高さは１．５mmであり、図８のように従来製品（セラミック多層基板４０上にはんだ部品５０を装着したモジュール）に単にＳＡＷパッケージ品７０を搭載する場合は、高さが約２mmとなり、図８と対比した場合も、低背化が十分に行えることがわかる。なお、図１と同一又は相当部分に同一符号を付した。

図４は本実施の形態のようにセラミック基板にＳＡＷ素子のフリップチップを搭載した場合（点線）と、樹脂基板に同様にフリップチップを搭載した場合（実線）の温度特性を示す。セラミック多層基板の方が温度変化に伴う周波数変化が小さいことが判る。

以下の表１は、無洗浄、アルカリ薬液洗浄又はプラズマ洗浄と洗浄工程を変えた試料をそれぞれ作製した場合の横押し強度を示す。但し、フリップチップ３０実装後の金バンプの直径１００μｍ、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔２０μｍ、基板側搭載電極４３の金めっき皮膜０．５μｍとした。

この表１から明らかに示されるように洗浄のない場合は、著しく固着強度が弱いことがわかる。この試料を埋め込み樹脂に入れて固定し、研磨して断面を電子顕微鏡で観察すると、界面にフラックスとみられる異物が付着していた。この異物が、横押し強度の低下となってあらわれたと考察される。次に、薬液洗浄はアルカリ系の洗浄液でおこなったが、この場合は実用上、特に問題のない水準となっている。アルゴンプラズマ中でスパッタすることによってプラズマ洗浄を行った結果を合わせて示す。出力４５０Ｗを一定とし、時間をパラメータとしたが、１分ではまた強度が十分ではなく、また１０分以上になると再び強度が取れなくなった。１分未満では表面が活性化されず、１０分を超えると搭載電極４３の金の表面層に損傷が入っていることがわかった。好ましい範囲は２分以上８分以下であった。

以下の表２は、基板４０上の搭載電極４３の金めっき厚さを０．０５μｍから７．０μｍの範囲で変えた試料をそれぞれ作製した場合の横押し強度を、フリップチップ３０とはんだ部品５０としての１００５チップインダクタ（１×０．５×０．５mm）について測定した結果を示す。但し、フリップチップ３０実装後の金バンプの直径１００μｍ、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔２０μｍ、搭載電極４３と１００５チップインダクタ間のギャップ間隔２０μｍ、プラズマ洗浄５分とした。

この表２の結果から、金皮膜、つまり金めっき層の膜厚が０．１μｍに満たない場合、金−金接合の場合においても、また、金−はんだ接合の場合においても強度が著しく低いことがわかった。また、金めっき層の厚みが５μｍをこえると金−金接合では特に問題がなかったが、はんだ接合においては、横押し強度が著しく低くなった。このとき、めっき層と下地の銀との間で剥離が生じていた。これは、はんだを固着する際に応力が界面に集中するためと解釈される。従って、金皮膜としての金めっき厚みは０．１μｍ以上５μｍ以下が好ましく、より好ましい範囲は０．３μｍから３μｍの範囲である。

以下の表３はＳＡＷ素子としてのフリップチップ３０を基板４０上にフェースダウンボンディングしたときの金バンプ径を３０μｍ乃至２００μｍの範囲で変化させた試料をそれぞれ作製して、その金バンプの径が、フリップチップ３０の横押し強度及び熱衝撃試験結果に与える影響を測定したものである。

ここで、熱衝撃試験はさらに条件を明確にするために行ったものであり、試験条件は低温側で−４０℃、高温側で８５℃、各々３０分間保持を１００サイクル実施した。評価はＳＡＷ素子の挿入損失の測定を行い、初期に２ｄＢ程度であったものが、５ｄＢ以上となったものを不合格とし、試料１００個中の不合格数で判断した。また、他の測定条件は、基板側搭載電極４３の金めっき皮膜０．５μｍ、基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔２０μｍ、プラズマ洗浄５分とした。

表３の結果から、金バンプ径が５０μｍを下回ると、強度が著しく低下し、また、熱衝撃後の不良率が多くなる。１５０μｍを超えた場合は、横押し強度は十分高いが、熱衝撃試験で不良率が増大した。この場合、ＳＡＷ素子の電極側に剥離が頻発することがわかった。これは、金バンプ径が著しく太くなった場合には熱衝撃の応力が、ＳＡＷ素子側に集中することが示唆される。従って、実装時の金バンプは５０μｍ以上１５０μｍ以下であることが好ましく、より好ましい範囲は７０μｍから１２０μｍの範囲である。

以下の表４は基板４０上の搭載電極４３とフリップチップ３０間のギャップ間隔を３μｍから７０μｍの範囲で変化させた試料をそれぞれ作製して、ギャップ間隔がフリップチップ３０の横押し強度、及び熱衝撃試験結果に与える影響を測定したものである。但し、基板側搭載電極４３の金めっき皮膜０．５μｍ、金バンプ径１００μｍ、プラズマ洗浄５分、−４０℃〜８５℃熱衝撃試験１００サイクルとした。

前記ギャップ間隔が５μｍに満たないと、強度は十分であるが熱衝撃試験で不合格が頻発する。また、５０μｍを超えると熱衝撃試験では問題がないが、横押し強度が著しく低下する。従って、ギャップ間隔は５μｍ以上５０μｍ以下が好ましく、より好ましい範囲は１０μｍから３０μｍである。

この第１の実施の形態によれば、次の通りの効果を得ることができる。

(1) セラミック多層基板４０とそれに直接搭載するＳＡＷ素子としてのフリップチップ３０を含む高周波電子回路部品において、樹脂側壁６０と樹脂蓋６１を用いることによって、ＳＡＷ素子の気密性を得ると共に、製造時のはんだ部品５０の影響を除き、生産性の向上を可能とし、且つ使用時の信頼性を高め、実装時の装着性の向上を、さらに製品寸法の低背化を行うことができる。

このように、モジュールの部品搭載面の側部及び上部が樹脂側壁６０と樹脂蓋６１によって覆われることによって気密封止された高周波モジュール部品の構造にすることによって、［発明が解決しようとする課題］で述べた(1)ＳＡＷ素子の気密封止の課題は解決できる。

(2) ＳＡＷ素子としてのフリップチップ３０をセラミック多層基板４０の金皮膜を施した電極上に金−金接合でフェースダウンボンディング（フリップチップ搭載）することで、［発明が解決しようとする課題］で述べた(2)ＳＡＷに影響の無い支持方法で温度変化に耐性を持たせる旨の課題を解決できる。とくに、金−金接合によってフリップチップ搭載することに加えて、セラミック多層基板上の金めっきの厚みと金バンプの径等を適正にすることによって、さらに好ましくなる。具体的には、セラミック多層基板４０上に形成された搭載電極４３の金めっき皮膜が０．１μｍ以上５μｍ以下、ＳＡＷ素子としてのフリップチップ３０と搭載電極４３との間隔が５μｍ以上５０μｍ以下、前記金−金接合のための金バンプのボンディング時の直径が、５０μｍ以上１５０μｍ以下となるように設定する。

(3) 製造方法において、部品搭載用のセラミック多層基板４０の表面導体層４２の少なくとも部品接着部分に金めっきを施して搭載電極４３とし、少なくともひとつのＳＡＷ素子以外の部品をはんだ付けによって搭載し、その後、洗浄を行い、その後ＳＡＷ素子としてのフリップチップ３０を金−金接合によってセラミック多層基板４０にフリップチップ搭載し、側壁６０となる樹脂材、及び蓋６１となる部材を接着剤によって接着しているが、このようにすることによって、はんだ搭載をするはんだ部品は、従来の搭載方式を踏襲できる。金めっき表面ははんだ濡れ性に富み、十分に固着する。この製法により、［発明が解決しようとする課題］で述べた(3)はんだ付け工程とＳＡＷ素子搭載の工程の両立という課題を解決できる。但し、はんだ搭載後の基板表面はフラックスの飛散、また、はんだかす等によって汚れていて、ＳＡＷ素子搭載部分の金表面もそのままでは搭載が困難な状態になる。本実施の形態においては、洗浄を行って、金表面を活性化することによって、搭載に支障がないようにしている。一般的な薬液洗浄でも、ＳＡＷ素子搭載に支障がない程度にまで活性化できるが、プラズマエッチングによって、洗浄をするとさらに好ましい。その場合、他の搭載部品にダメージが及ばない条件とすることが必要となる。また、側壁６０や蓋６１の樹脂の接着においては、真空中で接着することによって、ＳＡＷ周辺の汚れ、付着物をさらに除去することができる。

(4) ［発明が解決しようとする課題］で述べた(4)モジュールの上面が平らで低背を実現しなければならない旨の課題は先に記したような構造及び製法とすることで必然的に達成される。実際の部品搭載においては、さまざまな搭載機に対して対応することが望ましい。勿論すべての部分が平坦であれば問題がないが、おおむねモジュールの上面の３０％以上の部分が平坦であればよい。なお好ましくは５０％以上である。

図５は本発明の第２の実施の形態であって、セラミック多層基板を複数個まとめて処理する製法を示す。この場合、図５（Ｐ）のように各セラミック多層基板４０上にはんだ部品５０を装着し、基板を洗浄するまでの工程は図２（Ａ）乃至（Ｄ）と同様である。その後、図６のように樹脂側壁６０となる部分を複数一体化（好ましくは１０個以上一体化）した格子状の樹脂部材６３を用い、図５（Ｑ）のように前記格子状樹脂部材６３に複数（好ましくは１０個以上）のセラミック多層基板４０を接着する。以後、図５（Ｒ）のように複数のセラミック多層基板４０に対してＳＡＷ素子としてフリップチップ３０をフェースダウンボンディングし、図５（Ｓ）のように蓋６１を複数一体化した樹脂板６４を接着する工程を一括して行い、最後に図５（Ｔ）のように樹脂部材６３及び樹脂板６４を裁断して１個のセラミック多層基板４０を有するように個品に分割する。なお、図５中、図２と同一又は相当部分に同一符号を付した。

なお、一般的なはんだ部品５０の搭載は、平坦な基板４０の上にメタルマスクを当て、はんだペーストを印刷塗布し、次いで、部品５０を配置しリフロー炉を通してはんだ固着する。このため、はんだ工程以前に、側壁となる樹脂部材６３を接着すると、凹凸部ができ、通常のはんだペースト塗布が困難になる。

この第２の実施の形態によれば、第１の実施の形態の作用効果に加えて、少なくとも一部の工程においてセラミック多層基板４０を複数まとめて処理することで、大幅に省力化して生産性を向上させ、コスト低減を図ることができる。つまり、［発明が解決しようとする課題］で述べた(5)セラミック多層基板を複数まとめて処理することで生産性を向上させる旨の課題を解決できる。

図７は本発明の第３の実施の形態であって、ＳＡＷ素子が他の部品と隔離されている構造を示す。この場合、側壁６５を構成する樹脂部材６６は単なる方形枠ではなく、ＳＡＷ素子としてのフリップチップ３０やはんだ部品５０を個別に収納するようにくりぬいた穴部を持つものであり、その樹脂部材６６をセラミック多層基板４０上に接着し、さらに蓋６１となるエポキシ樹脂板を接着剤で接着している。その他の構成は前述の第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。

この第３の実施の形態によれば、ＳＡＷ素子としてのフリップチップ３０と他の搭載部品としてのはんだ部品５０との間にも樹脂側壁６５を設けることができ、その場合、各々の部品相互の隔離を行うことができ、仮に使用時の他の搭載部品から汚染物質が発生しても、ＳＡＷ素子の特性を劣化させることはない。また、この場合、樹脂の側壁６５、蓋６１からなる構造体を強固なものとすることもでき、さらに望ましいものとなる。その他の作用効果は第１の実施の形態と同様である。

以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。

本発明の第１の実施の形態に係る表面弾性波素子を含む高周波モジュール部品を示す正断面図である。第１の実施の形態の場合の製造工程の説明図である。第１の実施の形態の場合の回路図である。ＳＡＷ素子の温度特性を示すセラミック基板及び樹脂基板の特性図である。本発明の第２の実施の形態を示す製造工程の説明図である。第２の実施の形態で用いる樹脂部材の平面図である。本発明の第３の実施の形態を示す正断面である。従来のＳＡＷ素子のパッケージ品を搭載したモジュールの例を示す正断面図である。ＧＳＭデュアルバンド型携帯電話の高周波回路ブロック図である。パワーアンプモジュールの例を示す正断面図である。アンテナスイッチ部を含むフロントエンドモジュールの例を示す正断面図である。ＳＡＷ素子の金−金接合によるフェースダウンボンディング（フリップチップ搭載）の例を示す正面図である。

符号の説明

１誘電体多層基板
２，１５チップ部品
１０，４０セラミック多層基板
１１インダクタ部
１２キャパシタ部
１３外部電極
１６シールドケース
３０フリップチップ
３１金スタッドバンプ
４１内導体層
４２表面導体層
４３搭載電極
５０はんだ部品
６０，６５樹脂側壁
６１樹脂蓋
６６樹脂部材
７０ＳＡＷパッケージ品

Claims

セラミック多層基板上に、表面弾性波素子とその他の表面実装素子が搭載され、前記表面弾性波素子がフリップチップであって前記セラミック多層基板の金皮膜を施した電極上に金−金接合でフェースダウンボンディングされ、少なくとも前記表面弾性波素子が前記セラミック多層基板上に固着された樹脂製側壁と該樹脂製側壁の開口を覆う樹脂製蓋とで覆われることによって気密封止されることを特徴とする、表面弾性波素子を含む高周波モジュール部品。
請求項１に記載の高周波モジュール部品において、前記表面弾性波素子と前記その他の表面実装素子の双方が前記樹脂製側壁と前記樹脂製蓋とで覆われていて、かつ、前記表面弾性波素子と前記その他の表面実装素子との間に樹脂製側壁が設けられて前記表面弾性波素子と前記その他の表面実装素子とが隔離されている、表面弾性波素子を含む高周波モジュール部品。
請求項２に記載の高周波モジュール部品において、前記表面弾性波素子と前記その他の表面実装素子との間に設けられた前記樹脂製側壁と、前記表面弾性波素子と前記その他の表面実装素子の双方を覆うための前記樹脂製側壁とが一体に構成されていて、当該一体に構成されている前記樹脂製側壁上に、一体の樹脂板として構成された前記樹脂製蓋が接着されている、表面弾性波素子を含む高周波モジュール部品。
請求項１から３のいずれかに記載の高周波モジュール部品において、前記その他の表面実装素子の少なくとも１つがはんだ付けによって前記セラミック多層基板上に搭載されている、表面弾性波素子を含む高周波モジュール部品。
請求項１から４のいずれかに記載の高周波モジュール部品において、前記セラミック多層基板の前記金皮膜を施した電極の当該金皮膜が０．１μｍ以上５μｍ以下、表面弾性波素子と前記金皮膜を施した電極との間隔が５μｍ以上５０μｍ以下、前記金−金接合のための金バンプのボンディング後の直径が、５０μｍ以上１５０μｍ以下である、表面弾性波素子を含む高周波モジュール部品。
複数のセラミック多層基板上の各々に表面弾性波素子とその他の表面実装素子が搭載され、前記表面弾性波素子がフリップチップであって前記セラミック多層基板の金皮膜を施した電極上に金−金接合でフェースダウンボンディングされ、樹脂製側壁となる部分を複数一体化した格子状樹脂部材が前記複数のセラミック多層基板上に共通に固着され、各セラミック多層基板上の少なくとも前記表面弾性波素子が前記樹脂製側壁となる部分と前記格子状樹脂部材の開口を覆う一体の樹脂板とで覆われることによって他の前記セラミック多層基板上の前記表面弾性波素子とは別々に気密封止され、前記格子状樹脂部材及び前記樹脂板を裁断することにより１個のセラミック多層基板を有する個品に分割可能であることを特徴とする、表面弾性波素子を含む高周波モジュール部品の集合体。