JP4583732B2

JP4583732B2 - 表示装置、及びその駆動方法

Info

Publication number: JP4583732B2
Application number: JP2003189038A
Authority: JP
Inventors: 潤小山; 光明納; 彩安西; 優山崎; 良太福本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2010-11-17
Anticipated expiration: 2023-06-30
Also published as: US20040263508A1; JP2005024805A; US7388562B2

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子を備えた表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、発光素子（自発光素子）を用いた表示装置の研究開発が進められている。このような表示装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やパソコンのモニターとして幅広く利用されている。特に、このような表示装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれている。
【０００３】
発光素子は、陽極と、陰極と、前記陽極と前記陰極との間に電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）が挟まれた構造を有している。この発光素子に流れる電流量と、発光素子の輝度は一定の関係があり、発光素子は電界発光層に流れる電流量に応じた輝度で発光を行っている。
【０００４】
ところで、発光素子を用いた表示装置に多階調の画像を表示するときの駆動方法としては、アナログ駆動方式（アナログ階調方式）とデジタル駆動方式（デジタル階調方式）が挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。
【０００５】
アナログ駆動方式は、発光素子に流れる電流の大きさを連続的に制御して階調を得るという方式である。またデジタル駆動方式は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって駆動するという方式である。
【０００６】
次に、一般的なデジタル駆動方式を採用した表示装置の画素の構成とその駆動について簡単に説明する。図８に示した画素は、スイッチング用トランジスタ７００、駆動用トランジスタ７０１と、容量素子７０２と、発光素子７０３とを有している。スイッチング用トランジスタ７００は、ゲートが走査線７０５に接続されており、ソースとドレインが一方は信号線７０４に、もう一方は駆動用トランジスタ７０１のゲートに接続されている。駆動用トランジスタ７０１は、ソースが電源線７０６に接続されており、ドレインが発光素子７０３の陽極に接続されている。発光素子７０３の陰極は対向電極７０７に接続されている。容量素子７０２は駆動用トランジスタ７０１のゲートとソース間の電位差を保持するように設けられている。また、電源線７０６、対向電極７０７には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
【０００７】
走査線７０５の信号によりスイッチング用トランジスタ７００がオンになると、信号線７０４に入力されたビデオ信号が駆動用トランジスタ７０１のゲートに入力される。この入力されたビデオ信号の電位と電源線７０６の電位差が駆動用トランジスタ７０１のゲート・ソース間電圧Ｖｇｓとなり、発光素子７０３に電流が供給され、発光素子７０３が発光する。
【０００８】
しかしデジタル駆動方式は、このままでは２階調しか表示出来ないため、面積階調方式や時間階調方式により多階調の画像を表示する駆動方法が提案されている。面積階調方式とは、画素内に副画素を設け、その発光面積に重みを付けて、その選択により階調表示を行なう方法であり、具体的には特許文献１に記載される。
【０００９】
【特許文献１】
特開平１１−７３１５８号公報
【００１０】
【発明が解決しようとする課題】
上述のような表示装置の駆動方式を用いる場合、発光素子に流れる電流値を決定するための駆動用トランジスタの電流特性がばらつくと、発光素子の輝度もばらつき、表示ムラとなってしまった。
【００１１】
例えば図８に示した画素において、駆動用トランジスタ７０１のドレイン電流が画素毎にばらつくと、ビデオ信号の電位が同じであっても駆動用トランジスタ７０１のドレイン電流が画素間で異なり、結果的に発光素子７０３の表示ムラが生じてしまうという問題があった。
【００１２】
ドレイン電流のばらつきを抑制する手段として、特許出願２００３−００８７１９号で提案した、駆動用トランジスタ７０１のＬ／Ｗ（Ｌ：チャネル長、Ｗ：チャネル幅）を大きくする方法がある。また、駆動用トランジスタ７０１の飽和領域におけるドレイン電流Ｉｄｓは係数βを有する式１で与えられる。
【００１３】
【式１】
Ｉｄｓ＝β（Ｖｇｓ−Ｖｔｈ）²／２
【００１４】
式１からわかるように、駆動用トランジスタ７０１の飽和領域におけるドレイン電流ＩｄｓはＶｇｓの僅かな変化に対しても流れる電流に大きく影響する。そのため、発光素子７０３が発光している期間に駆動用トランジスタ７０１のゲート・ソース間に保持した電圧Ｖｇｓが変化しないように注意する必要がある。そのためには駆動用トランジスタ７０１のゲート・ソース間に設けられた容量素子７０２の容量を大きくすることや、スイッチング用トランジスタ７００のオフ電流を低く抑えることが考えられる。
【００１５】
スイッチング用トランジスタ７００のオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすること、両方を満たすことはトランジスタ作製工程においては難しい課題である。
【００１６】
また、スイッチング用トランジスタ７００のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ７０１のＶｇｓが変化してしまうという問題もある。これは、駆動用トランジスタ７０１のゲートにつく寄生容量、又は配線容量が原因となる電圧降下によると考えられる。
【００１７】
そこで本発明は、スイッチング用トランジスタ７００のオフ電流を低く抑えたり、容量素子７０２の容量を大きくする構成ではなく、寄生容量又は配線容量の影響を受けにくい表示装置、及びその駆動方法を提供する。
【００１８】
【課題を解決するための手段】
上記課題を鑑み本発明は、複数の副画素を有する表示装置において、各副画素が有する駆動用トランジスタのゲート電位が固定電位となることを特徴とする。
そのため、駆動用トランジスタのゲート電極を、固定電位を有する電源線に接続する。
【００１９】
駆動用トランジスタのゲート電位を固定電位とすることにより、寄生容量や配線容量によるゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。そのため、駆動用トランジスタのゲート・ソース間電圧Ｖｇｓのばらつきに起因する、表示ムラを抑えることができる。
【００２０】
本発明の具体的な副画素の構成は、駆動用トランジスタに加え、ビデオ信号によって発光素子の発光、非発光を決定するためのスイッチング用のトランジスタ（スイッチング用トランジスタ）と、駆動用トランジスタと直列に接続された電流制御用のトランジスタ（電流制御用トランジスタ）とを有する。
【００２１】
さらに必要に応じて、電流制御用トランジスタのゲート・ソース間に容量素子を有する。すなわち、スイッチング用トランジスタ、駆動用トランジスタ、又は電流制御用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子は設ける必要はない。
【００２２】
そして、駆動用トランジスタのゲート電極を、固定電位となる第１の電源線に接続し、電流制御用トランジスタのソース電極、又はドレイン電極を、第２の電源線に接続する。
【００２３】
固定電位となる電源線は、信号線と平行に形成しても、走査線と平行に形成してもよく、さらに信号線と同一導電膜、走査線と同一導電膜、その他の配線や電極と同一導電膜から形成することができる。
【００２４】
本発明においてトランジスタは、多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トランジスタ、又はその他のトランジスタで形成してもよい。つまり本発明はトランジスタの構成に限定されない。非晶質シリコン薄膜トランジスタを用いる場合、例えばすべてｎチャネル型薄膜トランジスタで形成すると好ましい。
【００２５】
以上のような画素構成を有する表示装置において、発光素子を有する副画素の発光面積に１：２：４：８：…のように重みをつけて、その選択による面積階調方式による階調表示、すなわち面積階調表示を行なう。
【００２６】
さらに面積階調表示を行なう方法に加えて、１フレーム期間を複数のサブフレーム期間（ｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍ）に分割し、その選択により階調表示を行なう時間階調方式による階調表示、すなわち時間階調表示を行なうことができる。その結果、階調数をより増やすことができ、さらなる高階調表示を行なうことができる。
【００２７】
このような階調表示を行なう場合、定電流駆動を用いても、定電圧駆動を用いてもよい。つまり駆動用トランジスタは飽和領域で動作させても、線形領域で動作させてもよい。
【００２８】
また電流制御用トランジスタのゲート・ソース間電圧Ｖｇｓに基づく電流Ｉｄの僅かな変動は、発光素子に流れる電流に影響しない。そのため電流制御用トランジスタを線形領域で動作させてもよい。またスイッチング用トランジスタ等、スイッチとして機能させるトランジスタは、線形領域で動作させる。線形領域で動作させると、トランジスタのソース・ドレイン間電圧Ｖｄｓは小さくなり、低消費電力化を達成することができる。
【００２９】
特に、駆動用トランジスタを飽和領域で動作させ、電流制御用トランジスタを線形領域で動作させる場合、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。よって、表示ムラの要因がさらに減り、表示装置の画質を大いに高めることができる。
【００３０】
また、スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製工程を簡便化する、つまりオフ電流を低く抑えるための厳密な作製条件を緩和し、マージンを広くとることができ、歩留まり向上に大きく貢献することができる。
【００３１】
本発明において電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００３２】
本発明の表示装置とは、パネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００３３】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
また以下の実施の形態において、トランジスタはゲート、ソース、ドレインの３端子を有するが、特にソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。
【００３５】
（実施の形態１）
本実施の形態では、副画素を有する画素の等価回路と、その動作について説明する。
【００３６】
図１には、発光素子１２０と、ビデオ信号が入力される信号線１０１、ビデオ信号の画素への入力を制御するスイッチング用トランジスタ１０３、発光素子１２０へ流れる電流値を制御する駆動用トランジスタ１０４、発光素子１２０への電流の供給を制御する電流制御用トランジスタ１０５、ビデオ信号の電位を保持するための容量素子１０６を有する副画素の等価回路を示す。各トランジスタの特性はエンハンスメント型、又はディプリーション型トランジスタを用いることができる。
【００３７】
本実施の形態では、スイッチング用トランジスタ１０１をｎチャネル型トランジスタ、駆動用トランジスタ１０４、及び電流制御用トランジスタ１０５をｐチャネル型トランジスタとする。
【００３８】
容量素子１０６は、スイッチング用トランジスタ１０１、駆動用トランジスタ１０４、又は電流制御用トランジスタ１０５のゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、設ける必要はない。
【００３９】
このような画素構成の接続関係を示す。スイッチング用トランジスタ１０３のゲート電極は走査線１０８に接続され、第１の電極は信号線１０１に接続され、第２の電極は電流制御用トランジスタ１０５のゲート電極に接続されている。電流制御用トランジスタ１０５の第１の電極は第２の電源線１１０に接続され、電流制御用トランジスタ１０５のゲート・ソース間には容量素子１０６が設けられている。容量素子１０６はスイッチング用トランジスタ１０３が非選択状態（オフ状態）にあるとき、電流制御用トランジスタ１０５のゲート・ソース間の電位差を保持する、つまりビデオ信号の電位を保持するように接続されている。そのため、容量素子の一方の電極は電流制御用トランジスタ１０５のゲート電極に接続され、他方の電極は第１の電源線１０９、及び第２の電源線１１０のいずれに接続されている。駆動用トランジスタ１０４のゲート電極は固定電位を有する第１の電源線１０９に接続され、第２の電極は発光素子１２０の陽極に接続される。なお駆動用トランジスタ１０４の第２の電極は、画素構成により発光素子１２０の陰極に接続される場合もある。
【００４０】
なお図１では、各副画素に固定電位を有する第１の電源線１０９を設けるように示すが、第１の電源線１０９は各副画素で共有することができる。例えば、固定電位を有する一本の電源線に、各駆動用トランジスタのゲート電極が接続されるように配線を引き回して形成すればよい。
【００４１】
そして駆動用トランジスタ１０４と電流制御用トランジスタ１０５とは、第２の電源線１１０から供給される電流が、駆動用トランジスタ１０４及び電流制御用トランジスタ１０５のドレイン電流として発光素子１２０へ供給するように接続されている。
【００４２】
このような副画素を多数有し、各発光素子からの発光面積を制御する面積階調表示を行なう。
【００４３】
次に副画素における各トランジスタの具体的な動作について、図２に示すタイミングチャートを用いて説明する。なお図２（Ａ）は、縦軸は走査線、横軸は時間のときのタイミングチャートを示し、図２（Ｂ）はｊ行目の走査線Ｇｊのタイミングチャートを示す。本実施の形態では、電流制御用トランジスタ１０５を線形領域で、駆動用トランジスタ１０４を飽和領域で動作させる場合で説明する。
【００４４】
表示装置は、そのフレーム周波数を通常６０Ｈｚ程度とする。つまり、１秒間に６０回程度の画面の描画が行われ、画面の描画を１回行なう期間を１フレーム期間（単位フレーム期間）と呼ぶ。副画素は図２（Ａ）に示すように、１フレーム期間に、書き込み期間Ｔａ、発光期間Ｔｓとを行なう。
【００４５】
書き込み期間Ｔａにおいて、順次走査線１０８が選択されると、走査線１０８に接続されているスイッチング用トランジスタ１０３がオンとなる。そしてスイッチング用トランジスタ１０３がオンとなると、信号線から入力されるビデオ信号によって容量素子１０６に電荷が蓄積される。この電荷が電流制御用トランジスタ１０５のしきい値電圧Ｖｔｈ以上となると、電流制御用トランジスタ１０５がオンとなり、同時に駆動用トランジスタ１０４がオンとなる。すると、駆動用トランジスタ１５０のゲート・ソース間電圧Ｖｇｓに基づく電流が、発光素子１２０へ供給される。このとき電流制御用トランジスタ１０５を線形領域で動作しているため、発光素子１２０に流れる電流は、飽和領域で動作する駆動用トランジスタ１０４と発光素子１２０の電圧電流特性によって決まる。そして駆動用トランジスタ１０４のゲート電極は固定電位を有する電源線に接続しているため、ゲート・ソース間電圧Ｖｇｓは寄生容量や配線容量による電圧降下を受けず一定となる。
【００４６】
そのため、発光素子１２０へ供給される電流のバラツキ、特に駆動用トランジスタ１０４のＶｇｓによるバラツキを低減することができる。またさらに駆動用トランジスタ１０４を飽和領域で動作させているため、発光素子の経時変化による輝度バラツキも低減することができる。
【００４７】
そして発光素子１２０は、供給される電流に見合った輝度で発光し、発光期間Ｔｓとなる。
【００４８】
発光期間Ｔｓでは、走査線１０８の電位を制御することでスイッチング用トランジスタ１０３をオフとし、書き込み期間Ｔａにおいて書き込まれたビデオ信号の電位を容量素子１０６により保持している。その結果、発光素子１２０は発光し続ける。
【００４９】
また書き込み期間Ｔａにおいて、信号線から入力されるビデオ信号によって電流制御用トランジスタ１０５がオフとなる場合、発光素子１２０への電流の供給は行なわれない。この場合、発光期間Ｔｓでは、容量素子１０６には電位が保持されていないため、発光素子は非発光となっている。
【００５０】
すなわち、書き込み期間Ｔａにおいて電流制御用トランジスタ１０５をオンとする場合、発光期間Ｔｓではビデオ信号の電位が容量素子１０６によって保持されているので、発光素子１２０への電流の供給は維持され、発光し続けている。
逆に、書き込み期間Ｔａにおいて電流制御用トランジスタ３７をオフとする場合、発光期間Ｔｓではビデオ信号の電位は容量素子３８によって保持されず、発光素子１２０への電流の供給は行なわれないため、非発光となっている。
【００５１】
このように、発光素子を発光、又は非発光とすることにより階調表示を行なう。特に、各副画素における発光素子からの発光面積に重みをつけた状態で、発光素子を発光、又は非発光とすることにより面積階調表示を行なう。
【００５２】
そして、発光素子の輝度は駆動用トランジスタのゲート・ソース間電圧Ｖｇｓに比例して決まる。そのため、駆動用トランジスタのゲート・ソース間電圧Ｖｇｓを所望の一定値とすることができる画素回路により、輝度ムラを低減することができる。よって、表示バラツキの低減された画素構成、及び当該画素構成を用いる面積階調表示を提供することができる。
【００５３】
（実施の形態２）
本実施の形態では、実施の形態１と異なる副画素を有する画素の等価回路と、その動作について説明する。
【００５４】
図３に示す等価回路は、書き込まれたビデオ信号の電位を消去する消去用のトランジスタ（以下、消去用トランジスタと表記する）２１２が設けられている構成が図１と異なる。すなわち図３に示す副画素は、発光素子２２０と、ビデオ信号が入力される信号線２０１、ビデオ信号の画素への入力を制御するスイッチング用トランジスタ２０３、発光素子２２０へ流れる電流値を制御する駆動用トランジスタ２０４、発光素子２２０への電流の供給を制御する電流制御用トランジスタ２０５、書き込まれたビデオ信号の電位を消去する消去用トランジスタ２１２、ビデオ信号の電位を保持するための容量素子２０６を有する副画素の等価回路を示す。各トランジスタの特性はエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【００５５】
本実施の形態では、スイッチング用トランジスタ２０１をｎチャネル型トランジスタ、駆動用トランジスタ２０４、及び電流制御用トランジスタ２０５をｐチャネル型トランジスタとする。
【００５６】
ここで図３における駆動用トランジスタ２０４の記号について説明する。この記号はゲート電極の異なる２点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した（詳細の構成は図６参照）。図３に示す画素では、駆動用トランジスタ２０４の接続において、ゲート電極と配線とのコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線Ｗｉ（ｉ＝１〜ｘ）が同層で信号線Ｓｉ(ｉ＝１〜ｘ)や第１の電源線と並列して配置されている部分を少なくしている。
【００５７】
なお上記駆動用トランジスタ２０４の接続関係は一例であり、通常の接続関係を有する構成としても構わない。
【００５８】
容量素子２０６は、スイッチング用トランジスタ、駆動用トランジスタ２０４、又は電流制御用トランジスタ２０５のゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、設ける必要はない。
【００５９】
このような画素構成の接続関係を示す。スイッチング用トランジスタ２０３のゲート電極は走査線２０８に接続され、第１の電極は信号線２０１に接続され、第２の電極は電流制御用トランジスタ２０５のゲート電極に接続されている。電流制御用トランジスタ２０５の第１の電極は第２の電源線２１０に接続され、電流制御用トランジスタ２０５のゲート・ソース間には容量素子２０６が設けられている。容量素子２０６はスイッチング用トランジスタ２０３が非選択状態（オフ状態）にある時、電流制御用トランジスタ２０５のゲート・ソース間の電位差を保持する、つまりビデオ信号の電位を保持するために設けられている。駆動用トランジスタ２０４のゲート電極は固定電位を有する第１の電源線２０９に接続され、第２の電極は発光素子２２０の陽極に接続される。なお駆動用トランジスタ２０４の第２の電極は、画素構成により発光素子２２０の陰極に接続される場合もある。
【００６０】
なお図３では、各副画素に固定電位を有する第１の電源線２０９を設けるように示すが、第１の電源線２０９は各副画素で共有することができる。例えば、固定電位を有する一本の電源線に、各駆動用トランジスタのゲート電極が接続するように配線を形成すればよい。
【００６１】
そして駆動用トランジスタ２０４と電流制御用トランジスタ２０５とは、第２の電源線２１０から供給される電流が、駆動用トランジスタ２０４及び電流制御用トランジスタ２０５のドレイン電流として発光素子２２０へ供給するように接続されている。
【００６２】
消去用トランジスタ２１２のゲート電極は、消去用の走査線２０２に接続され、第１の電極、及び第２の電極は容量素子２０６の両電極間と接続されている。
つまり、消去用トランジスタ２１２は、容量素子２０６に保持されるビデオ信号の電位を消去する位置に設けられている。
【００６３】
このような消去用トランジスタ２１２を有する副画素では、面積階調方式に時間階調方式を組み合わせた階調表示を行なうことができる。時間階調方式とは、特開２００１-５４２６号にて示されているように、発光素子の発光期間を制御することにより、階調表示を行なう方式である。なお時間階調方式において、必ずしも消去用トランジスタは必要ではない。
【００６４】
図３に示す副画素の具体的な動作は、書き込み期間Ｔａ、発光期間Ｔｓに加えて、消去期間Ｔｅに分けることができる。以下にそれらの期間の動作を説明する。
【００６５】
図４には、１フレームを５つのサブフレーム期間ＳＦ１〜ＳＦ５に分割し、５ビット階調を表示するタイミングチャートを示す。サブフレームの分割数は階調ビット数に等しい場合が多いが、分割数と階調ビット数とが異なる場合もある。
なお図４（Ａ）は、縦軸は走査線、横軸は時間のときのタイミングチャートを示し、図４（Ｂ）はｊ行目の走査線Ｇｊのタイミングチャートを示し、電流制御用トランジスタ２０５を線形領域で、駆動用トランジスタ２０４を飽和領域で動作させる場合で説明する。
【００６６】
書き込み期間Ｔａと、発光期間Ｔｓとにおける動作は、実施の形態１と同様であるため説明を省略する。
【００６７】
消去期間Ｔｅにおいては、消去用の走査線２０２が選択されて消去用トランジスタ２１２がオンとなり、第１の電源線２１０の電位が消去用トランジスタ２１２を介して電流制御用トランジスタ２０５のゲートに与えられる。すると、消去用トランジスタ２１２がオンとなると、容量素子２０６に保持される電荷が放電し、電流制御用トランジスタ２０５がオフとなり、発光素子２２０に電流が供給されない状態を作り出すことができる。
【００６８】
消去期間Ｔｅにより、全画素にビデオ信号を書き込むのを待たずに、次の書き込み期間を開始することができ、高階調表示を行なうことができる。なお、時間階調方式を用いる場合、消去期間Ｔｅは必要に応じて設ければよい。
【００６９】
なお、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせばよい。また、サブフレーム期間の順序は、必ずしも上位ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並んでいてもよい。さらにフレーム期間毎に、その順序が変化してもよい。また、あるサブフレーム期間をさらに分割していてもよい。
【００７０】
面積階調表示では階調数が副画素数により制限さてしまったが、時間階調表示と組み合わせることにより、高階調表示を行なうことができる。さらに、必要に応じて消去用トランジスタを設けることにより、さらなる高階調表示を行なうことができる。
【００７１】
（実施の形態３）
本実施の形態では、図１、図３に示す画素回路に対応する上面図について説明する。なお本実施の形態では、トランジスタとして多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用い、駆動用ＴＦＴを飽和領域で、電流制御用ＴＦＴを線形領域で動作させる場合の上面図を示す。
【００７２】
図１に相当する上面図を示す図５には、信号線１０１、第１の電源線１０９、第２の電源線１１０、走査線１０８、スイッチング用ＴＦＴ１０３、駆動用ＴＦＴ１０４、電流制御用ＴＦＴ１０５、発光素子の第１の電極１０７ａ、１０７ｂ、１０７ｃ、容量素子１０６を示す。
【００７３】
図５では、信号線１０１と平行して、第１の電源線１０９、及び第２の電源線１１０が形成されている。そのため、信号線１０８、第１の電源線１０９、及び第２の電源線１１０は同一導電膜をパターニングして得る。
【００７４】
スイッチング用ＴＦＴ１０３は半導体膜に対して二つのゲート電極が設けられたダブルゲート型構造を有し、走査線１０８の一部がこれらゲート電極として機能している。またスイッチング用ＴＦＴ１０３の第１の電極は、コンタクトホールを介して信号線１０１と接続され、第２の電極は、信号線と同一の導電膜をパターニングして得られた配線により、容量素子１０６と接続している。さらに容量素子１０６の一方の電極は、電流制御用ＴＦＴ１０５のゲート電極と同一導電膜から構成され、他方の電極に相当する半導体膜は、第１の電源線１０９とコンタクトホールを介して接続されている。電流制御用ＴＦＴ１０５の半導体膜は、駆動用ＴＦＴ１０４の半導体膜と同一島状半導体膜から形成され、不純物領域を共有しており、これにより接続状態となっている。さらに電流制御用ＴＦＴの第１の電極は第２の電源線１１０とコンタクトホールを介して接続されている。
【００７５】
駆動用ＴＦＴ１０４は飽和領域で動作するため、チャネル形成領域のＬをＷより長くし、好ましくはＷに対するＬの比が５以上となるようにする。特に、駆動用ＴＦＴ１０４のＬ／Ｗは、電流制御用ＴＦＴ１０５よりも大きくなるように設計する。例えば駆動用ＴＦＴのＬ／Ｗ：電流制御用ＴＦＴのＬ／Ｗ＝５〜６０００：１となるようにする。そのため、駆動用ＴＦＴ１０４の半導体膜は矩形状を有している。駆動用ＴＦＴ１０４のゲート電極は、固定電位を有する第１の電源線１０９とコンタクトホールを介して接続され、第２の電極は、信号線と同一導電膜により形成された配線と接続され、当該配線上に発光素子の陽極１０７ａ、１０７ｂ、及び１０７ｃが形成され、接続している。配線と陽極は、コンタクトホールを介して接続されてもよい。
【００７６】
発光素子の陽極は、ＩＴＯを代表とする透明導電膜から形成され、その面積比は１０７ａ：１０７ｂ：１０７ｃ＝１：２：４となるように設けられ、陽極上には電界発光層、及び陰極を形成する。そして、信号線１０１から入力されるビデオ信号に基づき、電界発光層は発光状態、又は非発光状態となる。その発光面積に１：２：４と重みをつけて、その選択により面積階調表示を行なう。
【００７７】
なお各ＴＦＴの特性をエンハンスメント型ＴＦＴ、又はディプリーション型ＴＦＴとするには、不純物の添加濃度を変えればよい。
【００７８】
図２に相当する上面図を示す図６には、信号線２０１、第１の電源線２０９、第２の電源線２１０、走査線２０８、スイッチング用ＴＦＴ２０３、駆動用ＴＦＴ２０４、電流制御用ＴＦＴ２０５、発光素子の第１の電極２０７ａ、２０７ｂ、２０７ｃ、容量素子２０６に加えて、消去用ＴＦＴ２１２、消去用の走査線２０２を示す。
【００７９】
スイッチング用ＴＦＴ２０３、及び消去用ＴＦＴ２１２は半導体膜に対して二つのゲート電極が設けられたダブルゲート型構造を有し、走査線２０８の一部がこれらゲート電極として機能している。またスイッチング用ＴＦＴ２０３と、消去用ＴＦＴ２１２は、同一島状半導体膜から形成され、不純物領域を共有しており、これにより接続状態となっている。またスイッチング用ＴＦＴ２０３の第１の電極は、コンタクトホールを介して信号線２０１と接続されている。消去用ＴＦＴ２１２の第１の電極は、コンタクトホールを介して第２の電源線２１０と接続されている。スイッチング用ＴＦＴ２０３の第２の電極と、消去用ＴＦＴ２１２の第２の電極は、信号線と同位置の導電膜をパターニングして得られた配線により容量素子２０６と接続されている。さらに容量素子２０６の一方の電極は、電流制御用ＴＦＴ２０５のゲート電極と同一導電膜から構成され、他方の電極に相当する半導体膜は、第１の電源線２０９とコンタクトホールを介して接続されている。電流制御用ＴＦＴ２０５の半導体膜は、駆動用ＴＦＴ２０４の半導体膜と同一島状半導体膜から形成され、不純物領域を共有しており、これにより接続状態となっている。さらに電流制御用ＴＦＴ２０５のゲート電極は信号線２０１と接続されている。
【００８０】
駆動用ＴＦＴに接続される第１の電源線２０９は、領域２０５において、信号線２０１と同一の導電膜により形成される配線により、隣り合う画素の駆動用トランジスタ同士は接続されている。具体的には、領域２０５以外では走査線２０８と同一の導電膜を使用し、領域２０５では信号線２０１と同一の導電膜を使用して駆動用ＴＦＴ同士が接続されている。このような接続構成により、配線が占める面積を小さくし、発光領域を大きくすることができる。
【００８１】
駆動用ＴＦＴ２０４は飽和領域で動作するため、チャネル形成領域のＬをＷより長くし、好ましくはＷに対するＬの比が５以上となるようにする。特に、駆動用ＴＦＴ２０４のＬ／Ｗは、電流制御用ＴＦＴ２０５よりも大きくなるように設計する。例えば駆動用ＴＦＴのＬ／Ｗ：電流制御用ＴＦＴのＬ／Ｗ＝５〜６０００：１となるようにする。そのため、駆動用ＴＦＴ２０４の半導体膜は矩形状を有している。駆動用ＴＦＴ２０４のゲート電極は、領域２５０において固定電位を有する第１の電源線２０９とコンタクトホールを介して接続され、第２の電極は、信号線と同一導電膜により形成された配線と接続され、当該配線と発光素子の陽極２０７ａ、２０７ｂ、及び２０７ｃがコンタクトホールを介して接続されている。
【００８２】
発光素子の陽極は、ＩＴＯを代表とする透明導電膜から形成され、その面積比は２０７ａ：２０７ｂ：２０７ｃ＝１：２：４となるように設けられ、陽極上には電界発光層、及び陰極を形成する。そして、信号線２０１から入力されるビデオ信号に基づき、電界発光層は発光状態、又は非発光状態となる。その発光面積に１：２：４と重みをつけて、その選択により面積階調表示を行なう。
【００８３】
なお各ＴＦＴの特性をエンハンスメント型ＴＦＴ、又はディプリーション型ＴＦＴとするには、不純物の添加濃度を変えればよい。
【００８４】
以上、固定電位を有する電源線を、信号線と平行に形成し、同一の導電膜から形成する場合の上面図を示したが、走査線と平行に形成し、さらに同一の導電膜から形成してもよい。また電源線は、信号線や走査線と異なる導電膜により形成してもよい。また電界発光層が有する各ＲＧＢの発色毎に、固定電位を有する電源線を異ならせ、各駆動用ＴＦＴのＶｇｓを制御してもよい。すなわち本実施の形態の上面図は一例であり、これに限定されるものではない。
【００８５】
また表示装置が大きくなるにつれ、信号線や電源線の配線抵抗に起因する電圧降下が懸念される。その場合、抵抗の低い材料を用いて信号線や電源線を形成したり、補助配線を設けるとよい。
【００８６】
（実施の形態４）
本実施の形態ではトランジスタの動作領域である線形領域、及び飽和領域について図７を用いて説明する。図７は、発光素子及びトランジスタのＩｄ−Ｖｄｓ特性を示し、トランジスタのＩｄ−Ｖｄｓ曲線３１２と、曲線（Ｖｇｓ−Ｖｔｈ＝Ｖｄｓ）とにより、線形領域と、飽和領域とにわけられる。
【００８７】
すなわち、線形領域とは、トランジスタのＶｄｓの変化と共に、Ｉｄが変化する領域であり、｜Ｖｇｓ−Ｖｔｈ｜＞Ｖｄｓと表すことができる。飽和領域とは、トランジスタのＶｄｓが変化しても、一定のＩｄを供給することができる領域であり、｜Ｖｇｓ−Ｖｔｈ｜≦Ｖｄｓと表すことができる。
【００８８】
図７（Ａ）をみると、発光素子のＩｄ−Ｖｄｓ曲線３１０は、経時劣化と共にＩｄ−Ｖｄｓ曲線３１１と変化している。曲線３１０と、曲線３１１とがそれぞれトランジスタのＩｄ−Ｖｄｓ曲線３１２と交差する点は、線形領域となっている。
【００８９】
このような線形領域において、駆動用トランジスタを動作させることができる。
【００９０】
またその他のトランジスタ、例えばスイッチング用トランジスタ、電流制御用トランジスタ、及び消去用トランジスタを、線形領域で動作させてもよい。
【００９１】
なお駆動用トランジスタを線形領域で動作させる場合、電圧Ｖｄｓを低くすることができるため、表示装置の低消費電力化を達成することができる。
【００９２】
次に、図７（Ｂ）をみると、発光素子のＩｄ−Ｖｄｓ曲線３２０は、経時劣化と共にＩｄ−Ｖｄｓ曲線３２１と変化している。曲線３２０と、曲線３２１とがそれぞれトランジスタのＩｄ−Ｖｄｓ曲線３１２と交差する点は、飽和領域となっている。
【００９３】
このような飽和領域において、駆動用トランジスタを動作させることができる。
【００９４】
またその他のトランジスタ、例えばスイッチング用トランジスタ、電流制御用トランジスタ、及び消去用トランジスタを、飽和領域で動作させてもよい。
【００９５】
なお駆動用トランジスタを飽和領域で動作させる場合、発光素子の経時変化、特に経時劣化に関わらず一定の電流値Ｉｄを発光素子へ供給することができる。
その結果、発光素子の経時変化による表示ムラを防止することができる。
【００９６】
（実施の形態５）
本実施の形態では、副画素の断面の拡大図を示す。なお本実施の形態では、トランジスタとして多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合で説明する。
【００９７】
図１０（Ａ）に示すように、絶縁表面を有する基板３００に設けられたｐチャネル型の駆動用ＴＦＴ３０１は、レーザ照射や加熱による結晶化処理、或いはニッケル、チタンなどの金属元素の触媒作用を用いて結晶化処理が行われた結晶性半導体膜を有する。半導体膜上にはゲート絶縁膜を介してゲート電極及びゲート線が設けられており、ゲート電極下の半導体膜がチャネル形成領域となる。ゲート電極をマスクとして自己整合的にボロン等の不純物元素を半導体膜に添加し、ソース領域及びドレイン領域となる不純物領域が形成される。ゲート電極を覆うように第１の絶縁膜が設けられており、第１の絶縁膜には不純物領域上にコンタクトホールが形成されている。コンタクトホールには配線が形成され、ソース配線及びドレイン配線として機能している。ドレイン電極と電気的に接続するように、発光素子の第１の電極３１１が設けられる。そして、第１の電極３１１を覆うように第２の絶縁膜が設けられ、第２の絶縁膜の第１の電極上に開口部を形成する。開口部には、電界発光層３１２が設けられ、電界発光層や第２の絶縁膜を覆うように発光素子の第２の電極３１３が設けられる。
【００９８】
電界発光層３１２は、第１の電極３１１側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。代表的には、ＨＩＬとしてＣｕＰｃ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰ、ＥＩＬとしてＢＣＰ：Ｌｉをそれぞれ用いる。
【００９９】
また、電界発光層３１２として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、またはインクジェット法などによって選択的に形成すればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。なお、上記電界発光層の積層構造に限定されない。
【０１００】
より具体的な電界発光層の積層構造は、赤色の発光を示す電界発光層３１２を形成する場合、例えば、ＣｕＰｃを３０nmし、α-ＮＰＤを６０nmした後、同一のマスクを用いて、赤色の発光層としてＤＣＭ₂及びルブレンが添加されたＡｌｑ₃を４０nmし、電子輸送層としてＢＣＰを４０nmし、電子注入層としてＬｉが添加されたＢＣＰを１nmする。また、緑色の発光を示す電界発光層３１２を形成する場合、例えば、ＣｕＰｃを３０nmし、α―ＮＰＤを６０nmした後、同一の蒸着マスクを用いて、緑色の発光層としてクマリン５４５Ｔが添加されたＡｌｑ₃を４０nm、電子輸送層としてＢＣＰを４０nmし、電子注入層としてＬｉが添加されたＢＣＰを１nmする。また、青色の発光を示す電界発光層３１２を形成する場合、例えば、ＣｕＰｃを３０nmし、α-ＮＰＤを６０nmした後、同一のマスクを用いて発光層としてビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛：Ｚｎ(ＰＢＯ)₂を１０nmし、電子輸送層としてＢＣＰを４０nmし、電子注入層としてＬｉが添加されたＢＣＰを１nmする。
【０１０１】
以上、各色の電界発光層のうち、共通しているＣｕＰｃやα-ＮＰＤは、画素部全面に形成することができる。またマスクは、各色で共有することもでき、例えば、赤色の電界発光層を形成後、マスクをずらして、緑色の電界発光層、再度マスクをずらして青色の電界発光層を形成することができる。形成する各色の電界発光層の順序は適宜設定すればよい。
【０１０２】
また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行なうことができる。カラーフィルターや色変換層は、第２の基板に設けた後、張り合わせればよい。
【０１０３】
また第１の電極との仕事関数を考慮して材料を選択する。例えば、第１の電極を陽極とし、第２の電極を陰極とする場合で説明する。
【０１０４】
第１の電極としては、仕事関数の大きい（仕事関数４．０eV）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【０１０５】
一方、第２の電極としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、第２の電極は透光性を有するため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。
【０１０６】
これら第１の電極、及び第２の電極は蒸着法、スパッタリング法等により形成することができる。
【０１０７】
但し画素構成により、第１の電極及び第２の電極のいずれも陽極、又は陰極となりうる。例えば、駆動用ＴＦＴの極性をｎチャネル型とし、第１の電極を陰極、第２の電極と陽極とすることができる。
【０１０８】
その後、窒素を含むパッシベーション膜３１４をスパッタリング法やＣＶＤ法により形成し、水分や酸素の侵入を防止する。このとき形成される空間には、窒素を封入し、さらに乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。さらに第１の電極、第２の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。その後、封止基板３１５を張り合わせる。
【０１０９】
またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。
【０１１０】
このように形成された副画素を有する表示装置は、第１の電極３１１及び第２の電極３１３が透光性を有する。そのため、信号線から入力されるビデオ信号に応じた輝度で発光素子から光が両矢印方向に出射する。
【０１１１】
図１０（Ａ）のように、発光素子を有する副画素の発光面積、つまり透明導電膜の面積に重みをつける面積階調表示であって、両方向に光が射出される表示装置は、設計上、透明導電膜の面積を大きくすることができる。その結果、非発光状態での透過率を高くすることができ好ましい。
【０１１２】
図１０（Ｂ）は、光の射出方向が封止基板３１５側のみである。そのため第１の電極３１１は非透光性、好ましくは反射性の高い導電膜とし、第２の電極３１３は透光性を有する導電膜とする。その他の構成は図１０（Ａ）と同様であるため説明を省略する。
【０１１３】
図１０（Ｃ）は、光の出射方向が基板３００側のみである。そのため第１の電極３１１は透光性を有する導電膜とし、第２の電極３１３は非透光性、好ましくは反射性の高い導電膜とする。その他の構成は図１０（Ａ）と同様であるため説明を省略する。
【０１１４】
図１０（Ｂ）（Ｃ）のように、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
【０１１５】
本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい。
【０１１６】
（実施の形態６）
本発明の副画素を有する電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図９に示す。
【０１１７】
図９(Ａ)は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の副画素を有する構成は、表示部２００３に用いる。図９(Ｂ)はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の副画素を有する構成は、表示部２１０１に用いる。図９(Ｃ)はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の副画素を有する構成は、表示部２２０３に用いる。
【０１１８】
図９(Ｄ)はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の副画素を有する構成は、表示部２３０２に用いる。図９(Ｅ)は記録媒体を備えた携帯型の画像再生装置であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。本発明の副画素を有する構成は、表示部Ａ２４０３、表示部Ｂ２４０４に用いる。図９(Ｆ)はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の副画素を有する構成は、表示部２５０２に用いる。
【０１１９】
図９(Ｇ)はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の副画素を有する構成は、表示部２６０２に用いる。図９(Ｈ)は携帯端末のうちの携帯電話機であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の副画素を有する構成は、表示部２７０３に用いる。
【０１２０】
上記の電子機器において、駆動用トランジスタのゲート電位を固定電位とする副画素により、電圧降下等によるゲート・ソース間電圧のバラツキを低減することができる。よって、発光素子の輝度ムラが低減され、表示装置の品質を高めることができる。
【０１２１】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１２２】
【発明の効果】
本発明により、駆動用トランジスタのゲート電位を固定電位とすることにより、寄生容量や配線容量によるゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。そのため、駆動用トランジスタの特性のばらつきに起因する、輝度ムラを抑えることができる。よって、表示ムラの要因がさらに減り、表示装置の画質を大いに高めることができる。
【図面の簡単な説明】
【図１】本発明の表示装置の画素の回路図を示す図。
【図２】本発明の表示装置の画素におけるタイミングチャートを示す図。
【図３】本発明の表示装置の画素の回路図を示す図。
【図４】本発明の表示装置の画素におけるタイミングチャートを示す図。
【図５】本発明の表示装置の画素の上面図を示す図。
【図６】本発明の表示装置の画素の上面図を示す図。
【図７】本発明の表示装置の動作点を説明する図。
【図８】表示装置の画素の回路図を示す図。
【図９】本発明の画素を有する電子機器を示す図。
【図１０】本発明の表示装置の画素の断面図を示す図。

Claims

信号線と、
走査線と、
固定電位を有する第１の電源線と、
第２の電源線と、
発光素子をそれぞれ有する複数の副画素と、を有する表示装置であって、
前記複数の副画素はそれぞれ、
前記発光素子にソース又はドレインの一方が電気的に接続された第１のトランジスタと、
前記信号線にソース又はドレインの一方が電気的に接続された第２のトランジスタと、
前記第２のトランジスタのソース又はドレインの他方にゲートが電気的に接続された第３のトランジスタと、
前記発光素子に電気的に接続された電極と、を備え、
前記電極は前記副画素ごとに異なる発光面積を有し、
前記第１のトランジスタのゲートは前記第１の電源線に電気的に接続され、
前記第２のトランジスタのゲートは前記走査線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は前記第３のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は前記第２の電源線に電気的に接続されていることを特徴とする表示装置。
信号線と、
走査線と、
固定電位を有する第１の電源線と、
第２の電源線と、
発光素子をそれぞれ有する複数の副画素と、を有する表示装置であって、
前記複数の副画素はそれぞれ、
前記発光素子にソース又はドレインの一方が電気的に接続された第１のトランジスタと、
前記信号線にソース又はドレインの一方が電気的に接続された第２のトランジスタと、
前記第２のトランジスタのソース又はドレインの他方にゲートが電気的に接続された第３のトランジスタと、
前記第３のトランジスタのゲートにソース又はドレインの一方が電気的に接続され、前記第２の電源線にソース又はドレインの他方が電気的に接続された第４のトランジスタと、
前記発光素子に電気的に接続された電極と、を備え、
前記電極は前記副画素ごとに異なる発光面積を有し、
前記第１のトランジスタのゲートは前記第１の電源線に電気的に接続され、
前記第２のトランジスタのゲートは前記走査線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は前記第３のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は前記第２の電源線に電気的に接続されていることを特徴とする表示装置。
請求項２において、前記第４のトランジスタは前記信号線に入力されたビデオ信号の電位を放電する消去用トランジスタであることを特徴とする表示装置。
請求項１乃至請求項３のいずれか一において、前記第１のトランジスタは前記発光素子に流れる電流値を決定する駆動用トランジスタであることを特徴とする表示装置。
請求項１乃至請求項４のいずれか一において、前記第２のトランジスタは前記信号線から入力されるビデオ信号によって、前記発光素子の発光、非発光を決定するスイッチング用トランジスタであることを特徴とする表示装置。
請求項１乃至請求項５のいずれか一において、前記第３のトランジスタは前記発光素子への電流の供給を制御する電流制御用トランジスタであることを特徴とする表示装置。
請求項１乃至請求項６のいずれか一において、前記第３のトランジスタのゲートとソース又はドレインの他方との間に設けられた容量素子を有することを特徴とする表示装置。
信号線と、
走査線と、
固定電位を有する第１の電源線と、
第２の電源線と、
発光素子をそれぞれ有する複数の副画素と、を有する表示装置の駆動方法であって、
前記複数の副画素はそれぞれ、
前記発光素子にソース又はドレインの一方が電気的に接続され、前記第１の電源線にゲートが電気的に接続された第１のトランジスタと、
前記信号線にソース又はドレインの一方が電気的に接続され、前記走査線にゲートが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのソース又はドレインの他方にソース又はドレインの一方が電気的に接続され、前記第２の電源線にソース又はドレインの他方が電気的に接続され、前記第２のトランジスタのソース又はドレインの他方にゲートが電気的に接続された第３のトランジスタと、
前記発光素子に電気的に接続された電極と、を備え、
前記電極は前記副画素ごとに異なる発光面積を有し、
前記走査線が選択され、前記走査線に電気的に接続された第２のトランジスタがオンとなり、前記信号線からビデオ信号が前記第２のトランジスタへ入力され、
前記入力されたビデオ信号に基づき前記第１のトランジスタがオン、又はオフとなり、前記第１のトランジスタがオンとなるとき前記発光素子が発光し、
前記発光する発光素子の発光面積により階調表示を行なうことを特徴とする表示装置の駆動方法。
信号線と、
走査線と、
固定電位を有する第１の電源線と、
第２の電源線と、
発光素子をそれぞれ有する複数の副画素と、を有する表示装置の駆動方法であって、
前記複数の副画素はそれぞれ、
前記発光素子にソース又はドレインの一方が電気的に接続され、前記第１の電源線にゲートが電気的に接続された第１のトランジスタと、
前記信号線にソース又はドレインの一方が電気的に接続され、前記走査線にゲートが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのソース又はドレインの他方にソース又はドレインの一方が電気的に接続され、前記第２の電源線にソース又はドレインの他方が電気的に接続され、前記第２のトランジスタのソース又はドレインの他方にゲートが電気的に接続された第３のトランジスタと、
前記第３のトランジスタのゲートにソース又はドレインの一方が電気的に接続され、前記第２の電源線にソース又はドレインの他方が電気的に接続された第４のトランジスタと、
前記発光素子に電気的に接続された電極と、を備え、
前記電極は前記副画素ごとに異なる発光面積を有し、
前記走査線が選択され、前記走査線に電気的に接続された第２のトランジスタがオンとなり、前記信号線からビデオ信号が前記第２のトランジスタへ入力され、
前記入力されたビデオ信号に基づき前記第１のトランジスタがオン、又はオフとなり、前記第１のトランジスタがオンとなるとき前記発光素子が発光し、
前記第４のトランジスタがオンとなるとき前記発光した発光素子は非発光となり前記発光素子の発光期間を制御し、
前記発光する発光素子の発光面積及び前記発光期間により階調表示を行なうことを特徴とする表示装置の駆動方法。
請求項９において、前記第４のトランジスタは、線形領域で動作することを特徴とする表示装置の駆動方法。
請求項８乃至請求項１０のいずれか一において、前記第１のトランジスタは、飽和領域又は線形領域で動作することを特徴とする表示装置の駆動方法。
請求項８乃至請求項１１のいずれか一において、前記第２のトランジスタは、線形領域で動作することを特徴とする表示装置の駆動方法。
請求項８乃至請求項１２のいずれか一において、前記第３のトランジスタは、線形領域で動作することを特徴とする表示装置の駆動方法。
請求項８乃至請求項１３のいずれか一において、前記第３のトランジスタは前記第２のトランジスタと同時にオン、又はオフとなることを特徴とする表示装置の駆動方法。