JP4583945B2

JP4583945B2 - Semiconductor device

Info

Publication number: JP4583945B2
Application number: JP2005014110A
Authority: JP
Inventors: 哲宇都宮; 好弘高野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-01-21
Filing date: 2005-01-21
Publication date: 2010-11-17
Anticipated expiration: 2025-01-21
Also published as: JP2006203049A

Description

本発明は、半導体装置にかかり、特にスイッチング用ＭＯＳＦＥＴ等の実装に用いられる半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device used for mounting a switching MOSFET or the like.

近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、種々の工夫が重ねられている。なかでも、電池などの電源からのスイッチングに用いるロードスイッチとして用いられるスイッチング用ＭＯＳＦＥＴは、実装面積の縮小を達成するための小型化、薄型化への要求に加え、オン抵抗の低減という大きな要求がある。 In recent years, electronic components, such as personal computers and mobile phones, have been increasingly mounted with high-density mounting due to miniaturization of electronic devices. In connection with semiconductor devices such as diodes and transistors, various mounting methods have been used to reduce the mounting area. Have been repeated. In particular, a switching MOSFET used as a load switch used for switching from a power source such as a battery has a large demand for a reduction in on-resistance in addition to a demand for downsizing and thinning to achieve a reduction in mounting area. is there.

そこで、実装面積の縮小のために、面実装型半導体装置が提案されている。このような面実装タイプの半導体装置においては、製造コスト低減のために、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。 Thus, surface mount semiconductor devices have been proposed to reduce the mounting area. In such surface mounting type semiconductor devices, resin-encapsulated semiconductor devices with low material and good productivity are widely used to reduce manufacturing costs.

樹脂封止型半導体装置においては、電子装置を小型化していくと、外部導出リードの封止樹脂底面付近の折り曲げ部の微妙な折り曲げ形状により、封止樹脂の回り込み、リード自体の強度、リードと封止樹脂との付着強度および実装用半田の付着回り込みにより不良を生じ易いという問題があった。 In the resin-encapsulated semiconductor device, when the electronic device is reduced in size, the encapsulating resin wraps around the bottom of the sealing resin bottom surface of the lead-out lead, the strength of the lead itself, There was a problem that defects were likely to occur due to adhesion strength with the sealing resin and adhesion of the mounting solder.

そこで、本発明者らは、半導体装置の小型化においても、外部リードの封止樹脂底面付近の折り曲げ部への封止樹脂の周り込みや、リードと封止樹脂との付着強度が良好で、リード自体の強度を十分に高く維持することのできる半導体装置を提案している（特許文献１）。 Therefore, the present inventors have good sealing resin wrap around the bent portion near the bottom surface of the sealing resin of the external lead and the adhesion strength between the lead and the sealing resin even in the miniaturization of the semiconductor device, A semiconductor device has been proposed that can maintain the strength of the lead itself sufficiently high (Patent Document 1).

この半導体装置では、素子載置部を備えた第１外部導出リードと、素子載置部と離間して配置された第２外部導出リードとを備え、これらの一部を樹脂封止してなり、第１外部導出リードをＳ字形に折り曲げると共に折り曲げ深さｄが第１外部導出リードの厚さｔ以上であり、かつ素子載置部の裏面側の封止樹脂の厚さＴがこの折り曲げ深さｄより小さくなるようにしている。このようなリード形態はいわゆるガルウィングと呼ばれるもので、パッケージの両サイドから外部導出リードがＳ字状をなすように導出されている。これら第１および第２の外部導出リードの厚さｔは通常０．２ｍｍ程度であり、最近では０．１５ｍｍ未満のものも増えてきている。 This semiconductor device includes a first external lead having an element placement portion and a second external lead having a distance from the element placement portion, and a part of these is sealed with resin. The first external lead is bent into an S shape, the bending depth d is equal to or greater than the thickness t of the first external lead, and the thickness T of the sealing resin on the back surface side of the element mounting portion is the bending depth. It is designed to be smaller than d. Such a lead form is called a so-called gull wing, and the external lead-out leads are led out from both sides of the package so as to form an S shape. The thickness t of the first and second lead-out leads is usually about 0.2 mm, and recently, the thickness t is less than 0.15 mm.

この構成により、半導体装置の高さを低く抑えることができるとともに、素子載置部として必要な平坦領域を確保することができ、また素子載置部と第２外部導出リードとの間隔を短くすることができるため、縦方向の寸法を小さく抑えることができる。 With this configuration, the height of the semiconductor device can be kept low, a flat region necessary for the element mounting portion can be secured, and the distance between the element mounting portion and the second external lead is shortened. Therefore, the vertical dimension can be kept small.

しかしながら、このような半導体装置は、強度を高く維持することはできるが、スイッチング用ＭＯＳＦＥＴでは、オン抵抗の低減という大きな要求があり、さらなるオン抵抗の低減が求められていた。また大電流用のＭＯＳＦＥＴにおいては、更なる放熱性が求められていた。 However, although such a semiconductor device can maintain high strength, there is a great demand for a reduction in on-resistance in the switching MOSFET, and further reduction in on-resistance has been demanded. Further, in the MOSFET for large current, further heat dissipation has been demanded.

このような要求に応えて、リードフレームを、２本づつ相対向する２辺から導出された少なくとも４本のリードが、樹脂パッケージ内部で一体化されて主パッドを構成するとともに、別の２本のリードが、この主パッドから離間して導出され、この主パッドにＭＯＳＦＥＴのドレイン電極を接続すると共に、別の２本のリードにソースおよびゲートをそれぞれ接続した半導体装置が提案されている（特許文献２）。
この構造によれば、オン抵抗の低減を図ることは可能となる。 In response to such a demand, at least four leads derived from two opposite sides of the lead frame are integrated in the resin package to constitute the main pad, and another two lead frames are formed. A semiconductor device has been proposed in which a lead is spaced apart from the main pad, the drain electrode of the MOSFET is connected to the main pad, and a source and a gate are connected to the other two leads, respectively (patent) Reference 2).
According to this structure, it is possible to reduce the on-resistance.

しかしながら、半導体チップの大型化は高まる一方であり、最近では１．２ｍｍ程度の大型チップも提案されており、所望の強度を得るためには、樹脂パッケージにおける樹脂厚が必要となり、この樹脂厚が半導体装置の小型化薄型化を阻む原因となっていた。 However, the increase in size of semiconductor chips is increasing, and recently, a large chip of about 1.2 mm has been proposed, and in order to obtain a desired strength, the resin thickness in the resin package is required. This has been a cause of hindering miniaturization and thinning of semiconductor devices.

特開２０００−１４５４３３公報JP 2000-145433 A 米国特許第５６２５２２６号明細書US Pat. No. 5,625,226

本発明は前記実情に鑑みてなされたもので、大型チップの使用に際しても小型でかつオン抵抗の低いＭＯＳＦＥＴを形成することのできる半導体装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device that can form a small MOSFET with low on-resistance even when a large chip is used.

上記課題を解決するため、本発明の半導体装置は、樹脂パッケージと、前記樹脂パッケージ内部で、一体化され、チップ搭載部を構成する少なくとも２本の主リードと、前記チップ搭載部に搭載された半導体チップと、前記半導体チップの表面でそれぞれ電極に接続された第１および第２の表面リードとを含み、前記主リードの少なくとも１本が樹脂パッケージ内部でスリットからなる不連続部を構成することを特徴とする。
この構成によれば、実装時の変形を少なくすることができる。また、不連続部が熱歪を緩和し、チップ載置部の平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。また、より低抵抗化が可能となり、チップの大型化に際しても有効にオン抵抗を低減することができる。 In order to solve the above-described problems, a semiconductor device according to the present invention is mounted on a resin package, at least two main leads that are integrated inside the resin package and constitute a chip mounting portion, and the chip mounting portion. Including a semiconductor chip and first and second surface leads respectively connected to electrodes on the surface of the semiconductor chip, wherein at least one of the main leads constitutes a discontinuous portion formed of a slit in the resin package. It is characterized by.
According to this configuration, deformation during mounting can be reduced. In addition, the discontinuous part alleviates thermal distortion, and can maintain a flat and high-precision lead frame without obstructing the flatness of the chip mounting part, facilitating mounting and high reliability. It becomes. Further, no distortion occurs due to heat in the resin sealing step. As this discontinuous portion, a cut portion, a cut (distortion removal portion), or the like can be applied. Further, since the lead frame itself is not symmetrical, erroneous connection can be prevented in the mounting process. Further, the resistance can be further reduced, and the on-resistance can be effectively reduced when the chip is enlarged.

また、前記スリットが前記主リードの幅方向全体にわたって形成されており、前記不連続部において前記主リードが切断されるようにしてもよい。
この構成により、より歪除去効果が高く、平坦性の高いチップ載置部を得ることができ、位置精度の良好な半導体装置を提供することが可能となる。 Further, the slit is formed over the entire width direction of the main lead, may be the main leads are cut at the discontinuities.
With this configuration, it is possible to obtain a chip mounting portion that has a higher distortion removal effect and higher flatness, and can provide a semiconductor device with good positional accuracy.

また本発明の半導体装置は、前記不連続部がスリットであるものを含む。
この構成により、実装時の変形を少なくすることができる。 Moreover, the semiconductor device of this invention contains what the said discontinuous part is a slit.
With this configuration, deformation during mounting can be reduced.

また本発明の半導体装置は、前記不連続部が溝部であるものを含む。
この構成により、実装時の変形を少なくすることができる。 Moreover, the semiconductor device of this invention contains what the said discontinuous part is a groove part.
With this configuration, deformation during mounting can be reduced.

また本発明の半導体装置は、前記不連続部が前記主リードの幅方向に形成されたものを含む。
熱歪を効率よく吸収し位置精度の高い半導体装置を提供することができる。 The semiconductor device of the present invention includes the semiconductor device in which the discontinuous portion is formed in the width direction of the main lead.
A semiconductor device that absorbs thermal strain efficiently and has high positional accuracy can be provided.

また本発明の半導体装置は、前記主リードは前記チップ搭載部の１辺から導出されるものを含む。
この構成によれば、プリント基板への実装が容易で安定で信頼性の高い半導体装置を形成することができる。 In the semiconductor device of the present invention, the main lead may be derived from one side of the chip mounting portion.
According to this configuration, it is possible to form a stable and highly reliable semiconductor device that can be easily mounted on a printed circuit board.

本発明の半導体装置は、前記主リードは前記チップ搭載部の１辺全体にわたり導出された複数本のリードである。
この構成によれば、より接触抵抗を低減することができ、オン抵抗の低減を図ることができる。 In the semiconductor device of the present invention, the main lead is a plurality of leads led out over the entire side of the chip mounting portion.
According to this configuration, the contact resistance can be further reduced, and the on-resistance can be reduced.

また本発明の半導体装置は、前記主リードは前記チップ搭載部の相対向する２辺から２本づつ導出されたものを含む。
この構成によれば、安定で信頼性の高い半導体装置を形成することができる。 In the semiconductor device according to the present invention, the main leads may be derived from two opposite sides of the chip mounting portion.
According to this configuration, a stable and highly reliable semiconductor device can be formed.

また本発明の半導体装置は、前記主リードおよび表面リードは前記チップ搭載部の相対向する２辺のうちの１辺から３本、他の１辺側から２本導出されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。 The semiconductor device of the present invention includes one in which the main lead and the surface lead are derived from one of two opposing sides of the chip mounting portion and two from the other one side.
According to this configuration, since it is not symmetrical, it is possible to prevent erroneous connection in the mounting process or when mounting on the printed circuit board.

また本発明の半導体装置は、前記主リードは前記樹脂パッケージの中心線に対して非対称となるように構成されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。 The semiconductor device according to the present invention includes a semiconductor device in which the main lead is configured to be asymmetric with respect to a center line of the resin package.
According to this configuration, since it is not symmetrical, it is possible to prevent erroneous connection in the mounting process or when mounting on the printed circuit board.

また本発明の半導体装置は、前記主リードは相対向する側で幅が異なるように構成されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。 The semiconductor device of the present invention includes a semiconductor device configured such that the main leads have different widths on opposite sides.
According to this configuration, since it is not symmetrical, it is possible to prevent erroneous connection in the mounting process or when mounting on the printed circuit board.

また本発明の半導体装置は、前記主リードは前記樹脂パッケージの中心線に対して外部導出領域においては対称であるようにしたものを含む。
この構成によれば、この半導体装置が実装されるプリント基板の配線は変更することなく、信頼性の向上を図ることができる。 The semiconductor device according to the present invention includes a semiconductor device in which the main lead is symmetrical in the external lead-out region with respect to the center line of the resin package.
According to this configuration, it is possible to improve the reliability without changing the wiring of the printed board on which the semiconductor device is mounted.

また本発明の半導体装置は、前記主リードおよび前記第１および第２の表面リードが前記樹脂パッケージの外側でＳ字状に成形され、先端部で前記樹脂パッケージの底面と同一面上を伸長するように構成されたものを含む。
この構成によれば、面実装に際し、実装面積を低減することができ、信頼性の向上を図ることができる。 In the semiconductor device according to the present invention, the main lead and the first and second surface leads are formed in an S shape outside the resin package, and extend at the front end on the same plane as the bottom surface of the resin package. Including those configured as described above.
According to this configuration, it is possible to reduce the mounting area and improve the reliability when performing surface mounting.

また本発明の半導体装置は、前記主リードおよび前記第１および第２の表面リードが前記樹脂パッケージの外側で前記樹脂パッケージの底面と同一面上をまっすぐに伸長するように構成されたものを含む。
この構成によれば、前記主リードおよび前記第１および第２の表面リードが、前記樹脂パッケージの底面と同一面上をまっすぐに伸長するように構成されているため、薄型化が可能であり、アウターリードすなわち、樹脂パッケージ外への導出部分を短くすることができ、実装面積の低減、およびオン抵抗の低減をはかることができる。またチップの大型化に際しても、樹脂封止後にリードを折り曲げる必要がなく、リードの成形工程において、樹脂の抜けが生じたりすることがないため、樹脂厚を薄くしても抜けやクラックが生じることなく、薄型で信頼性の高い半導体装置を提供することができる。 The semiconductor device according to the present invention includes a semiconductor device in which the main lead and the first and second surface leads extend straight on the same surface as the bottom surface of the resin package outside the resin package. .
According to this configuration, since the main lead and the first and second surface leads are configured to extend straight on the same surface as the bottom surface of the resin package, it is possible to reduce the thickness. The outer lead, that is, the lead-out portion to the outside of the resin package can be shortened, so that the mounting area can be reduced and the on-resistance can be reduced. In addition, even when the chip size is increased, it is not necessary to bend the lead after sealing the resin, and the resin will not come off in the lead molding process. In addition, a thin and highly reliable semiconductor device can be provided.

本発明の半導体装置によれば、薄くて大きい半導体チップを用いる場合にも、オン抵抗が低く、薄型でかつ、高精度で信頼性の高い半導体装置を提供することが可能となる。 According to the semiconductor device of the present invention, even when a thin and large semiconductor chip is used, it is possible to provide a semiconductor device with low on-resistance, a thin shape, high accuracy, and high reliability.

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１（ａ）乃至（ｃ）は、本発明の実施の形態１におけるＭＯＳＦＥＴ（半導体装置）を示す下面図、側面図、正面図である。この半導体装置は、ＭＯＳＦＥＴを構成する半導体チップ６をリードフレーム１０に載置し、Ｓ字状すなわちガルウイングタイプのリードを用いて樹脂パッケージ１に封止した面実装型の半導体装置を構成するものである。主リードの少なくとも１本が樹脂パッケージ内部で切断され、不連続部Ｔを構成したことを特徴とする。ここで主リード２ａ、２ｂ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から３本、前記表面リード３、４は他の一辺側から導出されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
1A to 1C are a bottom view, a side view, and a front view showing a MOSFET (semiconductor device) according to the first embodiment of the present invention. This semiconductor device constitutes a surface mount type semiconductor device in which a semiconductor chip 6 constituting a MOSFET is mounted on a lead frame 10 and is sealed in a resin package 1 using an S-shaped, that is, gull-wing type lead. is there. At least one of the main leads is cut inside the resin package to form a discontinuous portion T. Here, the main leads 2a, 2b and 2c are led out from one of the two opposite sides of the chip mounting portion 2d, and the surface leads 3 and 4 are led out from the other side.

製造に際しても同様であり、この構成によれば主リードのうちのひとつ２ａが不連続部Ｔとしてのスリットを有し歪を吸収することができるため、実装効率の向上をはかることができる。すなわち、この構成によれば、不連続部が熱歪を緩和し、ダイパッドの平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。
また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。 This also applies to the manufacturing process. According to this configuration, one of the main leads 2a has a slit as the discontinuous portion T and can absorb the distortion, so that the mounting efficiency can be improved. In other words, according to this configuration, the discontinuous portion can alleviate thermal distortion, and can maintain a flat and high-precision lead frame without hindering the flatness of the die pad, facilitating mounting and reliability. Will be expensive.
Further, no distortion occurs due to heat in the resin sealing step. As this discontinuous portion, a cut portion, a cut (distortion removal portion), or the like can be applied. Further, since the lead frame itself is not symmetrical, erroneous connection can be prevented in the mounting process.

すなわち、この半導体装置は、樹脂パッケージ１と、前記樹脂パッケージ１内部で、一体化され、チップ搭載部２ｄを構成する３本の主リード２ａ、２ｂ、２ｃと、前記チップ搭載部２ｄに搭載された半導体チップ６と、前記半導体チップ６の表面で半導体チップのソース電極に接続された第１の表面リード３と、ゲートに接続された第３の表面リード４とを含むことを特徴とする。主リード２ａ、２ｂ、２ｃで構成される電流路の総和は前記第１、第３の表面リード３、４よりも、幅広となる。 That is, the semiconductor device is integrated with the resin package 1 and the three main leads 2a, 2b, and 2c constituting the chip mounting portion 2d, and the chip mounting portion 2d. And a first surface lead 3 connected to the source electrode of the semiconductor chip on the surface of the semiconductor chip 6 and a third surface lead 4 connected to the gate. The sum total of the current paths constituted by the main leads 2a, 2b, 2c is wider than that of the first and third surface leads 3, 4.

ここでチップ搭載部２ｄは半導体チップ６の裏面全面に形成されたドレイン電極に導電性接着剤を介して固着されており、３本の主リード２ａ、２ｂ、２ｃを介して外部接続される。また第１の表面リード３は、前記３本の主リード２ａ、２ｂ、２ｃのうちの１本と樹脂パッケージ１の中心線に対して対称となるように導出されており、ボンディングワイヤ５を介して半導体チップ表面に形成されたソース電極と接続されている。一方第３の表面リード４は、同様に、前記３本の主リード２ａ、２ｂ、２ｃのうちの１本である２ｃと樹脂パッケージ１の中心線に対して対称となるように導出されており、ボンディングワイヤ５を介して半導体チップ表面に形成されたゲート電極と接続されている。この例では、前記主リード２ａ、２ｂ、２ｃは相対向する２辺のうちの１辺から３本、前記表面リード３、４は他の一辺から導出され、主リードおよび表面リードは前記樹脂パッケージの中心線に対して非対称となるように構成される。 Here, the chip mounting portion 2d is fixed to a drain electrode formed on the entire back surface of the semiconductor chip 6 through a conductive adhesive, and is externally connected through three main leads 2a, 2b, and 2c. The first surface lead 3 is led out symmetrically with respect to one of the three main leads 2 a, 2 b, 2 c and the center line of the resin package 1. And connected to a source electrode formed on the surface of the semiconductor chip. On the other hand, the third surface lead 4 is similarly derived so as to be symmetric with respect to 2c, which is one of the three main leads 2a, 2b and 2c, and the center line of the resin package 1. The gate electrode formed on the surface of the semiconductor chip is connected via the bonding wire 5. In this example, the main leads 2a, 2b, and 2c are led out from one of two opposite sides, the surface leads 3 and 4 are led out from the other side, and the main lead and the surface lead are the resin package. It is comprised so that it may become asymmetrical with respect to the centerline.

このリードフレーム１０は銅の条材を、Ｓｎ−２Ｂｉめっき層で被覆したものである。そして各リードの樹脂パッケージ１からの導出部の底面上での長さは０．４２５ｍｍ、樹脂パッケージは１．２５×２．０、高さ０．９ｍｍ、各リードの板厚は０．１３、リード幅は０．２ｍｍとした。 The lead frame 10 is obtained by coating a copper strip with an Sn-2Bi plating layer. The length of each lead on the bottom surface of the lead-out portion from the resin package 1 is 0.425 mm, the resin package is 1.25 × 2.0, the height is 0.9 mm, the thickness of each lead is 0.13, The lead width was 0.2 mm.

次に、この半導体装置の実装方法について説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、図２に示すように金属製の板状体（銅板）を打ち抜き加工により不連続部Ｔを含むように、形状加工し、電解めっきによりＳｎ−２Ｂｉめっき層を形成する。ここでリードフレームは送り穴Hを有するサイドバー１１で複数のユニットUが接続されている。 Next, a method for mounting the semiconductor device will be described.
First, a method for manufacturing the lead frame will be described.
In this method, as shown in FIG. 2, a metal plate-like body (copper plate) is shaped by punching so as to include the discontinuous portion T, and an Sn-2Bi plating layer is formed by electrolytic plating. Here, the lead frame has a plurality of units U connected by side bars 11 having feed holes H.

次にこのリードフレームを用いたＭＯＳＦＥＴの実装方法について説明する。 Next, a MOSFET mounting method using this lead frame will be described.

まず図３（a）に示すように、図２に示したリードフレームのチップ載置部２ｄにＭＯＳＦＥＴを構成する半導体チップ６の裏面が搭載されるように固着し、ボンディングワイヤ５によって半導体チップの表面側に形成されたソース電極と第１および第２の表面リードとを接続する。続いて同様にボンディングワイヤ５によって半導体チップの表面側に形成されたゲート電極と第３の表面リード４とをボンディングワイヤ５を介して接続する。 First, as shown in FIG. 3A, the back surface of the semiconductor chip 6 constituting the MOSFET is fixed to the chip mounting portion 2d of the lead frame shown in FIG. The source electrode formed on the surface side is connected to the first and second surface leads. Subsequently, the gate electrode formed on the surface side of the semiconductor chip and the third surface lead 4 are similarly connected via the bonding wire 5 by the bonding wire 5.

この後、図３（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い半導体装置を形成する。 Thereafter, as shown in FIG. 3B, resin sealing is performed using an epoxy resin to form a semiconductor device.

そして最後に図３（ｃ）に示すように、各リードをサイドバー１１から切除するとともに、樹脂パッケージ１からの突出長が所定の長さとなるように切断し、リードをＳ字状に成形しガルウィングタイプのリードを備えた面実装型半導体装置を得ることが出来る。 Finally, as shown in FIG. 3C, each lead is cut out from the side bar 11 and cut so that the protruding length from the resin package 1 becomes a predetermined length, and the lead is formed into an S-shape. A surface-mount semiconductor device having a gull-wing type lead can be obtained.

かかる構成によれば、製造に際して、主リードが不連続部を有し歪を吸収することができるため、実装効率の向上をはかることができる。すなわち、この構成によれば、不連続部が熱歪を緩和し、チップ載置部の平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。
また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。 According to such a configuration, since the main lead has a discontinuous portion and can absorb distortion during manufacturing, the mounting efficiency can be improved. That is, according to this configuration, the discontinuous portion can alleviate the thermal distortion, and the flat and highly accurate lead frame can be maintained without hindering the flatness of the chip mounting portion. , Become reliable.
Further, no distortion occurs due to heat in the resin sealing step. As this discontinuous portion, a cut portion, a cut (distortion removal portion), or the like can be applied. Further, since the lead frame itself is not symmetrical, erroneous connection can be prevented in the mounting process.

また、主リードの面積の総和が最大限に大きくなるように構成されているため、アウターリードすなわち、樹脂パッケージ外への導出部分での抵抗を低減することができ、オン抵抗の低減をはかることができる。 In addition, since the total sum of the main lead areas is maximized, the resistance at the outer lead, that is, the lead-out portion to the outside of the resin package can be reduced, and the on-resistance can be reduced. Can do.

また半導体チップ裏面全体に接続された３本の主リードが導出されているため、ドレイン端子の接触抵抗が大幅に低減されるとともに、特にガルウィングタイプのリードであるためプリント基板と面接触し放熱性もすぐれたものとなる。 In addition, since the three main leads connected to the entire back surface of the semiconductor chip are led out, the contact resistance of the drain terminal is greatly reduced. It will be excellent.

樹脂パッケージの底面と同一面上に、リードの先端部が突出して形成されているため、安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、安定な外部端子構造を形成することが可能となる。 Since the tip portion of the lead protrudes on the same surface as the bottom surface of the resin package, stable mounting can be achieved. Accordingly, it is possible to provide a semiconductor device free from contact failure when mounted on a printed circuit board or the like. Thus, according to the present embodiment, a stable external terminal structure can be formed.

また、半導体チップの搭載時にも、チップ載置部は３本の主リードで支持されているため、平坦性を良好に維持することができ、位置ずれもなく、確実で信頼性の高いボンディングを可能にする。また、樹脂封止後、樹脂パッケージ底面と同一表面上でリードを切断するため、半導体装置としての変形もない。 In addition, even when a semiconductor chip is mounted, the chip mounting portion is supported by the three main leads, so that the flatness can be maintained satisfactorily, and there is no misalignment and reliable bonding with high reliability is achieved. enable. Further, since the leads are cut on the same surface as the bottom surface of the resin package after resin sealing, there is no deformation as a semiconductor device.

また、本発明のリードフレームにおいては、前記リード表面に形成されるＳｎ−Ｂｉめっき層は、配線パターンを半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
さらに、本実施の形態のリードフレームは、打ち抜き加工に代えて、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。 In the lead frame of the present invention, the Sn-Bi plating layer formed on the lead surface can be mounted on a printed circuit board or the like if the wiring pattern is made of a metal such as gold that can easily form a eutectic with solder. In this case, bonding can be performed satisfactorily.
Furthermore, the lead frame of this embodiment can easily form a highly accurate and highly reliable lead frame through a photolithography process instead of punching.

（実施の形態２）
次に本発明の実施の形態２について説明する。
本実施の形態の半導体装置では、図４（ａ）乃至（ｃ）に示すように前記主リード２Ｓ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から２本、前記表面リード３は他の一辺側から導出され、主リード２Ｓは表面リード３よりも幅広となるように形成された点で前記実施の形態１と異なるもので他は前記実施の形態１と同様に形成されている。またここでも主リードおよび表面リードは前記樹脂パッケージの中心線に対して非対称となるように構成されている。ここで図４（ａ）乃至（ｃ）は本発明の半導体装置を示す下面図、側面図、正面図である。ここでは主リードの幅方向の中心近傍にスリットＳを形成しているが、主リードの幅方向全体にわたってスリットを形成してもよい。 (Embodiment 2)
Next, a second embodiment of the present invention will be described.
In the semiconductor device of the present embodiment, as shown in FIGS. 4A to 4C, the main leads 2S, 2c are two from one side of the two opposite sides of the chip mounting portion 2d. The surface lead 3 is led out from the other side, and the main lead 2S is different from the first embodiment in that it is formed to be wider than the surface lead 3, and the others are the same as in the first embodiment. Is formed. Also in this case, the main lead and the surface lead are configured to be asymmetric with respect to the center line of the resin package. Here, FIGS. 4A to 4C are a bottom view, a side view, and a front view showing the semiconductor device of the present invention. Here, the slit S is formed near the center in the width direction of the main lead, but the slit may be formed over the entire width direction of the main lead.

スリットによる歪吸収効果に加え、表面リードが幅広となったため、よりオン抵抗の低減をはかることができる。また製造に際しても同様であり、この場合リードフレームにおいても実装後においてもリードが対称でないため、方向を間違えたりすることがほとんどなくなるため実装効率の向上をはかることができる。 In addition to the strain absorption effect due to the slit, the surface lead is widened, so the on-resistance can be further reduced. This also applies to the manufacturing process. In this case, since the leads are not symmetric even after mounting in the lead frame, the mounting efficiency can be improved because the direction is hardly changed.

（実施の形態３）
次に本発明の実施の形態３について説明する。
本実施の形態の半導体装置では、図５（ａ）乃至（ｃ）に示すように、主リードの幅方向の中心近傍にスリットＳを形成して歪吸収部を構成するようにしたもので、前記主リード２Ｓと、前記表面リード３Ｓは他の一辺側から導出され、表面リード３Ｓは主リード２と同様に幅広となるように形成された点で前記実施の形態２と異なるもので他は前記実施の形態２と同様に形成されている。ここでは主リードおよび表面リードは前記樹脂パッケージの中心線に対して対称となるように構成される。ここで図５（ａ）乃至（ｃ）は本発明の半導体装置を示す下面図、側面図、正面図である。 (Embodiment 3)
Next, a third embodiment of the present invention will be described.
In the semiconductor device of the present embodiment, as shown in FIGS. 5A to 5C, a slit S is formed in the vicinity of the center in the width direction of the main lead so as to constitute a strain absorbing portion. The main lead 2S and the surface lead 3S are led out from the other side, and the surface lead 3S is different from the second embodiment in that it is formed to be wide like the main lead 2. It is formed similarly to the second embodiment. Here, the main lead and the surface lead are configured to be symmetric with respect to the center line of the resin package. Here, FIGS. 5A to 5C are a bottom view, a side view, and a front view showing the semiconductor device of the present invention.

製造に際しても同様であり、実施の形態２に比べて表面リードが幅広に構成される分ソース電極の取り出し抵抗が大幅に低減される。 The manufacturing process is the same. Compared with the second embodiment, the lead-out resistance of the source electrode is greatly reduced because the surface lead is formed wider.

（実施の形態４）
次に本発明の実施の形態４について説明する。
本実施の形態の半導体装置では、図６（ａ）乃至（ｃ）に示すように、前記主リードの少なくとも１本が樹脂パッケージ内部で歪除去のための不連続部としてのスリットＳを有するように構成した（主リードはスリットによって分割されることのないように幅方向の一部に形成された点で実施の形態１と異なるのみで、他は同様に形成されている。すなわち主リード２ａ、２ｂ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から３本、前記表面リード３、４は他の一辺側から導出され、前記実施の形態１と同様に形成されている。ここでは主リードおよび表面リードは外観上では実施の形態１の半導体装置と同様に、樹脂パッケージの中心線に対して対称となるように構成される (Embodiment 4)
Next, a fourth embodiment of the present invention will be described.
In the semiconductor device of the present embodiment, as shown in FIGS. 6A to 6C, at least one of the main leads has a slit S as a discontinuous portion for removing strain inside the resin package. (The main lead is different from the first embodiment in that the main lead is formed in a part in the width direction so as not to be divided by the slit, and the other is formed in the same manner. That is, the main lead 2a. 2b and 2c are derived from one of the two opposite sides of the chip mounting portion 2d, and the surface leads 3 and 4 are derived from the other side, and are formed in the same manner as in the first embodiment. Here, like the semiconductor device of the first embodiment, the main lead and the surface lead are configured to be symmetrical with respect to the center line of the resin package.

製造に際しても同様であり、実施の形態１に比べて主リードが不連続部を有し歪を吸収することができるため、実装効率の向上をはかることができる。すなわち、この構成によれば、不連続部が熱歪を緩和し、ダイパッドの平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。
また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。 The same applies to the manufacturing process, and the main lead has a discontinuous portion and can absorb distortion compared to the first embodiment, so that the mounting efficiency can be improved. In other words, according to this configuration, the discontinuous portion can alleviate thermal distortion, and can maintain a flat and high-precision lead frame without hindering the flatness of the die pad, facilitating mounting and reliability. Will be expensive.
Further, no distortion occurs due to heat in the resin sealing step. As this discontinuous portion, a cut portion, a cut (distortion removal portion), or the like can be applied. Further, since the lead frame itself is not symmetrical, erroneous connection can be prevented in the mounting process.

また本発明の半導体装置では、前記主リードおよび表面リードは前記実施の形態１と前記樹脂パッケージの中心線に対して外部導出領域においては対称であり、この半導体装置が実装されるプリント基板の配線は変更することなく、信頼性の向上を図ることができる。 In the semiconductor device of the present invention, the main lead and the surface lead are symmetrical in the external lead-out region with respect to the center line of the first embodiment and the resin package, and the wiring of the printed board on which the semiconductor device is mounted The reliability can be improved without changing.

（実施の形態５）
次に本発明の実施の形態５について説明する。
本実施の形態の半導体装置では、図７（ａ）乃至（ｃ）に示すように、実施の形態３の形態をガルウイングタイプに代えてフラットタイプにした場合にも有効である。ここでも歪除去部としての不連続部を溝Ｇによって形成している。 (Embodiment 5)
Next, a fifth embodiment of the present invention will be described.
In the semiconductor device of the present embodiment, as shown in FIGS. 7A to 7C, it is also effective when the form of the third embodiment is replaced with a flat type instead of the gull wing type. Also here, a discontinuous portion as a strain removing portion is formed by the groove G.

この構成によれば、前記主リードおよび前記第１および第２の表面リードが、前記樹脂パッケージの底面と同一面上をまっすぐに伸長するように構成されているため、薄型化が可能であり、アウターリードすなわち、樹脂パッケージ外への導出部分を短くすることができ、実装面積の低減、およびオン抵抗の低減をはかることができる。またチップの大型化に際しても、樹脂封止後にリードを折り曲げる必要がなく、リードの成形工程において、樹脂の抜けが生じたりすることがないため、樹脂厚を薄くしても抜けやクラックが生じることなく、薄型で信頼性の高い半導体装置を提供することができる。 According to this configuration, since the main lead and the first and second surface leads are configured to extend straight on the same surface as the bottom surface of the resin package, it is possible to reduce the thickness. The outer lead, that is, the lead-out portion to the outside of the resin package can be shortened, so that the mounting area can be reduced and the on-resistance can be reduced. In addition, even when the chip size is increased, it is not necessary to bend the lead after sealing the resin, and the resin will not come off in the lead molding process. In addition, a thin and highly reliable semiconductor device can be provided.

なお、前記実施の形態では、ＭＯＳＦＥＴの実装について説明したが、このようなディスクリート素子に限定されることなく、ＩＣやＬＳＩなどにも適用可能であることはいうまでもない。 In the above-described embodiment, the mounting of the MOSFET has been described. However, it is needless to say that the present invention is not limited to such a discrete element but can be applied to an IC, an LSI, or the like.

以上説明してきたように、本発明の半導体装置によれば、オン抵抗の低減を図ることができ、大型の半導体チップに対しても対向可能であるため、スイッチング用のＭＯＳＦＥＴだけでなく、種々のデバイスに適用可能である。 As described above, according to the semiconductor device of the present invention, the on-resistance can be reduced, and even a large-sized semiconductor chip can be opposed to the semiconductor device. Applicable to devices.

本発明の実施の形態１に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）の側面図、（ｃ）は正面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device which concerns on Embodiment 1 of this invention, (a) is a top view, (b) is a side view of (a), (c) is a front view. 本発明の実施の形態１に係るリードフレームの要部拡大図である。FIG. 3 is an enlarged view of a main part of the lead frame according to Embodiment 1 of the present invention. 本発明の実施の形態１に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning Embodiment 1 of the present invention. 本発明の実施の形態２に係る半導体装置を示す図であり、（ａ）は下面図、（ｂ）は（ａ）の側面図、（ｃ）は正面図である。It is a figure which shows the semiconductor device which concerns on Embodiment 2 of this invention, (a) is a bottom view, (b) is a side view of (a), (c) is a front view. 本発明の実施の形態３に係る半導体装置を示す図であり、（ａ）は下面図、（ｂ）は（ａ）の側面図、（ｃ）は正面図である。It is a figure which shows the semiconductor device which concerns on Embodiment 3 of this invention, (a) is a bottom view, (b) is a side view of (a), (c) is a front view. 本発明の実施の形態４に係る半導体装置を示す図であり、（ａ）は下面図、（ｂ）は（ａ）の側面図、（ｃ）は正面図である。It is a figure which shows the semiconductor device which concerns on Embodiment 4 of this invention, (a) is a bottom view, (b) is a side view of (a), (c) is a front view. 本発明の実施の形態５に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。It is a figure which shows the semiconductor device which concerns on Embodiment 5 of this invention, (a) is a top view, (b) is AA sectional drawing of (a), (c) is a front view.

Explanation of symbols

１樹脂パッケージ
２主リード
３表面リード
４表面リード
５ボンディングワイヤ
６半導体チップ
１０リードフレーム
１１サイドバー
Ｓスリット
Ｇ溝部 1 Resin Package 2 Main Lead 3 Surface Lead 4 Surface Lead 5 Bonding Wire 6 Semiconductor Chip 10 Lead Frame 11 Side Bar S Slit G Groove

Claims

A resin package;
At least two main leads integrated into the resin package and constituting a chip mounting portion;
A semiconductor chip mounted on the chip mounting portion;
First and second surface leads respectively connected to electrodes on the surface of the semiconductor chip;
A semiconductor device in which at least one of the main leads constitutes a discontinuous portion formed of a slit in a resin package.

The semiconductor device according to claim 1,
A semiconductor device in which the slit is formed in the width direction of the main lead.

The semiconductor device according to claim 1, wherein
The semiconductor device is configured such that the main lead and the first and second surface leads extend straight on the same surface as the bottom surface of the resin package outside the resin package.

The semiconductor device according to claim 1, wherein
The semiconductor device is configured such that the main lead and the first and second surface leads are formed in an S shape on the outside of the resin package and extend on the same surface as the bottom surface of the resin package at a tip portion.