JP4585178B2

JP4585178B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4585178B2
Application number: JP2003106607A
Authority: JP
Inventors: 佳則荒木; 克欣宮地; 進櫻井
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2003-04-10
Filing date: 2003-04-10
Publication date: 2010-11-24
Anticipated expiration: 2023-04-10
Also published as: JP2004311894A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体ウエハを熱処理する際に用いられるチャンバのクリーニング技術に関するものである。
【０００２】
【従来の技術】
近年、ＭＩＳＦＥＴのゲート電極として、多結晶シリコン膜とタングステン膜とが積層されたポリメタルゲート電極が検討されている。このポリメタルゲート電極を形成するには、半導体ウエハ上に多結晶シリコン膜およびタングステン膜の積層膜を形成した後、その積層膜をドライエッチングによって加工する。このドライエッチングによりダメージを受けたゲート絶縁膜を修復する再酸化処理のため、ゲート電極を加工した半導体ウエハを酸化装置のチャンバ内に配置して熱処理が行われる。
【０００３】
また、半導体製造装置のチャンバのクリーニング方法として、半導体製造装置のチャンバ内に弗化水素（ＨＦ）ガスなどを導入する技術がある（特許文献１参照）。
【０００４】
【特許文献１】
特開平６−３３０３２３号公報
【０００５】
【発明が解決しようとする課題】
ポリメタルゲート電極の側壁では、タングステン膜の側面が露出しているため、ポリメタルゲート電極の加工後の熱処理（酸化処理）の際に、ポリメタルゲート電極の側壁においてタングステンが昇華し、汚染物（メタル汚染物）として酸化装置のチャンバの内壁に付着する恐れがある。ゲート電極を加工した半導体ウエハをメタル汚染物により汚染された状態のチャンバを用いて熱処理（酸化処理）すると、熱処理を行った半導体ウエハが汚染されてしまい、その半導体ウエハから製造される半導体装置の性能や信頼性が低下する恐れがある。このため、熱処理の後、チャンバの内壁をクリーニング（洗浄）することが望まれる。
【０００６】
酸化装置のチャンバをクリーニングするには、次の２つの方法が考えられる。第１の方法として、酸化装置からチャンバを取り外し、弗化水素（ＨＦ）液などの薬液を貯えた薬液槽にチャンバを浸して、チャンバの内壁をウエットクリーニングすることが考えられる。また、第２の方法として、酸化装置のチャンバ内に弗化水素（ＨＦ）ガス、塩化水素（ＨＣｌ）ガスまたは酸素（Ｏ₂）ガスなどを供給し、チャンバ内壁に付着したメタル汚染物を酸化、排除して、チャンバの内壁をドライクリーニングすることが考えられる。
【０００７】
上記第１の方法では、酸化装置からチャンバを取り外す必要があるため、その作業は容易ではない。また、チャンバの取り外しなどの作業に多大な時間を要するため、酸化装置の稼働率が大きく低下してしまう。これは、半導体装置の製造コストの増大を招く。
【０００８】
上記第２の方法では、弗化水素ガスや塩化水素ガスを用いてドライクリーニングを行った場合、酸化装置の金属材料部分やデバイスを腐食させる恐れがある。また、酸素ガスを用いてドライクリーニングを行った場合、酸化レートが低く、クリーニング（汚染排除）効果は比較的少ない。また、酸素ガスを用いてドライクリーニングを行った場合、酸化レートを高めるためには、チャンバを高温にする必要があるが、この作業は時間を要するため、酸化装置の稼働率を大きく低下させてしまう。これは、半導体装置の製造コストの増大を招く。
【０００９】
本発明の目的は、信頼性の高い半導体装置を製造できる半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的は、半導体装置の製造コストを低減できる半導体装置の製造方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置の製造方法は、半導体ウエハの熱処理に用いたチャンバをクリーニングする際に、チャンバ内にダミーウエハを配置してチャンバを加熱するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
本実施形態の半導体装置の製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。図１の半導体製造装置１は、半導体ウエハ（半導体基板）の熱処理装置または酸化装置に対応し、図１ではその概略断面が示されている。
【００１６】
図１に示される半導体製造装置１は、例えば石英などからなるチャンバ（処理室）２と、チャンバ２内に配置され、複数（例えば５０枚程度）の半導体ウエハ（半導体基板）３を保持するためのウエハ保持治具（石英ボート）４とを有している。チャンバ２の高さは、例えば１０００ｍｍ（１００ｃｍ）程度であり、チャンバ２の直径は、例えば３００ｍｍ（３０ｃｍ）程度である。ウエハ保持治具４は、例えば石英などからなる。
【００１７】
チャンバ２には、チャンバ２内に所定のガスを導入可能とするガス導入口５と、チャンバ２内のガスを排気するためのガス排気口６とが設けられている。ガス導入口５から導入されたガスが、チャンバ２の上部の放出部（ガス放出部、ガス噴出部）７からチャンバ２の下方に向かってシャワー状に放出され、ガス排気口６からチャンバ２の外部に排気されるように構成されている。ウエハ保持治具４には、複数の半導体ウエハ３が、互いに略平行に縦方向に並べて配置（搭載、装填）できるように構成されている。従って、チャンバ２は縦型チャンバに対応し、半導体製造装置１は縦型の熱処理装置または酸化装置に対応する。
【００１８】
ウエハ保持治具４に装填（配置）された複数の半導体ウエハ３を熱処理する際には、所定のガス（熱処理用ガス）、例えば、酸素（Ｏ₂）ガス、あるいは水蒸気（Ｈ₂Ｏ）ガスと水素（Ｈ₂）ガスとの混合ガスなどをガス導入口５から導入する。ガス導入口５から導入された熱処理用ガスは、チャンバ２の上部の放出部７からチャンバ２の下方にシャワー状に放出され、ガス排気口６を介してチャンバ２外部に排気される。ウエハ保持治具４に装填された複数の半導体ウエハ３は、チャンバ２の外部に設けられた図示しない加熱機構（例えばランプ加熱またはヒータ加熱など）により所定の温度（例えば７５０〜８００℃程度）に加熱される。これにより、ウエハ保持治具４に装填された複数の半導体ウエハ３は熱処理され、例えばチャンバ２内に酸化性ガス（例えば、酸素ガス、または水蒸気ガスと水素ガスとの混合ガス）を導入しておけば、各半導体ウエハ３の表面が酸化（例えばゲート絶縁膜が再酸化）される。半導体ウエハ３の熱処理（酸化処理）の際には、チャンバ２自身も加熱される。
【００１９】
半導体ウエハ３を熱処理した際に、半導体ウエハ３上の金属膜（例えばタングステン膜）の一部が昇華し、汚染物として半導体製造装置１のチャンバ２の内壁に付着してチャンバ２の内壁が汚染される場合がある。図２は、図１の半導体製造装置１において、半導体ウエハ３の熱処理によってチャンバ２の内壁が汚染された状態を模式的に示す説明図である。図２では、半導体ウエハ３の熱処理によって生じた汚染物１０がチャンバ２の内壁に付着した状態が模式的に示されている。このような現象は、半導体ウエハ３上に金属膜（例えばタングステン膜）を有するゲート電極を形成または加工（パターニング、パターン化）した後に熱処理を行った場合に顕著であり、ゲート電極の側壁で露出する金属膜の一部が昇華し、汚染物（メタル（金属）汚染物）１０としてチャンバ２の内壁に付着する。このようにチャンバ２の内壁が汚染物１０により汚染されている場合、次のロットの半導体ウエハ３を半導体製造装置１により熱処理すれば、チャンバ２の内壁上の汚染物１０が熱処理した半導体ウエハ３上に付着してしまい、半導体ウエハ３が汚染される恐れがある。これは、半導体ウエハ３から製造される半導体装置の性能の低下を引き起こす。このため、ウエハ保持治具４に装填（配置）された複数の半導体ウエハ３を熱処理した後、チャンバ２の内壁上の汚染物１０を排除してクリーニング（洗浄）するクリーニング処理（洗浄処理）を行う。
【００２０】
図３は、チャンバ２のクリーニング処理を説明するためのフローチャートである。まず、ウエハ保持治具（石英ボート）４に複数のダミーウエハ１１を配置または装填する（ステップＳ１）。ダミーウエハ１１は、それからは半導体装置を製造しない半導体ウエハ（半導体基板）であり、例えば単結晶シリコンなどからなる。ウエハ保持治具４に装填するダミーウエハ１１の枚数は、例えば１バッチ５０枚処理の半導体製造装置（一度に５０枚の半導体ウエハ３をチャンバ２内に配置して熱処理できる半導体製造装置）であれば、例えば５０枚程度とすることができる。チャンバ２のクリーニング処理の際には、それから半導体装置が製造される半導体ウエハ（半導体基板）である半導体ウエハ３は、ウエハ保持治具４に装填されない。
【００２１】
次に、ダミーウエハ１１を装填したウエハ保持治具４をチャンバ２内に挿入する（ステップＳ２）。
【００２２】
次に、チャンバ２（の内壁）をクリーニング（洗浄）する（ステップＳ３）。チャンバ２のクリーニングは、次のようにして行われる。ガス導入口５からチャンバ２内に所定のガス（酸化性ガス）を導入し、チャンバ２の外部に設けられた図示しない加熱機構（例えばランプ加熱またはヒータ加熱など）を用いてチャンバ２およびその内部を加熱する。この際、ウエハ保持治具４に装填されたダミーウエハ１１も加熱（熱処理）される。酸化性ガスがチャンバ２内に導入された状態でチャンバ２が加熱されることにより、チャンバ２の内壁に付着していた汚染物（メタル汚染物）１０が酸化され、その一部はガス排気口６からチャンバ２の外部に排出され、他の一部はウエハ保持治具４に装填されたダミーウエハ１１にトラップ（吸着、付着）される。
【００２３】
図４は、チャンバ２のクリーニングの際に、チャンバ２の内壁に付着していた汚染物１０が酸化され、ダミーウエハ１１に吸着される様子を模式的に示す説明図である。図４は、図１および図２に対応する概略断面が示されている。図４に示されるように、酸化性ガス雰囲気中で加熱されることにより、チャンバ２の内壁に付着していた汚染物１０が酸化されて（金属酸化物などになって）チャンバ２から離脱し、ウエハ保持治具４に装填されたダミーウエハ１１に吸着される。このため、チャンバ２の内壁から汚染物１０を取り除き、チャンバ２の内壁をクリーニング（洗浄）または清浄化することができる。チャンバ２の内壁から汚染物１０は除去されるが、代わりにダミーウエハ１１が汚染物（メタル汚染物または酸化メタル汚染物）１０により汚染される。なお、チャンバ２の内壁だけでなく、チャンバ２内に位置するもの、例えばウエハ保持治具４などに付着していた汚染物も、ダミーウエハ１１に吸着させることができる。このため、チャンバ２だけでなくウエハ保持治具４などのクリーニングも可能になる。
【００２４】
チャンバ２のクリーニングの際に、ガス導入口５からチャンバ２内に導入するガスは、酸化性ガス（例えば酸素（Ｏ₂）ガスまたは水蒸気（Ｈ₂Ｏ）ガスなど）を含み、より好ましくは水蒸気（Ｈ₂Ｏ）ガス（水蒸気）を含む。水蒸気ガス（水蒸気）は、酸素ガスなどに比較して酸化レートが高いので、ガス導入口５からチャンバ２内へ導入するガスが水蒸気ガスを含んでいれば、チャンバ２の内壁のクリーニング（汚染物の排除）効果をより高めることができる。また、ガス導入口５からチャンバ２内に導入するガスを、上記半導体ウエハ３の熱処理工程におけるチャンバ２内への導入ガスと同じガス（例えば水蒸気と水素ガスとの混合ガス）とすることもできる。また、チャンバ２の内壁のクリーニングの際には、少なくともチャンバ２を加熱するが、チャンバ２は石英チャンバであり、チャンバ２内に挿入されたウエハ保持治具４に装填されたダミーウエハ１１を加熱する処理を行えば、チャンバ２自身を加熱することができる。チャンバ２のクリーニング処理の際の加熱温度は、上記半導体ウエハ３の熱処理工程における熱処理温度と同程度の温度とすることができ、例えば７５０℃〜８００℃程度とすることができる。従って、チャンバ２のクリーニング処理は、半導体ウエハ３の熱処理工程と、半導体ウエハ３の代わりにダミーウエハ１１をウエハ保持治具４に装填していること以外は、ほぼ同様とすることができる。
【００２５】
次に、チャンバ２のクリーニングが終了し、ダミーウエハ１１、ウエハ保持治具４およびチャンバ２の温度が所定の温度に低下した後、図５に示されるように、ダミーウエハ１１を装填したウエハ保持治具４をチャンバ２から引き出す（ステップＳ４）。それから、ウエハ保持治具４からダミーウエハ１１を取り出して回収する（ステップＳ５）。このようにして行われるチャンバ２のクリーニング処理に要する時間（昇温および降温過程を含む）は、例えば４時間程度である。
【００２６】
このようにして、チャンバ２の内壁をクリーニング処理した後、次のロットの半導体ウエハ３をウエハ保持治具４に装填し、チャンバ２にウエハ保持治具４を挿入する。ここで装填される半導体ウエハ３は、そこから半導体装置が製造される半導体ウエハ（製品ウエハ）である。そして、上記の半導体ウエハ３の熱処理と同様の熱処理を行って、ウエハ保持治具４に装填された半導体ウエハ３の酸化処理（ゲート絶縁膜の再酸化処理）などを行うことができる。その後、チャンバ２の内壁のクリーニング処理が上記の手順に従って行われる。
【００２７】
なお、チャンバ２の内壁のクリーニングの後にウエハ保持治具４から取り出されて回収されたダミーウエハ１１は、図６に示されるように、例えば弗化水素（ＨＦ）液などの薬液１５を貯えた薬液槽１６に浸すなどして洗浄（クリーニング、ウエット洗浄）され、付着していた汚染物１０を除去して、次に行われるチャンバ２の内壁のクリーニング処理の際のダミーウエハ１１として用いる（再利用する）ことができる。これにより、チャンバ２のクリーニング処理に要する費用を節減でき、半導体装置の製造コストを低減できる。
【００２８】
本実施の形態では、チャンバ２内にダミーウエハ１１を配置した状態でチャンバ２内に酸化性ガスを導入し、加熱（チャンバ２またはダミーウエハ１１の加熱）処理を行って、チャンバ２の内壁に付着している汚染物１０を酸化して除去する。チャンバ２の内壁から取り除かれた汚染物１０は、ガス排気口６からチャンバ２の外部に排出されるが、その一部はチャンバ２の内壁に再付着する恐れがある。本実施の形態では、チャンバ２内にはダミーウエハ１１が存在するので、チャンバ２の内壁から取り除かれた汚染物１０は、ガス排気口６からチャンバ２の外部に排出され、ガス排気口６から排出されなかった汚染物１０はダミーウエハ１１に付着（吸着）する。このため、チャンバ２の内壁から取り除かれた汚染物１０がチャンバ２の内壁に再付着するのを防止することができる。ダミーウエハ１１に付着した汚染物１０は、ダミーウエハ１１とともにチャンバ２の外部に排除される。従って、チャンバ２のクリーニング効果をより向上し、チャンバ２の内壁をより清浄化することができる。
【００２９】
また、本実施の形態では、チャンバ２の内壁だけでなく、ウエハ保持治具４などに付着していた汚染物もダミーウエハ１１に吸着させることができ、チャンバ２のクリーニング処理の際に、ウエハ保持治具４などのクリーニング処理も行うことができる。
【００３０】
また、本実施の形態では、半導体ウエハ３の熱処理で用いられ得るガス（例えば酸素ガス、水素ガスまたは水蒸気ガスなど）をチャンバ２の内壁のクリーニング処理の際に用いることができるので、半導体製造装置１にクリーニング処理のための特別な機構などを付加する必要がない。このため、半導体装置の製造コストを低減できる。例えば、水蒸気ガスのチャンバ内への導入は、酸化装置（熱処理装置）においては一般的であり、容易に適用可能である。
【００３１】
また、本実施の形態では、チャンバ２のクリーニングの際に弗化水素（ＨＦ）ガスや塩化水素（ＨＣｌ）ガスのような腐食性のガスを用いる必要がないので、半導体製造装置１の金属材料部分やデバイスなどを腐食させる恐れがない。
【００３２】
また、本実施の形態では、半導体製造装置１においてチャンバ２を取り外す必要がない。このため、チャンバ２のクリーニング処理を比較的短時間で容易に行え、半導体製造装置１の稼働率を向上することができる。
【００３３】
また、本実施の形態では、半導体ウエハ３の代わりにダミーウエハ１１を用いること以外は、半導体ウエハ３の熱処理（酸化処理）と同様の処理によって、チャンバ２の内壁のクリーニング処理を行うことができる。このため、チャンバ２のクリーニング作業が容易であり、誰でも簡単にチャンバ２のクリーニング処理を行うことが可能となる。
【００３４】
また、本実施の形態では、チャンバ２の内壁から汚染物を除去し、チャンバ２の内壁を常に清浄化した状態で半導体ウエハの熱処理（酸化処理）を行うことができるので、製造される半導体装置の性能を向上することができる。また、半導体装置の製造歩留まりも改善できる。
【００３５】
次に、本実施の形態の半導体装置の製造工程について説明する。図７〜図１１は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、の製造工程中の要部断面図である。
【００３６】
図７に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体ウエハ（半導体基板）２１の主面に素子分離領域２２が形成される。素子分離領域２２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。
【００３７】
次に、半導体ウエハ２１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル２３を形成する。ｐ型ウエル２３は、例えばホウ素（Ｂ）などの不純物をイオン注入することなどによって形成される。
【００３８】
次に、ｐ型ウエル２３の表面にゲート絶縁膜２４が形成される。ゲート絶縁膜２４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００３９】
次に、ｐ型ウエル２３のゲート絶縁膜２４上にゲート電極２５が形成される。ゲート電極２５は、例えば次のようにして形成することができる。まず、図８に示されるように、半導体ウエハ２１上に、リンなどを導入（ドープ）した多結晶シリコン膜２６を例えばＣＶＤ（化学的気相成長：Chemical Vapor Deposition）法などを用いて形成する。それから、多結晶シリコン膜２６上に、窒化タングステン膜（バリア膜）２７およびタングステン膜（金属層）２８を例えばスパッタリング法などを用いて順に形成する。その後、保護膜として窒化シリコン膜２９をタングステン膜２８上に例えばＣＶＤ法などを用いて形成する。窒化シリコン膜２９の他の材料として、酸化シリコン膜または炭化シリコン膜などを用いることもできる。次に、図９に示されるように、フォトリソグラフィ技術およびドライエッチング技術を用いて、窒化シリコン膜２９を選択的に除去して所定の形状に加工（パターニング、パターン化）し、フォトレジストパターンまたはこのパターンニングされた窒化シリコン膜２９をエッチングマスク（加工マスク）として用い、タングステン膜２８、窒化タングステン膜２７および多結晶シリコン膜２６の積層構造をドライエッチング（例えばプラズマエッチング）などを用いて選択的に除去して加工（パターニング、パターン化）し、ゲート電極２５を形成する。このようにして、ゲート電極２５を加工（パターニング、パターン化）する。
【００４０】
従って、形成されたゲート電極２５は、下から多結晶シリコン膜２６、窒化タングステン膜２７およびタングステン膜２８の積層構造を有している。ゲート電極２５は、多結晶シリコン膜（多結晶シリコン膜２６）と金属層（タングステン膜２８）とを有しており、いわゆるポリメタルゲート（ポリメタルゲート電極）に対応する。
【００４１】
タングステン膜２８はゲート電極２５を低抵抗化するように機能する。タングステン膜２８のかわりの材料としては高融点金属を用いることができ、例えばチタン（Ｔｉ）、タンタル（Ｔａ）またはモリブデン（Ｍｏ）などを用いることもできる。窒化タングステン膜２７はバリア層として機能し、例えば、タングステン膜（金属層）２８と多結晶シリコン膜２６との反応防止、接着性の向上、または不純物の拡散防止などの機能を有する。窒化タングステン膜２７の材料としては高融点金属窒化物を用いることができ、ここで例示した窒化タングステン（ＷＮ_x）だけでなく、例えば窒化モリブデン（ＭｏＮ_x）、窒化タンタル（ＴａＮ_x）あるいは窒化チタン（ＴｉＮ_x）などを用いることができる。窒化タングステン膜２７の更に他の材料として高融点金属炭化物を用いることもでき、例えば炭化タングステン（ＷＣ_x）、炭化モリブデン（ＭｏＣ_x）、炭化タンタル（ＴａＣ_x）あるいは炭化チタン（ＴｉＣ_x）などを用いることもできる。また、多結晶シリコン膜２６と窒化タングステン膜２７との間に珪化タングステン（ＷＳｉ_x）膜などの金属珪化物膜を形成することもできる。また、ゲート電極２５を、タングステン、モリブデンあるいはタンタルなどの金属（高融点金属）の単層からなるいわゆるメタルゲートとすることもできる。
【００４２】
ゲート電極２５の加工の際のドライエッチングにより、ゲート電極２５の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜（ゲート電極２５下部以外のゲート絶縁膜２４の残存部分）には、損傷や欠陥が生じている。また、ゲート電極２５の側壁下部において、ゲート絶縁膜２４がエッチングされてアンダーカットが生じてしまう恐れもある。これは、ゲート絶縁膜２４の耐圧が低下するなどの不具合を生じさせる。このため、削れたゲート絶縁膜２４を再生するため、再酸化（ライト酸化）処理を行う必要がある。これにより、ゲート電極２５の加工（の際のドライエッチング）により生じたゲート電極２５の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜の損傷や欠陥を修復し、あるいは清浄な酸化シリコン膜を再形成することができ、ゲート絶縁膜２４の耐圧を向上することができる。
【００４３】
このゲート絶縁膜２４の再酸化処理のための熱処理が、上記半導体製造装置１を用いて行われる。すなわち、水素ガスに制御された微量の水分（水蒸気）を添加した雰囲気での熱処理（Wet-Hydrogen酸化、ＷＨ酸化）が、上記半導体製造装置１を用いて行われる。例えば、上記半導体ウエハ３として半導体ウエハ２１がウエハ保持治具４に装填され、チャンバ２内において水素（Ｈ₂）ガスと水蒸気（Ｈ₂Ｏ）ガスとを含む雰囲気中で所定の温度（例えば７５０℃〜８００℃程度）で半導体ウエハ２１を熱処理する。これにより、半導体ウエハ２１上のゲート絶縁膜２４が再酸化される。このため、ゲート電極２５の加工（の際のドライエッチング）により生じたゲート電極２５の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜の損傷や欠陥を修復し、あるいは清浄な酸化シリコン膜を再形成することができ、ゲート絶縁膜２４の耐圧を向上することができる。この熱処理（ゲート絶縁膜２４の再酸化処理）の際に、ゲート電極２５の側壁においてタングステン膜２８の一部が昇華し、半導体ウエハ２１の熱処理が行われた半導体製造装置１のチャンバ２の内壁に汚染物１０として付着してチャンバ２が汚染される恐れがある。本実施の形態では、半導体ウエハ２１のこの熱処理（ゲート絶縁膜２４の再酸化処理）の後、熱処理に用いられたチャンバ２を上記のようにダミーウエハ１１を用いてクリーニングし、チャンバ２の内壁に付着した汚染物１０を除去する。これにより、次のロットの半導体ウエハ２１に対して清浄化されたチャンバ２を用いて熱処理（ゲート絶縁膜２４の再酸化処理）を行うことが可能となる。
【００４４】
次に、図１０に示されるように、ｐ型ウエル２３のゲート電極２５の両側の領域にリンなどの不純物をイオン注入することにより、ｎ^-型半導体領域３１が形成される。
【００４５】
次に、ゲート電極２５の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール３２が形成される。サイドウォール３２は、例えば、半導体ウエハ２１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００４６】
サイドウォール３２の形成後、ｎ⁺型半導体領域３３（ソース、ドレイン）が、例えば、ｐ型ウエル２３のゲート電極２５およびサイドウォール３２の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ⁺型半導体領域３３は、ｎ^-型半導体領域３１よりも不純物濃度が高い。
【００４７】
このようにして、図１０に示されるような構造が得られ、ｐ型ウエル２３にｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）３４が形成される。
【００４８】
次に、図１１に示されるように、半導体ウエハ２１上に絶縁膜３５を形成する。絶縁膜３５は、例えば酸化シリコン膜により形成でき、あるいは相対的に薄い窒化シリコン膜と相対的に厚い酸化シリコン膜との積層膜とすることもできる。それから、必要に応じて絶縁膜３５の上面をＣＭＰ（Chemical Mechanical Polishing）法などにより平坦化した後、絶縁膜３５を選択的にドライエッチングすることにより、コンタクトホール３６を形成する。コンタクトホール３６の底部では、半導体ウエハ２１の主面の一部、例えばｎ⁺型半導体領域３３の一部、やゲート電極２５（タングステン膜２８）の一部などが露出される。
【００４９】
次に、コンタクトホール３６内に、タングステン（Ｗ）などからなるプラグ３７が形成される。プラグ３７は、例えば、コンタクトホール３６の内部を含む絶縁膜３５上にバリア膜として例えば窒化チタン膜３７ａを形成した後、タングステン膜をＣＶＤ法などによって窒化チタン膜３７ａ上にコンタクトホール３６を埋めるように形成し、絶縁膜３５上の不要なタングステン膜および窒化チタン膜３７ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。
【００５０】
次に、プラグ３７が埋め込まれた絶縁膜３５上に、配線３８が形成される。例えば、プラグ３７が埋め込まれた絶縁膜３５上に、チタン膜３８ａと、窒化チタン膜３８ｂと、アルミニウム膜（アルミニウム合金膜）３８ｃと、チタン膜３８ｄと、窒化チタン膜３８ｅとを順に形成し、フォトリソグラフィ法などによって所定のパターンに加工して配線３８を形成する。配線３８は、プラグ３７を介してｎ⁺型半導体領域３３やゲート電極２５と電気的に接続されている。配線３８は、上記のようなアルミニウム配線に限定されず種々変更可能であり、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの単体膜からなるアルミニウム配線や、タングステン配線、あるいは銅配線とすることもできる。その後、絶縁膜３５上に、配線３８を覆うように、層間絶縁膜が形成され、必要に応じてスルーホールおよびそこに埋め込まれるプラグが形成され、更に配線３８に電気的に接続する上層配線が形成されるが、ここではその説明は省略する。
【００５１】
本実施の形態のように、タングステン膜２８のような金属膜を含む導体膜を加工（パターニング）してゲート電極２５を形成した後に熱処理（酸化処理）を行うと、その熱処理（酸化処理）に用いたチャンバ２がメタル汚染物１０などにより汚染されやすい。このため、本実施の形態のようにダミーウエハ１１を用いてチャンバ２のクリーニング処理を行うことで、チャンバ２の内壁を的確に清浄化でき、チャンバ２を用いた熱処理（酸化処理）の際に半導体ウエハ２１が汚染されることがなく、製造される半導体装置の性能や信頼性を向上することができる。本実施の形態は、ゲート電極が金属膜を有する場合に適用すればより有効である。
【００５２】
また、ゲート電極２５の加工（パターニング）後に行われる熱処理（例えばゲート絶縁膜２４の再酸化処理）において、半導体ウエハ２１が汚染されると、その後の不純物拡散のための熱処理工程などにおいて汚染物が半導体ウエハ２１中に拡散し、製造される半導体装置の性能を低下させる恐れがある。また、ゲート電極２５の加工後は、半導体ウエハ２１が層間絶縁膜などで覆われておらず、例えば半導体ウエハ表面領域などが露出しており、半導体ウエハ２１が汚染されると悪影響が大きい。このため、ゲート電極２５の加工後に行われる熱処理（例えばゲート絶縁膜２４の再酸化処理）を行ったチャンバ２のクリーニングに本実施の形態を適用すればより有効である。これにより、半導体ウエハの汚染を防止し、製造される半導体装置の性能や信頼性を向上することができる。
【００５３】
また、本実施の形態では、酸化性ガス、好ましくは水蒸気ガスをチャンバ２内に供給してチャンバ２のクリーニングを行うので、チャンバ２の内壁に汚染物としてメタル汚染物が付着している場合により有効であり、チャンバ２の内壁に付着したメタル汚染物を酸化してチャンバ２から除去することができる。このため、メタル汚染物がチャンバに付着し得る熱処理、例えば金属膜を含むゲート電極２５を加工した後に行う熱処理（ゲート絶縁膜２４の再酸化処理）のように金属膜が露出した状態での熱処理を行ったチャンバ２のクリーニングに、本実施の形態を適用すれば、より有効である。
【００５４】
また、本実施の形態では、チャンバ２内にダミーウエハ１１を配置した状態でチャンバ２のクリーニングを行うことにより、チャンバ２のクリーニング効果を高めることができる。このため、チャンバ２のクリーニングの際のチャンバ２の加熱温度をそれほど高くせずともチャンバ２のクリーニングが可能となる。従って、半導体製造装置１の稼働率を向上し、半導体装置の製造コストを低減できる。
【００５５】
図１２は、チャンバのクリーニング処理を行ったときの半導体ウエハのキャリアライフタイム（ライフタイム）を示すグラフである。図１２のグラフの横軸は、チャンバ２のクリーニング方法に対応する。図１２のグラフでは、本実施の形態のようにダミーウエハ１１を用いてチャンバ２のクリーニングを行った場合（図１２のグラフでは、ダミーウエハあり、として記載）だけでなく、比較例としてチャンバ２内にダミーウエハ１１を配置することなくチャンバ２のクリーニングを行った場合（図１２のグラフでは、ダミーウエハなし、として記載）も示されている。図１２のグラフの縦軸は、各クリーニング方法でチャンバ２をクリーニングした後、そのチャンバ２を用いて半導体ウエハを熱処理したときの、熱処理された半導体ウエハのキャリアライフタイムに対応する。キャリアライフタイムは、熱処理された半導体ウエハに光を照射して電荷（キャリア）を発生させ、光の照射をやめてからのキャリア（少数キャリア）が消失する（１／ｅに減少する）時間に対応する。半導体ウエハのキャリアライフタイムは、半導体ウエハ中の重金属による汚染などの指標となり、キャリアライフタイムが小さいほど半導体ウエハの汚染度が大きい傾向にある。図１２のグラフでは、１ロット（複数枚、例えば４０枚程度）の半導体ウエハが熱処理されてキャリアライフタイムが測定され、１ロットの半導体ウエハにおけるキャリアライフタイムの平均値、最大値および最小値がプロットされている。
【００５６】
図１２のグラフに示されるように、ウエハ保持治具４にウエハを装填することなく空の状態でチャンバ２内に挿入し、熱処理（チャンバ２の加熱処理）を行ってチャンバ２のクリーニングを行った比較例の場合（図１２のグラフでは、ダミーウエハなし、として記載）は、キャリアライフタイムのロット内の変動が大きく、管理値外（管理値以下）のものが混在し、チャンバのクリーニング後に熱処理を行った半導体ウエハにおいて汚染が生じ得ることが分かる。それに対して、本実施の形態のように、ウエハ保持治具４にダミーウエハ１１を装填してからチャンバ２内に挿入し、熱処理（チャンバ２およびダミーウエハ１１の加熱処理）を行ってチャンバ２のクリーニングを行った場合（図１２のグラフでは、ダミーウエハあり、として記載）は、キャリアライフタイムが向上（増大）し、ロット内の変動も小さくなって管理値内に収まり、チャンバのクリーニング後に熱処理を行った半導体ウエハにおいて汚染が生じないことが分かる。本実施の形態では、ダミーウエハ１１を配置した状態でチャンバ２のクリーニング処理を行っているので、チャンバ２の清浄度を高めることができ、その後の半導体ウエハの熱処理工程における半導体ウエハの汚染をより的確に防止することができる。
【００５７】
図１３および図１４は、ゲート電極加工後の熱処理とダミーウエハ１１を用いたチャンバ２のクリーニング処理の説明図（フローチャート）である。図１３に示されるように、製品ウエハ（それから半導体装置が製造される半導体ウエハ、上記半導体ウエハ３や半導体ウエハ２１に対応）の熱処理を１回行う毎に、ダミーウエハ１１を用いたチャンバ２のクリーニング処理を行うことができる。すなわち、半導体製造装置１において、ゲート電極を加工した１ロットの製品ウエハをチャンバ２内に配置して熱処理（ゲート絶縁膜の再酸化処理）を１回行う毎に、上記のようにチャンバ２内にダミーウエハ１１を配置してチャンバ２のクリーニング処理を行うことができる。これにより、常に清浄化されたチャンバ２を用いて製品ウエハの熱処理を行えるので、製品ウエハから製造される半導体装置の信頼性をより向上することができる。
【００５８】
また、他の形態として、図１４に示されるように、半導体製造装置１において、製品ウエハ（それから半導体装置が製造される半導体ウエハ、上記半導体ウエハ３や半導体ウエハ２１に対応）の熱処理を複数回（図１４では２回の場合が示されているが、３回以上とすることもできる）行った後に、ダミーウエハ１１を用いたチャンバ２のクリーニング処理を行うこともできる。すなわち、半導体製造装置１において、ゲート電極を加工した１ロットの製品ウエハをチャンバ２内に配置して熱処理（ゲート絶縁膜の再酸化処理）を行う工程を複数回（複数ロット）行った後に、上記のようにチャンバ２内にダミーウエハ１１を配置してチャンバ２のクリーニング処理を行うことができる。これにより、半導体装置の信頼性を向上するとともに、半導体装置の製造に要する時間を短縮し、製造コストを低減できる。何回の熱処理を行った後にチャンバ２のクリーニング処理を行うかは、チャンバ２の内壁の汚染状況などに応じて選択することができる。
【００５９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６０】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００６１】
半導体ウエハの熱処理に用いたチャンバをクリーニングする際に、チャンバ内にダミーウエハを配置してチャンバを加熱することにより、半導体装置の信頼性を向上することができる。また、半導体装置の製造コストを低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【図２】半導体ウエハの熱処理によってチャンバの内壁が汚染された状態を示す説明図である。
【図３】チャンバのクリーニング処理を説明するためのフローチャートである。
【図４】チャンバの内壁に付着していた汚染物が酸化されダミーウエハに吸着される様子を模式的に示す説明図である。
【図５】ダミーウエハを装填したウエハ保持治具をチャンバから引き出した状態を示す説明図である。
【図６】ダミーウエハを洗浄する様子を示す説明図である。
【図７】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】チャンバのクリーニング処理を行ったときの半導体ウエハのキャリアライフタイムを示すグラフである。
【図１３】ゲート電極加工後の熱処理とダミーウエハを用いたチャンバのクリーニング処理の説明図である。
【図１４】ゲート電極加工後の熱処理とダミーウエハを用いたチャンバのクリーニング処理の説明図である。
【符号の説明】
１半導体製造装置
２チャンバ
３半導体ウエハ
４ウエハ保持治具
５ガス導入口
６ガス排気口
７放出部
１０汚染物
１１ダミーウエハ
１５薬液
１６薬液槽
２１半導体ウエハ
２２素子分離領域
２３ｐ型ウエル
２４ゲート絶縁膜
２５ゲート電極
２６多結晶シリコン膜
２７窒化タングステン膜
２８タングステン膜
２９窒化シリコン膜
３１ｎ^-型半導体領域
３２サイドウォール
３３ｎ⁺型半導体領域
３４ｎチャネル型のＭＩＳＦＥＴ
３５絶縁膜
３６コンタクトホール
３７プラグ
３７ａ窒化チタン膜
３８配線
３８ａチタン膜
３８ｂ窒化チタン膜
３８ｃアルミニウム膜
３８ｄチタン膜
３８ｅ窒化チタン膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a chamber cleaning technique used when a semiconductor wafer is heat-treated.
[0002]
[Prior art]
In recent years, a polymetal gate electrode in which a polycrystalline silicon film and a tungsten film are stacked has been studied as a gate electrode of a MISFET. In order to form this polymetal gate electrode, after a laminated film of a polycrystalline silicon film and a tungsten film is formed on a semiconductor wafer, the laminated film is processed by dry etching. In order to re-oxidize the gate insulating film damaged by the dry etching, a semiconductor wafer on which the gate electrode is processed is placed in a chamber of an oxidizer and heat treatment is performed.
[0003]
As a method for cleaning the chamber of the semiconductor manufacturing apparatus, there is a technique of introducing hydrogen fluoride (HF) gas or the like into the chamber of the semiconductor manufacturing apparatus (see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-6-330323
[0005]
[Problems to be solved by the invention]
Since the side surface of the tungsten film is exposed on the side wall of the polymetal gate electrode, tungsten is sublimated on the side wall of the polymetal gate electrode during the heat treatment (oxidation process) after the processing of the polymetal gate electrode. There is a possibility of adhering to the inner wall of the chamber of the oxidizer as (metal contamination). When a semiconductor wafer processed with a gate electrode is heat-treated (oxidized) using a chamber contaminated with metal contaminants, the heat-treated semiconductor wafer is contaminated, and a semiconductor device manufactured from the semiconductor wafer is contaminated. Performance and reliability may be reduced. For this reason, it is desired to clean (clean) the inner wall of the chamber after the heat treatment.
[0006]
The following two methods can be considered for cleaning the chamber of the oxidizer. As a first method, it is conceivable to remove the chamber from the oxidizer and immerse the chamber in a chemical bath storing a chemical solution such as hydrogen fluoride (HF) solution to wet clean the inner wall of the chamber. As a second method, hydrogen fluoride (HF) gas, hydrogen chloride (HCl) gas, or oxygen (O ₂ It is conceivable to dry-clean the inner wall of the chamber by supplying gas or the like to oxidize and eliminate metal contaminants adhering to the inner wall of the chamber.
[0007]
In the first method, since the chamber needs to be removed from the oxidizer, the operation is not easy. In addition, since a great amount of time is required for operations such as removing the chamber, the operating rate of the oxidizer is greatly reduced. This leads to an increase in the manufacturing cost of the semiconductor device.
[0008]
In the second method, when dry cleaning is performed using hydrogen fluoride gas or hydrogen chloride gas, there is a risk of corroding the metal material portion or device of the oxidizer. Further, when dry cleaning is performed using oxygen gas, the oxidation rate is low and the cleaning (contamination elimination) effect is relatively small. In addition, when dry cleaning is performed using oxygen gas, it is necessary to raise the chamber temperature in order to increase the oxidation rate. However, this operation takes time, so the operating rate of the oxidizer is greatly reduced. End up. This leads to an increase in the manufacturing cost of the semiconductor device.
[0009]
An object of the present invention is to provide a semiconductor device manufacturing method capable of manufacturing a highly reliable semiconductor device.
[0010]
Another object of the present invention is to provide a semiconductor device manufacturing method capable of reducing the manufacturing cost of the semiconductor device.
[0011]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
[0013]
According to the method of manufacturing a semiconductor device of the present invention, when a chamber used for heat treatment of a semiconductor wafer is cleaned, a dummy wafer is disposed in the chamber and the chamber is heated.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
[0015]
A manufacturing process of the semiconductor device of this embodiment will be described with reference to the drawings. FIG. 1 is an explanatory diagram of a semiconductor manufacturing apparatus used in a manufacturing process of a semiconductor device according to an embodiment of the present invention. The semiconductor manufacturing apparatus 1 in FIG. 1 corresponds to a heat treatment apparatus or an oxidation apparatus for a semiconductor wafer (semiconductor substrate), and FIG. 1 shows a schematic cross section thereof.
[0016]
A semiconductor manufacturing apparatus 1 shown in FIG. 1 is arranged in a chamber (processing chamber) 2 made of, for example, quartz and the like and a plurality of (for example, about 50) semiconductor wafers (semiconductor substrates) 3. Wafer holding jig (quartz boat) 4. The height of the chamber 2 is, for example, about 1000 mm (100 cm), and the diameter of the chamber 2 is, for example, about 300 mm (30 cm). The wafer holding jig 4 is made of, for example, quartz.
[0017]
The chamber 2 is provided with a gas introduction port 5 through which a predetermined gas can be introduced into the chamber 2 and a gas exhaust port 6 through which the gas in the chamber 2 is exhausted. The gas introduced from the gas introduction port 5 is discharged in a shower shape from the discharge part (gas discharge part, gas discharge part) 7 at the upper part of the chamber 2 toward the lower side of the chamber 2, and from the gas exhaust port 6 to the chamber 2. It is configured to be exhausted to the outside. The wafer holding jig 4 is configured such that a plurality of semiconductor wafers 3 can be arranged (mounted or loaded) in the vertical direction substantially parallel to each other. Therefore, the chamber 2 corresponds to a vertical chamber, and the semiconductor manufacturing apparatus 1 corresponds to a vertical heat treatment apparatus or an oxidation apparatus.
[0018]
When heat-treating a plurality of semiconductor wafers 3 loaded (arranged) on the wafer holding jig 4, a predetermined gas (heat treatment gas), for example, oxygen (O ₂ ) Gas or water vapor (H ₂ O) gas and hydrogen (H ₂ ) A gas mixture with gas is introduced from the gas inlet 5. The heat treatment gas introduced from the gas introduction port 5 is discharged in a shower shape from the discharge portion 7 at the upper part of the chamber 2 to the lower side of the chamber 2 and is exhausted to the outside of the chamber 2 through the gas exhaust port 6. The plurality of semiconductor wafers 3 loaded in the wafer holding jig 4 are brought to a predetermined temperature (for example, about 750 to 800 ° C.) by a heating mechanism (for example, lamp heating or heater heating) (not shown) provided outside the chamber 2. Heated. As a result, the plurality of semiconductor wafers 3 loaded in the wafer holding jig 4 are heat-treated. For example, an oxidizing gas (for example, oxygen gas or a mixed gas of water vapor gas and hydrogen gas) is introduced into the chamber 2. In this case, the surface of each semiconductor wafer 3 is oxidized (for example, the gate insulating film is re-oxidized). During the heat treatment (oxidation process) of the semiconductor wafer 3, the chamber 2 itself is also heated.
[0019]
When the semiconductor wafer 3 is heat-treated, a part of the metal film (for example, tungsten film) on the semiconductor wafer 3 is sublimated and adheres to the inner wall of the chamber 2 of the semiconductor manufacturing apparatus 1 as a contaminant, and the inner wall of the chamber 2 is contaminated. May be. FIG. 2 is an explanatory view schematically showing a state in which the inner wall of the chamber 2 is contaminated by the heat treatment of the semiconductor wafer 3 in the semiconductor manufacturing apparatus 1 of FIG. FIG. 2 schematically shows a state in which the contaminant 10 generated by the heat treatment of the semiconductor wafer 3 adheres to the inner wall of the chamber 2. Such a phenomenon is remarkable when a gate electrode having a metal film (for example, a tungsten film) is formed or processed (patterning, patterning) on the semiconductor wafer 3 and then subjected to heat treatment, and is exposed on the side wall of the gate electrode. A part of the metal film to be sublimated is attached to the inner wall of the chamber 2 as a contaminant (metal contaminant) 10. As described above, when the inner wall of the chamber 2 is contaminated by the contaminant 10, if the semiconductor wafer 3 of the next lot is heat-treated by the semiconductor manufacturing apparatus 1, the semiconductor wafer 3 in which the contaminant 10 on the inner wall of the chamber 2 is heat-treated. There is a possibility that the semiconductor wafer 3 will be contaminated by adhering to the top. This causes a decrease in the performance of the semiconductor device manufactured from the semiconductor wafer 3. Therefore, after a plurality of semiconductor wafers 3 loaded (arranged) on the wafer holding jig 4 are heat-treated, a cleaning process (cleaning process) is performed in which the contaminants 10 on the inner wall of the chamber 2 are removed and cleaned (cleaning process). Do.
[0020]
FIG. 3 is a flowchart for explaining the cleaning process of the chamber 2. First, a plurality of dummy wafers 11 are arranged or loaded on the wafer holding jig (quartz boat) 4 (step S1). The dummy wafer 11 is a semiconductor wafer (semiconductor substrate) from which no semiconductor device is manufactured, and is made of, for example, single crystal silicon. The number of dummy wafers 11 loaded in the wafer holding jig 4 is, for example, a semiconductor manufacturing apparatus that processes 50 batches (a semiconductor manufacturing apparatus that can heat-treat 50 semiconductor wafers 3 in the chamber 2 at a time). For example, it can be about 50 sheets. During the cleaning process of the chamber 2, the semiconductor wafer 3, which is a semiconductor wafer (semiconductor substrate) from which a semiconductor device is manufactured, is not loaded into the wafer holding jig 4.
[0021]
Next, the wafer holding jig 4 loaded with the dummy wafer 11 is inserted into the chamber 2 (step S2).
[0022]
Next, the chamber 2 (inner wall) is cleaned (washed) (step S3). The chamber 2 is cleaned as follows. A predetermined gas (oxidizing gas) is introduced into the chamber 2 from the gas inlet 5, and the chamber 2 and the inside thereof are heated using a heating mechanism (not shown) (for example, lamp heating or heater heating) provided outside the chamber 2. Heat. At this time, the dummy wafer 11 loaded in the wafer holding jig 4 is also heated (heat treated). By heating the chamber 2 with the oxidizing gas being introduced into the chamber 2, the contaminant (metal contaminant) 10 adhering to the inner wall of the chamber 2 is oxidized, and a part thereof is a gas exhaust port. 6 is discharged to the outside of the chamber 2, and the other part is trapped (adsorbed and adhered) to the dummy wafer 11 loaded in the wafer holding jig 4.
[0023]
FIG. 4 is an explanatory view schematically showing how the contaminant 10 adhering to the inner wall of the chamber 2 is oxidized and adsorbed to the dummy wafer 11 when the chamber 2 is cleaned. FIG. 4 shows a schematic cross section corresponding to FIGS. 1 and 2. As shown in FIG. 4, by heating in an oxidizing gas atmosphere, the contaminant 10 attached to the inner wall of the chamber 2 is oxidized (becomes a metal oxide or the like) and detached from the chamber 2. Then, it is attracted to the dummy wafer 11 loaded in the wafer holding jig 4. For this reason, the contaminant 10 can be removed from the inner wall of the chamber 2 and the inner wall of the chamber 2 can be cleaned (cleaned) or cleaned. Although the contaminant 10 is removed from the inner wall of the chamber 2, the dummy wafer 11 is contaminated with the contaminant (metal contaminant or metal oxide contaminant) 10 instead. Note that not only the inner wall of the chamber 2 but also contaminants attached to the chamber 2 such as the wafer holding jig 4 can be adsorbed to the dummy wafer 11. For this reason, not only the chamber 2 but also the wafer holding jig 4 can be cleaned.
[0024]
The gas introduced into the chamber 2 from the gas inlet 5 when cleaning the chamber 2 is an oxidizing gas (for example, oxygen (O ₂ ) Gas or water vapor (H ₂ O) gas, etc.), more preferably water vapor (H ₂ O) Contains gas (water vapor). Since the water vapor gas (water vapor) has a higher oxidation rate than oxygen gas or the like, if the gas introduced from the gas inlet 5 into the chamber 2 contains water vapor, the inner wall of the chamber 2 is cleaned (contaminant). The effect can be further enhanced. Further, the gas introduced into the chamber 2 from the gas inlet 5 can be the same gas as the gas introduced into the chamber 2 in the heat treatment step of the semiconductor wafer 3 (for example, a mixed gas of water vapor and hydrogen gas). . At the time of cleaning the inner wall of the chamber 2, at least the chamber 2 is heated. The chamber 2 is a quartz chamber, and the dummy wafer 11 loaded in the wafer holding jig 4 inserted in the chamber 2 is heated. If processing is performed, the chamber 2 itself can be heated. The heating temperature at the time of the cleaning process of the chamber 2 can be set to the same temperature as the heat treatment temperature in the heat treatment process of the semiconductor wafer 3, for example, about 750 ° C. to 800 ° C. Therefore, the cleaning process of the chamber 2 can be substantially the same as the heat treatment process of the semiconductor wafer 3 except that the dummy wafer 11 is loaded in the wafer holding jig 4 instead of the semiconductor wafer 3.
[0025]
Next, after the cleaning of the chamber 2 is completed and the temperature of the dummy wafer 11, the wafer holding jig 4 and the chamber 2 is lowered to a predetermined temperature, the wafer holding jig loaded with the dummy wafer 11 as shown in FIG. 4 is pulled out from the chamber 2 (step S4). Then, the dummy wafer 11 is taken out from the wafer holding jig 4 and collected (step S5). The time required for the cleaning process of the chamber 2 performed in this way (including the temperature rising and cooling process) is, for example, about 4 hours.
[0026]
After cleaning the inner wall of the chamber 2 in this way, the semiconductor wafer 3 of the next lot is loaded into the wafer holding jig 4 and the wafer holding jig 4 is inserted into the chamber 2. The semiconductor wafer 3 loaded here is a semiconductor wafer (product wafer) from which a semiconductor device is manufactured. Then, the heat treatment similar to the heat treatment of the semiconductor wafer 3 described above can be performed to perform the oxidation treatment (reoxidation treatment of the gate insulating film) of the semiconductor wafer 3 loaded in the wafer holding jig 4. Thereafter, the cleaning process of the inner wall of the chamber 2 is performed according to the above procedure.
[0027]
The dummy wafer 11 taken out from the wafer holding jig 4 and collected after cleaning the inner wall of the chamber 2 is stored in a chemical solution storing a chemical solution 15 such as a hydrogen fluoride (HF) solution, as shown in FIG. It is cleaned (cleaning, wet cleaning) by immersing it in the tank 16 and the adhering contaminant 10 is removed and used as a dummy wafer 11 (reused) in the next cleaning process of the inner wall of the chamber 2. )be able to. Thereby, the cost required for the cleaning process of the chamber 2 can be reduced, and the manufacturing cost of the semiconductor device can be reduced.
[0028]
In the present embodiment, an oxidizing gas is introduced into the chamber 2 in a state where the dummy wafer 11 is disposed in the chamber 2, and a heating process (heating of the chamber 2 or the dummy wafer 11) is performed to adhere to the inner wall of the chamber 2. Oxidizing contaminant 10 is removed. The contaminant 10 removed from the inner wall of the chamber 2 is discharged from the gas exhaust port 6 to the outside of the chamber 2, but a part of the contaminant 10 may reattach to the inner wall of the chamber 2. In the present embodiment, since the dummy wafer 11 exists in the chamber 2, the contaminant 10 removed from the inner wall of the chamber 2 is discharged from the gas exhaust port 6 to the outside of the chamber 2 and discharged from the gas exhaust port 6. The contaminant 10 that has not been attached adheres (adsorbs) to the dummy wafer 11. For this reason, the contaminant 10 removed from the inner wall of the chamber 2 can be prevented from reattaching to the inner wall of the chamber 2. The contaminant 10 attached to the dummy wafer 11 is removed to the outside of the chamber 2 together with the dummy wafer 11. Therefore, the cleaning effect of the chamber 2 can be further improved, and the inner wall of the chamber 2 can be further cleaned.
[0029]
Further, in the present embodiment, not only the inner wall of the chamber 2 but also contaminants adhering to the wafer holding jig 4 and the like can be adsorbed to the dummy wafer 11, and the wafer is held during the cleaning process of the chamber 2. Cleaning processing of the jig 4 and the like can also be performed.
[0030]
In the present embodiment, a gas that can be used in the heat treatment of the semiconductor wafer 3 (for example, oxygen gas, hydrogen gas, or water vapor gas) can be used in the cleaning process of the inner wall of the chamber 2. It is not necessary to add a special mechanism or the like for the cleaning process to 1. For this reason, the manufacturing cost of the semiconductor device can be reduced. For example, introduction of water vapor gas into a chamber is common in an oxidation apparatus (heat treatment apparatus) and can be easily applied.
[0031]
Further, in the present embodiment, it is not necessary to use a corrosive gas such as hydrogen fluoride (HF) gas or hydrogen chloride (HCl) gas when cleaning the chamber 2, so that the metal material of the semiconductor manufacturing apparatus 1 is used. There is no risk of corroding parts or devices.
[0032]
In the present embodiment, it is not necessary to remove the chamber 2 in the semiconductor manufacturing apparatus 1. For this reason, the cleaning process of the chamber 2 can be easily performed in a relatively short time, and the operating rate of the semiconductor manufacturing apparatus 1 can be improved.
[0033]
In the present embodiment, the inner wall of the chamber 2 can be cleaned by a process similar to the heat treatment (oxidation process) of the semiconductor wafer 3 except that the dummy wafer 11 is used instead of the semiconductor wafer 3. Therefore, the cleaning operation of the chamber 2 is easy, and anyone can easily clean the chamber 2.
[0034]
Further, in the present embodiment, since the contaminants are removed from the inner wall of the chamber 2 and the inner wall of the chamber 2 is always cleaned, the heat treatment (oxidation process) of the semiconductor wafer can be performed. Performance can be improved. In addition, the manufacturing yield of the semiconductor device can be improved.
[0035]
Next, the manufacturing process of the semiconductor device of this embodiment will be described. 7 to 11 are cross-sectional views of a main part during a manufacturing process of a semiconductor device according to an embodiment of the present invention, for example, a MISFET (Metal Insulator Semiconductor Field Effect Transistor).
[0036]
As shown in FIG. 7, an element isolation region 22 is formed on the main surface of a semiconductor wafer (semiconductor substrate) 21 made of p-type single crystal silicon having a specific resistance of, for example, about 1 to 10 Ωcm. The element isolation region 22 is made of silicon oxide or the like, and is formed by, for example, an STI (Shallow Trench Isolation) method or a LOCOS (Local Oxidization of Silicon) method.
[0037]
Next, a p-type well 23 is formed in a region of the semiconductor wafer 21 where an n-channel MISFET is to be formed. The p-type well 23 is formed by ion-implanting impurities such as boron (B).
[0038]
Next, a gate insulating film 24 is formed on the surface of the p-type well 23. The gate insulating film 24 is made of, for example, a thin silicon oxide film, and can be formed by, for example, a thermal oxidation method.
[0039]
Next, a gate electrode 25 is formed on the gate insulating film 24 of the p-type well 23. The gate electrode 25 can be formed as follows, for example. First, as shown in FIG. 8, a polycrystalline silicon film 26 into which phosphorus or the like has been introduced (doped) is formed on a semiconductor wafer 21 by using, for example, a CVD (Chemical Vapor Deposition) method. . Then, a tungsten nitride film (barrier film) 27 and a tungsten film (metal layer) 28 are sequentially formed on the polycrystalline silicon film 26 by using, for example, a sputtering method. Thereafter, a silicon nitride film 29 is formed as a protective film on the tungsten film 28 by using, for example, a CVD method. As another material of the silicon nitride film 29, a silicon oxide film, a silicon carbide film, or the like can be used. Next, as shown in FIG. 9, the silicon nitride film 29 is selectively removed and processed into a predetermined shape (patterning, patterning) using a photolithography technique and a dry etching technique, and a photoresist pattern or The patterned silicon nitride film 29 is used as an etching mask (processing mask), and the stacked structure of the tungsten film 28, the tungsten nitride film 27, and the polycrystalline silicon film 26 is selectively used by dry etching (for example, plasma etching). Then, the gate electrode 25 is formed by processing (patterning and patterning). In this way, the gate electrode 25 is processed (patterning, patterning).
[0040]
Therefore, the formed gate electrode 25 has a laminated structure of the polycrystalline silicon film 26, the tungsten nitride film 27, and the tungsten film 28 from the bottom. The gate electrode 25 has a polycrystalline silicon film (polycrystalline silicon film 26) and a metal layer (tungsten film 28), and corresponds to a so-called polymetal gate (polymetal gate electrode).
[0041]
The tungsten film 28 functions to reduce the resistance of the gate electrode 25. As a material for the tungsten film 28, a refractory metal can be used. For example, titanium (Ti), tantalum (Ta), molybdenum (Mo), or the like can be used. The tungsten nitride film 27 functions as a barrier layer, and has functions such as preventing reaction between the tungsten film (metal layer) 28 and the polycrystalline silicon film 26, improving adhesion, and preventing diffusion of impurities. A refractory metal nitride can be used as the material of the tungsten nitride film 27, and the tungsten nitride (WN) exemplified here is used. _x ), For example, molybdenum nitride (MoN) _x ), Tantalum nitride (TaN) _x ) Or titanium nitride (TiN) _x ) Etc. can be used. As another material of the tungsten nitride film 27, a refractory metal carbide can be used. For example, tungsten carbide (WC) _x ), Molybdenum carbide (MoC) _x ), Tantalum carbide (TaC) _x ) Or titanium carbide (TiC _x ) Etc. can also be used. Further, tungsten silicide (WSi) is interposed between the polycrystalline silicon film 26 and the tungsten nitride film 27. _x ) A metal silicide film such as a film can also be formed. Alternatively, the gate electrode 25 may be a so-called metal gate made of a single layer of metal (refractory metal) such as tungsten, molybdenum, or tantalum.
[0042]
Due to the dry etching at the time of processing of the gate electrode 25, the silicon oxide film (remaining portion of the gate insulating film 24 other than the lower portion of the gate electrode 25) existing on the surface portion of the semiconductor wafer around the gate electrode 25 is damaged or defective. Has occurred. In addition, under the side wall of the gate electrode 25, the gate insulating film 24 may be etched to cause an undercut. This causes problems such as a decrease in the breakdown voltage of the gate insulating film 24. Therefore, in order to regenerate the shaved gate insulating film 24, it is necessary to perform reoxidation (light oxidation) treatment. As a result, damage and defects of the silicon oxide film existing on the surface of the semiconductor wafer around the gate electrode 25 caused by the processing of the gate electrode 25 (dry etching) are repaired, or a clean silicon oxide film is restored. Thus, the breakdown voltage of the gate insulating film 24 can be improved.
[0043]
Heat treatment for re-oxidation treatment of the gate insulating film 24 is performed using the semiconductor manufacturing apparatus 1. That is, heat treatment (Wet-Hydrogen oxidation, WH oxidation) in an atmosphere to which a small amount of moisture (water vapor) controlled by hydrogen gas is added is performed using the semiconductor manufacturing apparatus 1. For example, a semiconductor wafer 21 is loaded on the wafer holding jig 4 as the semiconductor wafer 3, and hydrogen (H ₂ ) Gas and water vapor (H ₂ O) The semiconductor wafer 21 is heat-treated at a predetermined temperature (for example, about 750 ° C. to 800 ° C.) in an atmosphere containing a gas. Thereby, the gate insulating film 24 on the semiconductor wafer 21 is reoxidized. For this reason, the damage or defect of the silicon oxide film existing on the surface of the semiconductor wafer around the gate electrode 25 caused by the processing of the gate electrode 25 (dry etching at that time) is repaired, or a clean silicon oxide film is restored. Thus, the breakdown voltage of the gate insulating film 24 can be improved. During this heat treatment (reoxidation treatment of the gate insulating film 24), a part of the tungsten film 28 sublimates on the side wall of the gate electrode 25, and the inner wall of the chamber 2 of the semiconductor manufacturing apparatus 1 in which the heat treatment of the semiconductor wafer 21 is performed. There is a possibility that the chamber 2 may be contaminated by adhering to the surface as the contaminant 10. In the present embodiment, after this heat treatment of the semiconductor wafer 21 (re-oxidation treatment of the gate insulating film 24), the chamber 2 used for the heat treatment is cleaned using the dummy wafer 11 as described above, and the inner wall of the chamber 2 is cleaned. The attached contaminant 10 is removed. As a result, it becomes possible to perform heat treatment (reoxidation treatment of the gate insulating film 24) using the cleaned chamber 2 for the semiconductor wafer 21 of the next lot.
[0044]
Next, as shown in FIG. 10, by implanting impurities such as phosphorus into regions on both sides of the gate electrode 25 of the p-type well 23, n ^- A type semiconductor region 31 is formed.
[0045]
Next, sidewall spacers or sidewalls 32 made of, for example, silicon oxide are formed on the sidewalls of the gate electrode 25. The sidewall 32 can be formed, for example, by depositing a silicon oxide film on the semiconductor wafer 21 and anisotropically etching the silicon oxide film.
[0046]
After the formation of the sidewall 32, n ⁺ The type semiconductor region 33 (source, drain) is formed, for example, by implanting impurities such as phosphorus into the regions on both sides of the gate electrode 25 and the sidewall 32 of the p-type well 23. n ⁺ The type semiconductor region 33 is n ^- The impurity concentration is higher than that of the type semiconductor region 31.
[0047]
In this way, a structure as shown in FIG. 10 is obtained, and an n-channel MISFET (Metal Insulator Semiconductor Field Effect Transistor) 34 is formed in the p-type well 23.
[0048]
Next, as shown in FIG. 11, an insulating film 35 is formed on the semiconductor wafer 21. The insulating film 35 can be formed of, for example, a silicon oxide film, or can be a laminated film of a relatively thin silicon nitride film and a relatively thick silicon oxide film. Then, if necessary, the upper surface of the insulating film 35 is planarized by a CMP (Chemical Mechanical Polishing) method or the like, and then the insulating film 35 is selectively dry-etched to form the contact hole 36. At the bottom of the contact hole 36, a part of the main surface of the semiconductor wafer 21, for example, n ⁺ A part of the type semiconductor region 33, a part of the gate electrode 25 (tungsten film 28), and the like are exposed.
[0049]
Next, a plug 37 made of tungsten (W) or the like is formed in the contact hole 36. For example, the plug 37 is formed by forming a titanium nitride film 37a as a barrier film on the insulating film 35 including the inside of the contact hole 36, and then filling the contact hole 36 on the titanium nitride film 37a by CVD or the like. Then, unnecessary tungsten film and titanium nitride film 37a on the insulating film 35 can be removed by a CMP method, an etch back method, or the like.
[0050]
Next, a wiring 38 is formed on the insulating film 35 in which the plug 37 is embedded. For example, a titanium film 38a, a titanium nitride film 38b, an aluminum film (aluminum alloy film) 38c, a titanium film 38d, and a titanium nitride film 38e are sequentially formed on the insulating film 35 in which the plug 37 is embedded, The wiring 38 is formed by processing into a predetermined pattern by a photolithography method or the like. The wiring 38 is n through the plug 37. ⁺ It is electrically connected to the type semiconductor region 33 and the gate electrode 25. The wiring 38 is not limited to the aluminum wiring as described above, and can be variously modified. For example, the wiring 38 can be an aluminum wiring made of a single film such as aluminum (Al) or an aluminum alloy, a tungsten wiring, or a copper wiring. Thereafter, an interlayer insulating film is formed on the insulating film 35 so as to cover the wiring 38, a through hole and a plug embedded therein are formed as necessary, and an upper wiring that is electrically connected to the wiring 38 is formed. The description is omitted here.
[0051]
As in this embodiment, when a conductive film including a metal film such as the tungsten film 28 is processed (patterned) to form the gate electrode 25 and then heat treatment (oxidation treatment) is performed, the heat treatment (oxidation treatment) is performed. The chamber 2 used is easily contaminated by the metal contaminant 10 or the like. Therefore, by performing the cleaning process of the chamber 2 using the dummy wafer 11 as in the present embodiment, the inner wall of the chamber 2 can be accurately cleaned, and the semiconductor is subjected to the heat treatment (oxidation process) using the chamber 2. The wafer 21 is not contaminated, and the performance and reliability of the manufactured semiconductor device can be improved. This embodiment is more effective when applied to a case where the gate electrode has a metal film.
[0052]
In addition, when the semiconductor wafer 21 is contaminated in the heat treatment (for example, the re-oxidation treatment of the gate insulating film 24) performed after the processing (patterning) of the gate electrode 25, contaminants are generated in the subsequent heat treatment step for impurity diffusion. There is a risk of diffusing into the semiconductor wafer 21 and reducing the performance of the manufactured semiconductor device. Further, after the processing of the gate electrode 25, the semiconductor wafer 21 is not covered with an interlayer insulating film or the like. For example, the surface area of the semiconductor wafer is exposed. For this reason, it is more effective to apply the present embodiment to the cleaning of the chamber 2 in which the heat treatment (for example, the re-oxidation treatment of the gate insulating film 24) performed after the processing of the gate electrode 25 is performed. Thereby, contamination of the semiconductor wafer can be prevented, and the performance and reliability of the manufactured semiconductor device can be improved.
[0053]
Further, in the present embodiment, the chamber 2 is cleaned by supplying an oxidizing gas, preferably water vapor gas, into the chamber 2, so that depending on the case where metal contaminants are attached as contaminants to the inner wall of the chamber 2. It is effective, and metal contaminants attached to the inner wall of the chamber 2 can be oxidized and removed from the chamber 2. Therefore, a heat treatment in which the metal film is exposed, such as a heat treatment in which metal contaminants can adhere to the chamber, for example, a heat treatment performed after processing the gate electrode 25 including the metal film (reoxidation treatment of the gate insulating film 24). If this embodiment is applied to the cleaning of the chamber 2 that has been performed, it is more effective.
[0054]
In the present embodiment, the cleaning effect of the chamber 2 can be enhanced by cleaning the chamber 2 with the dummy wafer 11 placed in the chamber 2. Therefore, the chamber 2 can be cleaned without increasing the heating temperature of the chamber 2 at the time of cleaning the chamber 2 so much. Therefore, the operating rate of the semiconductor manufacturing apparatus 1 can be improved and the manufacturing cost of the semiconductor device can be reduced.
[0055]
FIG. 12 is a graph showing the carrier lifetime (lifetime) of the semiconductor wafer when the chamber cleaning process is performed. The horizontal axis of the graph in FIG. 12 corresponds to the chamber 2 cleaning method. In the graph of FIG. 12, not only when the chamber 2 is cleaned using the dummy wafer 11 as in the present embodiment (indicated by the presence of the dummy wafer in the graph of FIG. 12), but in the chamber 2 as a comparative example. Also shown is the case where the chamber 2 is cleaned without placing the dummy wafer 11 (shown as no dummy wafer in the graph of FIG. 12). The vertical axis of the graph of FIG. 12 corresponds to the carrier lifetime of the heat-treated semiconductor wafer when the chamber 2 is cleaned by each cleaning method and then the semiconductor wafer is heat-treated using the chamber 2. The carrier lifetime corresponds to the time when the heat-treated semiconductor wafer is irradiated with light to generate charges (carriers) and the carrier (minority carriers) disappears (decreases to 1 / e) after the light irradiation is stopped. To do. The carrier lifetime of the semiconductor wafer is an index such as contamination by heavy metals in the semiconductor wafer, and the contamination level of the semiconductor wafer tends to increase as the carrier lifetime decreases. In the graph of FIG. 12, one lot (a plurality of, for example, about 40) semiconductor wafers are heat-treated to measure the carrier lifetime, and the average, maximum and minimum carrier lifetimes in one lot of semiconductor wafers are measured. It is plotted.
[0056]
As shown in the graph of FIG. 12, the wafer holding jig 4 is inserted into the chamber 2 in an empty state without loading the wafer, and heat treatment (heating treatment of the chamber 2) is performed to clean the chamber 2. In the case of the comparative example (shown as no dummy wafer in the graph of FIG. 12), there is a large variation in the carrier lifetime within the lot, and there is a mixture of those outside the control value (below the control value). It can be seen that contamination can occur in the semiconductor wafer subjected to the above. On the other hand, as in the present embodiment, the dummy wafer 11 is loaded into the wafer holding jig 4 and then inserted into the chamber 2, and heat treatment (heating treatment of the chamber 2 and the dummy wafer 11) is performed to clean the chamber 2. (In the graph of FIG. 12, it is indicated that there is a dummy wafer), the carrier lifetime is improved (increased), the variation within the lot is reduced and falls within the control value, and heat treatment is performed after the chamber is cleaned. It can be seen that no contamination occurs in the semiconductor wafer. In the present embodiment, since the cleaning process of the chamber 2 is performed in a state where the dummy wafer 11 is disposed, the cleanliness of the chamber 2 can be increased, and contamination of the semiconductor wafer in the subsequent heat treatment process of the semiconductor wafer can be more accurately performed. Can be prevented.
[0057]
FIGS. 13 and 14 are explanatory diagrams (flow charts) of the heat treatment after the gate electrode processing and the cleaning process of the chamber 2 using the dummy wafer 11. As shown in FIG. 13, each time a heat treatment is performed on a product wafer (a semiconductor wafer from which a semiconductor device is manufactured, corresponding to the semiconductor wafer 3 or the semiconductor wafer 21), the chamber 2 is cleaned using the dummy wafer 11. Processing can be performed. That is, in the semiconductor manufacturing apparatus 1, each time a heat treatment (re-oxidation treatment of the gate insulating film) is performed once in one chamber of the product wafer in which the gate electrode is processed in the chamber 2, as described above, The dummy wafer 11 can be disposed on the chamber 2 and the chamber 2 can be cleaned. Thereby, since the heat treatment of the product wafer can be performed using the chamber 2 that is always cleaned, the reliability of the semiconductor device manufactured from the product wafer can be further improved.
[0058]
As another form, as shown in FIG. 14, in the semiconductor manufacturing apparatus 1, heat treatment is performed a plurality of times on the product wafer (the semiconductor wafer from which the semiconductor device is manufactured, corresponding to the semiconductor wafer 3 and the semiconductor wafer 21). (The case of two times is shown in FIG. 14, but it can also be three or more times) After performing, the cleaning process of the chamber 2 using the dummy wafer 11 can also be performed. That is, in the semiconductor manufacturing apparatus 1, after performing a plurality of times (multiple lots) of performing a heat treatment (reoxidation treatment of the gate insulating film) by placing one lot of product wafers processed gate electrodes in the chamber 2. As described above, the dummy wafer 11 can be disposed in the chamber 2 and the chamber 2 can be cleaned. This improves the reliability of the semiconductor device, shortens the time required for manufacturing the semiconductor device, and reduces the manufacturing cost. The number of heat treatments to be performed before the chamber 2 is cleaned can be selected according to the contamination state of the inner wall of the chamber 2 and the like.
[0059]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0060]
【The invention's effect】
Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0061]
When cleaning the chamber used for the heat treatment of the semiconductor wafer, the reliability of the semiconductor device can be improved by disposing a dummy wafer in the chamber and heating the chamber. In addition, the manufacturing cost of the semiconductor device can be reduced.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a semiconductor manufacturing apparatus used in a semiconductor device manufacturing process according to an embodiment of the present invention;
FIG. 2 is an explanatory view showing a state in which the inner wall of a chamber is contaminated by heat treatment of a semiconductor wafer.
FIG. 3 is a flowchart for explaining chamber cleaning processing;
FIG. 4 is an explanatory view schematically showing how contaminants adhering to the inner wall of a chamber are oxidized and adsorbed on a dummy wafer.
FIG. 5 is an explanatory view showing a state in which a wafer holding jig loaded with a dummy wafer is pulled out from the chamber.
FIG. 6 is an explanatory diagram showing how a dummy wafer is cleaned.
FIG. 7 is a fragmentary cross-sectional view of the semiconductor device according to an embodiment of the present invention during the manufacturing process thereof;
8 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 7; FIG.
FIG. 9 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 8;
10 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 9; FIG.
11 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 10; FIG.
FIG. 12 is a graph showing a carrier lifetime of a semiconductor wafer when a chamber cleaning process is performed.
FIG. 13 is an explanatory diagram of heat treatment after gate electrode processing and chamber cleaning processing using a dummy wafer.
FIG. 14 is an explanatory diagram of a heat treatment after processing a gate electrode and a chamber cleaning process using a dummy wafer.
[Explanation of symbols]
1 Semiconductor manufacturing equipment
2 chambers
3 Semiconductor wafer
4 Wafer holding jig
5 Gas inlet
6 Gas exhaust port
7 discharge part
10 Contaminants
11 Dummy wafer
15 chemicals
16 Chemical tank
21 Semiconductor wafer
22 Device isolation region
23 p-type well
24 Gate insulation film
25 Gate electrode
26 Polycrystalline silicon film
27 Tungsten nitride film
28 Tungsten film
29 Silicon nitride film
31 n ^- Type semiconductor region
32 sidewalls
33 n ⁺ Type semiconductor region
34 n-channel MISFET
35 Insulating film
36 Contact hole
37 plug
37a Titanium nitride film
38 Wiring
38a Titanium film
38b Titanium nitride film
38c aluminum film
38d titanium film
38e Titanium nitride film

Claims

A method of manufacturing a semiconductor device comprising a step of performing heat treatment by placing a plurality of semiconductor wafers processed gate electrodes in a chamber,
After cleaning the chamber, when cleaning the chamber, a plurality of dummy wafers are arranged in the chamber, an oxidizing gas is introduced into the chamber, and the chamber is heated to adhere to the chamber. A method of manufacturing a semiconductor device, wherein contaminants are adsorbed on the dummy wafer .

A method of manufacturing a semiconductor device comprising a step of performing heat treatment by placing a plurality of semiconductor wafers processed gate electrodes in a chamber,
After cleaning the chamber, when cleaning the chamber, a plurality of dummy wafers are disposed in the chamber, a gas containing water vapor is introduced into the chamber, and the chamber is heated to adhere to the chamber. A method for manufacturing a semiconductor device, wherein the contaminated material is adsorbed to the dummy wafer .

A method for manufacturing a semiconductor device, comprising a step of performing heat treatment by placing a plurality of semiconductor wafers in which a gate electrode having a metal film is processed in a chamber,
After cleaning the chamber, when cleaning the chamber, a plurality of dummy wafers are disposed in the chamber, a gas containing water vapor is introduced into the chamber, and the chamber is heated to adhere to the chamber. A method for manufacturing a semiconductor device, wherein the contaminated material is adsorbed to the dummy wafer .

A method for manufacturing a semiconductor device comprising a step of placing a semiconductor wafer on which a gate electrode having a metal film is formed in a chamber and performing a heat treatment,
After cleaning the chamber, when the chamber is cleaned, a plurality of dummy wafers are disposed in the chamber, and the chamber is contaminated by introducing an oxidizing gas into the chamber and heating the chamber. A manufacturing method of a semiconductor device , wherein an object is adsorbed on the dummy wafer .