Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4585461B2 - Variable gain amplifier - Google Patents
[go: Go Back, main page]

JP4585461B2 - Variable gain amplifier - Google Patents

Variable gain amplifier Download PDF

Info

Publication number
JP4585461B2
JP4585461B2 JP2006020943A JP2006020943A JP4585461B2 JP 4585461 B2 JP4585461 B2 JP 4585461B2 JP 2006020943 A JP2006020943 A JP 2006020943A JP 2006020943 A JP2006020943 A JP 2006020943A JP 4585461 B2 JP4585461 B2 JP 4585461B2
Authority
JP
Japan
Prior art keywords
amplification factor
current
variable
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006020943A
Other languages
Japanese (ja)
Other versions
JP2007202049A (en
Inventor
晃嗣 大下
ナウタ、ブラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2006020943A priority Critical patent/JP4585461B2/en
Publication of JP2007202049A publication Critical patent/JP2007202049A/en
Application granted granted Critical
Publication of JP4585461B2 publication Critical patent/JP4585461B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

本発明は、MOSトランジスタなどにより構成され、増幅率(利得)が可変できるとともに、温度による増幅率の変動を抑制できる増幅率可変増幅器に関するものである。   The present invention relates to an amplification factor variable amplifier that is configured by a MOS transistor or the like and that can change an amplification factor (gain) and can suppress fluctuations in the amplification factor due to temperature.

近年、例えば携帯電話のような移動体通信機器において使用される増幅率可変増幅器として、低価格化、高集積化に有利なMOSトランジスタを用いたものが開発されるようになってきた。
また、移動体通信機器に使われる増幅率可変増幅器は、温度が変動しても同じ品質を求められるため、様々な温度補償回路を備えている。例えば、従来技術として、特許文献1に記載のような増幅率可変増幅器が知られている。
2. Description of the Related Art In recent years, for example, variable gain amplifiers used in mobile communication devices such as mobile phones have been developed using MOS transistors that are advantageous for cost reduction and high integration.
In addition, variable gain amplifiers used in mobile communication devices are provided with various temperature compensation circuits because the same quality is required even if the temperature fluctuates. For example, a variable gain amplifier as described in Patent Document 1 is known as a prior art.

この特許文献1に記載の増幅器は、MOS回路で構成され、一般的にgm一定バイアスと呼ばれているバイアス源を用いて、ギルバート型増幅率可変増幅器の温度補償を実現するようになっている。
具体的には、この従来の増幅器は、図5に示すように、ギルバート型増幅率可変増幅器1と、バイアス回路2と、制御回路3と、を備えている。
The amplifier described in Patent Document 1 is configured by a MOS circuit, and realizes temperature compensation of the Gilbert variable gain amplifier by using a bias source generally called a gm constant bias. .
Specifically, as shown in FIG. 5, this conventional amplifier includes a Gilbert variable gain amplifier 1, a bias circuit 2, and a control circuit 3.

ギルバート型増幅率可変増幅器1は、差動対を構成する入力用のMOSトランジスタM1、M2と、差動対を構成する利得制御用のMOSトランジスタM3、M4と、差動対を構成する利得制御用のMOSトランジスタM5、M6と、電流源として機能するMOSトランジスタ10と、出力用の負荷である抵抗R1、R2と、を備えている。
バイアス回路2は、MOSトランジスタM10が流すバイアス電流を可変制御する回路であり、MOSトランジスM11〜M16や、抵抗R3から構成される。
The Gilbert gain variable amplifier 1 includes input MOS transistors M1 and M2 constituting a differential pair, gain control MOS transistors M3 and M4 constituting a differential pair, and gain control constituting a differential pair. MOS transistors M5 and M6, a MOS transistor 10 functioning as a current source, and resistors R1 and R2 serving as output loads.
The bias circuit 2 is a circuit that variably controls the bias current flowing through the MOS transistor M10, and includes MOS transistors M11 to M16 and a resistor R3.

制御回路3は、ギルバート型増幅率可変増幅器1の利得を制御するために、利得制御電圧をMOSトランジスタM3〜M6の各ゲートに供給するようになっている。
このような構成からなる増幅率可変増幅器の増幅率Gainは、以下の(1)式で表すことができ、(2)式を参照することにより、最終的に(3)式で表すことができる。
The control circuit 3 supplies a gain control voltage to each gate of the MOS transistors M3 to M6 in order to control the gain of the Gilbert gain variable amplifier 1.
The gain Gain of the variable gain amplifier having such a configuration can be expressed by the following formula (1), and can be finally expressed by formula (3) by referring to formula (2). .

Figure 0004585461
Figure 0004585461

ただし、Voutは出力信号、Vinは入力信号、I1は増幅率制御トランジスタ対の出力負荷に接続されているトランジスタに流れる電流、I0はその増幅率制御トランジスタ対に流れる総電流、Rloadは出力負荷、gm0は入力トランジスタ対の相互コンダクタンスを示す。ここで、(I0−I1)はその増幅率制御トランジスタ対のもう一方のトランジスタに流れる電流である。
従って、ギルバート型増幅率可変増幅器は、上述のdI1/dI0の比を増幅率制御トランジスタ対のゲート電圧で制御することにより、可変増幅を実現している。
Where Vout is an output signal, Vin is an input signal, I1 is a current flowing through a transistor connected to the output load of the amplification factor control transistor pair, I0 is a total current flowing through the amplification factor control transistor pair, Rload is an output load, gm0 represents the mutual conductance of the input transistor pair. Here, (I0-I1) is a current flowing through the other transistor of the amplification factor control transistor pair.
Accordingly, the Gilbert gain variable amplifier realizes variable amplification by controlling the ratio of dI1 / dI0 described above with the gate voltage of the gain control transistor pair.

ところで、ギルバート型増幅率可変増幅器は、その増幅率が最大設定付近の領域では、I1≒I0であり、I1/I0≒1となり、dI1/dI0=1=定数となる。
また、同様に増幅率制御トランジスタ対のゲート電圧が等しい領域ではI1≒I0/2であり、I1/I0≒I0/(2×I0)=1/2となり、d I1/dI0=1/2=定数となるので、増幅率制御トランジスタ対の温度による効果は、その増幅率Gainには影響をほとんど与えない。
By the way, in the Gilbert type variable gain amplifier, in the region where the gain is near the maximum setting, I1≈I0, I1 / I0≈1, and dI1 / dI0 = 1 = constant.
Similarly, in the region where the gate voltages of the amplification factor control transistor pair are equal, I1≈I0 / 2, I1 / I0≈I0 / (2 × I0) = 1/2, and dI1 / dI0 = 1/2 = Since it is a constant, the effect of the gain control transistor pair due to the temperature hardly affects the gain Gain.

従って、これらのdI1/dI0(T)の温度変化が無視できる領域では、増幅率の温度依存性はgm0とRloadの積に依存しており、従来技術のように、電流源としてこのgm×Rloadを温度に対して一定に保つGm一定バイアスを用いることにより、増幅率の温度補償を実現することができる。
特開2004−343212号公報
Therefore, in the region where the temperature change of dI1 / dI0 (T) can be ignored, the temperature dependency of the amplification factor depends on the product of gm0 and Rload, and this gm × Rload as a current source as in the prior art. By using a constant Gm bias that keeps constant with respect to temperature, it is possible to realize temperature compensation of the amplification factor.
JP 2004-343212 A

ところが、上述のような従来回路では、例えば制御信号を最小増幅率に設定した場合、増幅率制御トランジスタのdI1/dI0(T)の温度特性が増幅率Gainの中で支配的になる。このため、dI1/dI0(T)で表される増幅率制御トランジスタ対の温度による効果を無視することができなくなり、精度の良い温度補償を広い可変利得範囲の中で行うことができなかった。   However, in the conventional circuit as described above, for example, when the control signal is set to the minimum amplification factor, the temperature characteristic of dI1 / dI0 (T) of the amplification factor control transistor becomes dominant in the amplification factor Gain. For this reason, the effect of the amplification factor control transistor pair represented by dI1 / dI0 (T) cannot be ignored, and accurate temperature compensation cannot be performed within a wide variable gain range.

そのため、温度特性が一定な領域で増幅率を制御する場合、その増幅率制御範囲は大きく制限されてしまう。従って、大きな増幅率制御範囲を持ちながら、精度良く温度補償を行うことができる新たな回路の出現が望まれている。
そこで、本発明の目的は、上記の点に鑑み、増幅率の温度補償を広い可変増幅率の範囲において実現できる、増幅率可変増幅器を提供することにある。
Therefore, when the gain is controlled in a region where the temperature characteristic is constant, the gain control range is greatly limited. Therefore, the appearance of a new circuit capable of performing temperature compensation with high accuracy while having a large amplification factor control range is desired.
Accordingly, an object of the present invention is to provide an amplification factor variable amplifier that can realize temperature compensation of an amplification factor in a wide variable amplification factor range in view of the above points.

上記の課題を解決し本発明の目的を達成するために、本発明は以下のような構成からなる In order to solve the above problems and achieve the object of the present invention, the present invention has the following configuration .

の発明は、ギルバート型増幅率可変増幅器と、増幅率モニタ回路と、増幅率補償信号生成回路と、を備えた増幅率可変増幅器であって、前記ギルバート型増幅率可変増幅器は、差動信号を入力するための入力トランジスタ対と、入力される増幅率制御信号に応じて、前記差動信号の増幅率を変更して増幅する2組の増幅率制御トランジスタ対と、増幅された差動信号を出力するための出力負荷と、前記入力トランジスタ対に所定の電流を供給する第1電流源と、入力トランジスタ対に電流をそれぞれ供給し、その各供給電流の総和が前記第1電流源の電流と等しい第2電流源および第3電流源と、前記2組の増幅率制御トランジスタ対に電流をそれぞれ供給し、その供給電流を可変できる第4電流源および第5電流源とを備え、前記増幅率モニタ回路は、前記増幅率制御トランジスタ対に対応し、その増幅率制御トランジスタの温度による増幅率の変化をモニタするとともに、一方のトランジスタのゲートとドレインが接続される増幅率モニタ用トランジスタ対と、前記増幅率モニタ用トランジスタ対に電流を供給し、その供給電流が可変できる第6電流源と、前記増幅率モニタ用トランジスタ対の前記一方のトランジスタのドレインに前記第6電流源の供給する電流の所定分数倍の電流を供給し、その供給電流を可変できる第7電流源とを備え、前記増幅率補償信号生成回路は、前記増幅率モニタ用トランジスタ対の入力端子間の差動電圧と、温度依存性のない所定の基準差動電圧とを比較し、その差に応じた増幅率補償信号を生成する差動型演算増幅器を備え、かつ、前記第4、第5、第6、および第7の電流源の各供給電流は、前記増幅率補償信号生成回路で生成される増幅率補償信号を用いて可変させるようになっている。 A first invention is an amplification variable amplifier including a Gilbert gain variable amplifier, an amplification monitor circuit, and an amplification compensation signal generation circuit, wherein the Gilbert amplification variable amplifier is a differential amplifier. An input transistor pair for inputting a signal, two amplification factor control transistor pairs for amplifying the differential signal by changing the amplification factor according to the inputted amplification factor control signal, and an amplified differential An output load for outputting a signal, a first current source for supplying a predetermined current to the input transistor pair, and a current to the input transistor pair, respectively, and the sum of the supply currents of the first current source A second current source and a third current source equal to the current, and a fourth current source and a fifth current source capable of supplying current to the two sets of amplification factor control transistor pairs and varying the supply current, amplification Monitor circuit includes: the corresponding to the amplification factor control transistor pair, its addition to monitoring the change in the amplification factor with temperature in the gain control transistors, the amplification factor monitor transistor pair having a gate and a drain connected to one of the transistors, the amplification factor and supplies the current to the monitor transistor pair, a sixth current source that supplies current can be changed, the current supplied to the sixth current source to the drain of the one transistor of the transistor pair gain monitor A seventh current source capable of supplying a current of a predetermined fractional times and varying the supply current, and the amplification factor compensation signal generation circuit includes a differential voltage between input terminals of the amplification factor monitoring transistor pair; A differential operational amplifier that compares a predetermined reference differential voltage without temperature dependence and generates an amplification factor compensation signal according to the difference; and 4, 5, each supply current of the sixth and seventh current source is adapted to vary with the gain compensation signal generated by the amplification factor compensation signal generation circuit.

の発明は、第の発明において、前記増幅率補償信号生成回路は、前記差動型演算増幅器から出力される増幅率補償信号に従って所定の電流を流す第1MOSトランジスタをさらに備え、前記第4、第5、第6、および第7の電流源は、第2、第3、第4、および第5のMOSトランジスタからなり、前記第1、第2、第3、および第4のMOSトランジスタは、所定のカレントミラー回路を形成するようにした。 In a second aspect based on the first aspect , the amplification factor compensation signal generation circuit further comprises a first MOS transistor that allows a predetermined current to flow in accordance with the amplification factor compensation signal output from the differential operational amplifier. 4, 5, 6, and 7 of the current source, the second, third, and a fourth, and fifth MOS transistors, said first, second, third, and fourth MOS The transistor forms a predetermined current mirror circuit.

の発明は、第の発明において、前記第4のMOSトランジスタと所定のカレントミラー回路を形成する第6のMOSトランジスタと、前記第6のMOSトランジスタに所定の電流を流し、前記第5のMOSトランジスタと所定のカレントミラー回路を形成する第7のMOSトランジスタとを備え、前記第6のMOSトランジスタは、前記第4のMOSトランジスタのトランジスタサイズに対して所定の比率の大きさを有し、前記第7のMOSトランジスタは、前記第5のMOSトランジスタのトランジスタサイズに対して所定の比率の大きさを有するようにした。
の発明は、第、第、または第の発明において、前記ギルバート型増幅率可変増幅器は、折返し構造のギルバート型増幅率可変増幅器からなる。
The third invention is the second invention, a sixth MOS transistor forming the first 4 MOS transistor and a predetermined current mirror circuit to flow a predetermined current to said sixth MOS transistor, before Symbol first 5 MOS transistors and a seventh MOS transistor forming a predetermined current mirror circuit, and the sixth MOS transistor has a predetermined ratio to the transistor size of the fourth MOS transistor. The seventh MOS transistor has a predetermined ratio with respect to the transistor size of the fifth MOS transistor.
In a fourth aspect based on the first , second or third aspect , the Gilbert variable gain amplifier comprises a folded Gilbert variable gain amplifier.

本発明によれば、増幅率の温度補償を、広い可変増幅率の範囲において実現することができる。   According to the present invention, amplification factor temperature compensation can be realized in a wide variable amplification factor range.

以下、本発明の実施の形態を、図面を参照して説明する。
(第1実施形態)
図1は、本発明の増幅率可変増幅器の第1実施形態の構成を示すブロック図である。
この第1実施形態は、図1に示すように、ギルバート型増幅率可変増幅器11と、増幅率モニタ回路12と、増幅率補償信号生成回路13とを備え、ギルバート型増幅率可変増幅器11の増幅率の温度補償を行うようになっている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram showing a configuration of a first embodiment of a variable gain amplifier according to the present invention.
As shown in FIG. 1, the first embodiment includes a Gilbert gain variable amplifier 11, an gain monitor circuit 12, and an gain compensation signal generation circuit 13, and the amplification of the Gilbert gain variable amplifier 11. Temperature compensation of the rate.

ギルバート型増幅率可変増幅器11は、入力端子21、制御端子22、および出力端子23を備え、入力端子21に入力される入力信号INを増幅するとともに、制御端子22に与えられる増幅率制御信号Vcに応じて、その入力信号INの増幅率を可変(制御)するようになっている。
また、ギルバート型増幅率可変増幅器11は、その増幅率に係る動作電流(バイアス電流)が増幅率補償信号生成回路13で生成される増幅率補償信号Scによって制御され、その増幅率が温度補償されるようになっている。
The Gilbert variable amplification factor amplifier 11 includes an input terminal 21, a control terminal 22, and an output terminal 23, amplifies the input signal IN input to the input terminal 21, and an amplification factor control signal Vc applied to the control terminal 22. Accordingly, the amplification factor of the input signal IN is varied (controlled).
In the Gilbert variable gain amplifier 11, the operating current (bias current) related to the gain is controlled by the gain compensation signal Sc generated by the gain compensation signal generation circuit 13, and the gain is temperature compensated. It has become so.

増幅率モニタ回路12は、ギルバート型増幅率可変増幅器11と接近して配置させて同じ温度特性を有するダミー増幅率可変増幅器(ダミー回路)から成り、その動作電流(バイアス電流)がギルバート型増幅率可変増幅器11と同じ種類のものである。このため、増幅率モニタ回路12の増幅率特性は、ギルバート型増幅率可変増幅器11と同じになっている。   The amplification factor monitor circuit 12 is composed of a dummy amplification factor variable amplifier (dummy circuit) that is arranged close to the Gilbert amplification factor variable amplifier 11 and has the same temperature characteristics, and its operating current (bias current) is the Gilbert amplification factor. This is the same type as the variable amplifier 11. For this reason, the gain characteristics of the gain monitor circuit 12 are the same as those of the Gilbert variable gain amplifier 11.

すなわち、増幅率モニタ回路12は、ギルバート型増幅率可変増幅器11に含まれる所定の回路と等価であって、所定の増幅率を有する回路で構成され、温度による増幅率の変化(温度による自己の動作電流の変化)に応じた電圧を生成し、これを出力電圧Voutとして増幅率補償信号生成回路13に出力するようになっている。
さらに、増幅率モニタ回路12は、その動作電流(バイアス電流)が増幅率補償信号生成回路13で生成される増幅率補償信号Scで制御され、その増幅率が一定に制御(温度補償)されるようになっている。
That is, the gain monitor circuit 12 is equivalent to a predetermined circuit included in the Gilbert variable gain amplifier 11 and is configured by a circuit having a predetermined gain. A voltage corresponding to the change in the operating current is generated, and this is output as an output voltage Vout to the amplification factor compensation signal generation circuit 13.
Furthermore, the amplification factor monitor circuit 12 is controlled in its operating current (bias current) by the amplification factor compensation signal Sc generated by the amplification factor compensation signal generation circuit 13, and the amplification factor is controlled to be constant (temperature compensation). It is like that.

増幅率補償信号生成回路13は、増幅率モニタ回路12からの出力電圧Voutと温度依存性のない基準電圧源(図示せず)からの所定の基準電圧Vrefとを比較し、その差に応じた増幅率補償信号Scを生成し、これをギルバート型増幅率可変増幅器11および増幅率モニタ回路12にそれぞれ供給するようになっている。
次に、このような構成からなる第1実施形態の動作例について説明する。
The amplification factor compensation signal generation circuit 13 compares the output voltage Vout from the amplification factor monitor circuit 12 with a predetermined reference voltage Vref from a reference voltage source (not shown) having no temperature dependency, and according to the difference. An amplification factor compensation signal Sc is generated and supplied to the Gilbert type variable amplification factor amplifier 11 and the amplification factor monitor circuit 12, respectively.
Next, an operation example of the first embodiment having such a configuration will be described.

増幅率モニタ回路12は、温度の変化によるその増幅率の変化(温度による自己の動作電流の変化)に応じた電圧を生成し、この生成電圧を出力電圧Voutとして増幅率補償信号生成回路13に供給する。
増幅率補償信号生成回路13は、その出力電圧Voutを温度依存性のない基準電圧Vrefと比較し、その差に応じた増幅率補償信号Scを生成し、これがギルバート型増幅率可変増幅器11と増幅率モニタ回路12にそれぞれ供給される。
The amplification factor monitor circuit 12 generates a voltage corresponding to a change in the amplification factor due to a change in temperature (a change in its own operating current due to the temperature), and uses this generated voltage as an output voltage Vout to the amplification factor compensation signal generation circuit 13. Supply.
The amplification factor compensation signal generation circuit 13 compares the output voltage Vout with a reference voltage Vref having no temperature dependency, and generates an amplification factor compensation signal Sc according to the difference, which is combined with the Gilbert gain variable amplifier 11 and the amplification. Each is supplied to the rate monitor circuit 12.

これにより、増幅率補償信号Scは、ギルバート型増幅率可変増幅器11の動作電流を制御し、これと同時に増幅率モニタ回路12の動作電流を制御する。
ここで、例えば、ギルバート型増幅率可変増幅器11の制御端子22に、増幅率制御信号Vcとして、増幅率モニタ回路12からの出力電圧Voutと同じ電圧を入力するものとする。そして、ギルバート型増幅率可変増幅器11の動作電流と増幅率モニタ回路12の動作電流とが同じ種類であって等価であれば、ギルバート型増幅率可変増幅器11は、増幅率モニタ回路12の所定の増幅率と同じ増幅率で入力信号を増幅して出力する。
As a result, the gain compensation signal Sc controls the operating current of the Gilbert gain variable amplifier 11 and simultaneously controls the operating current of the gain monitor circuit 12.
Here, for example, the same voltage as the output voltage Vout from the gain monitor circuit 12 is input to the control terminal 22 of the Gilbert gain variable amplifier 11 as the gain control signal Vc. If the operating current of the Gilbert variable gain amplifier 11 and the operating current of the gain monitor circuit 12 are the same type and equivalent, the Gilbert variable gain amplifier 11 has a predetermined gain of the gain monitor circuit 12. The input signal is amplified and output at the same amplification factor as the amplification factor.

このように、この第1実施形態では、増幅率モニタ回路12の出力電圧Voutと温度に依存しない基準電圧源の基準電圧Vrefを比較して、これらの両電圧が同じになるようにギルバート型増幅率可変増幅器11と増幅率モニタ回路12の同種の動作電流をそれぞれ制御するようにした。
このため、基準電圧源の生成する基準電圧Vrefがギルバート型増幅率可変増幅器11の制御電圧Vcと同じであれば、いかなる温度条件においても、ギルバート型増幅率可変増幅器11の増幅率は増幅率モニタ回路12の所定の増幅率と同じになり、その増幅率の温度特性が補償される。
また、この第1実施形態では、上記の基準電圧源の基準電圧Vrefを任意に決めることができ、その基準電圧Vrefをd1/d0(T)が最大になる領域に選択することにより、従来技術では温度補償できなかった領域での温度補償ができる。
As described above, in the first embodiment, the output voltage Vout of the amplification factor monitor circuit 12 is compared with the reference voltage Vref of the reference voltage source independent of temperature, and the Gilbert type amplification is performed so that these two voltages are the same. The same type of operating current of the variable rate amplifier 11 and the gain monitor circuit 12 is controlled.
For this reason, as long as the reference voltage Vref generated by the reference voltage source is the same as the control voltage Vc of the Gilbert variable gain amplifier 11, the gain of the Gilbert variable variable amplifier 11 is the gain monitor under any temperature condition. It becomes the same as the predetermined amplification factor of the circuit 12, and the temperature characteristic of the amplification factor is compensated.
In the first embodiment, the reference voltage Vref of the reference voltage source can be arbitrarily determined. By selecting the reference voltage Vref in a region where d1 / d0 (T) is maximized, Then, temperature compensation can be performed in a region where temperature compensation could not be performed.

(第2実施形態)
図2は、本発明の増幅率可変増幅器の第2実施形態の構成を示す回路図である。
この第2実施形態は、図1に示す第1実施形態の各部の構成を具体化したものであり、図2に示すように、ギルバート型増幅率可変増幅器11と、増幅率モニタ回路12と、増幅率補償信号生成回路13とを備え、ギルバート型増幅率可変増幅器11の増幅率の温度補償を行うようになっている。
ギルバート型増幅率可変増幅器11は、図2に示すように、入力用の一対のMOSトランジスタM1、M2と、増幅率制御用の一対のMOSトランジスタM3、M4と、増幅率制御用の一対のMOSトランジスタM5、M6と、電流源S1と、電流源S2、S3と、可変電流源S4、S5と、出力負荷R1、R2を備えている。
(Second Embodiment)
FIG. 2 is a circuit diagram showing a configuration of the second embodiment of the variable gain amplifier according to the present invention.
In the second embodiment, the configuration of each part of the first embodiment shown in FIG. 1 is embodied. As shown in FIG. 2, a Gilbert variable gain amplifier 11, a gain monitor circuit 12, An amplification factor compensation signal generation circuit 13 is provided, and temperature compensation of the amplification factor of the Gilbert variable amplification factor amplifier 11 is performed.
As shown in FIG. 2, the Gilbert gain variable amplifier 11 includes a pair of MOS transistors M1 and M2 for input, a pair of MOS transistors M3 and M4 for gain control, and a pair of MOS for gain control. Transistors M5 and M6, current source S1, current sources S2 and S3, variable current sources S4 and S5, and output loads R1 and R2 are provided.

MOSトランジスタM1、M2は、差動対を構成し、そのゲートに差動入力信号が供給されるようになっている。MOSトランジスタM3、M4およびMOSトランジスタM5、M6は、2組の差動対を構成し、上記の入力信号を増幅するとともに、そのゲートに入力される差動形態の増幅率制御信号に応じて、その差動入力信号の増幅率を制御できるようになっている。   The MOS transistors M1 and M2 constitute a differential pair, and a differential input signal is supplied to the gates thereof. The MOS transistors M3 and M4 and the MOS transistors M5 and M6 constitute two sets of differential pairs, amplify the above input signals, and according to the differential gain control signals input to the gates thereof. The amplification factor of the differential input signal can be controlled.

出力負荷R1、R2は、増幅された差動入力信号を出力するために機能するようになっている。
電流源S1は、MOSトランジスタM1、M2に所定の動作電流を供給するようになっている。電流源S2、S3は、対応するMOSトランジスタM1、M2に所定の電流をそれぞれ供給し、各供給電流の総和が電流源S1の供給電流と等しくなるように構成されている。ここで、図2に示すように、電流源S1、S2、S3は定電流源としているが、可変電流源で構成しても良い。
The output loads R1 and R2 function to output an amplified differential input signal.
The current source S1 supplies a predetermined operating current to the MOS transistors M1 and M2. The current sources S2 and S3 are configured to supply predetermined currents to the corresponding MOS transistors M1 and M2, respectively, and the sum of the supply currents is equal to the supply current of the current source S1. Here, as shown in FIG. 2, the current sources S1, S2, and S3 are constant current sources, but may be configured with variable current sources.

可変電流源S4は、MOSトランジスタM3、M4に動作電流を供給するとともに、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。
同様に、可変電流源S5は、MOSトランジスタM5、M6に動作電流を供給するとともに、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。
The variable current source S4 supplies an operating current to the MOS transistors M3 and M4, and the supply current is varied by an amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13.
Similarly, the variable current source S5 supplies an operating current to the MOS transistors M5 and M6, and the supply current is varied by the amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13. .

さらに詳述すると、MOSトランジスタM1、M2は、各ゲートが入力端子31、32に接続され、その各ソースが共通接続され、その共通接続部が電流源S1を介して接地されている。MOSトランジスタM1のドレインは、電流源S2を介して電源端子37に接続されている。また、MOSトランジスタM2のドレインは、電流源S3を介して電源端子37に接続されている。   More specifically, the MOS transistors M1 and M2 have their gates connected to the input terminals 31 and 32, their sources connected in common, and the common connection portion grounded via the current source S1. The drain of the MOS transistor M1 is connected to the power supply terminal 37 via the current source S2. The drain of the MOS transistor M2 is connected to the power supply terminal 37 via the current source S3.

MOSトランジスタM3、M4は、各ゲートが制御端子33、34に接続され、その各ソースが共通接続され、その共通接続部が、MOSトランジスタM1のドレインに接続されるとともに、可変電流源S4を介して接地されている。MOSトランジスタM3のドレインは、出力端子36に接続されるとともに、負荷抵抗R1を介して電源端子37に接続されている。また、MOSトランジスタM4のドレインは、電源端子37に接続されている。   In the MOS transistors M3 and M4, the gates are connected to the control terminals 33 and 34, the sources are connected in common, the common connection is connected to the drain of the MOS transistor M1, and the variable current source S4 is used. Is grounded. The drain of the MOS transistor M3 is connected to the output terminal 36 and to the power supply terminal 37 via the load resistor R1. The drain of the MOS transistor M4 is connected to the power supply terminal 37.

MOSトランジスタM5、M6は、各ゲートが制御端子34、33に接続され、その各ソースが共通接続され、その共通接続部が、MOSトランジスタM2のドレインに接続されるとともに、可変電流源S5を介して接地されている。MOSトランジスタM5のドレインは、電源端子37に接続されている。また、MOSトランジスタM6のドレインは、出力端子35に接続されるとともに、負荷抵抗R2を介して電源端子37に接続されている。   In the MOS transistors M5 and M6, the gates are connected to the control terminals 34 and 33, the sources are connected in common, the common connection is connected to the drain of the MOS transistor M2, and the variable current source S5 is used. Is grounded. The drain of the MOS transistor M5 is connected to the power supply terminal 37. The drain of the MOS transistor M6 is connected to the output terminal 35 and is connected to the power supply terminal 37 via the load resistor R2.

増幅率モニタ回路12は、図2に示すように、増幅率モニタ用の一対のMOSトランジスタM7、M8と、可変電流源S6と、可変電流源S7とを備えている。
MOSトランジスタM7、M8は、ギルバート型増幅率可変増幅器11のMOSトランジスタM3、M4(あるいはMOSトランジスタM5、M6)に対応し、それと同じ種類であるとともに同じ温度特性を有し、そのMOSトランジスタM3、M4の温度による増幅率の変化をモニタするためのものである。
As shown in FIG. 2, the gain monitor circuit 12 includes a pair of MOS transistors M7 and M8 for monitoring the gain, a variable current source S6, and a variable current source S7.
The MOS transistors M7 and M8 correspond to the MOS transistors M3 and M4 (or the MOS transistors M5 and M6) of the Gilbert type variable gain amplifier 11 and have the same type and the same temperature characteristics as the MOS transistors M3, M4, This is for monitoring the change in amplification factor due to the temperature of M4.

可変電流源S6は、MOSトランジスタM7、M8に電流を供給するとともに、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。
また、可変電流源S7は、MOSトランジスタM7に電流を供給するとともに、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。可変電流源S7は、可変電流源S6の供給電流の所定分数倍の電流を供給するようになっている。
The variable current source S6 supplies current to the MOS transistors M7 and M8, and the supply current is varied by the amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13.
The variable current source S7 supplies current to the MOS transistor M7, and the supply current is varied by the amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13. The variable current source S7 supplies a current that is a predetermined fraction times the supply current of the variable current source S6.

さらに詳述すると、MOSトランジスタM7のゲートは、自己のドレインに接続されるとともに、増幅率補償信号生成回路13の差動型演算増幅器131の入力端子に接続されている。MOSトランジスタM7のドレインは、可変電流源S7を介して電源端子37に接続されている。
MOSトランジスタM8のゲートは、差動型演算増幅器131の入力端子に接続されるとともに、所定の電圧が印加されるようになっている。MOSトランジスタM8のドレインは電源端子37に接続されている。MOSトランジスタM7、M8の各ソースは共通接続され、その共通接続部が可変電流源S6を介して接地されている。
More specifically, the gate of the MOS transistor M7 is connected to its own drain and to the input terminal of the differential operational amplifier 131 of the amplification factor compensation signal generation circuit 13. The drain of the MOS transistor M7 is connected to the power supply terminal 37 via the variable current source S7.
The gate of the MOS transistor M8 is connected to the input terminal of the differential operational amplifier 131 and a predetermined voltage is applied thereto. The drain of the MOS transistor M8 is connected to the power supply terminal 37. The sources of the MOS transistors M7 and M8 are connected in common, and the common connection is grounded via the variable current source S6.

増幅率補償信号生成回路13は、図2に示すように、差動型演算増幅器131から構成される。
この差動型演算増幅器131は、増幅率モニタ回路12から出力される差動電圧と、図示しない定電圧源からの差動基準電圧とを比較し、その差に応じた増幅率補償信号を生成し、この生成した増幅率補償信号を可変電流源S4、S5、S6、S7にそれぞれ供給するようになっている。これにより、可変電流源S4、S5、S6、S7の各電流が制御される。
As illustrated in FIG. 2, the amplification factor compensation signal generation circuit 13 includes a differential operational amplifier 131.
The differential operational amplifier 131 compares the differential voltage output from the amplification factor monitor circuit 12 with a differential reference voltage from a constant voltage source (not shown), and generates an amplification factor compensation signal according to the difference. The generated gain compensation signal is supplied to the variable current sources S4, S5, S6, and S7, respectively. Thereby, each current of the variable current sources S4, S5, S6, and S7 is controlled.

次に、このような構成からなる第2実施形態の作用について説明する。
このような構成からなる第2実施形態のギルバート型増幅率可変増幅器11の増幅率は、上記の(3)式を参照すると次の(4)式で表すことができる。
Next, the operation of the second embodiment having such a configuration will be described.
The amplification factor of the Gilbert variable gain amplifier 11 of the second embodiment having such a configuration can be expressed by the following equation (4) with reference to the above equation (3).

Figure 0004585461
Figure 0004585461

(4)式において、I1はMOSトランジスタM3に流れる電流、I0はMOSトランジスタM3とM4に流れる電流の総和、Rloadは出力負荷R1の値、gm0はMOSトランジスタM1、M2の相互コンダクタンスである。ここで、(I0−I1)はMOSトランジスタM4に流れる電流である。   In the equation (4), I1 is a current flowing through the MOS transistor M3, I0 is a sum of currents flowing through the MOS transistors M3 and M4, Rload is a value of the output load R1, and gm0 is a mutual conductance of the MOS transistors M1 and M2. Here, (I0-I1) is a current flowing through the MOS transistor M4.

この第2実施形態では、電流源S1、S2、S3と可変電流源S4、S5とを設け、電流源S1、S2、S3によりMOSトランジスタM1、M2の動作電流を流し、可変電流源S4、S5によりMOSトランジスタM3、M4およびMOSトランジスタM5、M6を動作電流をそれぞれ流すようにしたので、その両動作電流は温度効果ごとに制御できる。
すなわち、gm0の温度効果は電流源S2に依存しており、d I1/dI0の温度効果は可変電流源S4、S5に依存している。そのため、gm0とd I1/dI0を別々の動作電流によって制御することができる。
In the second embodiment, current sources S1, S2, and S3 and variable current sources S4 and S5 are provided, and the operating currents of the MOS transistors M1 and M2 are supplied by the current sources S1, S2, and S3, and the variable current sources S4, S5 are supplied. Thus, the MOS transistors M3 and M4 and the MOS transistors M5 and M6 are caused to flow operating currents, respectively, so that both operating currents can be controlled for each temperature effect.
That is, the temperature effect of gm0 depends on the current source S2, and the temperature effect of dI1 / dI0 depends on the variable current sources S4 and S5. Therefore, gm0 and dI1 / dI0 can be controlled by separate operating currents.

そこで、この第2実施形態では、増幅率補償信号生成回路13が、増幅率モニタ回路12からの出力電圧と温度依存性のない基準電圧源の基準電圧とを比較し、その差に応じた増幅率補償信号を生成し、この生成信号でギルバート型増幅率可変増幅器11の可変電流源S4、S5が供給する動作電流をそれぞれ制御するようにした。
このため、ギルバート型増幅率可変増幅器11は、基準電圧源の基準電圧に対して、電流比I1/I0が温度に依存しない増幅率を実現でき、その増幅率Gainは次の(5)式で表すことができる。
Therefore, in the second embodiment, the amplification factor compensation signal generation circuit 13 compares the output voltage from the amplification factor monitor circuit 12 with the reference voltage of the reference voltage source having no temperature dependence, and performs amplification according to the difference. A rate compensation signal is generated, and the operation current supplied from the variable current sources S4 and S5 of the Gilbert gain variable amplifier 11 is controlled by the generated signal.
For this reason, the Gilbert variable gain amplifier 11 can realize an amplification factor in which the current ratio I1 / I0 does not depend on the temperature with respect to the reference voltage of the reference voltage source, and the amplification factor Gain is expressed by the following equation (5). Can be represented.

Figure 0004585461
Figure 0004585461

また、この第2実施形態では、増幅率モニタ回路12の可変電流源S7がMOSトランジスタM7に供給する電流I1を、可変電流源S6が回路全体に供給する電流I0の所定分数倍1/Nになるようにした。このため、増幅率モニタ回路12の電流比I1/I0は、その所定分数倍1/Nとなり、d I1/dI0=1/N=定数となる。この電流比I1/I0が、増幅率モニタ回路12の増幅率を決定する。   In the second embodiment, the current I1 supplied from the variable current source S7 of the amplification factor monitor circuit 12 to the MOS transistor M7 is a predetermined fractional multiple 1 / N of the current I0 supplied from the variable current source S6 to the entire circuit. I tried to become. Therefore, the current ratio I1 / I0 of the amplification factor monitoring circuit 12 is a predetermined fractional multiple 1 / N, and dI1 / dI0 = 1 / N = constant. This current ratio I1 / I0 determines the amplification factor of the amplification factor monitor circuit 12.

さらに、増幅率モニタ回路12のdI1/dI0が定数になるため、増幅率モニタ用のMOSトランジスタM7、M8の電流比には温度の依存性はない。この増幅率モニタ用のMOSトランジスタM7、M8間の電圧差は、可変電流源S6で与えられる電流に対して、電流比I1/I0 を一定にするための電圧を示している。同時に、その電位差は、増幅率モニタ回路12の増幅率を一定にするための電圧を示している。   Further, since dI1 / dI0 of the amplification factor monitoring circuit 12 is a constant, the current ratio of the amplification factor monitoring MOS transistors M7 and M8 has no temperature dependency. The voltage difference between the amplification factor monitoring MOS transistors M7 and M8 indicates a voltage for making the current ratio I1 / I0 constant with respect to the current supplied from the variable current source S6. At the same time, the potential difference indicates a voltage for making the gain of the gain monitor circuit 12 constant.

また、この第2実施形態では、差動型演算増幅器131が、増幅率モニタ用のMOSトランジスタM7、M8から得られる電圧差と、温度依存性のない基準電圧源の基準電圧とを比較する。そして、その差動型演算増幅器131の出力により、増幅率モニタ回路12は、その与えられた基準電圧と同じ電圧を出力するように、可変電流源S6、S7の電流が制御される。この結果、MOSトランジスタM7、M8の電流比が一定に保たれる。   In the second embodiment, the differential operational amplifier 131 compares the voltage difference obtained from the amplification factor monitoring MOS transistors M7 and M8 with the reference voltage of the reference voltage source having no temperature dependency. Then, the output of the differential operational amplifier 131 controls the currents of the variable current sources S6 and S7 so that the amplification factor monitor circuit 12 outputs the same voltage as the given reference voltage. As a result, the current ratio of the MOS transistors M7 and M8 is kept constant.

また、ここで使用される基準電圧源の基準電圧と所定分数倍1/Nは、増幅率モニタ回路12が無い状態でギルバート型増幅率可変増幅器11の電流比I1/I0の温度依存性が最大の領域となる電圧を選ぶことが望ましい。
なお、この第2実施形態は、図2に示すように出力負荷として抵抗を使用しているが、インダクタやトランジスタ等などからなる出力負荷でも良い。
Further, the reference voltage of the reference voltage source used here and the predetermined fractional multiple 1 / N have a temperature dependency of the current ratio I1 / I0 of the Gilbert variable gain amplifier 11 in the absence of the gain monitor circuit 12. It is desirable to select a voltage that will be the maximum region.
In the second embodiment, a resistor is used as an output load as shown in FIG. 2, but an output load composed of an inductor, a transistor, or the like may be used.

また、この第2実施形態では、図2に示すように、ギルバート型増幅率可変増幅器11はN型のMOSトランジスタで構成するようにしたが、これに代えてP型のMOSトランジスタを使用するようにしても良い。その場合には、増幅率モニタ回路12を構成するMOSトランジスタは同じ種類のP型のMOSトランジスタを用いる必要がある。それに併せて、各電流源、出力負荷などの接続も、電源端子から接地へ、接地から電源端子へと変更になる。   In the second embodiment, as shown in FIG. 2, the Gilbert variable gain amplifier 11 is composed of an N-type MOS transistor, but instead of this, a P-type MOS transistor is used. Anyway. In that case, it is necessary to use the same type of P-type MOS transistors as the MOS transistors constituting the amplification factor monitor circuit 12. At the same time, the connection of each current source, output load, etc. is changed from the power supply terminal to the ground and from the ground to the power supply terminal.

(第3実施形態)
図3は、本発明の増幅率可変増幅器の第3実施形態の構成を示す回路図である。
この第3実施形態は、図1に示す第1実施形態のギルバート型増幅率増幅器11を、図3に示すような折り返し構造のギルバート型増幅率可変増幅器11Aに置き換えるようにしたものである。
なお、この第3実施形態は、ギルバート型増幅率可変増幅器11A以外の部分の構成は図2に示す第2実施形態と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
(Third embodiment)
FIG. 3 is a circuit diagram showing the configuration of the third embodiment of the variable gain amplifier of the present invention.
In the third embodiment, the Gilbert gain amplifier 11 of the first embodiment shown in FIG. 1 is replaced with a Gilbert variable gain amplifier 11A having a folded structure as shown in FIG.
Since the configuration of the third embodiment is the same as that of the second embodiment shown in FIG. 2 except for the Gilbert variable gain amplifier 11A, the same components are denoted by the same reference numerals, and the description thereof is omitted. Is omitted.

この第3実施形態に係るギルバート型増幅率可変増幅器11Aは、入力用の一対のMOSトランジスタのドレインの点で折り返し、その各MOSトランジスタの動作電流を別個に制御するようになっている。
すなわち、ギルバート型増幅率可変増幅器11Aは、図3に示すように、入力用の一対のMOSトランジスタM21、M22と、増幅率制御用の一対のMOSトランジスタM3、M4と、増幅率制御用の一対のMOSトランジスタM5、M6と、電流源S11と、電流源S12、S13と、可変電流源S14、S15と、出力負荷R1、R2を備えている。
The Gilbert variable gain amplifier 11A according to the third embodiment is folded at the drain point of a pair of input MOS transistors, and individually controls the operating current of each MOS transistor.
That is, as shown in FIG. 3, the Gilbert variable gain amplifier 11A includes a pair of MOS transistors M21 and M22 for input, a pair of MOS transistors M3 and M4 for gain control, and a pair for gain control. MOS transistors M5 and M6, a current source S11, current sources S12 and S13, variable current sources S14 and S15, and output loads R1 and R2.

MOSトランジスタM21、M22は、差動対を構成し、そのゲートに差動入力信号が供給されるようになっている。MOSトランジスタM3、M4およびMOSトランジスタM5、M6は、2組の差動対を構成し、上記の差動入力信号を増幅するとともに、そのゲートに入力される差動形態の増幅率制御信号に応じて、その入力信号の増幅率を制御できるようになっている。   The MOS transistors M21 and M22 constitute a differential pair, and a differential input signal is supplied to the gates thereof. The MOS transistors M3 and M4 and the MOS transistors M5 and M6 constitute two sets of differential pairs, amplify the above differential input signals, and respond to the differential gain control signals input to the gates thereof. Thus, the gain of the input signal can be controlled.

出力負荷R1、R2は、増幅された差動入力信号を出力するために機能するようになっている。
電流源S11は、MOSトランジスタM21、M22に電流を供給するようになっている。電流源S12はMOSトランジスタM21に電流を供給し、電流源S13はMOSトランジスタM22に電流を供給するようになっている。
The output loads R1 and R2 function to output an amplified differential input signal.
The current source S11 supplies current to the MOS transistors M21 and M22. The current source S12 supplies current to the MOS transistor M21, and the current source S13 supplies current to the MOS transistor M22.

可変電流源S14は、MOSトランジスタM3、M4に電流を供給するとともに、MOSトランジスタS21に電流を供給し、かつ、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。
可変電流源S15は、MOSトランジスタM5、M6に電流を供給するとともに、MOSトランジスタS22に電流を供給し、その供給電流が増幅率補償信号生成回路13から出力される増幅率補償信号によって可変されるようになっている。
The variable current source S14 supplies current to the MOS transistors M3 and M4, supplies current to the MOS transistor S21, and the supply current is variable according to the amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13. It has come to be.
The variable current source S15 supplies current to the MOS transistors M5 and M6 and also supplies current to the MOS transistor S22, and the supplied current is varied by the amplification factor compensation signal output from the amplification factor compensation signal generation circuit 13. It is like that.

さらに詳述すると、MOSトランジスタM21、M22は、各ゲートが入力端子31、32に接続され、その各ソースが共通接続され、その共通接続部が電流源S11を介して電源端子37に接続されている。MOSトランジスタM21のドレインは、電流源S12を介して接地されている。また、MOSトランジスタM22のドレインは、電流源S13を介して接地されている。   More specifically, MOS transistors M21 and M22 have their gates connected to input terminals 31 and 32, their sources connected in common, and their common connection connected to power supply terminal 37 via current source S11. Yes. The drain of the MOS transistor M21 is grounded via the current source S12. The drain of the MOS transistor M22 is grounded through the current source S13.

MOSトランジスタM3、M4は、各ゲートが制御端子33、34に接続され、その各ソースが共通接続され、その共通接続部が、MOSトランジスタM21のドレインに接続されるとともに、可変電流源S14を介して接地されている。MOSトランジスタM23のドレインは、出力端子36に接続されるとともに、負荷抵抗R1を介して電源端子37に接続されている。また、MOSトランジスタM24のドレインは、電源端子37に接続されている。   In the MOS transistors M3 and M4, the gates are connected to the control terminals 33 and 34, the sources are connected in common, the common connection is connected to the drain of the MOS transistor M21, and via the variable current source S14. Is grounded. The drain of the MOS transistor M23 is connected to the output terminal 36 and to the power supply terminal 37 via the load resistor R1. The drain of the MOS transistor M24 is connected to the power supply terminal 37.

MOSトランジスタM5、M6は、各ゲートが制御端子34、33に接続され、その各ソースが共通接続され、その共通接続部が、MOSトランジスタM22のドレインに接続されるとともに、可変電流源S15を介して接地されている。MOSトランジスタM5のドレインは、電源端子37に接続されている。また、MOSトランジスタM6のドレインは、出力端子35に接続されるとともに、負荷抵抗R2を介して電源端子37に接続されている。
このような構成からなる第3実施形態では、第2実施形態と同様の動作を実現できる上に、それと同様の効果を実現できる。
In the MOS transistors M5 and M6, the gates are connected to the control terminals 34 and 33, the sources are connected in common, the common connection is connected to the drain of the MOS transistor M22, and via the variable current source S15. Is grounded. The drain of the MOS transistor M5 is connected to the power supply terminal 37. The drain of the MOS transistor M6 is connected to the output terminal 35 and to the power supply terminal 37 via the load resistor R2.
In the third embodiment having such a configuration, the same operation as that of the second embodiment can be realized, and the same effect as that can be realized.

(第4実施形態)
図4は、本発明の増幅率可変増幅器の第4実施形態の構成を示す回路図である。
この第4実施形態は、図3に示す第3実施形態の構成要素の各電流源を、図4に示すようにMOSトランジスタで構成するようにしたものである。
なお、この第4実施形態は、そのMOSトランジスタで構成した電流源以外の部分の構成は図3に示す第3実施形態と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
この第4実施形態では、図3に示す電流源S11、S12、13を、図4に示すようにMOSトランジスタM23、M24、M25でそれぞれ構成し、そのMOSトランジスタM23、M24、M25の各ゲートに所定のバイアス電圧をそれぞれ印加するようにした。
(Fourth embodiment)
FIG. 4 is a circuit diagram showing the configuration of the fourth embodiment of the variable gain amplifier according to the present invention.
In the fourth embodiment, each current source of the constituent elements of the third embodiment shown in FIG. 3 is constituted by a MOS transistor as shown in FIG.
Since the configuration of the fourth embodiment is the same as that of the third embodiment shown in FIG. 3 except for the current source configured by the MOS transistor, the same components are denoted by the same reference numerals and Description is omitted.
In the fourth embodiment, the current sources S11, S12, and 13 shown in FIG. 3 are configured by MOS transistors M23, M24, and M25 as shown in FIG. 4, and the gates of the MOS transistors M23, M24, and M25 are connected to the gates. A predetermined bias voltage was applied to each.

また、図3に示す可変電流源S6、S7、S14、S15は、図4に示すように、MOSトランジスタM31〜M38を用いて構成するようにした。
すなわち、MOSトランジスタ31は、差動型演算増幅器131から出力される増幅率補償信号によって所定の電流を流し、この電流がMOSトランジスタM32に供給されるようになっている。
Further, the variable current sources S6, S7, S14, and S15 shown in FIG. 3 are configured using MOS transistors M31 to M38 as shown in FIG.
That is, the MOS transistor 31 causes a predetermined current to flow according to the amplification factor compensation signal output from the differential operational amplifier 131, and this current is supplied to the MOS transistor M32.

MOSトランジスタ32は、MOSトランジスタM33〜M36とで第1カレントミラー回路を構成し、MOSトランジスタ32に流れる電流に比例する電流が、そのMOSトランジスタM33〜M36にそれぞれ流れるようになっている。MOSトランジスタ32の電流とMOSトランジスタM33〜M36に流れる電流は、トランジスタサイズで決めることができる。   The MOS transistor 32 forms a first current mirror circuit with the MOS transistors M33 to M36, and currents proportional to the current flowing through the MOS transistor 32 flow through the MOS transistors M33 to M36, respectively. The current of the MOS transistor 32 and the current flowing through the MOS transistors M33 to M36 can be determined by the transistor size.

また、MOSトランジスタM34に流れる電流は、MOSトランジスタM37に流れるようになっている。MOSトランジスタM37は、MOSトランジスタM38とで第2カレントミラー回路を構成し、MOSトランジスタ37に流れる電流に比例する電流が、MOSトランジスタM38に流れるようになっている。MOSトランジスタ37の電流とMOSトランジスタM38に流れる電流は、トランジスタサイズで決めることができる。   The current flowing through the MOS transistor M34 flows through the MOS transistor M37. The MOS transistor M37 forms a second current mirror circuit with the MOS transistor M38, and a current proportional to the current flowing through the MOS transistor 37 flows through the MOS transistor M38. The current of the MOS transistor 37 and the current flowing through the MOS transistor M38 can be determined by the transistor size.

このような構成からなる第4実施形態によれば、MOSトランジスタM33からなる電流源とMOSトランジスタM38からなる電流源の電流比を、MOSトランジスタのトランジスタサイズ(W/Lサイズ)比によって実現できるので、精度良く所定分数倍の電流を得ることができる。
また、この第4実施形態では、ギルバート型増幅率可変増幅器11の電流源用のMOSトランジスタM35、M36と一対のMOSトランジスタM3、M4(M5、M6)との大きさの比と、増幅率モニタ回路12の電流源用のMOSトランジスタM33と一対のMOSトランジスタM7、M8の大きさの比がそれぞれ等しければ、その電流源の電流の大きさは任意に選択できる。
According to the fourth embodiment having such a configuration, the current ratio of the current source consisting of the MOS transistor M33 and the current source consisting of the MOS transistor M38 can be realized by the transistor size (W / L size) ratio of the MOS transistor. Therefore, a current that is a predetermined fraction times as high can be obtained with high accuracy.
In the fourth embodiment, the size ratio between the MOS transistors M35 and M36 for current source of the Gilbert variable gain amplifier 11 and the pair of MOS transistors M3 and M4 (M5 and M6) and the gain monitor If the ratio of the magnitudes of the current source MOS transistor M33 and the pair of MOS transistors M7 and M8 in the circuit 12 is equal, the magnitude of the current of the current source can be arbitrarily selected.

本発明の増幅率可変増幅器は、各種ICにおいて用いられる増幅率可変増幅器に適用され、例えば無線通信機器に搭載することができ、温度による増幅率の変動を補償することができる。   The variable gain amplifier of the present invention is applied to a variable gain amplifier used in various ICs, and can be mounted, for example, in a wireless communication device, and can compensate for variations in gain due to temperature.

本発明の第1実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 1st Embodiment of this invention. 本発明の第2実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 2nd Embodiment of this invention. 本発明の第3実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 3rd Embodiment of this invention. 本発明の第4実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 4th Embodiment of this invention. 従来の増幅率可変増幅器の回路図である。It is a circuit diagram of a conventional variable amplification factor amplifier.

符号の説明Explanation of symbols

11 ギルバート型増幅率可変増幅器
11A 折り返し構造のギルバート型増幅率可変増幅器
12 増幅率モニタ回路
13 増幅率補償信号生成回路
11 Gilbert type variable gain amplifier 11A Folded structure Gilbert variable gain amplifier 12 Amplification monitor circuit 13 Amplification compensation signal generation circuit

Claims (4)

ギルバート型増幅率可変増幅器と、増幅率モニタ回路と、増幅率補償信号生成回路と、を備えた増幅率可変増幅器であって、A gain variable amplifier including a Gilbert gain variable amplifier, an amplification monitor circuit, and an amplification compensation signal generation circuit,
前記ギルバート型増幅率可変増幅器は、The Gilbert variable gain amplifier is
差動信号を入力するための入力トランジスタ対と、An input transistor pair for inputting a differential signal;
入力される増幅率制御信号に応じて、前記差動信号の増幅率を変更して増幅する2組の増幅率制御トランジスタ対と、Two amplification factor control transistor pairs for changing and amplifying the differential signal according to an input amplification factor control signal;
増幅された差動信号を出力するための出力負荷と、An output load for outputting an amplified differential signal;
前記入力トランジスタ対に所定の電流を供給する第1電流源と、A first current source for supplying a predetermined current to the input transistor pair;
入力トランジスタ対に電流をそれぞれ供給し、その各供給電流の総和が前記第1電流源の電流と等しい第2電流源および第3電流源と、A second current source and a third current source, each supplying current to the pair of input transistors, the sum of the supply currents being equal to the current of the first current source;
前記2組の増幅率制御トランジスタ対に電流をそれぞれ供給し、その供給電流を可変できる第4電流源および第5電流源とを備え、A fourth current source and a fifth current source capable of supplying current to the two amplification factor control transistor pairs, respectively, and changing the supply current;
前記増幅率モニタ回路は、The amplification factor monitor circuit includes:
前記増幅率制御トランジスタ対に対応し、その増幅率制御トランジスタの温度による増幅率の変化をモニタするとともに、一方のトランジスタのゲートとドレインが接続される増幅率モニタ用トランジスタ対と、Corresponding to the amplification factor control transistor pair, and monitoring the change of the amplification factor due to the temperature of the amplification factor control transistor, an amplification factor monitoring transistor pair to which the gate and drain of one transistor are connected,
前記増幅率モニタ用トランジスタ対に電流を供給し、その供給電流が可変できる第6電流源と、A sixth current source capable of supplying a current to the amplification factor monitoring transistor pair and changing the supply current;
前記増幅率モニタ用トランジスタ対の前記一方のトランジスタのドレインに前記第6電流源の供給する電流の所定分数倍の電流を供給し、その供給電流を可変できる第7電流源とを備え、A seventh current source capable of supplying a current that is a predetermined fraction of a current supplied by the sixth current source to the drain of the one transistor of the amplification factor monitoring transistor pair, and capable of varying the supply current;
前記増幅率補償信号生成回路は、前記増幅率モニタ用トランジスタ対の入力端子間の差動電圧と、温度依存性のない所定の基準差動電圧とを比較し、その差に応じた増幅率補償信号を生成する差動型演算増幅器を備え、The amplification factor compensation signal generation circuit compares the differential voltage between the input terminals of the amplification factor monitoring transistor pair with a predetermined reference differential voltage having no temperature dependence, and compensates the amplification factor according to the difference. It has a differential operational amplifier that generates signals,
かつ、前記第4、第5、第6、および第7の電流源の各供給電流は、前記増幅率補償信号生成回路で生成される増幅率補償信号を用いて可変させるようになっていることを特徴とする増幅率可変増幅器。The supply currents of the fourth, fifth, sixth, and seventh current sources are made variable by using the amplification factor compensation signal generated by the amplification factor compensation signal generation circuit. A variable gain amplifier characterized by the above.
前記増幅率補償信号生成回路は、前記差動型演算増幅器から出力される増幅率補償信号に従って所定の電流を流す第1MOSトランジスタをさらに備え、The amplification factor compensation signal generation circuit further includes a first MOS transistor that allows a predetermined current to flow according to the amplification factor compensation signal output from the differential operational amplifier,
前記第4、第5、第6、および第7の各電流源は、第2、第3、第4、および第5のMOSトランジスタからなり、Each of the fourth, fifth, sixth, and seventh current sources includes second, third, fourth, and fifth MOS transistors,
前記第1、第2、第3、および第4のMOSトランジスタは、所定のカレントミラー回路を形成するようにしたことを特徴とする請求項1に記載の増幅率可変増幅器。2. The variable amplification factor amplifier according to claim 1, wherein the first, second, third, and fourth MOS transistors form a predetermined current mirror circuit.
前記第4のMOSトランジスタと所定のカレントミラー回路を形成する第6のMOSトランジスタと、A sixth MOS transistor forming a predetermined current mirror circuit with the fourth MOS transistor;
前記第6のMOSトランジスタに所定の電流を流し、前記第5のMOSトランジスタと所定のカレントミラー回路を形成する第7のMOSトランジスタとを備え、A seventh MOS transistor configured to cause a predetermined current to flow through the sixth MOS transistor and to form a predetermined current mirror circuit with the fifth MOS transistor;
前記第6のMOSトランジスタは、前記第4のMOSトランジスタのトランジスタサイズに対して所定の比率の大きさを有し、The sixth MOS transistor has a predetermined ratio with respect to the transistor size of the fourth MOS transistor,
前記第7のMOSトランジスタは、前記第5のMOSトランジスタのトランジスタサイズに対して所定の比率の大きさを有することを特徴とする請求項2に記載の増幅率可変増幅器。3. The variable amplification factor amplifier according to claim 2, wherein the seventh MOS transistor has a predetermined ratio with respect to a transistor size of the fifth MOS transistor. 4.
前記ギルバート型増幅率可変増幅器は、折返し構造のギルバート型増幅率可変増幅器からなることを特徴とする請求項1、請求項2又は請求項3に記載の増幅率可変増幅器。4. The variable amplification factor amplifier according to claim 1, wherein the Gilbert variable amplification factor amplifier is a folded Gilbert variable amplification factor amplifier. 5.
JP2006020943A 2006-01-30 2006-01-30 Variable gain amplifier Expired - Fee Related JP4585461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006020943A JP4585461B2 (en) 2006-01-30 2006-01-30 Variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020943A JP4585461B2 (en) 2006-01-30 2006-01-30 Variable gain amplifier

Publications (2)

Publication Number Publication Date
JP2007202049A JP2007202049A (en) 2007-08-09
JP4585461B2 true JP4585461B2 (en) 2010-11-24

Family

ID=38456139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020943A Expired - Fee Related JP4585461B2 (en) 2006-01-30 2006-01-30 Variable gain amplifier

Country Status (1)

Country Link
JP (1) JP4585461B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120570A1 (en) * 2011-03-10 2012-09-13 パナソニック株式会社 Current-source control circuit
CN110995169B (en) * 2019-11-29 2021-08-06 浙江大学 An On-Chip Variable Gain Temperature Compensated Amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627813B1 (en) * 1993-06-04 1999-08-25 Koninklijke Philips Electronics N.V. Integrated amplifier with an accurately defined gain factor
JPH08172324A (en) * 1994-12-16 1996-07-02 Matsushita Electric Ind Co Ltd Variable gain differential amplifier
JP3348600B2 (en) * 1996-07-29 2002-11-20 富士通株式会社 Differential amplifier
JP2953393B2 (en) * 1996-08-15 1999-09-27 日本電気株式会社 Variable gain amplifier circuit
JP2000349573A (en) * 1999-06-01 2000-12-15 Fujitsu Ltd Gain stabilized differential amplifier
KR20040063982A (en) * 2002-10-04 2004-07-15 미쓰비시덴키 가부시키가이샤 Differential amplifier with temperature compensating function

Also Published As

Publication number Publication date
JP2007202049A (en) 2007-08-09

Similar Documents

Publication Publication Date Title
JP5012412B2 (en) Amplifying device and bias circuit
JP4834347B2 (en) Constant current circuit
JP2012015927A (en) Differential amplification circuit and series regulator
JP2009290844A (en) Amplifier, and offset adjustment circuit
JP5092687B2 (en) Amplifier and Gm compensation bias circuit
CN116009641B (en) Current mirror circuit, protection circuit, bias circuit and electronic equipment
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US6483383B2 (en) Current controlled CMOS transconductive amplifier arrangement
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
JP4527592B2 (en) Constant voltage power circuit
JP2010141589A (en) Differential amplifier circuit
US6781462B2 (en) Power amplifier
JP4585461B2 (en) Variable gain amplifier
JP5543059B2 (en) Differential amplifier circuit
JP5788739B2 (en) Voltage variable gain amplifier circuit
JP2015216691A (en) Voltage variable gain amplification circuit and differential input voltage amplification method
JP4892366B2 (en) Overcurrent protection circuit and voltage regulator
KR100664309B1 (en) Variable gain differential amplifier, variable degenerate impedance control device used therein, and variable degenerate impedance adjusting method
KR101470704B1 (en) Constant transconductance amplifier using bias current control
US10122337B2 (en) Programmable gain amplifier
JP2005080090A (en) Output voltage control circuit of differential amplifier circuit and voltage detector
JP2005354172A (en) COMMON MODE FEEDBACK CIRCUIT, MUTUAL CONDUCTANCE AMPLIFIER, AND gmC FILTER
US9209761B2 (en) Combined input stage for transconductance amplifier having gain linearity over increased input voltage range
JP2017169092A (en) Offset correction circuit and transconductance proportional current generation circuit
JPH10112614A (en) Bias current supply method and circuit thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees