JP4587963B2 - High power switch - Google Patents
High power switch Download PDFInfo
- Publication number
- JP4587963B2 JP4587963B2 JP2006020708A JP2006020708A JP4587963B2 JP 4587963 B2 JP4587963 B2 JP 4587963B2 JP 2006020708 A JP2006020708 A JP 2006020708A JP 2006020708 A JP2006020708 A JP 2006020708A JP 4587963 B2 JP4587963 B2 JP 4587963B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- series
- transistor
- capacitor
- resonant circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
本発明は、数十MHz以上の高周波帯で動作する高耐電力スイッチに関するものである。 The present invention relates to a high power resistant switch that operates in a high frequency band of several tens of MHz or more.
トランジスタを用いた高耐電力スイッチは、マイクロ波帯やミリ波帯におけるフェーズアレーアンテナや各種伝送回路において広く用いられている(例えば、特許文献1参照)。 A high power-resistant switch using a transistor is widely used in a phase array antenna and various transmission circuits in a microwave band and a millimeter wave band (see, for example, Patent Document 1).
図9は、高耐電力スイッチを用いた送受信器を示す図である。まず、信号を送信する場合、送信端子1から入力されたRF信号は、高出力増幅器2により増幅され、サーキュレータ3を通ってアンテナ4から送信される。この際、送信電力の一部が受信経路に入ってきてしまう。そこで、低雑音増幅器6とサーキュレータ3の間に高耐電力スイッチ5を挿入する。そして、高耐電力スイッチ5により、サーキュレータ3とダミー抵抗7を接続して、サーキュレータ3から低雑音増幅器6への電力の入力を抑制する。この際、高耐電力スイッチ5に高電力が入力される場合がある。
FIG. 9 is a diagram showing a transceiver using a high power-resistant switch. First, when transmitting a signal, the RF signal input from the
一方、信号を受信する場合、高耐電力スイッチ5により、サーキュレータ3と低雑音増幅器6を接続し、アンテナ4からの信号が高耐電力スイッチ5及び低雑音増幅器6を通して、受信端子8に出力される。この際に取り扱う電力は非常に小さいため、高耐電力スイッチ5の損失は極力小さくする必要がある。
On the other hand, when receiving a signal, the
図10は、従来の高耐電力スイッチを示す図である。図示のように、入力端子11と受信端子12の間に、キャパシタ13と、線路長が所望の波長の1/4である伝送線路14と、キャパシタ15が直列接続されている。そして、トランジスタ16のソース又はドレインの一端が伝送線路14とキャパシタ15との接続点に接続され、その他端が接地されている。さらに、トランジスタ16に並列にインダクタ17が設けられている。
FIG. 10 is a diagram showing a conventional high power durability switch. As shown in the figure, a
また、入力端子11とダミー端子18の間、具体的にはキャパシタ13と伝送線路14との接続点(以下、分岐点と呼ぶ。)とダミー端子18の間に、並列共振回路19が設けられている。この並列共振回路19は、並列接続されたトランジスタ20とインダクタ21とを有する。
A parallel
ここで、キャパシタ13、15は、DCカット用のコンデンサである。そして、インダクタ17は、トランジスタ16がOFFのとき、そのオフ容量と共振して所定の周波数でオープン状態になるよう設計されている。また、インダクタ21も、同様に、トランジスタ20がOFFのとき、そのオフ容量と共振して所望周波数でオープン状態になるよう設計されている。
Here, the
次に、従来の高耐電力スイッチの動作について説明する。まず、入力端子11とダミー端子18を接続する場合は、トランジスタ16、20の制御端子Vc1、Vc2に0Vを印加し、トランジスタ16、20をONとする。この場合、分岐点は、線路長が所望の波長λの1/4である伝送線路14及びトランジスタ16を介して接地されるため、分岐点と受信端子12の間はオープン状態となる。従って、入力端子11と受信端子12の間はオープン状態となる。この状態では、トランジスタ16、20のソース・ドレイン間には多くの電流が流れるが電圧が小さいため、トランジスタ16、20のサイズを最適化することで大電力を扱うことができる。
Next, the operation of the conventional high power durability switch will be described. First, when the
一方、入力端子11と受信端子12を接続する場合は、トランジスタ16、20の制御端子Vc1、Vc2にピンチオフ電圧以下の例えば−5Vを印加し、トランジスタ16、20をOFFとする。トランジスタ16とインダクタ17及びトランジスタ20とインダクタ21は、それぞれ共振してオープン状態となるため、入力端子11とダミー端子18はオープン状態となり、入力端子11と受信端子12は接続状態となる。この状態では、トランジスタ16、20のソース・ドレイン間に電圧が発生するため、大電力は扱えない。
On the other hand, when the
従来の高耐電力スイッチは、入力端子11とダミー端子18との間に挿入されている並列共振回路19の阻止帯域が狭いために、入力端子11から受信端子12に小電力の信号を低損失で通過させることができる動作帯域が狭く、製造ばらつきによる容量変化やトランジスタのパラメータ変化に対して敏感であるという問題があった。
In the conventional high power withstand switch, since the stop band of the
本発明は、上述のような課題を解決するためになされたもので、その目的は、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るものである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a high power-resistant switch that has a wide operating band and is resistant to manufacturing variations.
本発明に係る高耐電力スイッチは、入力端子と第1の出力端子の間に直列接続された、伝送線路、第1のインダクタ及び第2のインダクタと、第1のインダクタと第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、入力端子と第2の出力端子の間に設けられた並列共振回路と、第2の出力端子と接地点との間に設けられた直列共振回路と、直列共振回路と並列接続された第1のキャパシタとを備え、第1のインダクタと第2のインダクタは第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、並列共振回路は、並列接続された第2のトランジスタと第3のインダクタとを有し、直列共振回路は、直列接続された第3のトランジスタと第4のインダクタとを有し、第1のキャパシタは、第3のトランジスタがONの時に直列共振回路と共振してオープン状態になる。本発明のその他の特徴は以下に明らかにする。
A high power durability switch according to the present invention includes a transmission line, a first inductor and a second inductor, a first inductor and a second inductor, which are connected in series between an input terminal and a first output terminal. A first transistor having one end of the source or drain connected to the connection point and the other end grounded, a parallel resonant circuit provided between the input terminal and the second output terminal, and a second output terminal And a first capacitor connected in parallel with the series resonant circuit, wherein the first inductor and the second inductor have a low frequency together with the off-capacitance of the first transistor. A pass filter is formed, the parallel resonant circuit has a second transistor and a third inductor connected in parallel, and the series resonant circuit has a third transistor and a fourth inductor connected in series. First Capacitor, the third transistor is in an open state resonates with the series resonant circuit when is ON. Other features of the present invention will become apparent below.
本発明により、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るを得ることができる。 According to the present invention, it is possible to obtain a high power-resistant switch that has a wide operating band and is resistant to manufacturing variations.
実施の形態1.
図1は、本発明の実施の形態1に係る高耐電力スイッチを示す図である。図示のように、入力端子11と受信端子12(第1の出力端子)の間に、キャパシタ13と、線路長が所望の波長λの1/4である伝送線路14と、インダクタ22(第1のインダクタ)と、インダクタ23(第2のインダクタ)と、キャパシタ15が直列接続されている。そして、トランジスタ16(第1のトランジスタ)のソース又はドレインの一端がインダクタ22とインダクタ23との接続点に接続され、その他端が接地されている。
FIG. 1 is a diagram showing a high power resistant switch according to
また、入力端子11とダミー端子18(第2の出力端子)の間、具体的にはキャパシタ13と伝送線路14との接続点(以下、分岐点と呼ぶ。)とダミー端子18との間に、並列共振回路19が設けられている。この並列共振回路19は、並列接続されたトランジスタ20(第2のトランジスタ)とインダクタ21(第3のインダクタ)とを有する。
Further, between the
また、ダミー端子18と接地点との間に直列共振回路24が設けられている。この直列共振回路24は、直列接続されたトランジスタ25(第3のトランジスタ)とインダクタ26(第4のインダクタ)とを有する。また、キャパシタ27(第1のキャパシタ)が、直列共振回路24と並列接続されている。そして、キャパシタ27は、トランジスタ25がONの時に直列共振回路24と共振してオープン状態になるように設計されている。
A
次に、上記の高耐電力スイッチの動作について説明する。まず、入力端子11と受信端子12を接続する場合、トランジスタ16、20、25の制御端子Vc1、Vc2、Vc3にピンチオフよりも低い電圧、例えば−5Vが印加され、各トランジスタはOFFとなる。このときインダクタ22、23は、トランジスタ16のオフ容量と共に低域通過フィルタ28を形成する。このため、所定の帯域において低損失で入力端子11と受信端子12とを接続することができる。一方、トランジスタ20とインダクタ21が共振することで、入力端子11とダミー端子18は遮断される。また、トランジスタ25とインダクタ26が共振することで、ダミー端子18は低インピーダンスで接地される。これにより、入力端子11とダミー端子18間のアイソレーション量は大きくなる。
Next, the operation of the high power durability switch will be described. First, when the
次に、入力端子11とダミー端子18を接続する場合、トランジスタ16、20、25の制御端子Vc1、Vc2、Vc3に0Vが印加され、各トランジスタはONとなる。分岐点と受信端子12の間は、伝送線路14を介してトランジスタ16により接地されているので、オープン状態となる。インダクタ26とキャパシタ27は共振によりオープン状態となり、入力端子11とダミー端子18間はトランジスタ20により接続される。
Next, when the
このように、各トランジスタをONとした場合、各トランジスタの両端に高い電圧が発生することがないため、従来の高耐電力スイッチと同様に入力端子11からダミー端子18に大電力の信号を通過させることができる。
Thus, when each transistor is turned on, a high voltage does not occur at both ends of each transistor, so that a high-power signal is passed from the
また、各トランジスタをOFFとした場合、入力端子11からダミー端子18への電力は、並列共振回路19及び直列共振回路24からなる帯域阻止回路により反射され、ダミー端子18への漏れ電力が少なくなる。また、トランジスタ20、25、インダクタ21、26で構成される回路は、回路定数を最適化することにより、バンドリジェクションフィルタを構成することができる。これにより、広帯域に渡って入力端子11とダミー端子18を切断することができるため、動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
When each transistor is turned off, the power from the
なお、本実施の形態では制御用デバイスとしてトランジスタを用いたが、これに限らず、ONとOFFの容量差を実現できるものであればよく、例えば制御回路付きのダイオードや、MEMSなどでもよい。また、インダクタとして、基板上に構成されたスパイラルインダクタや、高い特性インピーダンスを有する伝送線路を用いてもよい。そして、キャパシタとして、基板上に構成されたMIMキャパシタや、インターデジタルキャパシタを用いてもよい。また、本実施の形態では、大電力の信号を入力する際に受信回路を保護する高耐電力スイッチについて説明したが、これに限らず、本発明は、一般的な高耐電力スイッチにも適用することができる。そして、大電力の信号と小電力の信号の周波数は、同一の周波数でも、異なる周波数でもよい。 In this embodiment, a transistor is used as a control device. However, the present invention is not limited to this, and any device that can realize a capacitance difference between ON and OFF, such as a diode with a control circuit or MEMS, may be used. Further, as the inductor, a spiral inductor configured on a substrate or a transmission line having high characteristic impedance may be used. And as a capacitor, you may use the MIM capacitor comprised on the board | substrate, and the interdigital capacitor. In the present embodiment, the high power resistant switch that protects the receiving circuit when a high power signal is input has been described. However, the present invention is not limited to this, and the present invention is also applicable to a general high power resistant switch. can do. The frequencies of the high power signal and the low power signal may be the same frequency or different frequencies.
実施の形態2.
図2は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態1の構成に加えて、並列共振回路19と直列共振回路24の接続点Aとダミー端子18との間に設けられた、直列接続したインダクタ29(第5のインダクタ)及びキャパシタ30(第2のキャパシタ)を有する。その他の構成は実施の形態1と同様である。
FIG. 2 is a circuit diagram showing the high power resistant switch according to the present embodiment. In addition to the configuration of the first embodiment, this high power durability switch includes a series-connected inductor 29 (fifth) provided between a connection point A between the parallel
ここで、トランジスタ20,25は、ONとなると等価回路としてはショートと同じ役割となる。この場合に、インダクタ26,29、キャパシタ27,30、トランジスタ25により、所望の帯域を通過するバンドパスフィルタが構成されるように各パラメータを設定する。
Here, when the
これにより、更に広い帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
Thereby, since the
実施の形態3.
図3は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ29及びキャパシタ30からなる回路31を、それぞれ共振周波数を変えて2段以上並列接続してスタガ同調させている。その他の構成は実施の形態2と同様である。これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態2よりも更に動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
FIG. 3 is a circuit diagram showing the high power resistant switch according to the present embodiment. In this high power resistant switch, a
実施の形態4.
図4は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路19を、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させている。その他の構成は実施の形態1と同様である。
FIG. 4 is a circuit diagram showing the high power resistant switch according to the present embodiment. In this high power resistant switch, the parallel
これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
As a result, the stop band is a superposition of the stop bands of the respective stages, so that the
実施の形態5.
図5は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、直列共振回路24とキャパシタ27の対を、それぞれ共振周波数を変えて2段以上並列に接続してスタガ同調させている。その他の構成は実施の形態1と同様である。
Embodiment 5 FIG.
FIG. 5 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is stagger-tuned by connecting two or more stages of
これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
As a result, the stop band is a superposition of the stop bands of the respective stages, so that the
実施の形態6.
図6は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ22,23及びトランジスタ16からなるT型の低域通過フィルタ28を2段以上直列接続して分布型構成としている。
Embodiment 6 FIG.
FIG. 6 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power-resistant switch has a distributed configuration in which two or more stages of T-type low-
これにより、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。また、トランジスタ16が並列に接続されるため、大信号入力時に接地点に接続される接続点Bの数が増えてアイソレーションが大きくなるため、受信端子12側への漏れ電力を低減することができる。
Thereby, it is possible to obtain a switch having a wider operating band than that of the first embodiment and strong against manufacturing variations. In addition, since the
実施の形態7.
本実施の形態では、実施の形態2に係る高耐電力スイッチにおいて、入力端子11から受信端子12に小信号を通過させる際に、並列共振回路19及び直列共振回路24からなる帯域阻止フィルタが阻止する帯域の中心周波数と、入力端子11からダミー端子18に大信号を通過させる際に、キャパシタ27,30、インダクタ26,29からなる帯域通過フィルタが通過する帯域の中心周波数とが異なるように設定している。
Embodiment 7 FIG.
In the present embodiment, when the small signal is passed from the
具体的には、インダクタ29及びキャパシタ30からなる回路31は、実施の形態2では入力端子11とダミー端子18を接続する場合の帯域のほぼ中心で低インピーダンスとなるように設定されているが、本実施の形態では、この帯域をずらす。
Specifically, the
これにより、入力端子11から受信端子12に小信号を通過させる際に、接続点Aからダミー端子18を見込むインピーダンスが高くなるため、入力端子11とダミー端子18の間のアイソレーションを大きくすることができる。
As a result, when passing a small signal from the
実施の形態8.
図7は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路19、直列共振回路24及びキャパシタ27からなる帯域阻止回路32を、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させている。これにより、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
Embodiment 8 FIG.
FIG. 7 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is stagger-tuned by connecting two or more stages of
実施の形態9.
図8は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態1において並列共振回路19を、線路長が所望の波長λの1/4である伝送線路33(第2の伝送線路)に置き換えたものである。
Embodiment 9 FIG.
FIG. 8 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is obtained by replacing the parallel
入力端子11から受信端子12に小信号を通過させる際に、ダミー端子18は接地されているため、伝送線路33に置き換えても高いアイソレーションを維持できる。従って、実施の形態1と同様の効果を奏する。さらに、トランジスタ20を使った並列共振回路19に比べて製造ばらつきが小さいという効果もある。
When passing a small signal from the
11 入力端子
12 受信端子(第1の出力端子)
14 伝送線路(第1の伝送線路)
16 トランジスタ(第1のトランジスタ)
18 ダミー端子(第2の出力端子)
19 並列共振回路
20 トランジスタ(第2のトランジスタ)
21 インダクタ(第3のインダクタ)
22 インダクタ(第1のインダクタ)
23 インダクタ(第2のインダクタ)
24 直列共振回路
25 トランジスタ(第3のトランジスタ)
26 インダクタ(第4のインダクタ)
27 キャパシタ(第1のキャパシタ)
28 低域通過フィルタ
29 インダクタ(第5のインダクタ)
30 キャパシタ(第2のキャパシタ)
31 回路
32 帯域阻止回路
33 伝送線路(第2の伝送線路)
11
14 Transmission line (first transmission line)
16 transistor (first transistor)
18 Dummy terminal (second output terminal)
19 Parallel
21 Inductor (third inductor)
22 Inductor (first inductor)
23 Inductor (second inductor)
24
26 Inductor (fourth inductor)
27 Capacitor (first capacitor)
28 Low-
30 capacitor (second capacitor)
31
Claims (9)
前記第1のインダクタと前記第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、
前記入力端子と第2の出力端子の間に設けられた並列共振回路と、
前記第2の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第1のキャパシタとを備え、
前記第1のインダクタと前記第2のインダクタは、前記第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記並列共振回路は、並列接続された第2のトランジスタと第3のインダクタとを有し、
前記直列共振回路は、直列接続された第3のトランジスタと第4のインダクタとを有し、
前記第1のキャパシタは、前記第3のトランジスタがONの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。 A transmission line, a first inductor and a second inductor connected in series between the input terminal and the first output terminal;
A first transistor having one end of a source or a drain connected to a connection point between the first inductor and the second inductor and the other end grounded;
A parallel resonant circuit provided between the input terminal and the second output terminal;
A series resonant circuit provided between the second output terminal and a ground point;
A first capacitor connected in parallel with the series resonant circuit;
The first inductor and the second inductor form a low-pass filter together with the off-capacitance of the first transistor;
The parallel resonant circuit includes a second transistor and a third inductor connected in parallel,
The series resonant circuit includes a third transistor and a fourth inductor connected in series,
The high power durability switch, wherein the first capacitor is in an open state by resonating with the series resonance circuit when the third transistor is ON.
前記第1のインダクタと前記第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、
前記入力端子と第2の出力端子の間に設けられた第2の伝送線路と、
前記第2の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第1のキャパシタとを備え、
前記第1のインダクタと前記第2のインダクタは、前記第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記直列共振回路は、直列接続された第2のトランジスタと第3のインダクタとを有し、
前記第1のキャパシタは、前記第2のトランジスタがONの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。 A first transmission line, a first inductor and a second inductor connected in series between the input terminal and the first output terminal;
A first transistor having one end of a source or a drain connected to a connection point between the first inductor and the second inductor and the other end grounded;
A second transmission line provided between the input terminal and the second output terminal;
A series resonant circuit provided between the second output terminal and a ground point;
A first capacitor connected in parallel with the series resonant circuit;
The first inductor and the second inductor form a low-pass filter together with the off-capacitance of the first transistor;
The series resonant circuit includes a second transistor and a third inductor connected in series,
The high-power-resistant switch, wherein the first capacitor is in an open state by resonating with the series resonance circuit when the second transistor is ON.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020708A JP4587963B2 (en) | 2006-01-30 | 2006-01-30 | High power switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020708A JP4587963B2 (en) | 2006-01-30 | 2006-01-30 | High power switch |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007202028A JP2007202028A (en) | 2007-08-09 |
| JP2007202028A5 JP2007202028A5 (en) | 2009-03-12 |
| JP4587963B2 true JP4587963B2 (en) | 2010-11-24 |
Family
ID=38456123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006020708A Expired - Lifetime JP4587963B2 (en) | 2006-01-30 | 2006-01-30 | High power switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4587963B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117353681B (en) * | 2023-12-06 | 2024-04-05 | 深圳市恒运昌真空技术股份有限公司 | Improved D-type power amplifier, power amplifier control method, radio frequency power supply and power supply method |
| CN119232129B (en) * | 2024-12-04 | 2025-03-25 | 四川泊微科技有限公司 | Switch for radio frequency SoC chip, SoC chip and temperature compensation control method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774604A (en) * | 1993-09-01 | 1995-03-17 | Murata Mfg Co Ltd | Antenna transmission/reception changeover rf switch |
| JPH098501A (en) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | High frequency switch |
| JP2001016002A (en) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | Semiconductor switch device |
| JP2001144502A (en) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | High frequency switch |
| JP2002164703A (en) * | 2000-11-24 | 2002-06-07 | Mitsubishi Electric Corp | Broadband power switch |
| US7633357B2 (en) * | 2004-03-24 | 2009-12-15 | Mitsubishi Electric Corporation | SPST switch, SPDT switch and MPMT switch |
-
2006
- 2006-01-30 JP JP2006020708A patent/JP4587963B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007202028A (en) | 2007-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102722507B1 (en) | Acoustically coupled resonator notch and bandpass filters | |
| CN103503314B (en) | MEMS tunable notch filter frequency automatic control loop system and method | |
| US7239853B2 (en) | Antenna switching circuit | |
| JP5920868B2 (en) | Transmission line resonator, bandpass filter and duplexer | |
| CN101309090B (en) | Negative impedance generating circuit and its integrated circuit | |
| CN102324599A (en) | Balanced type radio frequency voltage tunable bandpass filter with constant absolute bandwidth | |
| US9948327B2 (en) | Front end circuit and method of operating a front end circuit | |
| WO2017204347A1 (en) | High-frequency filter device and communication device | |
| KR102323572B1 (en) | Multi-band radio-frequency transmitter with receiving band variable filtering function | |
| WO2018061782A1 (en) | High-frequency front-end circuit and communication device | |
| KR20190015128A (en) | Composite filter apparatus, high-frequency front end circuit, and communication apparatus | |
| WO2015080243A1 (en) | Front-end circuit and wireless communication device | |
| US20150293159A1 (en) | Multi-band impedance detector | |
| US20170077894A1 (en) | Tunable electronic circuit which converts balanced signals to unbalanced signals | |
| CN109478882A (en) | Multiplexers, high-frequency front-end circuits, and communication terminals | |
| US11146242B2 (en) | Filter device, multiplexer, radio frequency front end circuit, and communication device | |
| US20140132357A1 (en) | Broadband Distributed Transmission Line N-Path Filter | |
| JP6445580B2 (en) | Combination circuit of impedance matching circuit and HF filter circuit | |
| US10931254B2 (en) | Front end module | |
| Hagag et al. | Balanced-balanced tunable filtering LNA using evanescent-mode resonators | |
| Sharif et al. | Stub resonator tunable bandpass and lowpass filters using shunt stub resonators | |
| JP4587963B2 (en) | High power switch | |
| CN111373657A (en) | Amplification circuit, front-end circuit, and reception circuit | |
| US10027305B1 (en) | Filter including non-magnetic frequency selective limiters | |
| JP2020088531A (en) | Band pass filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100907 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4587963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |