Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4587963B2 - High power switch - Google Patents
[go: Go Back, main page]

JP4587963B2 - High power switch - Google Patents

High power switch Download PDF

Info

Publication number
JP4587963B2
JP4587963B2 JP2006020708A JP2006020708A JP4587963B2 JP 4587963 B2 JP4587963 B2 JP 4587963B2 JP 2006020708 A JP2006020708 A JP 2006020708A JP 2006020708 A JP2006020708 A JP 2006020708A JP 4587963 B2 JP4587963 B2 JP 4587963B2
Authority
JP
Japan
Prior art keywords
inductor
series
transistor
capacitor
resonant circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006020708A
Other languages
Japanese (ja)
Other versions
JP2007202028A (en
JP2007202028A5 (en
Inventor
善伸 佐々木
美代 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006020708A priority Critical patent/JP4587963B2/en
Publication of JP2007202028A publication Critical patent/JP2007202028A/en
Publication of JP2007202028A5 publication Critical patent/JP2007202028A5/ja
Application granted granted Critical
Publication of JP4587963B2 publication Critical patent/JP4587963B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

本発明は、数十MHz以上の高周波帯で動作する高耐電力スイッチに関するものである。   The present invention relates to a high power resistant switch that operates in a high frequency band of several tens of MHz or more.

トランジスタを用いた高耐電力スイッチは、マイクロ波帯やミリ波帯におけるフェーズアレーアンテナや各種伝送回路において広く用いられている(例えば、特許文献1参照)。   A high power-resistant switch using a transistor is widely used in a phase array antenna and various transmission circuits in a microwave band and a millimeter wave band (see, for example, Patent Document 1).

図9は、高耐電力スイッチを用いた送受信器を示す図である。まず、信号を送信する場合、送信端子1から入力されたRF信号は、高出力増幅器2により増幅され、サーキュレータ3を通ってアンテナ4から送信される。この際、送信電力の一部が受信経路に入ってきてしまう。そこで、低雑音増幅器6とサーキュレータ3の間に高耐電力スイッチ5を挿入する。そして、高耐電力スイッチ5により、サーキュレータ3とダミー抵抗7を接続して、サーキュレータ3から低雑音増幅器6への電力の入力を抑制する。この際、高耐電力スイッチ5に高電力が入力される場合がある。   FIG. 9 is a diagram showing a transceiver using a high power-resistant switch. First, when transmitting a signal, the RF signal input from the transmission terminal 1 is amplified by the high-power amplifier 2 and transmitted from the antenna 4 through the circulator 3. At this time, a part of the transmission power enters the reception path. Therefore, a high power resistant switch 5 is inserted between the low noise amplifier 6 and the circulator 3. Then, the circulator 3 and the dummy resistor 7 are connected by the high power resistant switch 5 to suppress the input of power from the circulator 3 to the low noise amplifier 6. At this time, high power may be input to the high power durability switch 5.

一方、信号を受信する場合、高耐電力スイッチ5により、サーキュレータ3と低雑音増幅器6を接続し、アンテナ4からの信号が高耐電力スイッチ5及び低雑音増幅器6を通して、受信端子8に出力される。この際に取り扱う電力は非常に小さいため、高耐電力スイッチ5の損失は極力小さくする必要がある。   On the other hand, when receiving a signal, the circulator 3 and the low noise amplifier 6 are connected by the high power resistance switch 5, and the signal from the antenna 4 is output to the reception terminal 8 through the high power resistance switch 5 and the low noise amplifier 6. The Since the power handled at this time is very small, it is necessary to reduce the loss of the high power-resistant switch 5 as much as possible.

図10は、従来の高耐電力スイッチを示す図である。図示のように、入力端子11と受信端子12の間に、キャパシタ13と、線路長が所望の波長の1/4である伝送線路14と、キャパシタ15が直列接続されている。そして、トランジスタ16のソース又はドレインの一端が伝送線路14とキャパシタ15との接続点に接続され、その他端が接地されている。さらに、トランジスタ16に並列にインダクタ17が設けられている。   FIG. 10 is a diagram showing a conventional high power durability switch. As shown in the figure, a capacitor 13, a transmission line 14 whose line length is ¼ of a desired wavelength, and a capacitor 15 are connected in series between the input terminal 11 and the receiving terminal 12. One end of the source or drain of the transistor 16 is connected to the connection point between the transmission line 14 and the capacitor 15, and the other end is grounded. Further, an inductor 17 is provided in parallel with the transistor 16.

また、入力端子11とダミー端子18の間、具体的にはキャパシタ13と伝送線路14との接続点(以下、分岐点と呼ぶ。)とダミー端子18の間に、並列共振回路19が設けられている。この並列共振回路19は、並列接続されたトランジスタ20とインダクタ21とを有する。   A parallel resonant circuit 19 is provided between the input terminal 11 and the dummy terminal 18, specifically, between the connection point (hereinafter referred to as a branch point) between the capacitor 13 and the transmission line 14 and the dummy terminal 18. ing. The parallel resonant circuit 19 includes a transistor 20 and an inductor 21 connected in parallel.

ここで、キャパシタ13、15は、DCカット用のコンデンサである。そして、インダクタ17は、トランジスタ16がOFFのとき、そのオフ容量と共振して所定の周波数でオープン状態になるよう設計されている。また、インダクタ21も、同様に、トランジスタ20がOFFのとき、そのオフ容量と共振して所望周波数でオープン状態になるよう設計されている。   Here, the capacitors 13 and 15 are capacitors for DC cut. The inductor 17 is designed to resonate with the off-capacitance when the transistor 16 is OFF and to open at a predetermined frequency. Similarly, the inductor 21 is designed to resonate with the off-capacitance and open at a desired frequency when the transistor 20 is OFF.

次に、従来の高耐電力スイッチの動作について説明する。まず、入力端子11とダミー端子18を接続する場合は、トランジスタ16、20の制御端子Vc1、Vc2に0Vを印加し、トランジスタ16、20をONとする。この場合、分岐点は、線路長が所望の波長λの1/4である伝送線路14及びトランジスタ16を介して接地されるため、分岐点と受信端子12の間はオープン状態となる。従って、入力端子11と受信端子12の間はオープン状態となる。この状態では、トランジスタ16、20のソース・ドレイン間には多くの電流が流れるが電圧が小さいため、トランジスタ16、20のサイズを最適化することで大電力を扱うことができる。   Next, the operation of the conventional high power durability switch will be described. First, when the input terminal 11 and the dummy terminal 18 are connected, 0 V is applied to the control terminals Vc1 and Vc2 of the transistors 16 and 20, and the transistors 16 and 20 are turned on. In this case, since the branch point is grounded via the transmission line 14 and the transistor 16 whose line length is ¼ of the desired wavelength λ, the branch point and the reception terminal 12 are open. Therefore, the input terminal 11 and the receiving terminal 12 are in an open state. In this state, a large amount of current flows between the source and drain of the transistors 16 and 20, but the voltage is small. Therefore, by optimizing the size of the transistors 16 and 20, high power can be handled.

一方、入力端子11と受信端子12を接続する場合は、トランジスタ16、20の制御端子Vc1、Vc2にピンチオフ電圧以下の例えば−5Vを印加し、トランジスタ16、20をOFFとする。トランジスタ16とインダクタ17及びトランジスタ20とインダクタ21は、それぞれ共振してオープン状態となるため、入力端子11とダミー端子18はオープン状態となり、入力端子11と受信端子12は接続状態となる。この状態では、トランジスタ16、20のソース・ドレイン間に電圧が発生するため、大電力は扱えない。   On the other hand, when the input terminal 11 and the reception terminal 12 are connected, for example, −5 V, which is equal to or lower than the pinch-off voltage, is applied to the control terminals Vc1 and Vc2 of the transistors 16 and 20, and the transistors 16 and 20 are turned off. Since the transistor 16 and the inductor 17 and the transistor 20 and the inductor 21 are resonated and are in an open state, the input terminal 11 and the dummy terminal 18 are in an open state, and the input terminal 11 and the reception terminal 12 are in a connected state. In this state, since a voltage is generated between the source and drain of the transistors 16 and 20, large power cannot be handled.

特開2002−164703号公報JP 2002-164703 A

従来の高耐電力スイッチは、入力端子11とダミー端子18との間に挿入されている並列共振回路19の阻止帯域が狭いために、入力端子11から受信端子12に小電力の信号を低損失で通過させることができる動作帯域が狭く、製造ばらつきによる容量変化やトランジスタのパラメータ変化に対して敏感であるという問題があった。   In the conventional high power withstand switch, since the stop band of the parallel resonance circuit 19 inserted between the input terminal 11 and the dummy terminal 18 is narrow, a low loss signal is transmitted from the input terminal 11 to the reception terminal 12 with low loss. The operating band that can be passed through is narrow, and there is a problem that it is sensitive to capacitance changes and transistor parameter changes due to manufacturing variations.

本発明は、上述のような課題を解決するためになされたもので、その目的は、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るものである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a high power-resistant switch that has a wide operating band and is resistant to manufacturing variations.

本発明に係る高耐電力スイッチは、入力端子と第1の出力端子の間に直列接続された、伝送線路、第1のインダクタ及び第2のインダクタと、第1のインダクタと第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、入力端子と第2の出力端子の間に設けられた並列共振回路と、第2の出力端子と接地点との間に設けられた直列共振回路と、直列共振回路と並列接続された第1のキャパシタとを備え、第1のインダクタと第2のインダクタは第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、並列共振回路は、並列接続された第2のトランジスタと第3のインダクタとを有し、直列共振回路は、直列接続された第3のトランジスタと第4のインダクタとを有し、第1のキャパシタは、第3のトランジスタがONの時に直列共振回路と共振してオープン状態になる。本発明のその他の特徴は以下に明らかにする。
A high power durability switch according to the present invention includes a transmission line, a first inductor and a second inductor, a first inductor and a second inductor, which are connected in series between an input terminal and a first output terminal. A first transistor having one end of the source or drain connected to the connection point and the other end grounded, a parallel resonant circuit provided between the input terminal and the second output terminal, and a second output terminal And a first capacitor connected in parallel with the series resonant circuit, wherein the first inductor and the second inductor have a low frequency together with the off-capacitance of the first transistor. A pass filter is formed, the parallel resonant circuit has a second transistor and a third inductor connected in parallel, and the series resonant circuit has a third transistor and a fourth inductor connected in series. First Capacitor, the third transistor is in an open state resonates with the series resonant circuit when is ON. Other features of the present invention will become apparent below.

本発明により、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るを得ることができる。   According to the present invention, it is possible to obtain a high power-resistant switch that has a wide operating band and is resistant to manufacturing variations.

実施の形態1.
図1は、本発明の実施の形態1に係る高耐電力スイッチを示す図である。図示のように、入力端子11と受信端子12(第1の出力端子)の間に、キャパシタ13と、線路長が所望の波長λの1/4である伝送線路14と、インダクタ22(第1のインダクタ)と、インダクタ23(第2のインダクタ)と、キャパシタ15が直列接続されている。そして、トランジスタ16(第1のトランジスタ)のソース又はドレインの一端がインダクタ22とインダクタ23との接続点に接続され、その他端が接地されている。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a high power resistant switch according to Embodiment 1 of the present invention. As shown in the figure, between the input terminal 11 and the receiving terminal 12 (first output terminal), the capacitor 13, the transmission line 14 whose line length is ¼ of the desired wavelength λ, and the inductor 22 (first ), An inductor 23 (second inductor), and a capacitor 15 are connected in series. One end of the source or drain of the transistor 16 (first transistor) is connected to the connection point between the inductor 22 and the inductor 23, and the other end is grounded.

また、入力端子11とダミー端子18(第2の出力端子)の間、具体的にはキャパシタ13と伝送線路14との接続点(以下、分岐点と呼ぶ。)とダミー端子18との間に、並列共振回路19が設けられている。この並列共振回路19は、並列接続されたトランジスタ20(第2のトランジスタ)とインダクタ21(第3のインダクタ)とを有する。   Further, between the input terminal 11 and the dummy terminal 18 (second output terminal), specifically, between the connection point (hereinafter referred to as a branch point) between the capacitor 13 and the transmission line 14 and the dummy terminal 18. A parallel resonant circuit 19 is provided. The parallel resonant circuit 19 includes a transistor 20 (second transistor) and an inductor 21 (third inductor) connected in parallel.

また、ダミー端子18と接地点との間に直列共振回路24が設けられている。この直列共振回路24は、直列接続されたトランジスタ25(第3のトランジスタ)とインダクタ26(第4のインダクタ)とを有する。また、キャパシタ27(第1のキャパシタ)が、直列共振回路24と並列接続されている。そして、キャパシタ27は、トランジスタ25がONの時に直列共振回路24と共振してオープン状態になるように設計されている。   A series resonance circuit 24 is provided between the dummy terminal 18 and the ground point. The series resonance circuit 24 includes a transistor 25 (third transistor) and an inductor 26 (fourth inductor) connected in series. A capacitor 27 (first capacitor) is connected in parallel with the series resonance circuit 24. The capacitor 27 is designed to resonate with the series resonance circuit 24 and to be in an open state when the transistor 25 is ON.

次に、上記の高耐電力スイッチの動作について説明する。まず、入力端子11と受信端子12を接続する場合、トランジスタ16、20、25の制御端子Vc1、Vc2、Vc3にピンチオフよりも低い電圧、例えば−5Vが印加され、各トランジスタはOFFとなる。このときインダクタ22、23は、トランジスタ16のオフ容量と共に低域通過フィルタ28を形成する。このため、所定の帯域において低損失で入力端子11と受信端子12とを接続することができる。一方、トランジスタ20とインダクタ21が共振することで、入力端子11とダミー端子18は遮断される。また、トランジスタ25とインダクタ26が共振することで、ダミー端子18は低インピーダンスで接地される。これにより、入力端子11とダミー端子18間のアイソレーション量は大きくなる。   Next, the operation of the high power durability switch will be described. First, when the input terminal 11 and the receiving terminal 12 are connected, a voltage lower than the pinch-off, for example −5 V, is applied to the control terminals Vc1, Vc2, and Vc3 of the transistors 16, 20, and 25, and each transistor is turned off. At this time, the inductors 22 and 23 form a low-pass filter 28 together with the off-capacitance of the transistor 16. For this reason, the input terminal 11 and the receiving terminal 12 can be connected with low loss in a predetermined band. On the other hand, as the transistor 20 and the inductor 21 resonate, the input terminal 11 and the dummy terminal 18 are cut off. In addition, since the transistor 25 and the inductor 26 resonate, the dummy terminal 18 is grounded with a low impedance. This increases the amount of isolation between the input terminal 11 and the dummy terminal 18.

次に、入力端子11とダミー端子18を接続する場合、トランジスタ16、20、25の制御端子Vc1、Vc2、Vc3に0Vが印加され、各トランジスタはONとなる。分岐点と受信端子12の間は、伝送線路14を介してトランジスタ16により接地されているので、オープン状態となる。インダクタ26とキャパシタ27は共振によりオープン状態となり、入力端子11とダミー端子18間はトランジスタ20により接続される。   Next, when the input terminal 11 and the dummy terminal 18 are connected, 0 V is applied to the control terminals Vc1, Vc2, and Vc3 of the transistors 16, 20, and 25, and each transistor is turned on. Since the branch point and the receiving terminal 12 are grounded by the transistor 16 via the transmission line 14, the open state is established. The inductor 26 and the capacitor 27 are opened by resonance, and the input terminal 11 and the dummy terminal 18 are connected by the transistor 20.

このように、各トランジスタをONとした場合、各トランジスタの両端に高い電圧が発生することがないため、従来の高耐電力スイッチと同様に入力端子11からダミー端子18に大電力の信号を通過させることができる。   Thus, when each transistor is turned on, a high voltage does not occur at both ends of each transistor, so that a high-power signal is passed from the input terminal 11 to the dummy terminal 18 as in the conventional high power-resistant switch. Can be made.

また、各トランジスタをOFFとした場合、入力端子11からダミー端子18への電力は、並列共振回路19及び直列共振回路24からなる帯域阻止回路により反射され、ダミー端子18への漏れ電力が少なくなる。また、トランジスタ20、25、インダクタ21、26で構成される回路は、回路定数を最適化することにより、バンドリジェクションフィルタを構成することができる。これにより、広帯域に渡って入力端子11とダミー端子18を切断することができるため、動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。   When each transistor is turned off, the power from the input terminal 11 to the dummy terminal 18 is reflected by the band rejection circuit including the parallel resonance circuit 19 and the series resonance circuit 24, and the leakage power to the dummy terminal 18 is reduced. . Further, the circuit constituted by the transistors 20 and 25 and the inductors 21 and 26 can constitute a band rejection filter by optimizing the circuit constants. Thereby, since the input terminal 11 and the dummy terminal 18 can be cut | disconnected over a wide band, a switch with a wide operation | movement band and a strong manufacturing variation can be obtained.

なお、本実施の形態では制御用デバイスとしてトランジスタを用いたが、これに限らず、ONとOFFの容量差を実現できるものであればよく、例えば制御回路付きのダイオードや、MEMSなどでもよい。また、インダクタとして、基板上に構成されたスパイラルインダクタや、高い特性インピーダンスを有する伝送線路を用いてもよい。そして、キャパシタとして、基板上に構成されたMIMキャパシタや、インターデジタルキャパシタを用いてもよい。また、本実施の形態では、大電力の信号を入力する際に受信回路を保護する高耐電力スイッチについて説明したが、これに限らず、本発明は、一般的な高耐電力スイッチにも適用することができる。そして、大電力の信号と小電力の信号の周波数は、同一の周波数でも、異なる周波数でもよい。   In this embodiment, a transistor is used as a control device. However, the present invention is not limited to this, and any device that can realize a capacitance difference between ON and OFF, such as a diode with a control circuit or MEMS, may be used. Further, as the inductor, a spiral inductor configured on a substrate or a transmission line having high characteristic impedance may be used. And as a capacitor, you may use the MIM capacitor comprised on the board | substrate, and the interdigital capacitor. In the present embodiment, the high power resistant switch that protects the receiving circuit when a high power signal is input has been described. However, the present invention is not limited to this, and the present invention is also applicable to a general high power resistant switch. can do. The frequencies of the high power signal and the low power signal may be the same frequency or different frequencies.

実施の形態2.
図2は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態1の構成に加えて、並列共振回路19と直列共振回路24の接続点Aとダミー端子18との間に設けられた、直列接続したインダクタ29(第5のインダクタ)及びキャパシタ30(第2のキャパシタ)を有する。その他の構成は実施の形態1と同様である。
Embodiment 2. FIG.
FIG. 2 is a circuit diagram showing the high power resistant switch according to the present embodiment. In addition to the configuration of the first embodiment, this high power durability switch includes a series-connected inductor 29 (fifth) provided between a connection point A between the parallel resonant circuit 19 and the series resonant circuit 24 and the dummy terminal 18. And the capacitor 30 (second capacitor). Other configurations are the same as those of the first embodiment.

ここで、トランジスタ20,25は、ONとなると等価回路としてはショートと同じ役割となる。この場合に、インダクタ26,29、キャパシタ27,30、トランジスタ25により、所望の帯域を通過するバンドパスフィルタが構成されるように各パラメータを設定する。   Here, when the transistors 20 and 25 are turned on, the equivalent circuit has the same role as a short circuit. In this case, the parameters are set so that the inductors 26 and 29, the capacitors 27 and 30, and the transistor 25 constitute a band-pass filter that passes a desired band.

これにより、更に広い帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。   Thereby, since the input terminal 11 and the dummy terminal 18 can be cut over a wider band, a switch having a wider operating band than that of the first embodiment and strong against manufacturing variations can be obtained.

実施の形態3.
図3は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ29及びキャパシタ30からなる回路31を、それぞれ共振周波数を変えて2段以上並列接続してスタガ同調させている。その他の構成は実施の形態2と同様である。これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態2よりも更に動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
Embodiment 3 FIG.
FIG. 3 is a circuit diagram showing the high power resistant switch according to the present embodiment. In this high power resistant switch, a circuit 31 including an inductor 29 and a capacitor 30 is stagger-tuned by connecting two or more stages in parallel at different resonance frequencies. Other configurations are the same as those of the second embodiment. Thereby, since the stop band becomes a superposition of the stop bands of the respective stages, the input terminal 11 and the dummy terminal 18 can be cut over a wider band, so that the operation band is wider than that of the second embodiment, A switch that is resistant to manufacturing variations can be obtained.

実施の形態4.
図4は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路19を、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させている。その他の構成は実施の形態1と同様である。
Embodiment 4 FIG.
FIG. 4 is a circuit diagram showing the high power resistant switch according to the present embodiment. In this high power resistant switch, the parallel resonant circuit 19 is stagger-tuned by connecting two or more stages in series at different resonant frequencies. Other configurations are the same as those of the first embodiment.

これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。   As a result, the stop band is a superposition of the stop bands of the respective stages, so that the input terminal 11 and the dummy terminal 18 can be cut over a wider band. A switch resistant to variations can be obtained.

実施の形態5.
図5は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、直列共振回路24とキャパシタ27の対を、それぞれ共振周波数を変えて2段以上並列に接続してスタガ同調させている。その他の構成は実施の形態1と同様である。
Embodiment 5 FIG.
FIG. 5 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is stagger-tuned by connecting two or more stages of series resonance circuit 24 and capacitor 27 in parallel at different resonance frequencies. Other configurations are the same as those of the first embodiment.

これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。   As a result, the stop band is a superposition of the stop bands of the respective stages, so that the input terminal 11 and the dummy terminal 18 can be cut over a wider band. A switch resistant to variations can be obtained.

実施の形態6.
図6は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ22,23及びトランジスタ16からなるT型の低域通過フィルタ28を2段以上直列接続して分布型構成としている。
Embodiment 6 FIG.
FIG. 6 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power-resistant switch has a distributed configuration in which two or more stages of T-type low-pass filters 28 including inductors 22 and 23 and a transistor 16 are connected in series.

これにより、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。また、トランジスタ16が並列に接続されるため、大信号入力時に接地点に接続される接続点Bの数が増えてアイソレーションが大きくなるため、受信端子12側への漏れ電力を低減することができる。   Thereby, it is possible to obtain a switch having a wider operating band than that of the first embodiment and strong against manufacturing variations. In addition, since the transistors 16 are connected in parallel, the number of connection points B connected to the ground point is increased when a large signal is input, and isolation is increased, so that leakage power to the reception terminal 12 can be reduced. it can.

実施の形態7.
本実施の形態では、実施の形態2に係る高耐電力スイッチにおいて、入力端子11から受信端子12に小信号を通過させる際に、並列共振回路19及び直列共振回路24からなる帯域阻止フィルタが阻止する帯域の中心周波数と、入力端子11からダミー端子18に大信号を通過させる際に、キャパシタ27,30、インダクタ26,29からなる帯域通過フィルタが通過する帯域の中心周波数とが異なるように設定している。
Embodiment 7 FIG.
In the present embodiment, when the small signal is passed from the input terminal 11 to the reception terminal 12 in the high power durability switch according to the second embodiment, the band rejection filter including the parallel resonance circuit 19 and the series resonance circuit 24 is blocked. and the center frequency of the band, set from the input terminal 11 when passing the large signal to the dummy terminal 18, a capacitor 27 and 30, as the center frequency of the band bandpass filter composed of the inductor 26, 29 passes are different is doing.

具体的には、インダクタ29及びキャパシタ30からなる回路31は、実施の形態2では入力端子11とダミー端子18を接続する場合の帯域のほぼ中心で低インピーダンスとなるように設定されているが、本実施の形態では、この帯域をずらす。   Specifically, the circuit 31 including the inductor 29 and the capacitor 30 is set so as to have a low impedance at substantially the center of the band when the input terminal 11 and the dummy terminal 18 are connected in the second embodiment. In this embodiment, this band is shifted.

これにより、入力端子11から受信端子12に小信号を通過させる際に、接続点Aからダミー端子18を見込むインピーダンスが高くなるため、入力端子11とダミー端子18の間のアイソレーションを大きくすることができる。   As a result, when passing a small signal from the input terminal 11 to the receiving terminal 12, the impedance at which the dummy terminal 18 is expected from the connection point A is increased, so that the isolation between the input terminal 11 and the dummy terminal 18 is increased. Can do.

実施の形態8.
図7は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路19、直列共振回路24及びキャパシタ27からなる帯域阻止回路32を、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させている。これにより、更に広帯域に渡って入力端子11とダミー端子18を切断することができるため、実施の形態1よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
Embodiment 8 FIG.
FIG. 7 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is stagger-tuned by connecting two or more stages of band rejection circuits 32 including a parallel resonance circuit 19, a series resonance circuit 24, and a capacitor 27 in series at different resonance frequencies . Thereby, since the input terminal 11 and the dummy terminal 18 can be disconnected over a wider band, a switch having a wider operating band than that of the first embodiment and strong against manufacturing variations can be obtained.

実施の形態9.
図8は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態1において並列共振回路19を、線路長が所望の波長λの1/4である伝送線路33(第2の伝送線路)に置き換えたものである。
Embodiment 9 FIG.
FIG. 8 is a circuit diagram showing the high power resistant switch according to the present embodiment. This high power withstand switch is obtained by replacing the parallel resonant circuit 19 in the first embodiment with a transmission line 33 (second transmission line) whose line length is ¼ of the desired wavelength λ.

入力端子11から受信端子12に小信号を通過させる際に、ダミー端子18は接地されているため、伝送線路33に置き換えても高いアイソレーションを維持できる。従って、実施の形態1と同様の効果を奏する。さらに、トランジスタ20を使った並列共振回路19に比べて製造ばらつきが小さいという効果もある。   When passing a small signal from the input terminal 11 to the receiving terminal 12, since the dummy terminal 18 is grounded, high isolation can be maintained even if it is replaced with the transmission line 33. Therefore, the same effects as those of the first embodiment are obtained. Furthermore, there is an effect that manufacturing variation is small as compared with the parallel resonant circuit 19 using the transistor 20.

本発明の実施の形態1に係る高耐電力スイッチを示す回路図である。1 is a circuit diagram showing a high power resistant switch according to Embodiment 1 of the present invention. FIG. 本発明の実施の形態2に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high electric power tolerance switch which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high power durability switch which concerns on Embodiment 3 of this invention. 本発明の実施の形態4に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high electric power durability switch which concerns on Embodiment 4 of this invention. 本発明の実施の形態5に係る高耐電力スイッチを示す回路図である。FIG. 10 is a circuit diagram showing a high power resistant switch according to Embodiment 5 of the present invention. 本発明の実施の形態6に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high electric power tolerance switch which concerns on Embodiment 6 of this invention. 本発明の実施の形態8に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high electric power durability switch which concerns on Embodiment 8 of this invention. 本発明の実施の形態9に係る高耐電力スイッチを示す回路図である。It is a circuit diagram which shows the high power durability switch which concerns on Embodiment 9 of this invention. 高耐電力スイッチを用いた送受信器を示す図である。It is a figure which shows the transmitter / receiver using a high power-resistant switch. 従来の高耐電力スイッチを示す図である。It is a figure which shows the conventional high power durability switch.

符号の説明Explanation of symbols

11 入力端子
12 受信端子(第1の出力端子)
14 伝送線路(第1の伝送線路)
16 トランジスタ(第1のトランジスタ)
18 ダミー端子(第2の出力端子)
19 並列共振回路
20 トランジスタ(第2のトランジスタ)
21 インダクタ(第3のインダクタ)
22 インダクタ(第1のインダクタ)
23 インダクタ(第2のインダクタ)
24 直列共振回路
25 トランジスタ(第3のトランジスタ)
26 インダクタ(第4のインダクタ)
27 キャパシタ(第1のキャパシタ)
28 低域通過フィルタ
29 インダクタ(第5のインダクタ)
30 キャパシタ(第2のキャパシタ)
31 回路
32 帯域阻止回路
33 伝送線路(第2の伝送線路)
11 Input terminal 12 Reception terminal (first output terminal)
14 Transmission line (first transmission line)
16 transistor (first transistor)
18 Dummy terminal (second output terminal)
19 Parallel resonant circuit 20 Transistor (second transistor)
21 Inductor (third inductor)
22 Inductor (first inductor)
23 Inductor (second inductor)
24 series resonance circuit 25 transistor (third transistor)
26 Inductor (fourth inductor)
27 Capacitor (first capacitor)
28 Low-pass filter 29 Inductor (fifth inductor)
30 capacitor (second capacitor)
31 Circuit 32 Band stop circuit 33 Transmission line (second transmission line)

Claims (9)

入力端子と第1の出力端子の間に直列接続された、伝送線路、第1のインダクタ及び第2のインダクタと、
前記第1のインダクタと前記第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、
前記入力端子と第2の出力端子の間に設けられた並列共振回路と、
前記第2の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第1のキャパシタとを備え、
前記第1のインダクタと前記第2のインダクタは、前記第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記並列共振回路は、並列接続された第2のトランジスタと第3のインダクタとを有し、
前記直列共振回路は、直列接続された第3のトランジスタと第4のインダクタとを有し、
前記第1のキャパシタは、前記第3のトランジスタがONの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。
A transmission line, a first inductor and a second inductor connected in series between the input terminal and the first output terminal;
A first transistor having one end of a source or a drain connected to a connection point between the first inductor and the second inductor and the other end grounded;
A parallel resonant circuit provided between the input terminal and the second output terminal;
A series resonant circuit provided between the second output terminal and a ground point;
A first capacitor connected in parallel with the series resonant circuit;
The first inductor and the second inductor form a low-pass filter together with the off-capacitance of the first transistor;
The parallel resonant circuit includes a second transistor and a third inductor connected in parallel,
The series resonant circuit includes a third transistor and a fourth inductor connected in series,
The high power durability switch, wherein the first capacitor is in an open state by resonating with the series resonance circuit when the third transistor is ON.
前記並列共振回路と前記直列共振回路の接続点と前記第2の出力端子との間に直列接続された第5のインダクタ及び第2のキャパシタを更に有することを特徴とする請求項1に記載の高耐電力スイッチ。   2. The apparatus according to claim 1, further comprising a fifth inductor and a second capacitor connected in series between a connection point of the parallel resonance circuit and the series resonance circuit and the second output terminal. High power durability switch. 前記第5のインダクタ及び前記第2のキャパシタからなる回路を、それぞれ共振周波数を変えて2段以上並列接続してスタガ同調させていることを特徴とする請求項2に記載の高耐電力スイッチ。   3. The high power resistant switch according to claim 2, wherein the circuit composed of the fifth inductor and the second capacitor is stagger-tuned by connecting two or more stages in parallel at different resonance frequencies. 前記並列共振回路を、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させていることを特徴とする請求項1〜3の何れか1項に記載の高耐電力スイッチ。   The high-withstand power switch according to any one of claims 1 to 3, wherein the parallel resonant circuits are stagger-tuned by connecting two or more stages in series at different resonant frequencies. 前記直列共振回路と前記第1のキャパシタの対を、それぞれ共振周波数を変えて2段以上並列接続してスタガ同調させていることを特徴とする請求項1〜4の何れか1項に記載の高耐電力スイッチ。   The pair of the series resonant circuit and the first capacitor is stagger-tuned by connecting two or more stages in parallel at different resonant frequencies, respectively. High power durability switch. 前記第1のインダクタ、前記第2のインダクタ及び前記第1のトランジスタからなる低域通過フィルタを2段以上直列接続したことを特徴とする請求項1〜5の何れか1項に記載の高耐電力スイッチ。   6. The high withstand voltage according to claim 1, wherein two or more stages of low-pass filters including the first inductor, the second inductor, and the first transistor are connected in series. Power switch. 前記並列共振回路及び前記直列共振回路からなる帯域阻止フィルタが阻止する帯域の中心周波数と、前記第1のキャパシタ、前記第4のインダクタ、前記第5のインダクタ及び前記第2のキャパシタからなる帯域通過フィルタが通過する帯域の中心周波数とが異なることを特徴とする請求項2に記載の高耐電力スイッチ。   A center frequency of a band blocked by a band-stop filter composed of the parallel resonant circuit and the series resonant circuit, and a band pass composed of the first capacitor, the fourth inductor, the fifth inductor, and the second capacitor. The high-power-resistant switch according to claim 2, wherein a center frequency of a band through which the filter passes is different. 前記入力端子と前記第2の出力端子の間に設けられた、前記並列共振回路、前記直列共振回路及び前記第1のキャパシタからなる回路を、前記入力端子への接続点と前記第2の出力端子への接続点を基準として、それぞれ共振周波数を変えて2段以上直列接続してスタガ同調させていることを特徴とする請求項1〜7の何れか1項に記載の高耐電力スイッチ。   A connection point between the input terminal and the second output is provided between the input terminal and the second output terminal, the circuit including the parallel resonant circuit, the series resonant circuit, and the first capacitor. 8. The high power-resistant switch according to claim 1, wherein two or more stages are connected in series and stagger-tuned with respect to a connection point to a terminal as a reference, respectively. 入力端子と第1の出力端子の間に直列接続された、第1の伝送線路、第1のインダクタ及び第2のインダクタと、
前記第1のインダクタと前記第2のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第1のトランジスタと、
前記入力端子と第2の出力端子の間に設けられた第2の伝送線路と、
前記第2の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第1のキャパシタとを備え、
前記第1のインダクタと前記第2のインダクタは、前記第1のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記直列共振回路は、直列接続された第2のトランジスタと第3のインダクタとを有し、
前記第1のキャパシタは、前記第2のトランジスタがONの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。
A first transmission line, a first inductor and a second inductor connected in series between the input terminal and the first output terminal;
A first transistor having one end of a source or a drain connected to a connection point between the first inductor and the second inductor and the other end grounded;
A second transmission line provided between the input terminal and the second output terminal;
A series resonant circuit provided between the second output terminal and a ground point;
A first capacitor connected in parallel with the series resonant circuit;
The first inductor and the second inductor form a low-pass filter together with the off-capacitance of the first transistor;
The series resonant circuit includes a second transistor and a third inductor connected in series,
The high-power-resistant switch, wherein the first capacitor is in an open state by resonating with the series resonance circuit when the second transistor is ON.
JP2006020708A 2006-01-30 2006-01-30 High power switch Expired - Lifetime JP4587963B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006020708A JP4587963B2 (en) 2006-01-30 2006-01-30 High power switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020708A JP4587963B2 (en) 2006-01-30 2006-01-30 High power switch

Publications (3)

Publication Number Publication Date
JP2007202028A JP2007202028A (en) 2007-08-09
JP2007202028A5 JP2007202028A5 (en) 2009-03-12
JP4587963B2 true JP4587963B2 (en) 2010-11-24

Family

ID=38456123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020708A Expired - Lifetime JP4587963B2 (en) 2006-01-30 2006-01-30 High power switch

Country Status (1)

Country Link
JP (1) JP4587963B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117353681B (en) * 2023-12-06 2024-04-05 深圳市恒运昌真空技术股份有限公司 Improved D-type power amplifier, power amplifier control method, radio frequency power supply and power supply method
CN119232129B (en) * 2024-12-04 2025-03-25 四川泊微科技有限公司 Switch for radio frequency SoC chip, SoC chip and temperature compensation control method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774604A (en) * 1993-09-01 1995-03-17 Murata Mfg Co Ltd Antenna transmission/reception changeover rf switch
JPH098501A (en) * 1995-06-15 1997-01-10 Hitachi Ltd High frequency switch
JP2001016002A (en) * 1999-06-29 2001-01-19 Toshiba Corp Semiconductor switch device
JP2001144502A (en) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp High frequency switch
JP2002164703A (en) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp Broadband power switch
US7633357B2 (en) * 2004-03-24 2009-12-15 Mitsubishi Electric Corporation SPST switch, SPDT switch and MPMT switch

Also Published As

Publication number Publication date
JP2007202028A (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR102722507B1 (en) Acoustically coupled resonator notch and bandpass filters
CN103503314B (en) MEMS tunable notch filter frequency automatic control loop system and method
US7239853B2 (en) Antenna switching circuit
JP5920868B2 (en) Transmission line resonator, bandpass filter and duplexer
CN101309090B (en) Negative impedance generating circuit and its integrated circuit
CN102324599A (en) Balanced type radio frequency voltage tunable bandpass filter with constant absolute bandwidth
US9948327B2 (en) Front end circuit and method of operating a front end circuit
WO2017204347A1 (en) High-frequency filter device and communication device
KR102323572B1 (en) Multi-band radio-frequency transmitter with receiving band variable filtering function
WO2018061782A1 (en) High-frequency front-end circuit and communication device
KR20190015128A (en) Composite filter apparatus, high-frequency front end circuit, and communication apparatus
WO2015080243A1 (en) Front-end circuit and wireless communication device
US20150293159A1 (en) Multi-band impedance detector
US20170077894A1 (en) Tunable electronic circuit which converts balanced signals to unbalanced signals
CN109478882A (en) Multiplexers, high-frequency front-end circuits, and communication terminals
US11146242B2 (en) Filter device, multiplexer, radio frequency front end circuit, and communication device
US20140132357A1 (en) Broadband Distributed Transmission Line N-Path Filter
JP6445580B2 (en) Combination circuit of impedance matching circuit and HF filter circuit
US10931254B2 (en) Front end module
Hagag et al. Balanced-balanced tunable filtering LNA using evanescent-mode resonators
Sharif et al. Stub resonator tunable bandpass and lowpass filters using shunt stub resonators
JP4587963B2 (en) High power switch
CN111373657A (en) Amplification circuit, front-end circuit, and reception circuit
US10027305B1 (en) Filter including non-magnetic frequency selective limiters
JP2020088531A (en) Band pass filter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Ref document number: 4587963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term