JP4591378B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4591378B2 JP4591378B2 JP2006043754A JP2006043754A JP4591378B2 JP 4591378 B2 JP4591378 B2 JP 4591378B2 JP 2006043754 A JP2006043754 A JP 2006043754A JP 2006043754 A JP2006043754 A JP 2006043754A JP 4591378 B2 JP4591378 B2 JP 4591378B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- holding
- release agent
- caps
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Micromachines (AREA)
Description
本発明は、半導体装置の製造方法に係る。 The present invention relates to a method of manufacturing a semiconductor device.
従来、可動部が備えられる加速度センサやジャイロセンサのような半導体力学量センサでは、構造上耐久性能に乏しいため、センサ製造工程を経る際の破損や不良発生などを防止するために、センサチップの表面にキャップを貼り付けることが行われている。 Conventionally, a semiconductor dynamic quantity sensor such as an acceleration sensor or a gyro sensor provided with a movable part has a poor durability performance in terms of structure. Therefore, in order to prevent breakage or failure during the sensor manufacturing process, A cap is affixed to the surface.
例えば、特許文献1では、ガラス基板やシリコンを貼り合わせることによりキャップを構成するものが提案されている。 For example, Patent Document 1 proposes a cap that is formed by bonding a glass substrate or silicon.
また、特許文献2では、板状のガラスに、第1粘着シートを貼り付け、ダイシング装置等を用いてガラスを、複数のガラス片(キャップ)に分離している。次に、第1粘着シートに貼り付いた複数のガラス片に、第2粘着シートを貼り付け、第1粘着シートを複数のガラス片から剥がす。そして、吸着装置により1個のガラス片を第2粘着シートから吸着して、このガラス片を半導体ウェハの受光部(半導体素子)をカバーするように設置している。
しかしながら、特許文献1に示されるように、ガラス基板やシリコンを貼り合わせることでキャップを構成する場合、複数のセンサが構成されるウェハ全面にキャップが分断されることなく形成されることになる。このため、センサ回路への接続が行えるように、電極取り出しに必要なパッド部分を露出させるべく、ウェハ全面にキャップを形成した後でエッチングや研削という複雑な処理を行わなければならなくなる。また、これらは材質的に高価であるため、センサ製造コストも高くなってしまう。 However, as shown in Patent Document 1, when a cap is formed by bonding a glass substrate or silicon, the cap is formed on the entire surface of a wafer where a plurality of sensors are formed without being divided. For this reason, in order to be able to connect to the sensor circuit, complicated processing such as etching and grinding must be performed after the cap is formed on the entire surface of the wafer in order to expose the pad portion necessary for taking out the electrode. Moreover, since these are expensive in terms of material, the sensor manufacturing cost is also increased.
また、特許文献2のように、各ガラス片を一々吸着して、対応する半導体素子をカバーさせる方法は、効率が悪い。また、仮に、粘着シートに貼り付けたまま、複数のガラス片を半導体ウェハに設置するとしても、板状のガラスからガラス片を生成する際に、パッド部分の露出を考慮していないため、設置後にパッド部分を露出させる処理が必要となる。
In addition, as in
本発明は上記点に鑑みて、複数の半導体素子が構成される半導体ウェハに対して複数のキャップを設置するとともに、キャップ設置後にパッドなどの所定領域を露出するための処理が不要な半導体装置の製造方法を提供することを目的とする。 In view of the above points, the present invention provides a semiconductor device in which a plurality of caps are installed on a semiconductor wafer including a plurality of semiconductor elements, and processing for exposing a predetermined region such as a pad is not required after the caps are installed. An object is to provide a manufacturing method.
上記目的を達成するために請求項1に記載の発明は、各々が分断され、接着手段(3c)を備える複数のキャップ(3)を用意する用意工程と、保持手段(1,2)により前記複数のキャップ(3)を保持する保持工程と、前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、前記保持工程において、前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)における所定領域(4b)が該複数のキャップ(3)から露出する位置であり、前記剥離工程において、前記保持手段(1,2)が前記キャップ(3)を保持する保持力は、前記接着手段(3c)の接着力よりも小さく、前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、前記保持工程では、前記剥離剤(2)によって、前記キャップ(3)が接触保持され、前記剥離剤(2)が前記キャップ(3)に接触する面積は、前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする。 In order to achieve the above-mentioned object, the invention described in claim 1 is characterized in that a preparation step of preparing a plurality of caps (3) each of which is divided and provided with an adhesive means (3c) and a holding means (1, 2) A holding step for holding a plurality of caps (3), and a semiconductor element (4a) in which each of the caps (3) held by the holding means (1, 2) is provided on a semiconductor substrate (4). Covering step of covering, bonding step of bonding the cap (3) to the semiconductor substrate (4) by the bonding unit (3c), and the plurality of caps (3) from the holding unit (1, 2) In the holding step, the holding means (1, 2) holds the plurality of caps (3) at a predetermined region (4) in the semiconductor substrate (4) after the bonding step. 4b There is a position which is exposed from the plurality of cap (3), in the peeling step, the holding force said holding means (1, 2) holding the cap (3), the adhesive strength of the adhesive means (3c) The holding means comprises a support substrate (1) and a release agent (2) installed on the support substrate (1), and in the holding step, the release agent (2) The area where the cap (3) is held in contact and the release agent (2) contacts the cap (3) is larger than the area where the bonding means (3c) adheres to the semiconductor substrate (4) in the bonding step. Is also small.
各キャップ(3)があらかじめ分断されているため、これらのキャップ(3)を、半導体基板(4)の複数の半導体素子(4a)のそれぞれに貼り付ける際に、所定領域(4b)、例えばパッドを覆わないようにすることができる。 Since each cap (3) is divided in advance, when the cap (3) is attached to each of the plurality of semiconductor elements (4a) of the semiconductor substrate (4), a predetermined region (4b), for example, a pad Can be covered.
これにより、キャップ(3)を半導体基板(4)に貼り付けた後、半導体基板(4)の所定領域(4b)を露出させるために、エッチングや研削という複雑な処理を行う必要がない。 Thereby, after the cap (3) is attached to the semiconductor substrate (4), it is not necessary to perform a complicated process such as etching or grinding in order to expose the predetermined region (4b) of the semiconductor substrate (4).
また、これにより、各キャップ(3)の接着手段(3c)が半導体基板(4)に接着した際に、各キャップ(3)が保持手段(1,2)によって保持されたままであっても、半導体基板(4)と保持手段(1,2)とを引き離すと、保持手段(1,2)の保持力が、接着手段(3c)の接着力よりも小さいため、複数のキャップ(3)は半導体基板(4)に接着されたまま保持手段(1,2)から剥離される。 In addition, this allows the cap (3) to be held by the holding means (1, 2) when the bonding means (3c) of each cap (3) is bonded to the semiconductor substrate (4). When the semiconductor substrate (4) and the holding means (1, 2) are separated, the holding force of the holding means (1, 2) is smaller than the adhesive force of the bonding means (3c), so that the plurality of caps (3) It peels from the holding means (1, 2) while being adhered to the semiconductor substrate (4).
また、支持基板(1)と、支持基板(1)上に設置された剥離剤(2)とが、保持手段を構成する。そして、剥離剤(2)が、各キャップ(3)に接触し、これらを保持する。 The support substrate (1) and the release agent (2) installed on the support substrate (1) constitute a holding means. And a release agent (2) contacts each cap (3) and hold | maintains these.
また、これにより、剥離剤(2)と、接着手段(3c)とが単位面積あたりで同一の接着保持力を備えていたとしても、キャップ(3)は、剥離剤(2)よりも接着剤(3c)に接着しやすくなる。 In addition, this makes the cap (3) more adhesive than the release agent (2) even if the release agent (2) and the bonding means (3c) have the same adhesion holding force per unit area. It becomes easy to adhere to (3c).
上記目的を達成するために請求項2に記載の発明は、各々が分断され、接着手段(3c)を備える複数のキャップ(3)を用意する用意工程と、保持手段(1,2)により前記複数のキャップ(3)を保持する保持工程と、前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、前記保持工程において、前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)における所定領域(4b)が該複数のキャップ(3)から露出する位置であり、前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、前記保持工程では、前記剥離剤(2)によって、前記キャップ(3)が接触保持され、前記剥離剤(2)が前記キャップ(3)に接触する面積は、前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする。In order to achieve the above-mentioned object, the invention according to
各キャップ(3)があらかじめ分断されているため、これらのキャップ(3)を、半導体基板(4)の複数の半導体素子(4a)のそれぞれに貼り付ける際に、所定領域(4b)、例えばパッドを覆わないようにすることができる。これにより、キャップ(3)を半導体基板(4)に貼り付けた後、半導体基板(4)の所定領域(4b)を露出させるために、エッチングや研削という複雑な処理を行う必要がない。また、支持基板(1)と、支持基板(1)上に設置された剥離剤(2)とが、保持手段を構成する。そして、剥離剤(2)が、各キャップ(3)に接触し、これらを保持する。さらに、前記保持工程において、前記剥離剤(2)が前記キャップ(3)に接触する面積は、前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことにより、剥離剤(2)と、接着手段(3c)とが単位面積あたりで同一の接着保持力を備えていたとしても、キャップ(3)は、剥離剤(2)よりも接着剤(3c)に接着しやすくなる。Since each cap (3) is divided in advance, when the cap (3) is attached to each of the plurality of semiconductor elements (4a) of the semiconductor substrate (4), a predetermined region (4b), for example, a pad Can be covered. Thereby, after the cap (3) is attached to the semiconductor substrate (4), it is not necessary to perform a complicated process such as etching or grinding in order to expose the predetermined region (4b) of the semiconductor substrate (4). The support substrate (1) and the release agent (2) installed on the support substrate (1) constitute a holding means. And a release agent (2) contacts each cap (3) and hold | maintains these. Furthermore, in the holding step, the area where the release agent (2) contacts the cap (3) is smaller than the area where the bonding means (3c) adheres to the semiconductor substrate (4) in the bonding step. Thus, even if the release agent (2) and the bonding means (3c) have the same adhesion holding force per unit area, the cap (3) is more adhesive (3c than the release agent (2). ) To be easily adhered.
請求項3に記載の発明は、前記カバーリング工程において、前記半導体素子(4a)は、前記キャップ(3)と該半導体基板(4)とによって封止されることを特徴とする。
The invention according to
これにより、切粉や水分などの異物から、半導体素子(4a)を保護できる。 Thereby, the semiconductor element (4a) can be protected from foreign matters such as chips and moisture.
請求項4に記載の発明は、前記キャップ(3)は、蓋部(3a)と、該蓋部(3a)と前記半導体基板(4)との間に挟まれる支持部(3b)とを有し、前記支持部(3b)は、前記半導体基板(4)との接合面に開口を有するように形成されることを特徴とする。 According to a fourth aspect of the present invention, the cap (3) includes a lid portion (3a) and a support portion (3b) sandwiched between the lid portion (3a) and the semiconductor substrate (4). The support portion (3b) is formed so as to have an opening in a joint surface with the semiconductor substrate (4).
このように、蓋部(3a)と支持部(3b)とからなる構成をキャップ(3)とすることで、蓋部(3a)と支持部(3b)とを別々に用意することができる。 Thus, the cover (3a) and the support part (3b) can be prepared separately by using the cap (3) as a configuration including the cover part (3a) and the support part (3b).
請求項5に記載の発明は、前記蓋部(3a)と、前記支持部(3b)とは、別々の部材であって、前記保持工程は、前記保持手段(1,2)が前記蓋部(3a)を保持する工程と、前記蓋部(3a)に前記支持部(3b)を接合する工程とからなることを特徴とする。 According to a fifth aspect of the present invention, the lid portion (3a) and the support portion (3b) are separate members, and the holding means (1, 2) includes the lid portion in the holding step. (3a) and the process of joining the said support part (3b) to the said cover part (3a), It is characterized by the above-mentioned.
蓋部(3a)と支持部(3b)とを別々の部材とすることで、蓋部(3a)と組み合わせる支持部(3b)を半導体素子(4a)の形状に合わせて変えることができる。 By using the lid (3a) and the support (3b) as separate members, the support (3b) combined with the lid (3a) can be changed according to the shape of the semiconductor element (4a).
請求項6に記載の発明は、前記剥離剤(2)は、温度変化により接着特性が変化するものであって、前記保持工程と、前記剥離工程とでは、前記剥離剤(2)の温度が異なることを特徴とする。 In the invention according to claim 6 , the adhesive property of the release agent (2) is changed by a temperature change, and the temperature of the release agent (2) is changed between the holding step and the release step. It is characterized by being different.
請求項7に記載の発明は、前記剥離工程において、前記剥離剤(2)の温度は、保持力が少なくなる温度に設定されることを特徴とする。 The invention according to claim 7 is characterized in that, in the peeling step, the temperature of the release agent (2) is set to a temperature at which the holding power is reduced.
請求項8に記載の発明は前記複数のキャップ(3)は、熱可塑性のポリイミド、もしくはポリアミドイミドにより形成されるとともに、前記複数のキャップ(3)が前記半導体基板(4)に接触した際に、該キャップ(3)の該半導体基板(4)との接触面が加熱されることを特徴とする。 According to an eighth aspect of the present invention, the plurality of caps (3) are formed of thermoplastic polyimide or polyamideimide, and when the plurality of caps (3) are in contact with the semiconductor substrate (4). The contact surface of the cap (3) with the semiconductor substrate (4) is heated.
熱可塑性のポリイミドもしくはポリアミドイミドは、加熱によって、接着力を増す特性を備える。このため、これらの素材をキャップ(3)に用いて、キャップ(3)と半導体基板(4)とが接触した際に、キャップ(3)を加熱すれば、別途の接着手段(3c)をキャップ(3)に設けることなく、キャップ(3)と半導体基板(4)とを接着することができる。 Thermoplastic polyimide or polyamideimide has the property of increasing the adhesive force upon heating. Therefore, if these materials are used for the cap (3) and the cap (3) and the semiconductor substrate (4) come into contact with each other, if the cap (3) is heated, a separate bonding means (3c) is used as the cap. The cap (3) and the semiconductor substrate (4) can be bonded without being provided in (3).
以下、実施例1から実施例3を用いて、本発明を実施するための最良の形態を述べる。 Hereinafter, the best mode for carrying out the present invention will be described using Examples 1 to 3.
〔実施例1〕
可動部が備えられる加速度センサやジャイロセンサのような半導体力学量センサの製造工程中に、該センサを覆うようなキャップの形成およびそのキャップの貼り合わせの工程が特徴となる。これらの工程は、半導体ウェハに対して通常の半導体プロセスによってセンサ素子を作り込んだ後、ダイシング等の工程が行われる前に実施されるものである。
[Example 1]
During the manufacturing process of a semiconductor dynamic quantity sensor such as an acceleration sensor or a gyro sensor provided with a movable part, a process of forming a cap that covers the sensor and bonding the cap is a feature. These steps are performed after a sensor element is formed on a semiconductor wafer by a normal semiconductor process and before a step such as dicing is performed.
図1は、本発明の一実施形態を適用した半導体力学量センサの製造工程の一部を示した断面模式図である。以下、この図を参照して、本実施形態の半導体力学量センサの製造方法について説明する。 FIG. 1 is a schematic cross-sectional view showing a part of a manufacturing process of a semiconductor dynamic quantity sensor to which an embodiment of the present invention is applied. Hereinafter, with reference to this figure, the manufacturing method of the semiconductor dynamic quantity sensor of this embodiment is demonstrated.
まず、図1(a)に示すように、ガラス基板などで構成される支持基板1と熱剥離剤2とを用意し、支持基板1の表面に対して熱剥離剤2を貼り付ける。この熱剥離剤2は、支持基板1の表面に対して垂直な貫通孔2aが多数設けられたシート状の形状である。すなわち、熱剥離剤2に多数の貫通孔2aを設けることで、貫通孔2aを設けない場合に比べて、熱剥離剤2とキャップとの接触面積を小さくしている。また、熱剥離剤2は、一定温度、例えば150℃、170℃になると保持力が低下し、容易に剥離可能となる材料である。このような熱剥離剤2としては、熱可塑性ポリイミドやポリアミドイミド、市販材料では熱剥離シート(商品名:リバアルファ、日東電工株式会社製)などを用いることができる。
First, as shown in FIG. 1A, a support substrate 1 composed of a glass substrate or the like and a
次に、キャップ3の構成部品であるキャップ3の蓋部3aと支持部3bとを準備する。この蓋部3aは、後述の図1(e)に示す半導体ウェハ4に形成されたセンサ素子4aを覆うものであって、図2に示すような四角形の板状である。
Next, the
この蓋部3aを互いに分断された状態で、図1(b)に示すように、熱剥離剤2の表面に貼り付ける。各蓋部3aの貼り付け位置は、半導体ウェハ4に接着された際に、対応するセンサ素子4aを覆い、かつ、後述のパッド4bを露出する位置である。
The
さらに、図1(c)に示すように、各蓋部3aの四辺に、スペーサとなる樹脂の支持部3bを形成する。この支持部3bの形状は、図3に示すように、蓋部3aと同一の外径を備える枠形状であり、形成方法としては例えば印刷手法が好適である。このように、支持部3bを蓋部3a上に形成することで、蓋部3aのうち支持部3bが形成されていない部分がキャビティ3d(凹み)となり、キャップ3が完成する。
Furthermore, as shown in FIG.1 (c), the
次に、図1(d)に示すように、接着剤3cのディスペンスを行う。つまり、支持部3bに接着剤3cを塗布する。
Next, as shown in FIG. 1D, the adhesive 3c is dispensed. That is, the adhesive 3c is applied to the
このとき用いる接着剤3cとしては、例えばシリコーン系接着剤やエポキシ系接着剤などの有機系のものを用いることができる。なお、本実施例1のように、あらかじめ複数のキャップ3を熱剥離剤2に貼り付けた支持基板1を用意しておけば、一度に複数のキャップ3の支持部3bに接着剤3cを塗布可能である。
As the adhesive 3c used at this time, for example, an organic adhesive such as a silicone adhesive or an epoxy adhesive can be used. In addition, if the support board | substrate 1 which affixed the
続いて、キャップ3を半導体ウェハ4に貼り合わせる工程を行う。
Subsequently, a process of bonding the
具体的には、図1(e)に示すように、センサ素子4aとパッド4bとを作り込んだ半導体ウェハ4の上方にキャップ3を形成した支持基板1を配置する。このとき、支持基板1のキャップ側の面と半導体ウェハ4のうちセンサ素子4aが作りこまれた面とが対向するようにする。そして、図示しないアライメント装置により支持基板1や半導体ウェハ4に付けられるアライメントマークを利用し、各センサ素子4aと各キャップ3とが対応するようにアライメントを取る。
Specifically, as shown in FIG. 1E, a support substrate 1 having a
続いて、図示しないウェハ貼合装置を用いて、図1(f)中の矢印方向、すなわち支持基板側から接着剤側の方向に、加熱および加圧を行う。これにより、接着剤3cを介して支持部3bが半導体ウェハ4の表面に接着し、キャップ3が貼り付けられる。このとき、上述したように、キャップ3の蓋部3aと支持部3bとによってキャビティ3dが形成されているため、キャップ3はセンサ素子4aを覆うことができる。
Subsequently, using a wafer bonding apparatus (not shown), heating and pressurization are performed in the direction of the arrow in FIG. 1 (f), that is, from the support substrate side to the adhesive side. Thereby, the
また、この加熱および加圧により熱剥離剤2の温度が、保持力が低下する温度(例えば150℃、170℃)になるため、蓋部3aと熱剥離剤2との間の保持力が、接着剤3cと半導体ウェハ4との接着力よりも小さくなる。このため、図1(g)に示すように、熱剥離剤2からキャップ3を容易に剥離可能となる。
Moreover, since the temperature of the
以上の工程によって、各センサ素子4aをキャップ3で覆った構造が完成する。この後、必要に応じてウェハ検査等を行った後、ダイシングカットによって各センサ素子4aをチップ単位に分割することで、センサ素子4aをキャップ3で覆った構造が完成する。ここで、図4および図1(h)を用いて、ダイシングカットを行う面について説明する。
Through the above steps, a structure in which each
図4は、図1(h)のA−A’面による断面より半導体ウェハ4方向を鳥瞰した図である。そして、ダイシングカットは、B−B’面およびC−C’面に対して行う。この時、キャップ3が既にセンサ素子毎に分断された構造となっているため、別途キャップ3を分断するなどの工程を行う必要は無い。
FIG. 4 is a bird's-eye view of the direction of the
以上説明した本実施例1の半導体力学量センサの製造方法によれば、以下の効果を得ることができる。 According to the manufacturing method of the semiconductor dynamic quantity sensor of the first embodiment described above, the following effects can be obtained.
第一の効果として、各キャップ3は元々分断した状態で半導体ウェハ4に接着されるため、覆いが必要なセンサ素子4aだけを覆うことができる。これにより、センサ回路に接続する電極取り出しに必要なパッド部分を露出させるべく、エッチングや研削という複雑な処理を行うなどの必要を無くすことができる。さらに、エッチングや研削といった複雑な処理を行う必要がないため、キャップ3の素材に、安価で、耐久性のある樹脂を用いることができ、製造コストの削減を図ることができる。
As a first effect, since each
また、キャップ3は、半導体ウェハ4に貼り合わせたのち、加熱によって熱剥離剤2から容易に剥離できるようにしている。このため、第二の効果として、センサ素子4a毎に分断されたキャップ3のみを残してダイシングカットなどの工程を行うことができ、その後も、製品自体にキャップ3を備えた形態とすることも可能となる。これにより、キャップ3を恒久キャップとして使用することもできる。
The
ところで、本実施例1ではシート状の熱剥離剤2に貫通孔2aを設けたが、蓋部3aとの接触面積が小さくなれば良いため、貫通孔2aを設ける以外の方法で実施可能である。例えば、接触面積を小さくする方法として、熱剥離剤2を多孔質状にする方法などが考えられる。さらに、熱剥離剤2はシート状ではなく、支持基板上に点状、線状等印刷によって形成された形状であっても良いし、インクジェット等を用いて形成されたものであっても良い。
By the way, although the through-
また、多数の貫通孔2aを設けた熱剥離剤2とキャップ3との面積が、後述のキャップ3と半導体ウェハ4との接触面積より小さいことが好ましいが、必ずしも接触面積が小さい必要はない。図1(f)の加熱工程前は、熱剥離剤2の保持力が接着剤3cの接着力よりも強くても、図1(f)の加熱工程で熱剥離剤2の保持力が接着剤3cの接着力よりも弱くなれば良い。
Moreover, although it is preferable that the area of the
〔実施例2〕
図5を用いて実施例2について説明する。この実施例2は、エッチングによりキャップ3を形成する点で、実施例1と異なる。なお、前述の実施例1と同等の構成については、実施例1と同様の符号を付し、本実施例2における説明を省略する。
[Example 2]
Example 2 will be described with reference to FIG. The second embodiment is different from the first embodiment in that the
図5は、本実施例2におけるキャップ3の形成工程を示した断面図である。以下、この図を参照して説明する。
FIG. 5 is a cross-sectional view showing the process of forming the
まず、図5(a)に示すように、支持基板1の上に、貫通孔2aを設けることで接着力を減じた熱剥離剤2を形成したのち、この熱剥離剤2の上に樹脂製のキャップ形成層6を形成する。このキャップ形成層6は、例えば熱硬化性のポリイミド等により形成される。このとき、キャップ形成層6が前述の実施例1で説明した蓋部3aと支持部3bとを併せた厚みとなるようにしている。
First, as shown in FIG. 5A, a
続いて、図5(b)に示すように、キャップ形成層6の表面にレジスト7(第1マスク)を形成する。次に、図5(c)に示すように、露光および現像処理により、キャビティ3dとなる予定の位置のレジスト7を除去する。
Subsequently, as shown in FIG. 5B, a resist 7 (first mask) is formed on the surface of the cap formation layer 6. Next, as shown in FIG. 5C, the resist 7 at a position to be the
次に、図5(d)に示すように、レジスト7をマスクとしてキャップ形成層6の厚みの途中まで例えばウェットエッチングすることで、キャビティ3dを形成する。このとき、キャップ形成層6を熱硬化性のポリイミド等で構成しているため、エッチング選択比を高めることができ、良好なエッチングを行うことが可能となる。
Next, as shown in FIG. 5D, the
そして、レジスト7を洗浄により除去した後、図5(e)に示すようにレジスト8(第2マスク)をキャップ形成層6の表面全面に形成する。そして、露光および現像処理により、図5(f)に示すように、キャップ形成層6のうちキャップ3とならない部分、つまり各キャップ3を分断する領域のレジスト8に開口を設ける。この後、図5(g)に示すように、レジスト8をマスクとして、例えばウェットエッチングすることで、熱剥離剤2の表面に達するまでキャップ形成層6を除去する。
Then, after removing the resist 7 by cleaning, a resist 8 (second mask) is formed on the entire surface of the cap forming layer 6 as shown in FIG. Then, by exposure and development processing, as shown in FIG. 5 (f), an opening is provided in a portion of the cap forming layer 6 that does not become the
このようにして、キャップ形成層6が分断され、キャビティ3dが形成された複数のキャップ3が形成される。この後は、上述した図1(e)以降の処理を行うことで、実施例1と同様に、各センサ素子4aをキャップ3で覆った構造が完成する。なお、上述したように、熱硬化性のポリイミド等によってキャップ形成層6を構成する場合には、接着力の関係から、図1(d)に示した接着剤3cの塗布工程を行うことが好ましい。
In this manner, the cap forming layer 6 is divided, and a plurality of
以上説明した本実施例2によれば、前述の実施例1と同様に、キャップ3の素材に耐久性のある樹脂を使用することができるため、恒久キャップとして使用可能である。また、本実施例2の場合、キャップ形成層6からキャップ3を形成しているため、各キャップ3を分断するための工程が必要とされる。しかしながら、この分断の工程は、半導体ウェハ4にキャップ3を貼り合わせる前に実施可能であるため、最終的には、前述の実施例1と同様の作用効果を奏することができる。
According to the second embodiment described above, since a durable resin can be used for the material of the
〔実施例3〕
図6を用いて実施例3について説明する。この実施例3は、熱剥離剤2を用いることなくキャップ3を保持して、半導体ウェハ4に貼り付ける点で、前述の各実施例と異なる。なお、前述の各実施例と同等の構成については、各実施例と同様の符号を付し、本実施例3における説明を省略する。
Example 3
Example 3 will be described with reference to FIG. The third embodiment is different from the above-described embodiments in that the
図6は、実施例3において、キャップ3を半導体ウェハ4に貼り付ける工程を示す断面図である。図6(a)は、支持基板1を示す。この支持基板1は、キャップ3と接する面に、複数の気体通過孔を備える。この気体通過孔は、図示しない変圧装置に連通している。図示しない変圧装置は、気体通過孔内に存在する気体を吸引または圧送することができる。
FIG. 6 is a cross-sectional view showing a process of attaching the
図6(b)において、接着剤3cが塗布されたキャップ3が、支持基板1に接触するとともに、変圧装置によって気体通過孔内部の気体が吸引される。これによりキャップ3は、支持基板1に吸着される。
In FIG. 6B, the
次に、図6(c)に示すように、キャップ3を吸着したまま支持基板1を半導体ウェハ4に接触させ、支持基板側から半導体ウェハ側に対して加熱および加圧を行う。この加熱および加圧によって、キャップ3は、接着剤3cを介して半導体ウェハ4に貼り付けられる。
Next, as shown in FIG. 6C, the support substrate 1 is brought into contact with the
図6(d)は、キャップ3が半導体ウェハ4に接着固定された次に行う工程を表す。この工程では、変圧装置により、気体通過孔内に存在する気体を圧送するとともに、支持基板1を半導体ウェハ4から離れる方向に移動させる。これによって、キャップ3は、支持基板1より剥離される。
FIG. 6D shows a process performed after the
以上のように、支持基板1に気体通過孔5を設け、この気体通過孔5へ掛ける気圧を変化させることで、容易にキャップ3を半導体ウェハ4に貼り付けることができ、前述の各実施例と同様の作用効果を奏することができる。
As described above, the gas passage hole 5 is provided in the support substrate 1, and the
〔その他の実施例〕
前述の実施例1では、支持基板側から接着剤側に対して加熱および加圧を行うことで、熱剥離剤2を過熱したが、加熱炉などの中で半導体ウェハ4および支持基板全体を過熱するような形態としても構わない。
[Other Examples]
In Example 1 described above, the
前述の実施例1では、熱剥離剤2を用いる例を挙げて説明したが、粘着力が小さな粘着フィルムなどを用いることもできる。また、熱加熱によって剥離させるものだけでなく、紫外線照射によって保持力が低下するようなUV硬化フィルムや、溶剤や薬液またはこれらの蒸気、もしくは水蒸気などによって容易に剥離させられるようなフィルムを用いることも可能である。例えば、有機系の接着剤3cを用いる場合には、有機溶剤であるIPA(イソプロピルアルコール)やアセトンキシレン等を溶剤として用いることで、接着剤3c部分を溶剤に浸すことで容易にキャップ3から支持基板1を剥離させることが可能となる。
In Example 1 described above, an example in which the
前述の実施例1の図1、および、実施例2の図5において、熱剥離剤2に設けられた複数の貫通孔2aは全て同一の形状であった。同様に、実施例3の図6において、支持基板1に設けられた複数の気体通過孔5も全て同一の形状であった。
In FIG. 1 of Example 1 and FIG. 5 of Example 2, the plurality of through-
しかし、貫通孔2aおよび気体通過孔5は、同一の形状でなくても良い。例えば、キャップ3を剥離する際に、キャップ3の蓋部3aの端部が、蓋部3aの中心部に比べて剥がれやすい場合を想定する。この時、熱剥離剤2において蓋部3aの中心部が接する箇所には、蓋部3aの端部が接する箇所に比べて大きい貫通孔2aを設けることで、蓋部3aに局所的な保持力が作用することなく、キャップ3を熱剥離剤2から剥離させることができる。
However, the through
このように、貫通孔2aおよび気体通過孔5の形状を変えることで、キャップ3の剥がれやすさ等を調整することができる。また、貫通孔2aおよび気体通過孔5の数によっても、剥がれやすさ等を調整することが可能である。
Thus, by changing the shapes of the through
前述の実施例1および実施例2において、保持力を調整するために設けられた手段は、複数の貫通孔2であった。しかし、熱剥離剤2の接触面積を調整するためには、必ずしも貫通孔である必要はない。例えば、熱剥離剤2の蓋部側の接触面に凹凸を設けても良い。
In Example 1 and Example 2 described above, the means provided for adjusting the holding force was the plurality of through
前述の実施例1から実施例3においては、キャップ3を半導体ウェハ4に貼り付けた際に、キャップ3に覆われない領域としてパッド4bを例に説明した。しかし、キャップ3に覆われない領域は、パッド4bに限定されない。例えば、キャップ3を半導体ウェハ4に貼り付けた後にダイシングカットを行い、さらにダイシングカットの後に、各々が切り離されたセンサ素子4aにキャップ3が被された構造の半導体ウェハ部が、ロボットアームなどで把持されるとする。このロボットアームなどで把持される領域をキャップ3に覆われない領域としても良い。
In the above-described first to third embodiments, the
前述の実施例1から実施例3においては、キャップ3と半導体ウェハ4とで囲まれた空間は、封止された空間、すなわち密閉空間としていた。しかし、キャップ3は、メッシュ状や、半導体ウェハ4の破片や水滴などの通過を防止することができる程度の孔を設けている構造であってもよい。
In the first to third embodiments, the space surrounded by the
1 支持基板
2 熱剥離剤
2a 貫通孔
3 キャップ
3a 蓋部
3b 支持部
3c 接着剤
3d キャビティ
4 半導体ウェハ
4a センサ素子
4b パッド
5 気体通過孔
6 キャップ形成層
7 レジスト(第1マスク)
8 レジスト(第2マスク)
DESCRIPTION OF SYMBOLS 1
8 resist (second mask)
Claims (8)
保持手段(1,2)により前記複数のキャップ(3)を保持する保持工程と、
前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、
前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、
前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、
前記保持工程において、前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)における所定領域(4b)が該複数のキャップ(3)から露出する位置であり、
前記剥離工程において、前記保持手段(1,2)が前記キャップ(3)を保持する保持力は、前記接着手段(3c)の接着力よりも小さく、
前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、
前記保持工程では、前記剥離剤(2)によって、前記キャップ(3)が接触保持され、前記剥離剤(2)が前記キャップ(3)に接触する面積は、前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする半導体装置の製造方法。 A preparation step of preparing a plurality of caps (3) each divided and provided with an adhesive means (3c);
A holding step of holding the plurality of caps (3) by holding means (1, 2);
A covering step in which each of the caps (3) held by the holding means (1, 2) covers a plurality of semiconductor elements (4a) provided on the semiconductor substrate (4);
A bonding step of bonding the cap (3) to the semiconductor substrate (4) by the bonding means (3c);
A peeling step of peeling the plurality of caps (3) from the holding means (1, 2),
In the holding step, the holding means (1, 2) holds the plurality of caps (3) at a predetermined region (4b) in the semiconductor substrate (4) after the bonding step. ) is a position that is exposed from the,
In the peeling step, the holding force that the holding means (1, 2) holds the cap (3) is smaller than the adhesive force of the bonding means (3c),
The holding means comprises a support substrate (1) and a release agent (2) installed on the support substrate (1).
In the holding step, the cap (3) is contacted and held by the release agent (2), and the area where the release agent (2) contacts the cap (3) is the bonding means ( 3. A method of manufacturing a semiconductor device, wherein 3c) is smaller than an area bonded to the semiconductor substrate (4) .
保持手段(1,2)により前記複数のキャップ(3)を保持する保持工程と、
前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、
前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、
前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、
前記保持工程において、前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)における所定領域(4b)が該複数のキャップ(3)から露出する位置であり、
前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、
前記保持工程では、前記剥離剤(2)によって、前記キャップ(3)が接触保持され、前記剥離剤(2)が前記キャップ(3)に接触する面積は、前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする半導体装置の製造方法。 A preparation step of preparing a plurality of caps (3) each divided and provided with an adhesive means (3c);
A holding step of holding the plurality of caps (3) by holding means (1, 2);
A covering step in which each of the caps (3) held by the holding means (1, 2) covers a plurality of semiconductor elements (4a) provided on the semiconductor substrate (4) ;
A bonding step of bonding the cap (3) to the semiconductor substrate (4) by the bonding means (3c);
A peeling step of peeling the plurality of caps (3) from the holding means (1, 2),
In the holding step, the holding means (1, 2) holds the plurality of caps (3) at a predetermined region (4b) in the semiconductor substrate (4) after the bonding step. ) Exposed from
The holding means comprises a support substrate (1) and a release agent (2) installed on the support substrate (1).
In the holding step, the cap (3) is contacted and held by the release agent (2), and the area where the release agent (2) contacts the cap (3) is the bonding means ( method for producing a semi-conductor device, characterized in that 3c) is smaller than the area of bonding the the semiconductor substrate (4).
前記支持部(3b)は、前記半導体基板(4)との接合面に開口を有するように形成されることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置の製造方法。 The cap (3) includes a lid part (3a) and a support part (3b) sandwiched between the lid part (3a) and the semiconductor substrate (4).
Said support portion (3b) The manufacturing method of a semiconductor device according to any one of claims 1 to 3, characterized in that it is formed to have an opening in the junction surface between the semiconductor substrate (4) .
前記保持工程は、前記保持手段(1,2)が前記蓋部(3a)を保持する工程と、前記蓋部(3a)に前記支持部(3b)を接合する工程とからなることを特徴とする請求項4に記載の半導体装置の製造方法。 The lid (3a) and the support (3b) are separate members,
It said holding step, wherein the steps said holding means (1,2) holds the lid part (3a), the Rukoto such and a step of joining said support portion (3b) on the lid (3a) A method for manufacturing a semiconductor device according to claim 4 .
前記保持工程と、前記剥離工程とでは、前記剥離剤(2)の温度が異なることを特徴とする請求項1又は2に記載の半導体装置の製造方法。 The release agent (2) is one whose adhesive properties change due to temperature change,
It said holding step, in said separation step, a method of manufacturing a semiconductor device according to claim 1 or 2, characterized in that the temperature of the release agent (2) are different.
前記複数のキャップ(3)が前記半導体基板(4)に接触した際に、該キャップ(3)の該半導体基板(4)との接触面が加熱されることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体装置の製造方法。 The plurality of caps (3) are formed of thermoplastic polyimide or polyamideimide,
When said plurality of caps (3) are in contact said semiconductor substrate (4), according to claim 1 wherein the contact surface between the semiconductor substrate (4) of the cap (3) is characterized in that it is heated Item 8. A method for manufacturing a semiconductor device according to Item 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006043754A JP4591378B2 (en) | 2006-02-21 | 2006-02-21 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006043754A JP4591378B2 (en) | 2006-02-21 | 2006-02-21 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007227439A JP2007227439A (en) | 2007-09-06 |
| JP4591378B2 true JP4591378B2 (en) | 2010-12-01 |
Family
ID=38548998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006043754A Expired - Fee Related JP4591378B2 (en) | 2006-02-21 | 2006-02-21 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4591378B2 (en) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5013467B2 (en) * | 2007-07-18 | 2012-08-29 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP2012054288A (en) * | 2010-08-31 | 2012-03-15 | Murata Mfg Co Ltd | Method for manufacturing electronic component package |
| US9812350B2 (en) | 2013-03-06 | 2017-11-07 | Qorvo Us, Inc. | Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer |
| US9583414B2 (en) | 2013-10-31 | 2017-02-28 | Qorvo Us, Inc. | Silicon-on-plastic semiconductor device and method of making the same |
| US9824951B2 (en) | 2014-09-12 | 2017-11-21 | Qorvo Us, Inc. | Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same |
| US10085352B2 (en) | 2014-10-01 | 2018-09-25 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
| US10121718B2 (en) | 2014-11-03 | 2018-11-06 | Qorvo Us, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
| US9960145B2 (en) | 2015-03-25 | 2018-05-01 | Qorvo Us, Inc. | Flip chip module with enhanced properties |
| US9613831B2 (en) | 2015-03-25 | 2017-04-04 | Qorvo Us, Inc. | Encapsulated dies with enhanced thermal performance |
| US20160343604A1 (en) | 2015-05-22 | 2016-11-24 | Rf Micro Devices, Inc. | Substrate structure with embedded layer for post-processing silicon handle elimination |
| US10276495B2 (en) | 2015-09-11 | 2019-04-30 | Qorvo Us, Inc. | Backside semiconductor die trimming |
| US10020405B2 (en) | 2016-01-19 | 2018-07-10 | Qorvo Us, Inc. | Microelectronics package with integrated sensors |
| US10062583B2 (en) | 2016-05-09 | 2018-08-28 | Qorvo Us, Inc. | Microelectronics package with inductive element and magnetically enhanced mold compound component |
| US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
| US10468329B2 (en) | 2016-07-18 | 2019-11-05 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
| US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
| US10103080B2 (en) | 2016-06-10 | 2018-10-16 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
| EP4672306A2 (en) | 2016-08-12 | 2025-12-31 | Qorvo Us, Inc. | METHOD FOR MANUFACTURING A WAFER-LEVEL ENCLOSURE WITH IMPROVED PERFORMANCE |
| CN109716511A (en) | 2016-08-12 | 2019-05-03 | Qorvo美国公司 | Wafer-level packaging with enhanced performance |
| SG11201901193UA (en) | 2016-08-12 | 2019-03-28 | Qorvo Us Inc | Wafer-level package with enhanced performance |
| US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
| US10090339B2 (en) | 2016-10-21 | 2018-10-02 | Qorvo Us, Inc. | Radio frequency (RF) switch |
| US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
| US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
| US10490471B2 (en) | 2017-07-06 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
| US10366972B2 (en) | 2017-09-05 | 2019-07-30 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
| US10784233B2 (en) | 2017-09-05 | 2020-09-22 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
| US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
| WO2019195428A1 (en) | 2018-04-04 | 2019-10-10 | Qorvo Us, Inc. | Gallium-nitride-based module with enhanced electrical performance and process for making the same |
| US12046505B2 (en) | 2018-04-20 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation |
| US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
| US12165951B2 (en) | 2018-07-02 | 2024-12-10 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
| US11069590B2 (en) | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
| US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
| US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| EP3915134A1 (en) | 2019-01-23 | 2021-12-01 | Qorvo US, Inc. | Rf semiconductor device and manufacturing method thereof |
| US12057374B2 (en) | 2019-01-23 | 2024-08-06 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12125825B2 (en) | 2019-01-23 | 2024-10-22 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12046570B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12046483B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12074086B2 (en) | 2019-11-01 | 2024-08-27 | Qorvo Us, Inc. | RF devices with nanotube particles for enhanced performance and methods of forming the same |
| US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
| US12129168B2 (en) | 2019-12-23 | 2024-10-29 | Qorvo Us, Inc. | Microelectronics package with vertically stacked MEMS device and controller device |
| CN116583949A (en) | 2020-12-11 | 2023-08-11 | Qorvo美国公司 | Multi-level 3D stacked package and method of forming same |
| US12062571B2 (en) | 2021-03-05 | 2024-08-13 | Qorvo Us, Inc. | Selective etching process for SiGe and doped epitaxial silicon |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063782A (en) * | 2002-07-29 | 2004-02-26 | Fuji Photo Film Co Ltd | Solid-state image sensing device and its manufacturing method |
| JP3827310B2 (en) * | 2003-02-13 | 2006-09-27 | 富士写真フイルム株式会社 | Method for manufacturing solid-state imaging device |
| JP3955541B2 (en) * | 2003-03-26 | 2007-08-08 | 富士フイルム株式会社 | Method for manufacturing solid-state imaging device |
-
2006
- 2006-02-21 JP JP2006043754A patent/JP4591378B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007227439A (en) | 2007-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4591378B2 (en) | Manufacturing method of semiconductor device | |
| US7727818B2 (en) | Substrate process for an embedded component | |
| JP4151164B2 (en) | Manufacturing method of semiconductor device | |
| JP5161732B2 (en) | Manufacturing method of semiconductor device | |
| JP5013467B2 (en) | Manufacturing method of semiconductor device | |
| US7547955B2 (en) | Semiconductor imaging device and method for manufacturing the same | |
| US7442581B2 (en) | Flexible carrier and release method for high volume electronic package fabrication | |
| TWI404196B (en) | Method for manufacturing solid-state imaging device module | |
| CN102687258A (en) | Mounting method and mounting device | |
| US20130341747A1 (en) | Chip package and method for forming the same | |
| US9153528B2 (en) | Chip package and method for forming the same | |
| WO2013075650A1 (en) | Encapsulation method for image sensor chip and camera module | |
| JP2013012745A (en) | Electronic device | |
| CN111128819A (en) | Micro device transfer device and preparation method thereof | |
| KR101317983B1 (en) | Method for cutting solid-state image pickup device | |
| JP4675945B2 (en) | Semiconductor device | |
| JP2007139576A (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP4636096B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN112789238A (en) | Method for manufacturing a MEMS sensor | |
| JP2005311333A5 (en) | ||
| US20130075023A1 (en) | Method for bonding thin film piece | |
| WO2010038717A1 (en) | Method for manufacturing functional device, and method for manufacturing semiconductor device provided with functional device | |
| CN107078075A (en) | Method and apparatus for carrying out coating to product substrate | |
| JP4926630B2 (en) | Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus | |
| JP2006100762A (en) | Method of manufacturing solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080229 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |