JP4592864B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4592864B2 JP4592864B2 JP2000074444A JP2000074444A JP4592864B2 JP 4592864 B2 JP4592864 B2 JP 4592864B2 JP 2000074444 A JP2000074444 A JP 2000074444A JP 2000074444 A JP2000074444 A JP 2000074444A JP 4592864 B2 JP4592864 B2 JP 4592864B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- diffusion barrier
- conductive layer
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特にポリメタルゲートを有する半導体装置およびその製造に関する。
【０００２】
【従来の技術】
微細加工技術の進歩の結果、今日の高速半導体装置あるいは大容量半導体記憶装置では０．２５μｍ以下のゲート長が実現されるようになっている。最近では、０．１μｍあるいはそれ以下のゲート長を有する半導体装置も試作されている。
【０００３】
このように非常に微細化された半導体装置では、ワード線パターンあるいはビット線パターン等の導体パターンの幅もゲート長に対応して縮小されるが、これらの導体パターン中に電気信号を伝達させる際に必要な低抵抗を維持するためには導体パターンの高さを増大させる必要があり、このためかかる超微細化半導体装置では、導体パターンのアスペクト比が増大してしまう問題が生じていた。このような高アスペクト比のパターンをフォトリソグラフィー工程で形成しようとすると、製造歩留の低下は避けられない。
【０００４】
従来は、ゲート電極パターンをはじめとする微細な導体パターンはポリシリコンあるいはアモルファスシリコン層のパターニングにより形成されていたが、上記のような事情で導体パターンの抵抗値を低減すべく、ポリシリコンあるいはアモルファスシリコンパターン上に低抵抗のシリサイド層を形成する技術が提案されている。さらに抵抗値を低減するためには、かかるポリシリコンあるいはアモルファスシリコンパターン上にＷやＭｏなどの高融点金属層を形成した、いわゆるポリメタル配線構造を形成するのが望ましい。このようなポリメタル配線構造を採用することにより、前記導体パターンのアスペクト比を効果的に低減することが可能である。
【０００５】
このようなポリメタル配線構造では、アモルファスシリコンパターンあるいはポリシリコンパターンとその上の高融点金属層とが直接に接していると互いに反応してシリサイド層を形成してしまうため、間にＴｉＮ等の導電性窒化物よりなる拡散障壁層を形成する必要がある。
【０００６】
図１は、かかるポリメタル構造のゲート電極を有する半導体装置の製造工程を示す。
【０００７】
図１（Ａ）を参照するに、Ｓｉ基板１１上にはパイロジェニック方式によるウェット酸化処理によりゲート酸化膜１２が形成され、図１（Ｂ）の工程において前記ゲート酸化膜１２上にアモルファスシリコンあるいはポリシリコンよりなるゲート電極膜１３ＡがＣＶＤ法あるいはプラズマＣＶＤ法により形成される。さらに前記ゲート電極膜１３Ａ上にはＷＮよりなる拡散障壁膜１３Ｂがスパッタリングにより形成され、さらに前記拡散障壁膜１３Ｂ上にはＷよりなる低抵抗膜１３ＣがＣＶＤ法あるいはスパッタリングにより形成される。前記ゲート電極膜１３Ａ，拡散障壁膜１３Ｂおよび低抵抗膜１３Ｃは、ポリメタル構成の配線層１３を形成する。
【０００８】
次に図１（Ｃ）の工程において、前記ポリメタル構造の配線層１３はレジストパターン１４を使ったドライエッチングによりパターニングされ、その結果ゲート電極１５が形成される。
【０００９】
さらに図２（Ｄ）の工程において前記レジストパターン１４はアッシングにより除去され、さらにＨＦ等のエッチャントを使って基板１１上に残留しているドライエッチング残渣やアッシング残渣が除去される。
【００１０】
図２（Ｄ）の工程では、前記ウェットエッチングの結果、前記ゲート電極１５の両側において前記ゲート酸化膜１２が除去されてＳｉ基板の表面が露出するのみならず、前記ゲート電極１５直下の部分においてもウェットエッチングが側方に進む結果アンダーカット１５Ａが生じるため、図２（Ｅ）の工程においていわゆるライト酸化ないし選択酸化を行い、前記露出したＳｉ基板の表面を覆うように、また前記アンダーカット１５Ａを充填するように、ＳｉＯ2膜１６を形成する。
【００１１】
さらに図２（Ｆ）の工程において、前記Ｓｉ基板１１中に前記ＳｉＯ2膜１６を介して不純物元素を、前記ゲート電極１５を自己整合マスクとして使いながらイオン注入することにより、前記Ｓｉ基板１１中に前記ゲート電極１５に隣接して拡散領域１１Ａ，１１Ｂが形成される。
【００１２】
【発明が解決しようとする課題】
ところで前記低抵抗層１３Ｃを構成するＷやＭｏ，Ｔｉ等の高融点金属材料は高温酸化雰囲気中では非常に酸化されやすいため、図２（Ｅ）の選択酸化工程では、前記低抵抗層１３Ｃの酸化を回避するため、前記ＳｉＯ2膜１６が前記Ｓｉ基板１１の露出表面および前記ゲート電極膜１３Ａの側壁面に限って選択的に形成されるように、酸化工程を水素雰囲気中において、水素流量の２０％以下の酸素または水分を供給しながら行う必要がある。
【００１３】
しかし、このような水素を主体とする雰囲気は前記低抵抗層１３Ｃとゲート電極膜１３Ａとの間のＷＮ拡散障壁膜１３Ｂを還元する危険がある。前記拡散障壁膜１３Ｂが還元されると前記低抵抗層１３中のＷあるいはＭｏと前記ゲート電極膜１３Ａ中のＳｉとが反応してしまい、シリサイドが形成されてしまうことになる。この場合、Ｗ原子が前記ゲート電極膜１３Ａ中に深く侵入して応力起因の金属剥離が生じる恐れがある。
【００１４】
そこで、本発明は上記の問題点を解決した半導体装置およびその製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は上記の課題を、基板上にシリコンよりなる第１の導電層を形成する工程と、前記第１の導電層上に高融点金属窒化物よりなる拡散障壁層を堆積する工程と、前記拡散障壁層上に高融点金属よりなる第２の導電層を堆積し、前記第１の導電層、前記拡散障壁層、及び前記第２の導電層を含む配線層を形成する工程と、前記配線層をパターニングして配線パターンを形成する工程と、前記配線パターンを選択酸化して、前記第１の導電層の側壁に選択的に酸化膜を形成する工程と、を含む半導体装置の製造方法において、前記選択酸化工程は、前記配線パターンを窒素雰囲気中、５０〜１００℃／秒の昇温速度で昇温する工程と、前記配線パターンを昇温した後、前記窒素雰囲気で８５０℃〜１０５０℃の温度に維持しつつ、前記配線パターンを３〜５秒間熱処理し、前記拡散障壁層の高融点金属窒化物を高融点金属珪窒化物に変換する工程と、前記拡散障壁層の高融点金属窒化物を高融点珪窒化物に変換した後、前記配線パターンを、水素に酸素又は水分を添加した雰囲気中で熱処理する工程と、を含むことを特徴とする半導体装置の製造方法により、解決する。
【００１６】
［作用］
本発明によれば、高融点金属窒化物よりなる拡散障壁層により、ポリシリコンあるいはアモルファスシリコンよりなる第１の導電層と高融点金属よりなる第２の導電層とを隔てた構造の導電性パターンを有する半導体装置の製造において、前記拡散障壁層が還元される危険のある水素雰囲気中における選択酸化熱処理に先立って、前記拡散障壁層を不活性雰囲気中で熱処理しておくことにより、前記拡散障壁層中に熱的安定性の高いＷＳｉＮ等の珪窒化物を形成することが可能になる。かかる珪窒化物を形成する結果、さらに酸素含有水素雰囲気中で選択酸化熱処理を行って前記第１の導電層周囲に酸化膜を選択的に形成したような場合にも前記拡散障壁層は還元されることがなく、このため第１の導電層と第２の導電層とが反応してしまう問題が回避される。かかる選択酸化法により、前記第１の導電層の側壁に酸化膜が形成されると同時に、例えば前記導電性パターンをゲート電極として使うＭＯＳトランジスタの場合には、前記基板中に前記ゲート電極に隣接して形成された拡散領域の表面にも酸化膜が形成される。
【００１７】
【発明の実施の形態】
図３（Ａ）〜図４（Ｆ）は、本発明の一実施例による半導体装置の製造工程を示す。
【００１８】
図３（Ａ）を参照するに、Ｓｉ基板２１上には厚さが２〜４ｎｍのＳｉＯ2膜あるいはＳｉＯＮ膜がゲート酸化膜２２として形成され、図２（Ｂ）の工程において前記ゲート酸化膜２２上にアモルファスシリコンあるいはポリシリコンよりなるゲート電極膜２３ＡがＣＶＤ法あるいはプラズマＣＶＤ法により、約８０ｎｍの厚さに形成される。前記ゲート電極膜２３Ａに対してはイオン注入法によりＢ+等のｐ型不純物元素、あるいはＰ+やＡｓ+よりなるｎ型不純物元素が導入され、さらに自然酸化膜を除去した後、前記ゲート電極膜２３Ａ上にＷＮよりなる拡散障壁膜２３ＢおよびＷよりなる低抵抗膜２３Ｃが、ＣＶＤ法あるいはスパッタリングにより、それぞれ５ｎｍおよび５０ｎｍの厚さに、基板温度を約１５０°Ｃに設定して形成される。前記ゲート電極膜２３Ａ，拡散障壁膜２３Ｂおよび低抵抗膜２３Ｃは、ポリメタル構成の配線層２３を形成する。
【００１９】
次に図３（Ｃ）の工程において、前記ポリメタル構造の配線層２３上にさらに６５０〜７５０°Ｃでの熱ＣＶＤ法によりＳｉＮ膜２４Ａが１００〜２００ｎｍの厚さに形成された後、さらに前記ＳｉＮ膜２４Ａ上にＳｉＯＮ膜２４ＢがプラズマＣＶＤ法により、反射防止膜として、３０〜５０ｎｍの厚さに形成される。さらに図２（Ｃ）の工程では、前記配線層２３は前記反射防止膜２４Ｂ，ＳｉＮ膜２４Ａと共に、レジストパターン（図示せず）を使ったドライエッチングによりパターニングされ、その結果ゲート電極２５が形成される。
【００２０】
さらに図４（Ｄ）の工程において前記反射防止膜２４ＢはＨＦ等のエッチャントによるウェットエッチングにより除去されるが、このウェットエッチング工程により、前記基板２１上に残留しているドライエッチング残渣やアッシング残渣が同時に除去される。
【００２１】
図４（Ｄ）の工程では、前記ウェットエッチングの結果、前記ゲート電極２５の両側において前記ゲート酸化膜２２が除去されてＳｉ基板の表面が露出するのみならず、前記ゲート電極２５直下の部分においてもウェットエッチングが側方に進む結果アンダーカット２５Ａが生じているが、図４（Ｅ）の工程においていわゆるライト酸化を行い、前記露出したＳｉ基板２１の表面を覆うように、また前記アンダーカット１２５Ａを充填するように、ＳｉＯ2膜２６を形成する。
【００２２】
図５は、本実施例において図４（Ｅ）の工程で使われるライト酸化熱処理を示す。
【００２３】
図５を参照するに、本実施例では、段階Ｉにおいて、図４（Ｄ）の構造が保持された熱処理装置中にＮ2を２．５〜２０ＳＬＭの流量で２０〜６０秒間程度導入し、処理装置中の雰囲気を不活性なＮ2雰囲気に設定する。
【００２４】
次に段階ＩＩにおいて、前記構造を前記Ｎ2雰囲気中において所定温度まで急速に、例えば５０〜１００°Ｃ／秒程度の昇温速度で加熱する。その際、前記熱処理装置中にはＮ2を段階Ｉと同様に、２．５〜１０ＳＬＭの流量で導入し、前記不活性なＮ2雰囲気を維持する。
【００２５】
さらに段階ＩＩＩにおいて前記Ｎ2雰囲気のまま前記所定温度、例えば８５０〜１０５０°Ｃの温度にしばらく、例えば３〜５秒間保持し、段階ＩＶにおいて雰囲気をＨ2雰囲気ないし還元雰囲気に徐々に切替える。
【００２６】
さらに段階Ｖにおいて前記雰囲気中にＯ2あるいはＨ2Ｏを導入し、前記Ｓｉ基板２１の露出表面および前記ゲート電極層２３Ａの側壁面を含む露出表面を選択的に１０〜３０秒間酸化し、前記ＳｉＯ2膜２６を２〜４ｎｍの厚さに形成する。図示の例では、選択酸化が行われる段階Ｖにおいて、Ｈ2雰囲気に対してＯ2が５〜２０％の割合で添加される。さらに図示の例でＯ2のかわりにＨ2Ｏを使う場合には、添加量は１５％に設定されている。
【００２７】
さらに段階ＶＩにおいてＮ2を再び２．５〜２０ＳＬＭ程度の流量で流し、雰囲気をＮ2雰囲気に切替えて基板温度を２０〜６０秒のうちに室温程度まで降下させる。
【００２８】
図５の熱処理工程において、最初の段階Ｉ〜ＩＩＩまでは、熱処理は不活性なＮ2雰囲気中において実行されるため、前記ＷＮ拡散障壁膜２３ＢがＷに還元されることがない。図５の熱処理工程では、特に段階ＩＩＩにおいて拡散障壁膜２３Ｂを構成するＷＮがその下のポリシリコンあるいはアモルファスシリコンゲート電極膜２３Ａと、膜２３Ａと２３Ｂとの界面近傍で反応し、熱的に安定なＷＳｉＮが、図４（Ｅ）に示す層２３ｂとして形成される。前記ＷＳｉＮ層２３ｃは安定であるため、段階ＩＶあるいはＶにおいて雰囲気が還元性のＨ2雰囲気に切替えられても還元されることがなく、このため拡散障壁膜２３Ｂはその機能を果たし、ゲート電極膜２３ＡとＷ膜２３Ｃとの反応を効果的に抑制する。
【００２９】
前記ＷＳｉＮ層２３ｃは、前記段階ＩＩＩの時間を制御することにより、前記界面近傍に局在するように形成することもできれば、前記拡散障壁膜２３Ｂを実質的に置き換えるように形成することも可能である。
【００３０】
さらに図４（Ｆ）の工程において、前記Ｓｉ基板２１中に前記ＳｉＯ2膜２６を介して不純物元素を、前記ゲート電極２５を自己整合マスクとして使いながらイオン注入することにより、前記Ｓｉ基板２１中に前記ゲート電極２５に隣接して拡散領域２１Ａ，２１Ｂが形成される。
【００３１】
また図６の変形例に示すように、前記ＷＮ拡散障壁層２３Ｂ全体をＷＳｉＮ層２３ｂにより置き換えてもよい。ただし図６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
なお、本発明において、前記珪窒化物層２３ｂを形成する高融点金属元素はＷに限定されるものではなく、ＭｏやＴｉ等であってもよい。
【００３３】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００３４】
【発明の効果】
本発明によれば、高融点金属窒化物よりなる拡散障壁層により、ポリシリコンあるいはアモルファスシリコンよりなる第１の導電層と高融点金属よりなる第２の導電層とを隔てた構造の導電性パターンを有する半導体装置の製造において、前記拡散障壁層が還元される危険のある水素雰囲気中における選択酸化熱処理に先立って、前記拡散障壁層を不活性雰囲気中で熱処理しておくことにより、前記拡散障壁層中に熱的安定性の高いＷＳｉＮ等の珪窒化物を形成することが可能になる。かかる珪窒化物を形成する結果、さらに酸素含有水素雰囲気中で選択酸化熱処理を行って前記第１の導電層周囲に酸化膜を選択的に形成したような場合にも前記拡散障壁層は還元されることがなく、このため第１の導電層と第２の導電層とが反応してしまう問題が回避される。かかる選択酸化法により、前記第１の導電層の側壁に酸化膜が形成されると同時に、例えば前記導電性パターンをゲート電極として使うＭＯＳトランジスタの場合には、前記基板中に前記ゲート電極に隣接して形成された拡散領域の表面にも酸化膜が形成される。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は従来の半導体装置の製造工程を示す図（その１）である。
【図２】（Ｄ）〜（Ｆ）は従来の半導体装置の製造工程を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は本発明の一実施例による半導体装置の製造工程を示す図（その１）である。
【図４】（Ｄ）〜（Ｆ）は本発明の一実施例による半導体装置の製造工程を示す図（その２）である。
【図５】本発明で使われる選択酸化工程を説明する図である。
【図６】本発明一実施例の変形例を示す図である。
【符号の説明】
１１，２１ Ｓｉ基板
１１Ａ，１１Ｂ，２１Ａ，２１Ｂ 拡散領域
１２，２２ ゲート絶縁膜
１３，２３ 導電性パターン
１３Ａ，２３Ａ ポリシリコン膜（ゲート電極膜）
１３Ｂ，２３Ｂ 拡散障壁膜
１３Ｃ，２３Ｃ 高融点金属膜
１４ レジストパターン
１５ ゲート電極
１５Ａ アンダーカット
１６ ＳｉＯ2膜
２４Ａ ＳｉＮ膜
２４Ｂ 反射防止膜
２３ｂ 珪窒化拡散障壁層
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特にポリメタルゲートを有する半導体装置およびその製造に関する。
【０００２】
【従来の技術】
微細加工技術の進歩の結果、今日の高速半導体装置あるいは大容量半導体記憶装置では０．２５μｍ以下のゲート長が実現されるようになっている。最近では、０．１μｍあるいはそれ以下のゲート長を有する半導体装置も試作されている。
【０００３】
このように非常に微細化された半導体装置では、ワード線パターンあるいはビット線パターン等の導体パターンの幅もゲート長に対応して縮小されるが、これらの導体パターン中に電気信号を伝達させる際に必要な低抵抗を維持するためには導体パターンの高さを増大させる必要があり、このためかかる超微細化半導体装置では、導体パターンのアスペクト比が増大してしまう問題が生じていた。このような高アスペクト比のパターンをフォトリソグラフィー工程で形成しようとすると、製造歩留の低下は避けられない。
【０００４】
従来は、ゲート電極パターンをはじめとする微細な導体パターンはポリシリコンあるいはアモルファスシリコン層のパターニングにより形成されていたが、上記のような事情で導体パターンの抵抗値を低減すべく、ポリシリコンあるいはアモルファスシリコンパターン上に低抵抗のシリサイド層を形成する技術が提案されている。さらに抵抗値を低減するためには、かかるポリシリコンあるいはアモルファスシリコンパターン上にＷやＭｏなどの高融点金属層を形成した、いわゆるポリメタル配線構造を形成するのが望ましい。このようなポリメタル配線構造を採用することにより、前記導体パターンのアスペクト比を効果的に低減することが可能である。
【０００５】
このようなポリメタル配線構造では、アモルファスシリコンパターンあるいはポリシリコンパターンとその上の高融点金属層とが直接に接していると互いに反応してシリサイド層を形成してしまうため、間にＴｉＮ等の導電性窒化物よりなる拡散障壁層を形成する必要がある。
【０００６】
図１は、かかるポリメタル構造のゲート電極を有する半導体装置の製造工程を示す。
【０００７】
図１（Ａ）を参照するに、Ｓｉ基板１１上にはパイロジェニック方式によるウェット酸化処理によりゲート酸化膜１２が形成され、図１（Ｂ）の工程において前記ゲート酸化膜１２上にアモルファスシリコンあるいはポリシリコンよりなるゲート電極膜１３ＡがＣＶＤ法あるいはプラズマＣＶＤ法により形成される。さらに前記ゲート電極膜１３Ａ上にはＷＮよりなる拡散障壁膜１３Ｂがスパッタリングにより形成され、さらに前記拡散障壁膜１３Ｂ上にはＷよりなる低抵抗膜１３ＣがＣＶＤ法あるいはスパッタリングにより形成される。前記ゲート電極膜１３Ａ，拡散障壁膜１３Ｂおよび低抵抗膜１３Ｃは、ポリメタル構成の配線層１３を形成する。
【０００８】
次に図１（Ｃ）の工程において、前記ポリメタル構造の配線層１３はレジストパターン１４を使ったドライエッチングによりパターニングされ、その結果ゲート電極１５が形成される。
【０００９】
さらに図２（Ｄ）の工程において前記レジストパターン１４はアッシングにより除去され、さらにＨＦ等のエッチャントを使って基板１１上に残留しているドライエッチング残渣やアッシング残渣が除去される。
【００１０】
図２（Ｄ）の工程では、前記ウェットエッチングの結果、前記ゲート電極１５の両側において前記ゲート酸化膜１２が除去されてＳｉ基板の表面が露出するのみならず、前記ゲート電極１５直下の部分においてもウェットエッチングが側方に進む結果アンダーカット１５Ａが生じるため、図２（Ｅ）の工程においていわゆるライト酸化ないし選択酸化を行い、前記露出したＳｉ基板の表面を覆うように、また前記アンダーカット１５Ａを充填するように、ＳｉＯ2膜１６を形成する。
【００１１】
さらに図２（Ｆ）の工程において、前記Ｓｉ基板１１中に前記ＳｉＯ2膜１６を介して不純物元素を、前記ゲート電極１５を自己整合マスクとして使いながらイオン注入することにより、前記Ｓｉ基板１１中に前記ゲート電極１５に隣接して拡散領域１１Ａ，１１Ｂが形成される。
【００１２】
【発明が解決しようとする課題】
ところで前記低抵抗層１３Ｃを構成するＷやＭｏ，Ｔｉ等の高融点金属材料は高温酸化雰囲気中では非常に酸化されやすいため、図２（Ｅ）の選択酸化工程では、前記低抵抗層１３Ｃの酸化を回避するため、前記ＳｉＯ2膜１６が前記Ｓｉ基板１１の露出表面および前記ゲート電極膜１３Ａの側壁面に限って選択的に形成されるように、酸化工程を水素雰囲気中において、水素流量の２０％以下の酸素または水分を供給しながら行う必要がある。
【００１３】
しかし、このような水素を主体とする雰囲気は前記低抵抗層１３Ｃとゲート電極膜１３Ａとの間のＷＮ拡散障壁膜１３Ｂを還元する危険がある。前記拡散障壁膜１３Ｂが還元されると前記低抵抗層１３中のＷあるいはＭｏと前記ゲート電極膜１３Ａ中のＳｉとが反応してしまい、シリサイドが形成されてしまうことになる。この場合、Ｗ原子が前記ゲート電極膜１３Ａ中に深く侵入して応力起因の金属剥離が生じる恐れがある。
【００１４】
そこで、本発明は上記の問題点を解決した半導体装置およびその製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は上記の課題を、基板上にシリコンよりなる第１の導電層を形成する工程と、前記第１の導電層上に高融点金属窒化物よりなる拡散障壁層を堆積する工程と、前記拡散障壁層上に高融点金属よりなる第２の導電層を堆積し、前記第１の導電層、前記拡散障壁層、及び前記第２の導電層を含む配線層を形成する工程と、前記配線層をパターニングして配線パターンを形成する工程と、前記配線パターンを選択酸化して、前記第１の導電層の側壁に選択的に酸化膜を形成する工程と、を含む半導体装置の製造方法において、前記選択酸化工程は、前記配線パターンを窒素雰囲気中、５０〜１００℃／秒の昇温速度で昇温する工程と、前記配線パターンを昇温した後、前記窒素雰囲気で８５０℃〜１０５０℃の温度に維持しつつ、前記配線パターンを３〜５秒間熱処理し、前記拡散障壁層の高融点金属窒化物を高融点金属珪窒化物に変換する工程と、前記拡散障壁層の高融点金属窒化物を高融点珪窒化物に変換した後、前記配線パターンを、水素に酸素又は水分を添加した雰囲気中で熱処理する工程と、を含むことを特徴とする半導体装置の製造方法により、解決する。
【００１６】
［作用］
本発明によれば、高融点金属窒化物よりなる拡散障壁層により、ポリシリコンあるいはアモルファスシリコンよりなる第１の導電層と高融点金属よりなる第２の導電層とを隔てた構造の導電性パターンを有する半導体装置の製造において、前記拡散障壁層が還元される危険のある水素雰囲気中における選択酸化熱処理に先立って、前記拡散障壁層を不活性雰囲気中で熱処理しておくことにより、前記拡散障壁層中に熱的安定性の高いＷＳｉＮ等の珪窒化物を形成することが可能になる。かかる珪窒化物を形成する結果、さらに酸素含有水素雰囲気中で選択酸化熱処理を行って前記第１の導電層周囲に酸化膜を選択的に形成したような場合にも前記拡散障壁層は還元されることがなく、このため第１の導電層と第２の導電層とが反応してしまう問題が回避される。かかる選択酸化法により、前記第１の導電層の側壁に酸化膜が形成されると同時に、例えば前記導電性パターンをゲート電極として使うＭＯＳトランジスタの場合には、前記基板中に前記ゲート電極に隣接して形成された拡散領域の表面にも酸化膜が形成される。
【００１７】
【発明の実施の形態】
図３（Ａ）〜図４（Ｆ）は、本発明の一実施例による半導体装置の製造工程を示す。
【００１８】
図３（Ａ）を参照するに、Ｓｉ基板２１上には厚さが２〜４ｎｍのＳｉＯ2膜あるいはＳｉＯＮ膜がゲート酸化膜２２として形成され、図２（Ｂ）の工程において前記ゲート酸化膜２２上にアモルファスシリコンあるいはポリシリコンよりなるゲート電極膜２３ＡがＣＶＤ法あるいはプラズマＣＶＤ法により、約８０ｎｍの厚さに形成される。前記ゲート電極膜２３Ａに対してはイオン注入法によりＢ+等のｐ型不純物元素、あるいはＰ+やＡｓ+よりなるｎ型不純物元素が導入され、さらに自然酸化膜を除去した後、前記ゲート電極膜２３Ａ上にＷＮよりなる拡散障壁膜２３ＢおよびＷよりなる低抵抗膜２３Ｃが、ＣＶＤ法あるいはスパッタリングにより、それぞれ５ｎｍおよび５０ｎｍの厚さに、基板温度を約１５０°Ｃに設定して形成される。前記ゲート電極膜２３Ａ，拡散障壁膜２３Ｂおよび低抵抗膜２３Ｃは、ポリメタル構成の配線層２３を形成する。
【００１９】
次に図３（Ｃ）の工程において、前記ポリメタル構造の配線層２３上にさらに６５０〜７５０°Ｃでの熱ＣＶＤ法によりＳｉＮ膜２４Ａが１００〜２００ｎｍの厚さに形成された後、さらに前記ＳｉＮ膜２４Ａ上にＳｉＯＮ膜２４ＢがプラズマＣＶＤ法により、反射防止膜として、３０〜５０ｎｍの厚さに形成される。さらに図２（Ｃ）の工程では、前記配線層２３は前記反射防止膜２４Ｂ，ＳｉＮ膜２４Ａと共に、レジストパターン（図示せず）を使ったドライエッチングによりパターニングされ、その結果ゲート電極２５が形成される。
【００２０】
さらに図４（Ｄ）の工程において前記反射防止膜２４ＢはＨＦ等のエッチャントによるウェットエッチングにより除去されるが、このウェットエッチング工程により、前記基板２１上に残留しているドライエッチング残渣やアッシング残渣が同時に除去される。
【００２１】
図４（Ｄ）の工程では、前記ウェットエッチングの結果、前記ゲート電極２５の両側において前記ゲート酸化膜２２が除去されてＳｉ基板の表面が露出するのみならず、前記ゲート電極２５直下の部分においてもウェットエッチングが側方に進む結果アンダーカット２５Ａが生じているが、図４（Ｅ）の工程においていわゆるライト酸化を行い、前記露出したＳｉ基板２１の表面を覆うように、また前記アンダーカット１２５Ａを充填するように、ＳｉＯ2膜２６を形成する。
【００２２】
図５は、本実施例において図４（Ｅ）の工程で使われるライト酸化熱処理を示す。
【００２３】
図５を参照するに、本実施例では、段階Ｉにおいて、図４（Ｄ）の構造が保持された熱処理装置中にＮ2を２．５〜２０ＳＬＭの流量で２０〜６０秒間程度導入し、処理装置中の雰囲気を不活性なＮ2雰囲気に設定する。
【００２４】
次に段階ＩＩにおいて、前記構造を前記Ｎ2雰囲気中において所定温度まで急速に、例えば５０〜１００°Ｃ／秒程度の昇温速度で加熱する。その際、前記熱処理装置中にはＮ2を段階Ｉと同様に、２．５〜１０ＳＬＭの流量で導入し、前記不活性なＮ2雰囲気を維持する。
【００２５】
さらに段階ＩＩＩにおいて前記Ｎ2雰囲気のまま前記所定温度、例えば８５０〜１０５０°Ｃの温度にしばらく、例えば３〜５秒間保持し、段階ＩＶにおいて雰囲気をＨ2雰囲気ないし還元雰囲気に徐々に切替える。
【００２６】
さらに段階Ｖにおいて前記雰囲気中にＯ2あるいはＨ2Ｏを導入し、前記Ｓｉ基板２１の露出表面および前記ゲート電極層２３Ａの側壁面を含む露出表面を選択的に１０〜３０秒間酸化し、前記ＳｉＯ2膜２６を２〜４ｎｍの厚さに形成する。図示の例では、選択酸化が行われる段階Ｖにおいて、Ｈ2雰囲気に対してＯ2が５〜２０％の割合で添加される。さらに図示の例でＯ2のかわりにＨ2Ｏを使う場合には、添加量は１５％に設定されている。
【００２７】
さらに段階ＶＩにおいてＮ2を再び２．５〜２０ＳＬＭ程度の流量で流し、雰囲気をＮ2雰囲気に切替えて基板温度を２０〜６０秒のうちに室温程度まで降下させる。
【００２８】
図５の熱処理工程において、最初の段階Ｉ〜ＩＩＩまでは、熱処理は不活性なＮ2雰囲気中において実行されるため、前記ＷＮ拡散障壁膜２３ＢがＷに還元されることがない。図５の熱処理工程では、特に段階ＩＩＩにおいて拡散障壁膜２３Ｂを構成するＷＮがその下のポリシリコンあるいはアモルファスシリコンゲート電極膜２３Ａと、膜２３Ａと２３Ｂとの界面近傍で反応し、熱的に安定なＷＳｉＮが、図４（Ｅ）に示す層２３ｂとして形成される。前記ＷＳｉＮ層２３ｃは安定であるため、段階ＩＶあるいはＶにおいて雰囲気が還元性のＨ2雰囲気に切替えられても還元されることがなく、このため拡散障壁膜２３Ｂはその機能を果たし、ゲート電極膜２３ＡとＷ膜２３Ｃとの反応を効果的に抑制する。
【００２９】
前記ＷＳｉＮ層２３ｃは、前記段階ＩＩＩの時間を制御することにより、前記界面近傍に局在するように形成することもできれば、前記拡散障壁膜２３Ｂを実質的に置き換えるように形成することも可能である。
【００３０】
さらに図４（Ｆ）の工程において、前記Ｓｉ基板２１中に前記ＳｉＯ2膜２６を介して不純物元素を、前記ゲート電極２５を自己整合マスクとして使いながらイオン注入することにより、前記Ｓｉ基板２１中に前記ゲート電極２５に隣接して拡散領域２１Ａ，２１Ｂが形成される。
【００３１】
また図６の変形例に示すように、前記ＷＮ拡散障壁層２３Ｂ全体をＷＳｉＮ層２３ｂにより置き換えてもよい。ただし図６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３２】
なお、本発明において、前記珪窒化物層２３ｂを形成する高融点金属元素はＷに限定されるものではなく、ＭｏやＴｉ等であってもよい。
【００３３】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００３４】
【発明の効果】
本発明によれば、高融点金属窒化物よりなる拡散障壁層により、ポリシリコンあるいはアモルファスシリコンよりなる第１の導電層と高融点金属よりなる第２の導電層とを隔てた構造の導電性パターンを有する半導体装置の製造において、前記拡散障壁層が還元される危険のある水素雰囲気中における選択酸化熱処理に先立って、前記拡散障壁層を不活性雰囲気中で熱処理しておくことにより、前記拡散障壁層中に熱的安定性の高いＷＳｉＮ等の珪窒化物を形成することが可能になる。かかる珪窒化物を形成する結果、さらに酸素含有水素雰囲気中で選択酸化熱処理を行って前記第１の導電層周囲に酸化膜を選択的に形成したような場合にも前記拡散障壁層は還元されることがなく、このため第１の導電層と第２の導電層とが反応してしまう問題が回避される。かかる選択酸化法により、前記第１の導電層の側壁に酸化膜が形成されると同時に、例えば前記導電性パターンをゲート電極として使うＭＯＳトランジスタの場合には、前記基板中に前記ゲート電極に隣接して形成された拡散領域の表面にも酸化膜が形成される。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は従来の半導体装置の製造工程を示す図（その１）である。
【図２】（Ｄ）〜（Ｆ）は従来の半導体装置の製造工程を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は本発明の一実施例による半導体装置の製造工程を示す図（その１）である。
【図４】（Ｄ）〜（Ｆ）は本発明の一実施例による半導体装置の製造工程を示す図（その２）である。
【図５】本発明で使われる選択酸化工程を説明する図である。
【図６】本発明一実施例の変形例を示す図である。
【符号の説明】
１１，２１ Ｓｉ基板
１１Ａ，１１Ｂ，２１Ａ，２１Ｂ 拡散領域
１２，２２ ゲート絶縁膜
１３，２３ 導電性パターン
１３Ａ，２３Ａ ポリシリコン膜（ゲート電極膜）
１３Ｂ，２３Ｂ 拡散障壁膜
１３Ｃ，２３Ｃ 高融点金属膜
１４ レジストパターン
１５ ゲート電極
１５Ａ アンダーカット
１６ ＳｉＯ2膜
２４Ａ ＳｉＮ膜
２４Ｂ 反射防止膜
２３ｂ 珪窒化拡散障壁層
Claims (2)
- 基板上にシリコンよりなる第１の導電層を形成する工程と、
前記第１の導電層上に高融点金属窒化物よりなる拡散障壁層を堆積する工程と、
前記拡散障壁層上に高融点金属よりなる第２の導電層を堆積し、前記第１の導電層、前記拡散障壁層、及び前記第２の導電層を含む配線層を形成する工程と、
前記配線層をパターニングして配線パターンを形成する工程と、
前記配線パターンを選択酸化して、前記第１の導電層の側壁に選択的に酸化膜を形成する工程と、
を含む半導体装置の製造方法において、
前記選択酸化工程は、
前記配線パターンを窒素雰囲気中、５０〜１００℃／秒の昇温速度で昇温する工程と、
前記配線パターンを昇温した後、前記窒素雰囲気で８５０℃〜１０５０℃の温度に維持しつつ、前記配線パターンを３〜５秒間熱処理し、前記拡散障壁層の高融点金属窒化物を高融点金属珪窒化物に変換する工程と、
前記拡散障壁層の高融点金属窒化物を高融点珪窒化物に変換した後、前記配線パターンを、水素に酸素又は水分を添加した雰囲気中で熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記配線層をパターニングした後で、かつ、前記配線パターンを選択酸化する前に、前記基板上にＨＦを供給する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074444A JP4592864B2 (ja) | 2000-03-16 | 2000-03-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074444A JP4592864B2 (ja) | 2000-03-16 | 2000-03-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267551A JP2001267551A (ja) | 2001-09-28 |
| JP4592864B2 true JP4592864B2 (ja) | 2010-12-08 |
Family
ID=18592493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074444A Expired - Fee Related JP4592864B2 (ja) | 2000-03-16 | 2000-03-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592864B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4706260B2 (ja) * | 2004-02-25 | 2011-06-22 | 東京エレクトロン株式会社 | 被処理体の酸化方法、酸化装置及び記憶媒体 |
| US8294202B2 (en) * | 2009-07-08 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223900A (ja) * | 1996-12-03 | 1998-08-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JPH11233451A (ja) * | 1997-10-07 | 1999-08-27 | Texas Instr Inc <Ti> | 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス |
| JP2001185506A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2000
- 2000-03-16 JP JP2000074444A patent/JP4592864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267551A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0517368B1 (en) | Local interconnect for integrated circuits | |
| US6190976B1 (en) | Fabrication method of semiconductor device using selective epitaxial growth | |
| JPH09307106A (ja) | 半導体装置の製造方法 | |
| JP2874626B2 (ja) | 半導体装置の製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| JP3061891B2 (ja) | 半導体装置の製造方法 | |
| JP2008502141A (ja) | 金属ゲート集積化のためのゲートスタック及びゲートスタックのエッチングシーケンス | |
| KR100345364B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| US6194294B1 (en) | Method of forming gate electrode in semiconductor device | |
| JP4592864B2 (ja) | 半導体装置およびその製造方法 | |
| KR100318442B1 (ko) | 반도체소자의금속게이트전극형성방법 | |
| JPH09283462A (ja) | 半導体装置及びその製造方法 | |
| KR100356807B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR20020013195A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
| JPH0666327B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3221924B2 (ja) | 半導体装置の製造方法 | |
| JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3417114B2 (ja) | 半導体装置の製造方法 | |
| JPH0629554A (ja) | 半導体装置の製造方法 | |
| KR20000004531A (ko) | 반도체소자의 게이트 절연막 제조방법 | |
| KR20030002245A (ko) | 트랜지스터의 제조 방법 | |
| KR100399930B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH1098012A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |