Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4596264B2 - IC tester - Google Patents
[go: Go Back, main page]

JP4596264B2 - IC tester - Google Patents

IC tester Download PDF

Info

Publication number
JP4596264B2
JP4596264B2 JP2005296019A JP2005296019A JP4596264B2 JP 4596264 B2 JP4596264 B2 JP 4596264B2 JP 2005296019 A JP2005296019 A JP 2005296019A JP 2005296019 A JP2005296019 A JP 2005296019A JP 4596264 B2 JP4596264 B2 JP 4596264B2
Authority
JP
Japan
Prior art keywords
output
liquid crystal
current
crystal drive
drive driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005296019A
Other languages
Japanese (ja)
Other versions
JP2007107894A (en
Inventor
英樹 永沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005296019A priority Critical patent/JP4596264B2/en
Priority to KR1020060084227A priority patent/KR100815537B1/en
Priority to TW095137402A priority patent/TWI311651B/en
Priority to CN200610136101A priority patent/CN100580471C/en
Publication of JP2007107894A publication Critical patent/JP2007107894A/en
Application granted granted Critical
Publication of JP4596264B2 publication Critical patent/JP4596264B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)

Description

本発明は、被試験対象、例えば、液晶駆動ドライバを試験するＩＣテスタに関し、被試験対象に電流供給または吸引しても、正確に測定が行えるＩＣテスタに関するものである。   The present invention relates to an IC tester for testing an object to be tested, for example, a liquid crystal drive driver, and to an IC tester capable of performing accurate measurement even when current is supplied to or sucked into the object to be tested.

液晶駆動ドライバは、複数ピンから多段階（多階調）電圧を出力し、液晶ディスプレイを駆動している。このような液晶駆動ドライバを試験するＩＣテスタは、例えば下記特許文献１，２等に記載されている。   The liquid crystal drive driver outputs a multi-stage (multi-gradation) voltage from a plurality of pins to drive the liquid crystal display. An IC tester for testing such a liquid crystal drive driver is described, for example, in Patent Documents 1 and 2 listed below.

特開２００５−６９９７０号公報JP 2005-69970 A 特開平９−１９６９９８号公報Japanese Patent Laid-Open No. 9-196998

このような装置は、液晶駆動ドライバの出力ピンの階調電圧をＡ／Ｄコンバータにより測定を行い、液晶駆動ドライバの判定を行っている。   Such an apparatus measures the gradation voltage of the output pin of the liquid crystal drive driver by an A / D converter and determines the liquid crystal drive driver.

ところが、液晶駆動ドライバの種類により、液晶駆動ドライバが液晶ディスプレイパネルに組み込まれるときは、出力ピンに接続される負荷容量が小さく発振が起きないが、ＩＣテスタの負荷容量により発振してしまう。そこで、アクティブロードを用いて、液晶駆動ドライバの出力ピンに対して、電流印加または吸引を行い、発振を防止して、試験を行っている。   However, when the liquid crystal drive driver is incorporated in the liquid crystal display panel depending on the type of the liquid crystal drive driver, the load capacitance connected to the output pin is small and oscillation does not occur, but oscillation occurs due to the load capacitance of the IC tester. Therefore, an active load is used to apply current to or attract the output pin of the liquid crystal drive driver to prevent oscillation and perform the test.

しかし、アクティブロードにより電流印加または吸引を行うので、液晶駆動ドライバの出力抵抗により、階調電圧の測定に誤差が生じてしまい、正確に試験が行えなくなってしまった。   However, since current application or suction is performed by active load, an error occurs in the measurement of the gradation voltage due to the output resistance of the liquid crystal drive driver, and the test cannot be performed accurately.

そこで、本発明の目的は、被試験対象に電流供給または吸引しても、正確に試験を行うことができるＩＣテスタを実現することにある。   Accordingly, an object of the present invention is to realize an IC tester capable of performing a test accurately even when current is supplied to or sucked into a test object.

このような課題を達成するために、本発明のうち請求項１記載の発明は、
多階調電圧を出力する液晶駆動ドライバを試験するＩＣテスタにおいて、
前記液晶駆動ドライバの出力ピンごとに設けられ、液晶駆動ドライバの出力ピンに電流の供給または吸引を行い、階調測定時、発振を防止するアクティブロードと、
このアクティブロードに接続し、アクティブロードの電流値を求める電流測定モジュールと、
前記液晶駆動ドライバの出力ピンごとに設けられ、液晶駆動ドライバの出力ピンの出力の電圧測定するＡ／Ｄコンバータと、
このＡ／Ｄコンバータが求めた前記液晶駆動ドライバの出力抵抗の電圧値と前記電流測定モジュールの電流値とにより、液晶駆動ドライバの出力抵抗値を求め、階調測定時に、Ａ／Ｄコンバータの出力を、液晶駆動ドライバの出力抵抗値と前記アクティブロードの電流値とにより補正し、実際の階調電圧値を求める演算部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
液晶駆動ドライバの出力ピンとＡ／Ｄコンバータとの間に設けられ、出力を所定電圧で減算する減算部と、
この減算部の出力を増幅して、Ａ／Ｄコンバータに出力するアンプと
を設けたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
演算部は、（出力抵抗値）×(電流値)により補正して、液晶駆動ドライバの出力電圧値を求めることを特徴とするものである。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In an IC tester for testing a liquid crystal drive driver that outputs a multi-gradation voltage,
Active load provided for each output pin of the liquid crystal drive driver, supplying current to or sucking current to the output pin of the liquid crystal drive driver, and preventing oscillation at the time of gradation measurement;
A current measurement module that connects to this active load and determines the current value of the active load;
An A / D converter that is provided for each output pin of the liquid crystal drive driver and measures the output voltage of the output pin of the liquid crystal drive driver;
The output resistance value of the liquid crystal drive driver is obtained from the voltage value of the output resistance of the liquid crystal drive driver obtained by the A / D converter and the current value of the current measurement module. Is calculated by the output resistance value of the liquid crystal drive driver and the current value of the active load, and is provided with a calculation unit for obtaining an actual gradation voltage value.
Invention of Claim 2 is invention of Claim 1, Comprising:
A subtracting unit provided between the output pin of the liquid crystal driving driver and the A / D converter, and subtracting the output by a predetermined voltage;
An amplifier that amplifies the output of the subtracting section and outputs the amplified output to the A / D converter is provided.
Invention of Claim 3 is invention of Claim 1 or 2, Comprising:
The calculation unit is characterized in that the output voltage value of the liquid crystal drive driver is obtained by correcting by (output resistance value) × (current value).

本発明によれば以下のような効果がある。
演算部が、液晶駆動ドライバの出力抵抗値とアクティブロードの電流値とにより補正するので、液晶駆動ドライバに電流供給または吸引しても、正確な試験を行うことができる。
また、アクティブロードから電流を与え、液晶駆動ドライバの出力ピンごとの出力抵抗値を、Ａ／Ｄコンバータにより高速に求めることができ、液晶駆動ドライバごとに測定しても試験時間が少なくて済み、補正に用いても、試験時間の増加を抑制できる。
The present invention has the following effects.
Since the arithmetic unit corrects the output resistance value of the liquid crystal drive driver and the current value of the active load, an accurate test can be performed even if current is supplied or sucked to the liquid crystal drive driver .
Moreover, given the current from the active load, the output resistance value of each output pin of the LCD driver, A / D converter makes it possible to obtain a high speed, be measured for each LCD driver requires less test time, Even if it is used for correction, an increase in test time can be suppressed.

以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.

図１において、被試験対象（以下ＤＵＴ）１は、例えば液晶駆動ドライバで、多階調電圧を複数の出力ピンから出力し、複数のＤ／Ａコンバータ１１、複数の出力抵抗Ｒ等からなる。Ｄ／Ａコンバータ１１は、出力段に出力抵抗Ｒの一端が接続される。スイッチＳＷ１は、ＤＵＴ１の出力ピン、つまり、出力抵抗Ｒの他端に固定端が接続される。スイッチＳＷ２は、スイッチＳＷ１の可動端に固定端が接続される。アンプ２は、スイッチＳＷ２の可動端に入力端が接続される。Ａ／Ｄコンバータ３は、アンプ２の出力端を入力端が接続される。演算部４は、Ａ／Ｄコンバータ３の出力から、（出力抵抗値）×（電流値）により補正し、階調電圧値を求める。スイッチＳＷ３は、スイッチＳＷ１の可動端に固定端を接続する。アンプ２、Ａ／Ｄコンバータ３、演算部４は測定部を構成する。   In FIG. 1, a device under test (hereinafter referred to as DUT) 1 is, for example, a liquid crystal drive driver, which outputs multi-gradation voltages from a plurality of output pins, and includes a plurality of D / A converters 11, a plurality of output resistors R, and the like. In the D / A converter 11, one end of the output resistor R is connected to the output stage. The switch SW1 has a fixed end connected to the output pin of the DUT 1, that is, the other end of the output resistor R. The switch SW2 has a fixed end connected to the movable end of the switch SW1. The input end of the amplifier 2 is connected to the movable end of the switch SW2. The A / D converter 3 is connected to the output end of the amplifier 2 at the input end. The calculation unit 4 corrects the output from the A / D converter 3 by (output resistance value) × (current value) to obtain a gradation voltage value. The switch SW3 connects the fixed end to the movable end of the switch SW1. The amplifier 2, the A / D converter 3, and the calculation unit 4 constitute a measurement unit.

アクティブロード５は電流部で、スイッチＳＷ３の可動端に電流の供給または吸引を行い、ダイオードブリッジ５１、電流源５２，５３、ドライバ５４からなる。ダイオードブリッジ５１は、ダイオードＤ１，Ｄ２が直列に接続され、ダイオードＤ３，Ｄ４が直列に接続され、ダイオードＤ１，Ｄ２とダイオードＤ３，Ｄ４が並列に接続される。ダイオードＤ１，Ｄ２の接続点がスイッチＳＷ３の可動端に接続される。電流源５２は、ダイオードＤ１，Ｄ３のアノードに接続される。電流源５３は、ダイオードＤ２，Ｄ４のカソードに接続される。ドライバ５４は、ダイオードＤ３，Ｄ４の接続点に接続される。スイッチＳＷ４は、スイッチＳＷ１の可動端に固定端が接続される。電流測定モジュール６は、アクティブロード６より少数設けられ、スイッチＳＷ４の可動端に接続され、電流測定を行い、演算部４に出力する。   The active load 5 is a current section, and supplies or attracts current to the movable end of the switch SW3, and includes a diode bridge 51, current sources 52 and 53, and a driver 54. The diode bridge 51 includes diodes D1 and D2 connected in series, diodes D3 and D4 connected in series, and diodes D1 and D2 and diodes D3 and D4 connected in parallel. The connection point of the diodes D1 and D2 is connected to the movable end of the switch SW3. The current source 52 is connected to the anodes of the diodes D1 and D3. The current source 53 is connected to the cathodes of the diodes D2 and D4. The driver 54 is connected to a connection point between the diodes D3 and D4. The switch SW4 has a fixed end connected to the movable end of the switch SW1. The current measurement module 6 is provided in a smaller number than the active load 6, is connected to the movable end of the switch SW 4, performs current measurement, and outputs it to the calculation unit 4.

このような装置の動作を以下に説明する。まず、アクティブロード５の電流誤差を求める。図示しない制御部が、スイッチＳＷ１，ＳＷ２をオフとし、スイッチＳＷ３，ＳＷ４をオンとする。ドライバ５４が、ダイオードブリッジ５１に対して電圧を与える。これにより、電流源５２による定電流供給、または、電流源５３による定電流吸引が行われ、スイッチＳＷ３，ＳＷ４を介して、電流測定モジュール６により測定され、この電流値を電流測定モジュール６が演算部４に出力する。これにより、実際の電流値が求められる。   The operation of such an apparatus will be described below. First, the current error of the active load 5 is obtained. A control unit (not shown) turns off the switches SW1 and SW2 and turns on the switches SW3 and SW4. A driver 54 applies a voltage to the diode bridge 51. As a result, the constant current supply by the current source 52 or the constant current suction by the current source 53 is performed, and the current measurement module 6 measures the current value via the switches SW3 and SW4. Output to part 4. Thereby, an actual current value is obtained.

次に、出力抵抗Ｒの抵抗値（出力抵抗値）を求める。図示しない制御部が、スイッチＳＷ１〜ＳＷ３をオンとし、スイッチＳＷ４をオフとする。ドライバ５４が、ダイオードブリッジ５１に対して電圧を与え、スイッチＳＷ３，ＳＷ１を介して、ＤＵＴ１に、電流源５２による定電流供給、または、電流源５３による定電流吸引が行われる。そして、Ａ／Ｄコンバータ３が、スイッチＳＷ１，ＳＷ２、アンプ２を介して、ＤＵＴ１の出力抵抗Ｒの電圧値を求める。この電圧値を、演算部４が、電流測定モジュール６が測定した電流値を用いて、出力抵抗Ｒの抵抗値を求める。   Next, the resistance value (output resistance value) of the output resistor R is obtained. A control unit (not shown) turns on the switches SW1 to SW3 and turns off the switch SW4. The driver 54 applies a voltage to the diode bridge 51, and the constant current supply by the current source 52 or the constant current suction by the current source 53 is performed to the DUT 1 via the switches SW3 and SW1. Then, the A / D converter 3 obtains the voltage value of the output resistance R of the DUT 1 via the switches SW1 and SW2 and the amplifier 2. Using this voltage value, the calculation unit 4 obtains the resistance value of the output resistor R using the current value measured by the current measurement module 6.

そして、階調測定を実施する。図示しない制御部が、スイッチＳＷ１〜ＳＷ３をオンとし、スイッチＳＷ４をオフとする。ドライバ５４が、ダイオードブリッジ５１に対して電圧を与え、スイッチＳＷ３，ＳＷ１を介して、ＤＵＴ１に、電流源５２による定電流供給、または、電流源５３による定電流吸引が行われる。そして、ＤＵＴ１が、図示しない信号発生器からデータを入力し、Ｄ／Ａコンバータ１１から階調電圧を、出力抵抗Ｒを介して出力する。この階調電圧を、Ａ／Ｄコンバータ３が、スイッチＳＷ１，ＳＷ２、アンプ２を介して、測定値を求める。この測定値を演算部４が入力し、演算部４が、（測定値）−（ＤＵＴ１の出力抵抗値）×（アクティブロード５の電流値）により、実際の階調電圧値を求める。この階調電圧値により、演算部４がＤＵＴ１の良否の判定を行う。   Then, gradation measurement is performed. A control unit (not shown) turns on the switches SW1 to SW3 and turns off the switch SW4. The driver 54 applies a voltage to the diode bridge 51, and the constant current supply by the current source 52 or the constant current suction by the current source 53 is performed to the DUT 1 via the switches SW3 and SW1. The DUT 1 inputs data from a signal generator (not shown), and outputs a gradation voltage from the D / A converter 11 via the output resistor R. The A / D converter 3 obtains a measured value of this gradation voltage via the switches SW1 and SW2 and the amplifier 2. The calculation unit 4 inputs this measurement value, and the calculation unit 4 calculates an actual gradation voltage value by (measurement value) − (output resistance value of DUT 1) × (current value of active load 5). Based on the gradation voltage value, the calculation unit 4 determines whether the DUT 1 is good or bad.

このように、演算部４が、ＤＵＴ１の出力抵抗値とアクティブロード５の電流値とにより補正するので、ＤＵＴ１に電流供給または吸引しても、正確なＤＵＴ１の階調電圧値を得ることができ、正確な試験を行うことができる。   As described above, since the calculation unit 4 corrects the output resistance value of the DUT 1 and the current value of the active load 5, an accurate gradation voltage value of the DUT 1 can be obtained even if current is supplied to or sucked into the DUT 1. Accurate testing can be done.

また、ＤＵＴ１の出力ピンごとに設けるアクティブロード５から電流を与え、ＤＵＴ１の出力ピンごとの出力抵抗Ｒを、Ａ／Ｄコンバータ３により高速に求めることができ、ＤＵＴ１ごとに測定しても試験時間が少なくて済み、階調電圧値の補正に用いても、試験時間の増加を抑制できる。   Further, the current can be applied from the active load 5 provided for each output pin of the DUT 1 and the output resistance R for each output pin of the DUT 1 can be obtained at high speed by the A / D converter 3. Even if it is used for correcting the gradation voltage value, an increase in test time can be suppressed.

次に、他の実施例を図２に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。   Next, another embodiment will be described with reference to FIG. Here, the same components as those shown in FIG.

図２において、減算部７は、ＤＵＴ１の出力ピンとアンプ２の間に設けられ、出力を所定電圧で減算する。そして、減算部７は、Ｄ／Ａコンバータ７１、減算器７２からなる。Ｄ／Ａコンバータ７１は所定電圧を出力する。減算器７２は、スイッチＳＷ１，ＳＷ２を介したＤＵＴ１からの出力とＤ／Ａコンバータ７１の出力とを減算し、アンプ２に出力する。   In FIG. 2, the subtracting unit 7 is provided between the output pin of the DUT 1 and the amplifier 2 and subtracts the output by a predetermined voltage. The subtracting unit 7 includes a D / A converter 71 and a subtracter 72. The D / A converter 71 outputs a predetermined voltage. The subtractor 72 subtracts the output from the DUT 1 via the switches SW 1 and SW 2 and the output of the D / A converter 71 and outputs the result to the amplifier 2.

このような装置の動作を説明する。ＤＵＴ１が出力する階調電圧から減算器７２で、Ｄ／Ａコンバータ７１の出力を減算し、アンプ２で増幅して、Ａ／Ｄコンバータ３に出力する。その他の動作は、図１に示す装置と同様なので説明を省略する。このように、減算部７で、ＤＵＴ１の階調電圧を減算し、アンプ２で増幅することにより、Ａ／Ｄコンバータ３で高精度に階調電圧の測定が行える。   The operation of such an apparatus will be described. The subtracter 72 subtracts the output of the D / A converter 71 from the gradation voltage output from the DUT 1, amplifies it by the amplifier 2, and outputs it to the A / D converter 3. The other operations are the same as those of the apparatus shown in FIG. As described above, the gradation voltage of the DUT 1 is subtracted by the subtractor 7 and amplified by the amplifier 2, whereby the gradation voltage can be measured with high accuracy by the A / D converter 3.

なお、測定した出力抵抗値、電流値により、階調電圧の補正を行ったが、出力抵抗値の理想値を使用したり、アクティブロード５の設定電流を電流値にして補正を行う構成でもよい。また、ＤＵＴ１の出力ピンの代表の出力抵抗値、アクティブロード５の代表の電流値を使用して補正する構成でもよい。   Note that the gradation voltage is corrected based on the measured output resistance value and current value. However, an ideal value of the output resistance value may be used, or correction may be performed using the set current of the active load 5 as the current value. . Further, the correction may be made using the representative output resistance value of the output pin of the DUT 1 and the representative current value of the active load 5.

また、測定部は、アンプを含めた構成を示したが、Ｄ／Ａコンバータ３内にある構成でもよい。   Moreover, although the measurement part showed the structure containing an amplifier, the structure which exists in D / A converter 3 may be sufficient.

また、演算部４は、階調電圧を補正する構成を示したが、期待値側を補正して、測定値と比較し、ＤＵＴ１の良否の判定を行う構成でもよい。   Moreover, although the calculation part 4 showed the structure which correct | amends a gradation voltage, the structure which correct | amends an expected value side, compares with a measured value, and determines the quality of DUT1 may be sufficient.

また、減算部７は、減算器７２を設けた構成を示したが、加算器でもよい。この場合、Ｄ／Ａコンバータ７１に負電圧を出力させる。   Moreover, although the subtraction part 7 showed the structure which provided the subtractor 72, the adder may be sufficient. In this case, the D / A converter 71 is caused to output a negative voltage.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. 本発明の他の実施例を示した構成図である。It is the block diagram which showed the other Example of this invention.

符号の説明Explanation of symbols

１ ＤＵＴ
２ アンプ
３ Ａ／Ｄコンバータ
４ 演算部
５ アクティブロード
６ 電流測定モジュール
７ 減算部
1 DUT
2 Amplifier 3 A / D converter 4 Calculation unit 5 Active load 6 Current measurement module 7 Subtraction unit

Claims (3)

多階調電圧を出力する液晶駆動ドライバを試験するＩＣテスタにおいて、
前記液晶駆動ドライバの出力ピンごとに設けられ、液晶駆動ドライバの出力ピンに電流の供給または吸引を行い、階調測定時、発振を防止するアクティブロードと、
このアクティブロードに接続し、アクティブロードの電流値を求める電流測定モジュールと、
前記液晶駆動ドライバの出力ピンごとに設けられ、液晶駆動ドライバの出力ピンの出力の電圧測定するＡ／Ｄコンバータと、
このＡ／Ｄコンバータが求めた前記液晶駆動ドライバの出力抵抗の電圧値と前記電流測定モジュールの電流値とにより、液晶駆動ドライバの出力抵抗値を求め、階調測定時に、Ａ／Ｄコンバータの出力を、液晶駆動ドライバの出力抵抗値と前記アクティブロードの電流値とにより補正し、実際の階調電圧値を求める演算部と
を備えたことを特徴とするＩＣテスタ。 In an IC tester for testing a liquid crystal drive driver that outputs a multi-gradation voltage,
Active load provided for each output pin of the liquid crystal drive driver, supplying current to or sucking current to the output pin of the liquid crystal drive driver, and preventing oscillation at the time of gradation measurement;
A current measurement module that connects to this active load and determines the current value of the active load;
An A / D converter that is provided for each output pin of the liquid crystal drive driver and measures the output voltage of the output pin of the liquid crystal drive driver;
The output resistance value of the liquid crystal drive driver is obtained from the voltage value of the output resistance of the liquid crystal drive driver obtained by the A / D converter and the current value of the current measurement module. An IC tester comprising: an arithmetic unit that corrects the output resistance value of the liquid crystal drive driver and the current value of the active load to obtain an actual gradation voltage value. 液晶駆動ドライバの出力ピンとＡ／Ｄコンバータとの間に設けられ、出力を所定電圧で減算する減算部と、
この減算部の出力を増幅して、Ａ／Ｄコンバータに出力するアンプと
を設けたことを特徴とする請求項１記載のＩＣテスタ。 A subtracting unit provided between the output pin of the liquid crystal driving driver and the A / D converter, and subtracting the output by a predetermined voltage;
2. An IC tester according to claim 1, further comprising an amplifier for amplifying the output of the subtracting section and outputting the amplified output to the A / D converter. 演算部は、（出力抵抗値）×(電流値)により補正して、液晶駆動ドライバの出力電圧値を求めることを特徴とする請求項１または２記載のＩＣテスタ。   3. The IC tester according to claim 1, wherein the calculation unit corrects by (output resistance value) × (current value) to obtain an output voltage value of the liquid crystal drive driver.
JP2005296019A 2005-10-11 2005-10-11 IC tester Expired - Fee Related JP4596264B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005296019A JP4596264B2 (en) 2005-10-11 2005-10-11 IC tester
KR1020060084227A KR100815537B1 (en) 2005-10-11 2006-09-01 Ic tester
TW095137402A TWI311651B (en) 2005-10-11 2006-10-11 Ic tester
CN200610136101A CN100580471C (en) 2005-10-11 2006-10-11 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296019A JP4596264B2 (en) 2005-10-11 2005-10-11 IC tester

Publications (2)

Publication Number Publication Date
JP2007107894A JP2007107894A (en) 2007-04-26
JP4596264B2 true JP4596264B2 (en) 2010-12-08

Family

ID=38018558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296019A Expired - Fee Related JP4596264B2 (en) 2005-10-11 2005-10-11 IC tester

Country Status (4)

Country Link
JP (1) JP4596264B2 (en)
KR (1) KR100815537B1 (en)
CN (1) CN100580471C (en)
TW (1) TWI311651B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109239582B (en) * 2018-10-19 2023-12-15 上海芯哲微电子科技股份有限公司 Testing device for charging management integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101146A (en) * 1989-09-13 1991-04-25 Seiko Instr Inc Ic inspection apparatus
JPH0559354U (en) * 1992-01-28 1993-08-06 株式会社アドバンテスト IC test equipment
JPH05273299A (en) * 1992-03-27 1993-10-22 Yokogawa Electric Corp Circuit inspection method
JP3638697B2 (en) * 1996-01-22 2005-04-13 株式会社アドバンテスト Driver IC output resistance measuring instrument
JPH11230995A (en) * 1998-02-17 1999-08-27 Advantest Corp Waveform measuring apparatus
JP4488553B2 (en) * 1999-07-14 2010-06-23 株式会社アドバンテスト Waveform acquisition method and waveform acquisition device operating using this method
JP4097986B2 (en) * 2002-04-30 2008-06-11 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method
JP2005069970A (en) 2003-08-27 2005-03-17 Yokogawa Electric Corp IC tester

Also Published As

Publication number Publication date
CN100580471C (en) 2010-01-13
TW200714910A (en) 2007-04-16
CN1948982A (en) 2007-04-18
JP2007107894A (en) 2007-04-26
TWI311651B (en) 2009-07-01
KR100815537B1 (en) 2008-03-20
KR20070040292A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
KR100561894B1 (en) Semiconductor testing apparatus and semiconductor testing method
KR20210154121A (en) Display device
US7616147B2 (en) Analog-to-digital converter
JP2005157321A (en) Semiconductor device and method for testing semiconductor device
US6795046B2 (en) Self-calibrating image display device
JP4290370B2 (en) Driving device for driving display and display device including driving device
CN107799059B (en) Display device and driving method thereof
JP2005084260A (en) Display panel conversion data determination method and measuring apparatus
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
JP4596264B2 (en) IC tester
CN110710195B (en) Image display apparatus and control method thereof
US20070126618A1 (en) Display device drive device, display device, and drive device or display device check method
WO2012137708A1 (en) Semiconductor device and method for inspecting same
CN1781136A (en) Driving device of display device, display device, driving device or inspection method of display device
KR100708329B1 (en) Ic tester
US20060033509A1 (en) Differential comparator circuit, test head, and test apparatus
KR100827736B1 (en) Ic tester
JP3554767B2 (en) Semiconductor test equipment
JP4166718B2 (en) Inspection method of semiconductor integrated circuit
JP2006138844A (en) IC tester
JP2007147469A (en) IC tester
JP4232637B2 (en) IC tester
JP2002098738A (en) IC tester
JP2002156412A (en) IC tester
JP2003240821A (en) IC tester

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees