JP4600470B2 - 送電制御装置、送電装置、電子機器及び無接点電力伝送システム - Google Patents

Description

本発明は、送電制御装置、送電装置、電子機器及び無接点電力伝送システム等に関する。

近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている、この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。

無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、受電装置（２次側）から送電装置（１次側）へのデータ送信を、いわゆる負荷変調により実現している。そして送電装置は、１次コイルの誘起電圧をコンパレータ等により検出することで、受電装置からの送信データが「０」なのか「１」なのかを判断する。

しかしながら、この特許文献１の従来技術では、誘起電圧のピーク電圧を所定のしきい値電圧と比較することで、送信データを検出していた。ところが、電源電圧やコイルインダクタンス等の素子定数バラツキにより、検出電圧の判定のために用いられるしきい値電圧もばらついてしまう。このため、２次側の負荷変動を正確に検出することが難しいという課題があった。
特開２００６−６０９０９号公報

本発明の幾つかの態様によれば、２次側の負荷変動を適正に検出できる送電制御装置、送電装置、電子機器及び無接点電力伝送システムを提供できる。

本発明は、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、検出されたパルス幅情報に基づいて、２次側の負荷変動を検出する制御回路を含む送電制御装置に関係する。

本発明ではパルス幅検出回路は、１次コイルの誘起電圧信号の波形整形信号と、１次コイルの駆動周波数（交流周波数）を規定する駆動クロックを受けて、パルス幅情報を検出する。そして、このパルス幅情報に基づいて、２次側の負荷変動が検出される。このようにすれば、電圧、電流を個別に検出し、その位相差で判定する手法を採用しなくても、電圧波形を簡単なアナログ波形整形することで、デジタル回路処理により２次側の負荷変動を安定して検出できる。従って、簡素な構成で２次側の負荷変動を適正に検出できる。

また本発明では、前記制御回路は、検出されたパルス幅情報に基づいて、前記受電装置が負荷変調により送信したデータを検出してもよい。

このようにすれば、受電装置が送信したデータを、パルス幅情報に基づいて適正に検出できるようになり、受電装置との間の安定性の高いデータ転送を実現できる。

また本発明では、前記パルス幅検出回路は、前記駆動クロックが非アクティブの電圧レベルからアクティブの電圧レベルに変化する第１のポイントから、前記波形整形信号がアクティブの電圧レベルから非アクティブの電圧レベルに変化する第２のポイントまでの期間であるパルス幅期間を計測することで、パルス幅情報を検出してもよい。

このようにすれば、第１、第２のポイントの間のパルス幅期間を計測するだけでパルス幅情報を検出でき、簡素な構成で２次側の負荷変動を検出できる。

また本発明では、前記パルス幅検出回路は、前記パルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記パルス幅期間の長さを計測するカウンタを含んでもよい。

このようにすれば、パルス幅期間を、カウンタに基づいてデジタル的に正確に計測できるようになる。

また本発明では、前記パルス幅検出回路は、前記波形整形信号と前記駆動クロックを受け、前記パルス幅期間においてアクティブになるイネーブル信号を生成するイネーブル信号生成回路を含み、前記カウンタは、前記イネーブル信号がアクティブである場合に、カウント値のインクリメント又はデクリメントを行ってもよい。

このようにすれば、イネーブル信号の生成だけで、パルス幅期間をカウントするためのカウント処理を制御できるようになり、処理を簡素化できる。

また本発明では、前記イネーブル信号生成回路は、そのクロック端子に前記駆動クロックが入力され、そのデータ端子に高電位側電源又は低電位側電源の電圧が入力され、前記波形整形信号がアクティブである場合にリセット又はセットされるフリップフロップ回路を含んでもよい。

このようにすれば、フリップフロップ回路を設けるだけという簡素な構成でイネーブル信号の生成を実現できる。

また本発明では、前記波形整形回路は、その非反転入力端子に１次コイルの誘起電圧信号が入力され、その反転入力端子に所与の設定電圧が入力されるコンパレータを含んでもよい。

このようにすれば、コンパレータの反転入力端子に入力される設定電圧を制御することで、負荷変動の検出精度を向上できる。また、このようなコンパレータを用いると、駆動クロックの変化タイミングに対して、波形整形信号の変化タイミングが遅延する可能性もあるが、上記のようなフリップフロップ回路を用いることで、この遅延期間においてもカウント処理が行われるため、正確なカウント値を得ることができる。

また本発明では、前記パルス幅検出回路は、前記カウンタからのカウント値を保持するカウント値保持回路と、前記カウント値保持回路に今回保持されたカウント値と前回に保持されたカウント値を比較し、大きい方のカウント値を出力する出力回路を含んでもよい。

このようにすれば、雑音等によるパルス幅期間の変動を抑えることが可能になり、安定したパルス幅検出を実現できる。また振幅検出手法との組み合わせも容易化できる。

また本発明では、前記パルス幅検出回路は、前記カウンタからのカウント値を保持するカウント値保持回路と、前記カウント値保持回路に保持された複数のカウント値の平均値を出力する出力回路を含んでもよい。

このようにしても、雑音等によるパルス幅期間の変動を抑えることが可能になり、安定したパルス幅検出を実現できる。

また本発明では、前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、検出された前記振幅情報のＡ／Ｄ変換を行うＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からのデータをラッチする第１のラッチ回路と、前記パルス幅検出回路からのデータをラッチする第２のラッチ回路を含み、前記第２のラッチ回路は、前記第１のラッチ回路のラッチタイミングと同期したタイミングで、前記パルス幅検出回路からのデータをラッチしてもよい。

このようにすれば、パルス幅検出により得られたデータと振幅検出により得られたデータを同じタイミングでラッチできる。これによりパルス幅検出と振幅検出の間の回路互換性を保つことができ、制御回路のシーケンス処理や判断処理を簡素化できる。

また本発明は、上記のいずれかに記載の送電制御装置と、交流電圧を生成して前記１次コイルに供給する送電部とを含む送電装置に関係する。

また本発明は、上記に記載の送電装置を含む電子機器に関係する。

また本発明は、送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記受電装置は、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、前記送電装置は、前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、検出されたパルス幅情報に基づいて、２次側の負荷変動を検出する制御回路を含む無接点電力伝送システムに関係する。

本発明は、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、検出されたパルス幅情報に基づいて、前記送電制御装置を制御する制御回路を含む送電制御装置に関係する。

本発明は上記に記載の送電制御装置と、交流電圧を生成して前記１次コイルに供給する送電部とを含む送電装置に関係する。

本発明は、上記に記載の送電装置を含む電子機器に関係する。

本発明は、送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記送電装置は上記に記載の送電装置である無接点電力伝送システムに関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。

充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。

なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。

図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。

２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、少なくとも図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と負荷９０（本負荷）を含む。そして図２の構成により、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。

送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、電圧検出回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、電圧検出回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。

そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。

１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。

電圧検出回路１４は１次コイルＬ１の誘起電圧を検出する回路であり、例えば抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には低電位側電源）との間に設けられるダイオードＤＡ１を含む。

この電圧検出回路１４は、１次コイルＬ１のコイル端電圧信号の半波整流回路として機能する。そして、１次コイルＬ１のコイル端電圧を抵抗ＲＡ１、ＲＡ２で分圧することで得られた信号ＰＨＩＮ（誘起電圧信号、半波整流信号）が、送電制御装置２０の波形整形回路３２に入力される。即ち抵抗ＲＡ１、ＲＡ２は電圧分割回路（抵抗分割回路）を構成し、その電圧分割ノードＮＡ３から信号ＰＨＩＮが出力される。

表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。

送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、駆動クロック生成回路２５、ドライバ制御回路２６、波形整形回路３２、パルス幅検出回路３３を含むことができる。

制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。

発振回路２４は例えば水晶発振回路により構成され、１次側のクロックを生成する。駆動クロック生成回路２５は、駆動周波数を規定する駆動クロックを生成する。そして、ドライバ制御回路２６は、この駆動クロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。

波形整形回路３２は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ（コイル端電圧）を波形整形し、波形整形信号を出力する。具体的には例えば信号ＰＨＩＮが所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号を出力する。

パルス幅検出回路３３は、１次コイルＬ１の誘起電圧信号ＰＨＩＮのパルス幅情報（コイル端電圧波形が所与の設定電圧以上になるパルス幅期間）を検出する。具体的には、波形整形回路３２からの波形整形信号と、駆動クロック生成回路２５からの駆動クロックを受け、波形整形信号のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。

制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、送電制御装置２０を制御する。例えばパルス幅情報に基づいて２次側（受電装置４０側）の負荷変動（負荷の高低）を検出する。具体的には、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出などを行う。即ち、誘起電圧信号のパルス幅情報であるパルス幅期間は、２次側の負荷変動に応じて変化する。制御回路２２は、このパルス幅期間（パルス幅期間の計測により得られたカウント値）に基づいて２次側の負荷変動を検知する。これにより、図３（Ｂ）のように受電装置４０の負荷変調部４６が負荷変調によりデータを送信した場合に、この送信データを検出することが可能になる。

受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。

受電部４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。

受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。

負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させて、図３（Ｂ）に示すように１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ１、ＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。

例えば図３（Ｂ）のように、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために２次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。

給電制御部４８は負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。

トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的にはトランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。

トランジスタＴＢ１（Ｐ型のＣＭＯＳトランジスタ）は、出力保証回路５４からの信号Ｐ４Ｑにより制御される。具体的には、ＩＤ認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ＡＣアダプタの接続が検出されたり、電源電圧ＶＤ５が受電制御装置５０（制御回路５２）の動作下限電圧よりも小さい場合等に、オフになる。

受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また受電制御装置５０は、制御回路５２（受電側）、出力保証回路５４、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。

制御回路５２（制御部）は受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。

出力保証回路５４は、低電圧時（０Ｖ時）の受電装置４０の出力を保証する回路であり、電圧出力ノードＮＢ７から受電装置４０側への電流の逆流を防止する。

位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には信号ＡＤＩＮを、コンパレータで２値に変換又はＡ／Ｄ変換でレベル判定して、位置関係が適正であるか否かを判断する。

発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。

満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（２次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。

負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含む。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。

次に、送電側と受電側の動作の概要について図４のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると（ステップＳ１）、位置検出用の一時的な電力伝送を行う（ステップＳ２）。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置５０のリセットが解除される（ステップＳ１１）。すると受電側は、信号Ｐ１ＱをＨレベルに設定し、信号Ｐ４Ｑをハイインピーダンス状態に設定する（ステップＳ１２）。これによりトランジスタＴＢ２、ＴＢ１が共にオフになり、負荷９０との間の電気的な接続が遮断される。

次に、受電側は、位置検出回路５６を用いて、１次コイルＬ１と２次コイルＬ２の位置関係が適正か否かを判断する（ステップＳ１３）。そして位置関係が適正である場合には、受電側はＩＤの認証処理を開始し、認証フレームを送電側に送信する（ステップＳ１４）。具体的には図３（Ｂ）で説明した負荷変調により認証フレームのデータを送信する。

送電側は、認証フレームを受信すると、ＩＤが一致するか否かなどの判断処理を行う（ステップＳ３）。そしてＩＤ認証を許諾する場合には、許諾フレームを受電側に送信する（ステップＳ４）。具体的には図３（Ａ）で説明した周波数変調によりデータを送信する。

受電側は、許諾フレームを受信し、その内容がＯＫである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する（ステップＳ１５、Ｓ１６）。一方、送電側は、スタートフレームを受信し、その内容がＯＫである場合には、通常の電力伝送を開始する（ステップＳ５、Ｓ６）。そして受電側は信号Ｐ１Ｑ、Ｐ４ＱをＬレベルに設定する（ステップＳ１７）。これによりトランジスタＴＢ２、ＴＢ１が共にオンになるため、負荷９０に対する電力伝送が可能になり、負荷への電力供給（ＶＯＵＴの出力）が開始する（ステップＳ１８）。

３．パルス幅検出
図５に本実施形態の送電制御装置２０の具体的な構成例を示す。なお本実施形態の送電制御装置２０は図５の構成に限定されず、その構成要素の一部（例えばラッチ回路、電圧検出回路、波形整形回路）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図５において１次コイルＬ１のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧などが変動すると、誘起電圧信号ＰＨＩＮのピーク電圧（振幅）も変動する。従って、信号ＰＨＩＮのピーク電圧を検出する手法だけでは、負荷変動の正確な検出を実現できないおそれがある。そこで図５では、誘起電圧信号ＰＨＩＮのパルス幅情報の検出を行うことで、負荷変動を検出している。

波形整形回路３２は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ（コイル端電圧）を波形整形し、波形整形信号ＷＦＱを出力する。具体的には例えば信号ＰＨＩＮが所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号ＷＦＱを出力する。

駆動クロック生成回路２５は、１次コイルＬ１の駆動周波数を規定する駆動クロックＤＲＣＫを生成する。具体的には発振回路２４で生成された基準クロックＣＬＫを分周して駆動クロックＤＲＣＫを生成する。１次コイルＬ１には、この駆動クロックＤＲＣＫの駆動周波数の交流電圧が供給されることになる。

ドライバ制御回路２６は、駆動クロックＤＲＣＫに基づいてドライバ制御信号を生成し、１次コイルＬ１を駆動する送電部１２の送電ドライバ（第１、第２の送電ドライバ）に出力する。この場合、送電ドライバを構成するインバータ回路に貫通電流が流れないように、インバータ回路のＰ型トランジスタのゲートに入力される信号とＮ型トランジスタのゲートに入力される信号が、互いにノンオーバラップの信号になるようにドライバ制御信号を生成する。

パルス幅検出回路３３は、１次コイルＬ１の誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。具体的には、波形整形回路３２からの波形整形信号ＷＦＱと、駆動クロック生成回路２５からの駆動クロックＤＲＣＫ（ドライバ制御信号）を受け、波形整形信号ＷＦＱのパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。

更に具体的にはパルス幅検出回路３３は、駆動クロックＤＲＣＫ（ドライブ制御信号）が、非アクティブの電圧レベル（例えばＬレベル）からアクティブの電圧レベル（例えばＨレベル）に変化する第１のポイント（例えば立ち上がりエッジ。駆動開始ポイント）から、波形整形信号ＷＦＱが、アクティブの電圧レベル（例えばＨレベル）から非アクティブの電圧レベル（例えばＬレベル）に変化する第２のポイント（例えば立ち下がりエッジ。波形整形信号の終了ポイント）までの期間であるパルス幅期間を計測することで、パルス幅情報を検出する。例えば駆動クロックＤＲＣＫの電圧変化により誘起された電圧信号ＰＨＩＮが、所与のしきい値電圧以上になるパルス幅期間を計測する。そして駆動クロックＤＲＣＫのパルス幅に対する波形整形信号ＷＦＱ（誘起電圧信号）のパルス幅の大きさを計測する。この場合のパルス幅期間の計測は例えば基準クロックＣＬＫを用いて行う。そしてパルス幅検出回路３３での計測結果のデータＰＷＱは、ラッチ回路３４にラッチされる。具体的にはパルス幅検出回路３３は、基準クロックＣＬＫによりカウント値のインクリメント（又はデクリメント）を行うカウンタを用いて、パルス幅期間を計測し、その計測結果のデータＰＷＱがラッチ回路３４にラッチされる。

制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、２次側（受電装置４０側）の負荷変動（負荷の高低）を検出する。具体的には制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、受電装置４０が負荷変調により送信したデータの検出を行う。或いは異物検出や着脱検出などの過負荷状態の検出を行ってもよい。

図６（Ａ）、図６（Ｂ）に、１次コイルＬ１のコイル端電圧波形の測定結果を示す。図６（Ａ）、図６（Ｂ）は、各々、受電側の負荷電流が１５０ｍＡ、３００ｍＡの場合の電圧波形である。コイル端電圧が所与の設定電圧ＶＲ以上になるパルス幅期間ＴＰＷは、負荷電流が大きくなるほど（高負荷になるほど）、短くなる。従って、このパルス幅期間ＴＰＷを計測することで、受電装置４０の負荷変調部４６の負荷の高低を判断することができ、受電側からの送信データが「０」なのか「１」なのかを判断できる。例えば図３（Ｂ）のように低負荷時が「０」、高負荷時が「１」と規定されていたとする。この場合には、パルス幅期間ＴＰＷが所与の基準パルス幅期間よりも長ければ、低負荷であるため、「０」と判断でき、短ければ、高負荷であるため、「１」と判断できる。

図７に、駆動クロックＤＲＣＫ（ドライブ制御信号）とコイル端電圧波形の関係を模式的に示す。駆動クロックＤＲＣＫは、タイミングｔ２１でＨレベル（アクティブ）になり、タイミングｔ２２でＬレベル（非アクティブ）になる。一方、コイル端電圧は、駆動クロックＤＲＣＫがＨレベルになるタイミングｔ２１で急峻に立ち上がり、その後、立ち下がる。そして図７に示すように受電側の負荷が低くなればなるほど、コイル端電圧の立ち下がりが緩やかになる。このため、コイル端電圧（誘起電圧信号）が所与の設定電圧以上になるパルス幅期間は、受電側の負荷が低くなればなるほど長くなる。従って、このパルス幅期間を計測することで、受電側の負荷が、低負荷、中負荷、高負荷、過負荷のいずれなのかを判断できる。

なお、パルス幅期間を計測するための設定電圧ＶＲ（例えば０Ｖ以上の電圧。Ｎ型トランジスタのしきい値電圧以上の電圧）としては、負荷変動の検出精度が最適になる電圧を適宜選択設定すればよい。

図８（Ａ）に無負荷時における１次側の等価回路を示し、図８（Ｂ）に有負荷時における等価回路を示す。図８（Ａ）に示すように無負荷時においては、キャパシタンスＣと、１次側の漏れインダクタンスＬｌ１及び結合インダクタンスＭにより直列共振回路が形成される。従って、図８（Ｃ）のＢ１に示すように、無負荷時の共振特性はＱ値が高いシャープな特性になる。一方、有負荷の場合には２次側の漏れインダクタンスＬｌ２及び２次側の負荷のレジスタンスＲＬが加わる。従って図８（Ｂ）に示すように、有負荷の場合の共振周波数ｆｒ２、ｆｒ３は、無負荷の場合の共振周波数ｆｒ１に比べて大きくなる。またレジスタンスＲＬの影響により、有負荷時の共振特性はＱ値が低い緩やかな特性になる。更に低負荷（ＲＬ大）から高負荷（ＲＬ小）になるにつれて、共振周波数が高くなり、共振周波数がコイルの駆動周波数（ＤＲＣＫの周波数）に近づく。

このように共振周波数が駆動周波数に近づくと、図６（Ａ）、図６（Ｂ）に示すように、共振波形である正弦波の部分が徐々に見えてくる。即ち図６（Ａ）のような低負荷時の電圧波形では、駆動波形である方形波の方が、共振波形である正弦波よりも支配的になっている。これに対して図６（Ｂ）のような高負荷時の電圧波形では、共振波形である正弦波の方が、駆動波形である方形波よりも支配的になる。この結果、コイル端電圧が設定電圧ＶＲ以上になるパルス幅期間ＴＰＷは、高負荷になるほど短くなる。従って、このパルス幅期間ＴＰＷを計測することで、簡素な構成で受電側の負荷の変動（高低）を判断できる。

例えば受電側の負荷変動を、負荷による位相特性で判断する手法も考えられる。ここで負荷による位相特性とは、電圧・電流位相差のことを指すが、この手法では、回路構成が複雑になり、高コスト化を招くという問題がある。

これに対して本実施形態のパルス幅検出手法では、電圧波形を利用し、簡単な波形整形回路と計数回路（カウンタ）でデジタルデータとして処理できるため、回路構成が簡素化できるという利点がある。また、電圧波形を用いて負荷変動を検出する振幅検出手法との組み合わせの実現も容易であるという利点がある。

図９に本実施形態の送電制御装置２０の具体的な構成例を示す。図９では波形整形回路３２は、ＶＤＤ（高電位側電源）とＧＮＤの間に直列に接続された抵抗ＲＣ１及びＮ型のトランジスタＴＣ１と、インバータ回路ＩＮＶＣを含む。トランジスタＴＣ１のゲートには、電圧検出回路１４からの信号ＰＨＩＮが入力される。そして信号ＰＨＩＮがトランジスタＴＣ１のしきい値電圧よりも高くなると、ＴＣ１がオンになりノードＮＣ１の電圧がＬレベルになるため、波形整形信号ＷＦＱはＨレベルになる。一方、信号ＰＨＩＮがしきい値電圧よりも低くなると、波形整形信号ＷＦＱはＬレベルになる。

パルス幅検出回路３３はカウンタ１２２を含む。このカウンタ１２２は、パルス幅期間においてカウント値のインクリメント（又はデクリメント）を行い、得られたカウント値に基づいてパルス幅期間の長さを計測する。この場合、カウンタ１２２は例えば基準クロックＣＬＫに基づいてカウント値のカウント処理を行う。

更に具体的には、パルス幅検出回路３３はイネーブル信号生成回路１２０を含む。このイネーブル信号生成回路１２０は、波形整形信号ＷＦＱと駆動クロックＤＲＣＫを受け、パルス幅期間においてアクティブになるイネーブル信号ＥＮＱを生成する。そしてカウンタ１２２は、イネーブル信号ＥＮＱがアクティブ（例えばＨレベル）である場合に、カウント値のインクリメント（又はデクリメント）を行う。

このイネーブル信号生成回路１２０は、そのクロック端子に駆動クロックＤＲＣＫが入力され、そのデータ端子にＶＤＤ（広義には高電位側電源）の電圧が入力され、波形整形信号ＷＦＱが非アクティブ（Ｌレベル）である場合にリセットされるフリップフロップ回路ＦＦＣ１により構成できる。このフリップフロップ回路ＦＦＣ１によれば、波形整形信号ＷＦＱがアクティブ（Ｈレベル）になった後に、駆動クロックＤＲＣＫがアクティブ（Ｈレベル）になると、その出力信号であるイネーブル信号ＥＮＱがアクティブ（Ｈレベル）になる。その後、波形整形信号ＷＦＱが非アクティブ（Ｌレベル）になると、フリップフロップ回路ＦＦＣ１はリセットされて、その出力信号であるイネーブル信号ＥＮＱが非アクティブ（Ｌレベル）になる。従って、カウンタ１２２は、イネーブル信号ＥＮＱがアクティブになる期間を基準クロックＣＬＫでカウントすることで、パルス幅期間を計測できる。

なおイネーブル信号生成回路１２０を、そのクロック端子に駆動クロックＤＲＣＫが入力され、そのデータ端子にＧＮＤ（低電位側電源）が接続され、波形整形信号ＷＦＱが非アクティブである場合にセットされるフリップフロップ回路により構成してもよい。この場合には、フリップフロップ回路の出力信号の反転信号を、イネーブル信号ＥＮＱとしてカウンタ１２２に入力すればよい。

カウント値保持回路１２４は、カウンタ１２２からのカウント値ＣＮＴ（パルス幅情報）を保持する。そして保持されたカウント値のデータＬＴＱ２は出力回路１２６に出力される。

出力回路１２６（フィルタ回路、ノイズ除去回路）はカウント値保持回路１２４に保持されたカウント値のデータＬＴＱ２を受けて、データＰＷＱを出力する。この出力回路１２６は、例えばカウント値保持回路１２４に今回保持されたカウント値と前回に保持されたカウント値を比較し、大きい方のカウント値を出力する比較回路１３０を含むことができる。これにより出力回路１２６からは、最大値のカウント値が保持されて出力されるようになる。このようにすれば、雑音等によるパルス幅期間の変動を抑えることが可能になり、安定したパルス幅検出を実現できる。また振幅検出手法との組み合わせも容易化できる。

図１０に、図９の回路の動作を説明するための信号波形例を示す。タイミングｔ３１で波形整形信号ＷＦＱがＨレベルになると、フリップフロップ回路ＦＦＣ１のリセットが解除される。そしてタイミングｔ３２で、駆動クロックＤＲＣＫがＨレベルになると、その立ち上がりエッジでＶＤＤの電圧がフリップフロップ回路ＦＦＣ１に取り込まれ、これによりイネーブル信号ＥＮＱがＬレベルからＨレベルに変化する。この結果、カウンタ１２２がカウント処理を開始し、基準クロックＣＬＫを用いてパルス幅期間ＴＰＷを計測する。

次にタイミングｔ３３で、波形整形信号ＷＦＱがＬレベルになると、フリップフロップ回路ＦＦＣ１がリセットされて、イネーブル信号ＥＮＱがＨレベルからＬレベルに変化する。これによりカウンタ１２２のカウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷを表す計測結果になる。

同様にして図１０では、タイミングｔ３４で波形整形信号ＷＦＱがＨレベルになり、タイミングｔ３５でイネーブル信号ＥＮＱがＨレベルになることで、カウント処理が開始する。その後、タイミングｔ３６で波形整形信号ＷＦＱ及びイネーブル信号ＥＮＱがレベルになることで、カウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷを表す計測結果になる。

そして図１０に示すように、受電側が低負荷である場合には、パルス幅期間ＴＰＷが長くなるため、カウント値も大きくなる。一方、受電側が高負荷である場合には、パルス幅期間ＴＰＷが短くなるため、カウント値も小さくなる。従って、制御回路２２は、これらのカウント値の大小に基づいて受電側の負荷の高低を判断できることになる。

なお波形整形回路３２の構成は図９の構成に限定されない。例えば図１１（Ａ）に示すように、その非反転入力端子（第１の端子）に信号ＰＨＩＮが入力され、その反転入力端子（第２の端子）に設定電圧ＶＲが入力されるコンパレータＣＰＣ１により波形整形回路３２を構成してもよい。このようなコンパレータＣＰＣ１を用いれば、設定電圧ＶＲを任意に調整できるため、負荷変動の検出精度を向上できる。

またイネーブル信号生成回路１２０の構成も図９の構成に限定されない。例えば図１１（Ｂ）に示すように、その第１の入力端子に駆動クロックＤＲＣＫが入力され、その第２の入力端子に波形整形信号ＷＦＱが入力されるＡＮＤ回路ＡＮＣ１によりイネーブル信号生成回路１２０を構成してもよい。

但し、波形整形回路３２として図１１（Ａ）の構成を採用する場合には、イネーブル信号生成回路１２０は図９の構成であることが望ましい。例えば図１２に波形整形回路３２が図１１（Ａ）の構成である場合の信号波形例を示す。コンパレータＣＰＣ１を用いた波形整形回路３２を採用すると、図１２に示すように、駆動クロックＤＲＣＫの立ち上がりエッジ（タイミングｔ３２、ｔ３５）に対して、波形整形信号ＷＦＱの立ち上がりエッジが遅延する場合がある。例えばコンパレータＣＰＣ１に入力する設定電圧ＶＲが高くなると、この遅延が大きくなる。そして波形整形信号ＷＦＱの立ち上がりエッジが遅延した場合に、図１１（Ｂ）のようなＡＮＤ回路ＡＮＣ１を用いてイネーブル信号生成回路１２０を構成すると、イネーブル信号ＥＮＱのパルス幅期間ＴＰＷが実際よりも短くなってしまう。この結果、カウント処理により得られたカウント値が不正確になる。

この点、イネーブル信号生成回路１２０として図９の構成を採用すれば、波形整形信号ＷＦＱの立ち上がりエッジが遅延した場合にも、イネーブル信号ＥＮＱはタイミングｔ３２、ｔ３５で立ち上がるようになるため、パルス幅期間ＴＰＷは短くならず、正確なカウント値を得ることができる。

また出力回路１２６の構成も図９の構成に限定されない。例えば図１３に示すように、出力回路１２６を、カウント値保持回路１２４に保持された複数のカウント値（例えば今回のカウント値と前回のカウント値）の平均値（移動平均）を求める平均化回路１３２により構成してもよい。このような平均化回路１３２を用いれば、カウント値に雑音成分が重畳した場合にも、これを除去することができ、安定したパルス幅検出を実現できる。また振幅検出手法との組み合わせも容易化できる。

４．変形例
図１４に本実施形態の変形例を示す。この変形例では、誘起電圧信号のパルス幅検出に加えて、振幅検出も行っている。図１４が図５と異なる点は、振幅検出回路２８、Ａ／Ｄ変換回路２９、ラッチ回路３０などが追加された点である。なお変形例の構成は図１４に限定されず、例えばＡ／Ｄ変換回路２９やラッチ回路３０、３４などの構成要素を省略してもよく、例えばＡ／Ｄ変換回路２９の代わりに、ピーク電圧としきい値電圧を比較する複数のコンパレータを設けてもよい。

振幅検出回路２８は、１次コイルＬ１の一端の誘起電圧に相当する誘起電圧信号ＰＨＩＮの振幅情報（ピーク電圧、振幅電圧、実効電圧）を検出し、受電側の負荷変動を検出する。これにより、異物検出、着脱検出、データ検出等が可能になる。なお受電側の負荷が高くなったか低くなったかを、ピーク電圧を用いて判断してもよいし、ピーク電圧以外の物理量（振幅電圧、実効電圧）を用いて判断してもよい。

Ａ／Ｄ変換回路２９は、振幅検出回路２８での検出電圧（ピーク電圧）が仮規定電圧（仮しきい値電圧）を超えたタイミングから所与の期間が経過した変換タイミングで、検出電圧のＡ／Ｄ変換を行って、基準しきい値電圧のデジタルデータを求める。そして制御回路２２は、基準しきい値電圧のデジタルデータを用いて、異物検出、着脱検出及びデータ検出の少なくとも１つを行う。

具体的には、制御回路２２は、検出電圧が仮規定電圧（ＳＩＧＨ０）を超えたタイミングから、カウンタ１０２を用いたカウント処理を開始し、Ａ／Ｄ変換回路２９は、このカウンタ１０２のカウント値に基づき設定された変換タイミングでＡ／Ｄ変換を行う。更に具体的には、振幅検出回路２８は、１次コイルＬ１の誘起電圧信号（半波整流信号）のピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。そして制御回路２２は、ピーク電圧が仮規定電圧を超えたタイミングから第１の期間が経過したリセットタイミング（リセット期間）で、保持ノードの電荷を低電位側電源に放電するリセット制御を行う。Ａ／Ｄ変換回路２９は、リセットタイミングから第２の期間が経過した変換タイミングで、ピーク電圧のＡ／Ｄ変換を行って、基準しきい値電圧（ＳＩＧＨＶ）のデジタルデータを求める。

例えば振幅検出回路２８が信号ＰＨＩＮの振幅情報を検出する場合に、１次コイルＬ１のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧などが変動すると、振幅検出回路２８の検出電圧（ピーク電圧、振幅電圧、実効電圧）も変動する。従って、異物検出、着脱検出、データ検出の判定のための基準しきい値電圧（判定電圧）が固定値であると、正確な検出を実現できないおそれがある。

そこで図１４ではＡ／Ｄ変換回路２９を設け、仮の規定電圧（規格電圧）から所与の期間経過したタイミングでＡ／Ｄ変換を行って、検出判定のための基準しきい値電圧を自動補正する手法を採用している。

具体的には図１５に示すような仮規定電圧ＳＩＧＨ０を設定する。この仮規定電圧ＳＩＧＨ０は、図２の受電装置４０の負荷変調部４６の負荷が無負荷（ＴＢ３がオフ）である場合のピーク電圧（広義には検出電圧）と、有負荷（ＴＢ３がオン）である場合のピーク電圧との間の電圧であり、例えばＳＩＧＨ０＝２．５Ｖである。なお仮規定電圧ＳＩＧＨ０をレジスタにより可変に設定できるようにしてもよい。

Ａ／Ｄ変換回路２９は、誘起電圧信号ＰＨＩＮのピーク電圧（信号ＰＨＱ）が仮規定電圧ＳＩＧＨ０を超えたタイミングｔ１から所与の期間ＴＰが経過した変換タイミングｔ２で、ピーク電圧のＡ／Ｄ変換を行う。そして基準しきい値電圧ＳＩＧＨＶのデジタルデータＡＤＱを求めて出力する。ラッチ回路３０は、このデータＡＤＱをラッチする。制御回路２２は、ラッチされたデータＡＤＱを用いて、異物検出、着脱検出、或いはデータ検出を行う。即ち、充電器の１次コイルの上に置かれた異物（２次コイル以外の金属）を検出したり、充電器の上に置かれた携帯電話機等の電子機器の着脱（取り外し）を検出したり、受電装置４０が負荷変調により送信したデータの「０」、「１」を検出する。

例えば図１５のタイミングｔ０で受電側の負荷変調部４６のトランジスタＴＢ３がオンになり、無負荷（負荷非接続）から有負荷（負荷接続）に変化すると、誘起電圧信号ＰＨＩＮのピーク電圧が上昇する。図１５では、このようなピーク電圧の上昇を検知するための仮の規定電圧ＳＩＧＨ０（仮のしきい値電圧）が設定されている。この仮規定電圧ＳＩＧＨ０は、受電側が無負荷である場合には、超えることがない電圧であり、ピーク電圧がＳＩＧＨ０を超えた場合には、受電側で確実に負荷が接続されたと判断できる。そこで、このタイミングｔ１から十分な期間ＴＰが経過し、ピーク電圧のレベルが安定したタイミングｔ２でＡ／Ｄ変換を行い、基準しきい値電圧ＳＩＧＨＶを求める。具体的には制御回路２２は、仮規定電圧ＳＩＧＨ０を超えたタイミングｔ１から、カウンタ１０２を用いてカウント処理（カウント値のインクリメント又はデクリメント）を開始する。そして、カウンタ１０２のカウント値に基づき設定された変換タイミングｔ２でＡ／Ｄ変換を行うように、Ａ／Ｄ変換回路２９を制御して、基準しきい値電圧ＳＩＧＨＶを求める。

そして制御回路２２は、この基準しきい値電圧ＳＩＧＨＶに基づいて、異物検出、着脱検出又はデータ検出を行う。具体的には、基準しきい値電圧ＳＩＧＨＶに対して異物検出用、着脱検出用又はデータ検出用のパラメータ電圧を減算又は加算することで異物検出用、着脱検出用又はデータ検出用のしきい値電圧を得る。そしてこれらのしきい値電圧に基づいて、異物検出、着脱検出、及びデータ検出の少なくとも１つを行う。

図１６に、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧ＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥを求めるためのしきい値テーブル１００の例を示す。制御回路２２はこのしきい値テーブル１００を用いてＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥを求める。例えば、データ検出用のしきい値電圧ＶＳＩＧＨは、基準しきい値電圧ＳＩＧＨＶに対してデータ検出用のパラメータ電圧ＰＶ１を減算することで求める。同様に、ＶＯＶＥＲはＳＩＧＨＶに対して過負荷検出用のパラメータ電圧ＰＶ２を加算することで求め、ＶＭＥＴＡＬはＳＩＧＨＶに対して異物検出用のパラメータ電圧ＰＶ３を加算することで求め、ＶＬＥＡＶＥはＳＩＧＨＶに対して着脱検出用のパラメータ電圧ＰＶ４を減算することで求める。

なお本実施形態では、まず過負荷検出を行い、過負荷が検出された場合に、電圧検出回路１４の電圧分割ノードのスイッチング制御を行って、異物検出、着脱検出を行う。この場合にパラメータ電圧ＰＶ１、ＰＶ２、ＰＶ３、ＰＶ４は例えば０．３Ｖ、０．８Ｖ、０．８Ｖ、０．１Ｖに設定できる。例えばＳＩＧＨＶ＝３．０Ｖの場合にはＶＳＩＧＨ＝３．０−０．３＝２．７Ｖになり、データ検出用のしきい値電圧ＶＳＩＧＨは、基準しきい値電圧ＳＩＧＨＶ（３．０Ｖ）と仮規定電圧ＳＩＧＨ０（２．５Ｖ）の間の電圧になる。

以上の振幅検出手法によれば、コイルのインダクタンスやコンデンサの容量値や電源電圧が変動した場合に、その変動に応じて、基準しきい値電圧ＳＩＧＨＶも変化し、ＳＩＧＨＶにより求められる異物検出用、着脱検出用、データ検出用のしきい値電圧ＶＭＥＴＡＬ、ＶＬＥＡＶＥ、ＶＳＩＧＨも変化する。即ち素子バラツキ等に応じて変化する基準しきい値電圧ＳＩＧＨＶに応じて、しきい値電圧ＶＭＥＴＡＬ、ＶＬＥＡＶＥ、ＶＳＩＧＨが自動補正される。これにより、素子バラツキを自動的に吸収することができ、安定した検出動作を実現できる。また、基準しきい値電圧ＳＩＧＨＶのＡ／Ｄ変換は、受電側の負荷が無負荷から有負荷に変化したことがＳＩＧＨ０を用いて確実に検出されたタイミングｔ１から、十分な期間ＴＰが経過したタイミングｔ２で行われる。従って、誤った基準しきい値電圧ＳＩＧＨＶが検出されてしまう事態を防止でき、誤検出が無い安定した検出動作を実現できる。

なお、１次コイルＬ１に２次コイルＬ２が近づく過程や、異物が設置された場合に、ピーク電圧が仮規定電圧ＳＩＧＨ０を超える場合がある。しかしながら、この場合には、それ以降の負荷変調のシーケンスが予め規定されたシーケンスと合致しなくなるため、ＩＤ認証エラーとなり再起動になるため、問題は生じない。

また図１５では、振幅検出回路２８の検出電圧がピーク電圧である場合の例を示しているが、振幅情報は、ピーク電圧に限定されず、誘起電圧信号の振幅の大小を表す物理量であればよい。例えば振幅情報は、誘起電圧信号の電力を表す実効電圧であってもよいし、誘起電圧信号の振幅電圧自体であってもよい。

図１７に振幅検出回路２８、Ａ／Ｄ変換回路２９の詳細な構成例を示す。図１７において振幅検出回路２８は、オペアンプＯＰＡ１、ＯＰＡ２と、保持コンデンサＣＡ１と、リセット用のＮ型のトランジスタＴＡ１を含む。オペアンプＯＰＡ１は、その非反転入力端子に信号ＰＨＩＮが入力され、その反転入力端子にオペアンプＯＰＡ２の出力ノードＮＡ５が接続される。保持コンデンサＣＡ１、リセット用トランジスタＴＡ１は、オペアンプＯＰＡ１の出力ノードであるピーク電圧の保持ノードＮＡ４と、ＧＮＤ（低電位側電源）との間に設けられる。オペアンプＯＰＡ２は、その非反転入力端子に保持ノードＮＡ４が接続され、その反転入力端子にＯＰＡ２の出力ノードＮＡ５が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプＯＰＡ２の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。

図１７のオペアンプＯＰＡ１、ＯＰＡ２、保持コンデンサＣＡ１、リセット用トランジスタＴＡ１によりピークホールド回路（ピーク検出回路）が構成される。即ち電圧検出回路１４からの検出信号ＰＨＩＮのピーク電圧が保持ノードＮＡ４にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプＯＰＡ２によりインピーダンス変換されてノードＮＡ５に出力される。

リセット用トランジスタＴＡ１はリセット期間においてがオンになり、保持ノードＮＡ４の電荷をＧＮＤ側に放電する。即ちオペアンプＯＰＡ１は、保持コンデンサＣＡ１に電荷を蓄積するだけであり、ＧＮＤ側に電荷を放電できないタイプのオペアンプになっている。このため、信号ＰＨＩＮのピーク電圧の上昇には追従できるが、ピーク電圧の下降には追従できない。またオペアンプＯＰＡ１の出力部に設けられる電荷蓄積用のＰ型のトランジスタにはリーク電流が存在するため、このＰ型トランジスタがオフである場合にも、長時間が経過すると、保持ノードＮＡ４の電圧が上昇してしまう。このため、保持ノードＮＡ４の電圧を定期的にリセットする必要もある。以上の理由により、図１７では保持ノードＮＡ４にリセット用のトランジスタＴＡ１が設けられている。

例えば本実施形態では、受電側は、送電側の交流電圧からクロックを検出（抽出）して、このクロックに同期して負荷変調を行っている。従って、受電側の負荷変調は送電側のクロックに同期して行われるため、送電側は受電側の負荷変調のタイミングを一意的に知ることができる。そこで制御回路２２は、受電側の負荷変調の負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、保持ノードＮＡ４の電荷をＧＮＤ側に放電するリセット制御を行う。このようにすれば、ピーク電圧の下降に追従できないタイプのオペアンプＯＰＡ１を採用した場合にも、適正なピークホールド動作を実現できる。またピーク電圧が仮規定電圧ＳＩＧＨ０を超えるのを待つ待機モード時に、定期的に保持ノードＮＡ４の電圧をリセットすることで、オペアンプＯＰＡ１のＰ型トランジスタの漏れ電流による保持電圧の上昇を防止できる。

図１８に振幅検出回路２８の動作を説明するための信号波形例を示す。図１８に示すように信号ＰＨＩＮは、半波整流回路である電圧検出回路１４により半波整流された信号になっている。オペアンプＯＰＡ１の出力信号ＯＰＱは、信号ＰＨＩＮのパルス発生期間において、その電圧が上昇し、パルス非発生期間において、その電圧が保持コンデンサＣＡ１に保持されて維持される。そしてオペアンプＯＰＡ２の出力信号ＰＨＱは、信号ＰＨＩＮのピークに滑らかに追従する。

Ａ／Ｄ変換回路２９は、サンプルホールド回路１１０、コンパレータＣＰＡ１、逐次比較レジスタ１１２、Ｄ／Ａ変換回路１１４を含む。サンプルホールド回路１１０は信号ＰＨＱをサンプリングして、ホールドする。コンパレータＣＰＡ１は、Ｄ／Ａ変換回路１１４からのＤ／Ａ変換後のアナログ信号ＤＡＱとサンプルホールド回路１１０からのサンプルホールド信号ＳＨＱを比較する。逐次比較レジスタ１１２（逐次比較制御回路）は、コンパレータＣＰＡ１の出力信号ＣＱ１のデータを格納する。Ｄ／Ａ変換回路１１４は、逐次比較レジスタ１１２からの例えば８ビットのデジタルデータＳＡＱをＤ／Ａ変換して、アナログ信号ＤＡＱを出力する。

この逐次比較型のＡ／Ｄ変換回路２９では、コンパレータＣＰＡ１が、ＭＳＢ（最上位ビット）だけを「１」とした場合のＤ／Ａ変換後の信号ＤＡＱと、入力信号ＳＨＱ（ＰＨＱ）を比較する。そして信号ＳＨＱの電圧の方が大きければＭＳＢを「１」のままにして、小さければＭＳＢを「０」にする。そしてＡ／Ｄ変換回路２９は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして最終的に得られたデジタルデータＡＤＱをラッチ回路３０に出力する。なおＡ／Ｄ変換回路２９は図１７の構成に限定されず、例えば異なった回路構成の逐次比較型Ａ／Ｄ変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのＡ／Ｄ変換回路であってもよい。

図１９に図１７の回路の動作を説明するための信号波形例を示す。タイミングｔ１１でリセット信号ＲＳＴがＬレベル（非アクティブ）になりリセットが解除されると、ピーク電圧の信号ＰＨＱが少しだけ上昇する。その後のタイミングｔ１２で受電側（２次側）が無負荷から有負荷に変化すると、ピーク電圧が更に上昇し、タイミングｔ１３で仮規定電圧ＳＩＧＨ０を超えると、カウンタ１０２によるカウント動作が開始する。そして期間ＴＰ１（例えば１０４ＣＬＫ）が経過したリセットタイミングｔ１４で、信号ＲＳＴがＨレベル（アクティブ）になって、トランジスタＴＡ１がオンになり、保持ノードＮＡ４の電荷がＧＮＤ側に放電される。これによりピーク電圧が、一旦、下降する。そしてリセット期間ＴＰ２（例えば３２ＣＬＫ）が経過して、タイミングｔ１５になると、受電側が有負荷のままであるため、ピーク電圧が再度上昇する。その後、期間ＴＰ３（例えば３２ＣＬＫ）が経過した変換タイミングｔ１６で、Ａ／Ｄ変換回路２９によるＡ／Ｄ変換が開始し、基準しきい値電圧ＳＩＧＨＶのデジタルデータが求められる。そして期間ＴＰ４（例えば６４ＣＬＫ）が経過したタイミングｔ１７でラッチ信号ＬＡＴ１がＨレベル（アクティブ）になり、基準しきい値電圧ＳＩＧＨＶのデジタルデータがラッチ回路３０にラッチされる。

このように図１９では、ピーク電圧（ＰＨＱ）が仮規定電圧ＳＩＧＨ０を超えたタイミングから第１の期間ＴＰ１が経過したリセットタイミングｔ１４で、保持ノードＮＡ４の電荷を低電位側電源に放電するリセット制御が行われる。そしてリセットタイミングｔ１４から第２の期間（ＴＰ２＋ＴＰ３）が経過した変換タイミングｔ１６で、ピーク電圧のＡ／Ｄ変換が行われて、基準しきい値電圧ＳＩＧＨＶのデジタルデータが求められる。

即ち仮規定電圧ＳＩＧＨ０を超えてから期間ＴＰ１の経過後にリセット期間ＴＰ２を設け、保持ノードＮＡ４の電圧を一旦リセットする。そして振幅検出回路２８（ピークホールド回路）の出力が安定するのを、期間ＴＰ３の間だけ待ち、その後に、Ａ／Ｄ変換回路２９を起動して、Ａ／Ｄ変換を行う。このようにすれば、保持ノードＮＡ４の電圧がリセットされてピーク電圧が安定した後にＡ／Ｄ変換を行うことができるため、基準しきい値電圧ＳＩＧＨＶの検出精度を高めることができる。

５．パルス幅検出と振幅検出の併用
図１４の構成によればパルス幅検出と振幅検出を併用することで負荷変動の検出精度を高めることができる。

具体的には制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、受電装置４０が負荷変調により送信したデータの検出を行う。一方、振幅検出回路２８で検出された振幅情報に基づいて、異物検出及び着脱検出の少なくとも一方を行う。

更に具体的には制御回路２２は、パルス幅検出回路３３で検出されてラッチ回路３４にラッチされたパルス幅期間のデータＰＷＱ（パルス幅情報）に基づいて、データ検出を行う。一方、振幅検出回路２８、Ａ／Ｄ変換回路２９により求められ、ラッチ回路３０にラッチされた基準しきい値電圧のデジタルデータを用いて、異物検出及び着脱検出の少なくとも一方を行う。例えば図１６で説明したような異物検出用、着脱検出用のしきい値電圧を求めて、異物検出や着脱検出を行う。

例えば図１９のタイミングｔ１７において、振幅検出用の第１のラッチ回路３０は、Ａ／Ｄ変換回路２９からのデータＡＤＱ（例えば基準しきい値電圧のデータ）をラッチ信号ＬＡＴ１によりラッチする。またパルス幅検出用の第２のラッチ回路３４は、パルス幅検出回路３３からのデータＰＷＱ（パルス幅期間のデータ）をラッチ信号ＬＡＴ２によりラッチする。この場合に第２のラッチ回路３４は、第１のラッチ回路３０のラッチタイミングと同期したタイミングで、パルス幅検出回路３３からのデータをラッチする。具体的には、第１、第２のラッチ回路３０、３４は、同じタイミングのラッチ信号ＬＡＴ１、ＬＡＴ２によりデータをラッチする。

このようにすれば、パルス幅検出により得られたデータと振幅検出により得られたデータを同じタイミングでラッチして、制御回路２２に入力できる。これによりパルス幅検出と振幅検出の間の回路互換性を保つことができ、制御回路２２のシーケンス処理や判断処理を簡素化できる。

例えば図９では、出力回路１２６の比較回路１３０により、振幅検出回路２８におけるピーク電圧の保持と同様に、パルス幅検出回路３３からの出力データＰＷＱ（カウント値）についても、常に最大値に保持される。従って振幅検出回路２８、Ａ／Ｄ変換回路２９との間の回路互換を維持でき、システム構成やシーケンスの簡素化を図れる。

図２０（Ａ）にパルス幅の変化特性を示し、図２０（Ｂ）に振幅の変化特性を示す。図２０（Ａ）では、横軸が受電側の負荷電流量であり、縦軸がカウンタ１２２のカウント値（パルス幅期間）となっている。一方、図２０（Ｂ）では、横軸が受電側の負荷電流量であり、縦軸がコイル端電圧の振幅（ピーク電圧）となっている。

図２０（Ａ）のパルス幅変化特性では、Ｅ１に示すように、負荷電流量が小さく、低負荷の場合には、負荷電流量の変化に対するカウント値の変化率は大きく、感度が高い。一方、Ｅ２に示すように、負荷電流量が大きく、高負荷の場合には、負荷電流量の変化に対するカウント値の変化率は小さく、感度が低い。その理由は、正常なコイルと結合している場合は、結合度の制限により、負荷が重くなるにつれて負荷−位相特性における位相回転が飽和するためである。

一方、図２０（Ｂ）の振幅変化特性では、Ｆ１に示すように、低負荷の場合には、負荷電流量の変化に対するコイル端電圧の変化率は小さく、感度が低い。一方、Ｆ２に示すように、高負荷の場合には、負荷電流量の変化に対するカウント値の変化率が大きく、感度が高い。

このように、パルス幅検出は、高負荷領域よりも低負荷領域の方が検出感度が高い。一方、振幅検出は、低負荷領域よりも高負荷領域の方が検出感度が高い。従って、低負荷領域で負荷が変動する場合には、パルス幅検出を用いて負荷の高低を判断することが望ましく、高負荷領域で負荷が変動する場合には、振幅検出を用いて負荷の高低を判断することが望ましい。このように低負荷領域と高負荷領域で検出方式を使い分けることで、負荷変動の効率的な検出が可能になる。

具体的には、例えば負荷変調により送信されるデータを検出する場合には、比較的、低負荷の領域で負荷が変動する。従って、受電装置４０が負荷変調により送信したデータの検出については、パルス幅検出回路３３で検出されたパルス幅情報に基づいて行うことが望ましい。一方、異物検出や着脱検出などの過負荷状態の場合には、高負荷領域での感度が高いことが望ましく、異物検出や着脱検出については、振幅検出回路２８で検出された振幅情報に基づいて行うことが望ましい。このようにすることで、データ検出、異物検出、着脱検出などを、高い感度で効率良く実現できる。

なお状況によっては、データ検出を、振幅検出回路２８で検出された振幅情報に基づいて行ったり、異物検出や着脱検出などの過負荷検出を、パルス幅検出回路３３で検出されたパルス幅情報に基づいて行ってもよい。例えばデータ検出の際に高負荷領域で負荷が変動する場合には、振幅情報に基づいてデータ検出を行ったり、振幅情報とパルス幅情報を兼用してデータ検出を行う。一方、電源の供給能力が低く、過負荷により電源電圧が低下するシステムなどの場合には、パルス幅情報に基づいて異物検出や着脱検出を行ったり、パルス幅情報と振幅情報を兼用して異物検出や着脱検出を行う。

例えば図２１に異物サイズとパルス幅検出のカウント値との関係を示す。Ｇ１は正常な負荷の場合の変化特性である。Ｇ２は、異物ではない正常な負荷の場合に１次側（受電装置）において観測される計数限界値の収束横軸線である。Ｇ３の変化特性のように、計数値がＧ２の計数限界値以下になる場合には異物と判断できる。即ちＧ３は、振幅検出によっては検出できない異物の変化特性であり、コイルとの間で想定外の結合が行われ、正常な負荷（Ｇ１）ではあり得ない位相回転により小さなカウント値が観測されるため、異物と判断できる。この図２１の検出手法を振幅検出と組み合わせることで、よりインテリジェントな検出処理が可能になる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（低電位側電源、高電位側電源、検出電圧、電子機器等）と共に記載された用語（ＧＮＤ、ＶＤＤ、ピーク電圧、携帯電話機・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、パルス幅検出手法、振幅検出手法も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図。 本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。 図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図。 送電側と受電側の動作の概要について説明するためのフローチャート。 本実施形態の送電制御装置の構成例。 図６（Ａ）、図６（Ｂ）はコイル端電圧波形の測定結果を示す図。 駆動クロックとコイル端電圧波形の関係を示す模式図。 図８（Ａ）〜図８（Ｃ）は無負荷時、有負荷時の等価回路及び共振特性図。 送電制御装置の具体的な構成例。 本実施形態の動作を説明するための信号波形例。 図１１（Ａ）、図１１（Ｂ）は波形整形回路、イネーブル信号生成回路の構成例。 本実施形態の動作を説明するための信号波形例。 出力回路の構成例。 本実施形態の変形例の構成例。 変形例の動作を説明するための信号波形例。 しきい値テーブルの例。 変形例の具体的な構成例。 振幅検出回路の動作を説明するための信号波形例。 変形例の動作を説明するための信号波形例。 図２０（Ａ）、図２０（Ｂ）は、パルス幅変化、振幅変化の特性図。 異物サイズとパルス幅検出のカウント値との関係を示す特性図。

符号の説明

Ｌ１ １次コイル、Ｌ２ ２次コイル、
１０ 送電装置、１２ 送電部、１４ 電圧検出回路、１６ 表示部、
２０ 送電制御装置、２２ 制御回路（送電側）、２４ 発振回路、
２５ 駆動クロック生成回路、２６ ドライバ制御回路、２８ 振幅検出回路、
２９ Ａ／Ｄ変換回路、３０ ラッチ回路、３２ 波形整形回路、
３３ パルス幅検出回路、３４ ラッチ回路、４０ 受電装置、４２ 受電部、
４３ 整流回路、４６ 負荷変調部、４８ 給電制御部、５０ 受電制御装置、
５２ 制御回路（受電側）、５４ 出力保証回路、５６ 位置検出回路、
５８ 発振回路、６０ 周波数検出回路、６２ 満充電検出回路、９０ 負荷、
９２ 充電制御装置、９４ バッテリ、１００ しきい値テーブル、１０２ カウンタ、
１１０ サンプルホールド回路、１１２ 逐次比較レジスタ、１１４ Ｄ／Ａ変換回路、
１２０ イネーブル信号生成回路、１２２ カウンタ、１２４ カウント値保持回路、
１２６ 出力回路、１３０ 比較回路

Claims (17)

1. １次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、
   前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、
   前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
   前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、
   前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、
   検出されたパルス幅情報に基づいて、２次側の負荷変動を検出する制御回路を含むことを特徴とする送電制御装置。
2. 請求項１において、
   前記制御回路は、
   検出されたパルス幅情報に基づいて、前記受電装置が負荷変調により送信したデータを検出することを特徴とする送電制御装置。
3. 請求項１又は２において、
   前記パルス幅検出回路は、
   前記駆動クロックが非アクティブの電圧レベルからアクティブの電圧レベルに変化する第１のポイントから、前記波形整形信号がアクティブの電圧レベルから非アクティブの電圧レベルに変化する第２のポイントまでの期間であるパルス幅期間を計測することで、パルス幅情報を検出することを特徴とする送電制御装置。
4. 請求項３において、
   前記パルス幅検出回路は、
   前記パルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記パルス幅期間の長さを計測するカウンタを含むことを特徴とする送電制御装置。
5. 請求項４において、
   前記パルス幅検出回路は、
   前記波形整形信号と前記駆動クロックを受け、前記パルス幅期間においてアクティブになるイネーブル信号を生成するイネーブル信号生成回路を含み、
   前記カウンタは、
   前記イネーブル信号がアクティブである場合に、カウント値のインクリメント又はデクリメントを行うことを特徴とする送電制御装置。
6. 請求項５において、
   前記イネーブル信号生成回路は、
   そのクロック端子に前記駆動クロックが入力され、そのデータ端子に高電位側電源又は低電位側電源の電圧が入力され、前記波形整形信号がアクティブである場合にリセット又はセットされるフリップフロップ回路を含むことを特徴とする送電制御装置。
7. 請求項６において、
   前記波形整形回路は、
   その非反転入力端子に１次コイルの誘起電圧信号が入力され、その反転入力端子に所与の設定電圧が入力されるコンパレータを含むことを特徴とする送電制御装置。
8. 請求項４乃至７のいずれかにおいて、
   前記パルス幅検出回路は、
   前記カウンタからのカウント値を保持するカウント値保持回路と、
   前記カウント値保持回路に今回保持されたカウント値と前回に保持されたカウント値を比較し、大きい方のカウント値を出力する出力回路を含むことを特徴とする送電制御装置。
9. 請求項４乃至７のいずれかにおいて、
   前記パルス幅検出回路は、
   前記カウンタからのカウント値を保持するカウント値保持回路と、
   前記カウント値保持回路に保持された複数のカウント値の平均値を出力する出力回路を含むことを特徴とする送電制御装置。
10. 請求項１乃至９のいずれかにおいて、
    前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
    検出された前記振幅情報のＡ／Ｄ変換を行うＡ／Ｄ変換回路と、
    前記Ａ／Ｄ変換回路からのデータをラッチする第１のラッチ回路と、
    前記パルス幅検出回路からのデータをラッチする第２のラッチ回路を含み、
    前記第２のラッチ回路は、
    前記第１のラッチ回路のラッチタイミングと同期したタイミングで、前記パルス幅検出回路からのデータをラッチすることを特徴とする送電制御装置。
11. 請求項１乃至１０のいずれかに記載の送電制御装置と、
    交流電圧を生成して前記１次コイルに供給する送電部とを含むことを特徴とする送電装置。
12. 請求項１１に記載の送電装置を含むことを特徴とする電子機器。
13. 送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
    前記受電装置は、
    前記２次コイルの誘起電圧を直流電圧に変換する受電部と、
    前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、
    前記送電装置は、
    前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、
    前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
    前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、
    前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、
    検出されたパルス幅情報に基づいて、２次側の負荷変動を検出する制御回路を含むことを特徴とする無接点電力伝送システム。
14. １次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、
    前記１次コイルの駆動周波数を規定する駆動クロックを生成する駆動クロック生成回路と、
    前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
    前記１次コイルの誘起電圧信号を波形整形し、波形整形信号を出力する波形整形回路と、
    前記波形整形信号と前記駆動クロックを受け、前記波形整形信号のパルス幅情報を検出するパルス幅検出回路と、
    検出されたパルス幅情報に基づいて、前記送電制御装置を制御する制御回路を含むことを特徴とする送電制御装置。
15. 請求項１４に記載の送電制御装置と、
    交流電圧を生成して前記１次コイルに供給する送電部とを含むことを特徴とする送電装置。
16. 請求項１５に記載の送電装置を含むことを特徴とする電子機器。
17. 送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
    前記送電装置は請求項１５に記載の送電装置であることを特徴とする無接点電力伝送システム。

Images