JP4600688B2 - 電子部品の製造方法および電子部品 - Google Patents

Description

本発明は、電子部品の製造方法および電子部品に係り、特にチップ状の電子部品（以下単に、チップと言うことがある）の外表面に端子電極等の導電体を形成する技術に関する。

チップコンデンサやチップインダクタ、チップ抵抗器などの各種の個別部品、あるいは複数の能動・受動素子を組み合わせた様々な電子デバイスなどの電子部品が今日提供されているが、これらのいずれの電子部品にあっても、外部と電気的・機械的な接続を行い、配線基板への実装を可能とするために当該電子部品の外表面には端子電極を備える必要がある。

従来このような端子電極は、例えば、機能構成されたチップ毎にマスクを利用して所定の位置・形状で導電性材料（導電性ペーストないし導電性樹脂）を印刷・塗布した後、硬化・焼成を行い、必要に応じて端子めっきを施すことにより形成される。電極の形状としては、チップの天面（表面）、底面（裏面）および周面（側面または端面）の３面に亘って電極を配置するコの字状の電極、あるいは天面と底面のいずれかと周面の２面に亘って電極を配するＬ字状の電極が一般的である。

天底面の電極は、例えば基板への実装や基板上の配線との電気的接続、特性評価などのために、また周面の電極は、部品内部の導体を基板実装面へ引き出す配線部としてそれぞれ備えられ、さらにこれらの電極は基板との電気的接続のほかに部品を機械的に固着保持する役割を果たす。

端子電極の形成手順としては、電子部品の機能構成部となる配線層や、絶縁層、機能層、保護膜層、端子へ連絡する配線露出部等を集合基板（又はウエハ）の状態で作成し、この基板を切断して個々のチップに加工した後、チップ毎に天底面のいずれか又は双方に端子電極を形成し、チップ周面に垂直方向に延びる端子電極を設ける。天底面の電極は、機能構成部の形成段階で予め形成されることもあり、端子電極を形成する順番は接合品質や電極形成の容易性などの配慮によっても異なる。さらに端子形成の工程数を削減するため、チップの角部を面取りしておく（所謂アールを付ける）ことで、チップ周面の電極形成時に電極材料を廻り込ませることによりチップの天底面へも同時に電極を形成する手法も知られている。

一方、上記のような厚膜法によらず、薄膜法を利用することも可能である。具体的には、機能構成された個々のチップを治具で固定しマスクを被せてスパッタ装置や蒸着装置等の気相成膜装置を利用して電極膜を形成するのである。複数の面に亘って電極を形成するには、チップの向きを換え、同様の成膜作業を繰り返せば良い。また、このようにして形成した薄膜上に必要に応じてさらに端子めっきが施される。

また、このような端子電極を形成する技術を開示するものとして下記特許文献がある。
特開平７−２５４５３４号公報 特許第３６１３０９１号公報 特開２００４‐２８９０８５号公報

ところで、従来の端子電極構造ならびに端子電極の形成方法には、次のような問題があり、その解決が望まれる。

まず、上記導電性ペーストや導電性樹脂を用いた厚膜法を利用する方法にあっては、これら導電材料を焼成硬化させるために製造過程で５００℃以上の高温処理が必要となる。したがってこの方法による場合、チップに使用する材料に少なくともこの温度以上の耐熱性が求められ、使用可能な材料が耐熱性の高いものに限られてしまう難がある。なお、ナノペースト技術の進歩と共に導電性樹脂の開発が進み、３００℃以下の熱処理で硬化可能な材料も近年提供されてはいるが、これらは未だ高価であり、量産品として必然的にコスト面の制約を受ける電子部品製品に使用することは難しいのが現状である。

また、このような厚膜法を利用する方法では、年々小型化する電子部品に対して十分な寸法精度をもって電極を形成することが困難になりつつある。なぜなら、ペースト材は流動性を持ち、塗布条件、例えば塗布される面の粗さや活性状態（濡れ性）、周囲環境（雰囲気）、ペースト量などの様々な要因によって塗布精度にばらつきが生じやすいからである。特に、高周波用の電子部品では、実装精度の要求から端子寸法の厳格な精度が求められ、微細な電子部品製品に備えられる複数の端子に対して均等にペーストによって電極を形成することは容易ではない。また、例えば部品左右における端子電極の形状寸法のばらつき・不均衡は、はんだリフロー実装時にチップが立って実装不良を起す所謂マンハッタン現象（ツームストーン現象）の一因ともなり得る。

さらに導電性ペーストは、有機成分やＳｉ系の媒体を含有する。これらは高温で焼成することによって電極から排出されるが、残った導電性材料の状態は緻密さに欠け、高温焼成によって導体材料の表面は酸化膜で覆われている。このため、端子めっき処理をその後行った場合に下地電極と端子めっきとの界面の接合状態が合金層とアンカー作用による接合からなっていると考えられ、表面の状態によっては接合性が不安定になるおそれがある。

一方、導電性樹脂の場合には、熱処理温度が３００℃以下と比較的低温であるため、媒体材料が下地電極内に含有されたままの状態となる。したがって、下地電極の表面に導体粒子が多数露出していれば端子めっき面との界面の密着性は良好となるものの、導体粒子の露出が少ない部分については、端子めっきとの界面の接合性が低下する難がある。

他方、薄膜法を利用した方法にあっては、上記厚膜法による場合や特許文献１（特開平７−２５４５３４）ならびに特許文献２（特許第３６１３０９１）の方法も同様であるが、電極形成時に個々のチップを保持し整列させる治具（ジグ）が必要となると共に、この治具に極めて小さな個々のチップを装填する煩雑な作業を要する。また、治具にチップを装填できるようにするには、チップと治具との間に必然的にクリアランスが必要となり、チップをマスクに対して精度良く位置決めすることは容易ではない。特に、チップサイズが小さくなるほどその分位置決め誤差の影響が相対的に大きくなり、端子形状（幅、長さ、および厚さ）や配置位置の精度面のばらつきに繋がる。

一方、前記特許文献３（特開２００４‐２８９０８５）の方法では、個々のチップに分割する前段階で端子電極（外部電極）を形成するから、端子形成にあたって個別のチップをハンドリングする煩雑さは回避することが出来る。しかしながら、この文献の方法では、電極形成後、個別のチップに分割するために、部品底面側からハーフカット溝を形成する工程と、部品天面側からハーフカット溝を貫通させる溝を形成する工程との２つの工程が必要となるうえに、ハーフカット溝を貫通させる溝はハーフカット溝に正確に一致させる必要があり、これは部品が小型化するほど格段に難しくなる。また、部品の天面から周面および底面に亘るコの字状の端子電極を形成することはこの文献の方法では出来ない。

さらに、薄膜法を利用した従来の方法では、複数の面（例えば天面ないし底面から側面ないし端面）に亘る電極を形成する場合に、（１）チップの一面（例えば天面ないし底面）に電極膜を形成した後に、（２）治具からチップを取り出してチップの向きを変え、他の面（例えば側面ないし端面）に電極膜を形成するという最低２段階の成膜工程を経なければならない。したがって、工程数が多くなることに加え、最初に形成した電極膜と次に形成する電極膜との接合界面に酸化膜（最初に形成した電極膜表面が酸化されることにより）や汚染物質などが介在されるおそれがあって強度的に弱く、後の端子めっき工程で使用されるめっき液が浸入したり、製品として実装された後に経年使用による劣化・剥離を引き起こす可能性がある。

近年、電子機器の小型化とともにこれらの使用される電子部品の小型化・低背化の進展が著しく、電子部品に備えられる端子電極への精度要求（形状の正確さおよび形成位置の精度）が厳しくなる一方で、部品自体が極めて小さく薄くなる傾向にあり、今後も小型低背化が進むと考えられる。したがって上記のような問題は一層顕在化することが予想される。

また、旧来の外部接続端子構造に加えて、ＬＧＡ（Land Grid Array）やＢＧＡ（Ball Grid Array）などの底面端子構造の採用にも見られるように、チップの外表面に形成される端子電極は多端子化、ならびに様々な形状・数・形成位置に対応可能であることが求められる。コスト面でも、電子部品製品の製造コスト中に占める割合として、端子電極の形成コストの比率が高くなる傾向にあり、より簡便な方法で信頼性の高い端子電極を高精度に形成する技術の提供が望まれるところである。

したがって、本発明の目的は、このような要求に応え、信頼性の高い端子電極を高精度に効率良く任意の位置形状に形成する点にある。

前記課題を解決し目的を達成するため、本発明に係る電子部品の製造方法は、基板の第一の面を接着シートを介して支持板に押し付けることにより前記基板を前記支持板に仮接着する仮接着工程と、前記第一の面とは反対側の第二の面側から前記支持板の厚さの一部にまで達する切り込みを前記基板に入れることにより、前記基板を個々の電子部品に分割する切込溝を形成する基板分割工程と、前記第二の面および前記切込溝内に位置する電子部品周面に連続した電極を形成する連続電極形成工程と、前記電子部品を前記支持板から剥離する部品剥離工程とを含む。

本発明の電子部品の製造方法は、１枚の基板（集合基板又はウエハ）を複数の部分に分割してチップ状の電子部品とする、いわゆる多数個取りの電子部品の製造方法に係るものであるが、従来の方法と異なり、集合基板をチップに分割した後にもチップの整列状態を維持して、この整列状態でチップの第二の面（以下、第二面という。第一の面についても同様に、第一面という。）と周面とに連続した電極を各チップに対して同時に一括して形成する。

チップの整列状態を維持するため、本発明では上記のように第一面を支持板に合わせるようにして基板を支持板に仮接着する。そして、基板の第二面側から支持板の厚さの一部にまで達する（言い換えれば、基板は切断されるが支持板は完全に切断されない深さまで）切込溝を基板に入れることにより、基板を個々のチップに分割する。この切込溝は、当該電子部品が例えば６面体（直方体または立方体）の形状を有するものであれば、基板を切断する第一の方向と、この第一の方向に直交する第二の方向とについてそれぞれ複数本形成すれば良い。

なお、以下の説明では、チップを６面体（隣接する面同士が互いに略直交する６つの外表面を備えた直方体または立方体）として説明するが、本発明に言う電子部品は必ずしも６面体に限定されるものではなく、基板への上記切込溝の入れ方によっては、例えば平面から見て三角形や多角形、円形、楕円形その他の形状を有するものとすることも可能で、これらの形状を有する電子部品も本発明に含まれる。

上記のように基板に切込溝を形成する（チップに分割する）ことにより、チップの周面が現れる（形成される）こととなる。そして、この周面ならびに基板（チップ）の第二面に電極を同時に形成する。これによりチップ断面から見てＬ字状の連続した電極を形成することが出来る。電極形成後には、支持板から個々のチップを剥離すれば良い。

チップの外表面である上記第一面は例えばチップの底面（または天面）となり、第二面は例えばチップの天面（または底面）となる。また同じくチップの外表面である上記周面は、一対の側面と一対の端面とを含む。周面への電極の形成にあたっては、必ずしも全部の周面、すなわち２つの（一対の）側面と２つの（一対の）端面すべてに電極形成を行う必要は勿論なく、必要に応じてこれら４面のうちの任意の面に電極形成を行うことが可能である。また、上記第二面も含め、１つの面に形成する電極の数や形状についても特定の個数・形状に限られるものではなく様々な要求に応えることが出来る。

さらに上記製造方法は、仮接着工程の前に、基板の第一面に電極を形成する第一面電極形成工程をさらに含み、上記連続電極形成工程において、チップ周面に形成する電極を当該第一面電極形成工程で形成する電極に接続するように形成しても良い。このような方法によれば、断面コの字状の電極を形成することが出来る。

支持板は、基板を支持し、分割されたチップを整列状態に保持できるものであればその種類・材質等を問わない。例えば樹脂板やセラミック板その他であっても良いし、台座（例えばＳＵＳ等の金属板）の表面に樹脂材料をコーティングしたような複合構造を有するものであっても良い。

一方、仮接着を行う上記接着シートは、好ましい態様として、溶剤に溶解する樹脂を主成分とするものとし、上記部品剥離工程は、支持板に仮接着された電子部品を溶剤に浸漬する処理を含むようにする。仮接着されたチップを簡便な操作で支持板から剥離し、個々のチップを得るためである。

接着シートを構成する上記樹脂は、例えばアクリル系樹脂とすることができ、上記溶剤は、例えばアルコールを主成分とする液とすることが出来る。

部品剥離工程は、支持板に仮接着された電子部品に対して超音波を加える処理をさらに含むことがある。超音波振動を加えることにより、各チップを支持板からより確実に剥離することが出来る。

仮接着工程は、減圧下で行うことが望ましく、真空下で行う（真空プレスする）ことがさらに好ましい。基板と支持板との間に空気が入り込むことを防ぎ、支持板に基板をより確実に固定するためである。特に、接着シートに押し付けられることとなる第一面の凹凸（例えば導体パターンによる凹凸）が大きい場合であっても、減圧下ないし真空下で仮接着を行うことにより基板を支持板に良好に支持させることが出来る。

前記第二面および切込溝内に位置するチップ周面への電極の形成は、例えばサブトラクティブ法により行うことが出来る。より具体的には、前記連続電極形成工程が、第二面および切込溝内に位置するチップ周面に導電膜を形成する導電膜形成処理と、当該導電膜上にレジスト膜を形成するレジスト形成処理と、形成すべき電極形状に対応してレジスト膜を選択的に除去するレジストマスク形成処理と、当該レジストマスクを使用して前記導電膜を選択的に除去するエッチング処理と、レジストマスクを除去するレジスト剥離処理とを含む。

一方、アディティブ法によることも可能である。具体的には、前記連続電極形成工程が、第二面および切込溝内に位置するチップ周面に導電膜を形成する導電膜形成処理と、当該導電膜上にレジスト膜を形成するレジスト形成処理と、形成すべき電極形状に対応してレジスト膜を選択的に除去するレジストマスク形成処理と、当該レジストマスクを使用して前記導電膜上にめっき金属膜を選択的に成長させるめっき処理と、レジストマスクを除去するレジスト剥離処理と、レジストマスクの下に存在した導電膜を除去するエッチング処理とを含むようにすれば良い。

さらに、連続電極形成工程は、基板分割工程により切込溝を形成した後、第二面およびチップ周面に気相成膜法による薄膜を形成する薄膜形成処理を含むことがある。この場合、気相成膜法として例えばスパッタリングによれば、後に支持板からチップを剥離するときにゴミや残渣等の不要物が浮遊することを防ぐことが出来る点で有利である。

この点につき詳しく述べれば、前述のようにチップの第二面と周面とに気相成膜法により電極を形成する場合には、切込溝の底面（支持板の表面）にも成膜材料が堆積され電極膜が形成されることとなる。この切込溝底面部（支持板表面）に付着した膜は、チップにとっては不要なものであり、チップ剥離時には支持板に付着していることが望ましい。特に、既述のように溶剤液に浸してチップを剥離する場合には、溶剤液中に不要物が浮遊すれば、チップに付着してこれを汚染する原因となり得る。スパッタリングによれば、切込溝底面部の膜が支持板表面へ強固に支持されるから、この膜部分がゴミとして溶剤液中に浮遊することを良好に防ぐことが出来る。

なお、切込溝の壁面（切込溝底面と基板第一面との間）にも電極膜が形成されるが、スパッタの照射方向に対し平行となる当該壁面部の膜はスパッタ照射方向に垂直な切込溝底面の膜に比べて膜厚分布が相対的に薄く、或いは、付着力が相対的に弱く、チップの剥離にあたってはこの溝壁面部分が切断されてチップを支持板から容易に剥離することが出来る。

上記薄膜は例えば、クロム、チタン、ニッケル、ニッケル‐クロム、タングステン、銅および銀のうちのいずれかを主成分とする膜とすることができ、前記連続電極形成工程が当該薄膜の上にさらに銅の電解めっき膜を形成する工程を含むようにしても良い。

また、本発明に係る電子部品は、天面および底面のうちの一方または双方と、これら天面と底面との間に存在する周面とに亘って延在するよう形成された電極を備えた電子部品であって、前記電極は、基板表面に配した下地電極膜と、この下地電極膜の上に配した主電極膜とを備え、前記下地電極膜が、前記天面および底面のうちの一方または双方と、前記周面とに亘って連続した膜となっている。

このような電極構造を採れば、チップ天底面と周面とに亘って連続する膜を形成することで、従来の端子電極構造と比較して電極膜の界面を減らし、特にチップ角部の電極の剥離や劣化を良好に防いで端子の耐久性および信頼性を向上させることが出来る。

また、上記下地電極膜は、気相成膜法または無電解めっきにより形成した薄膜とすることができ、この薄膜は例えば、クロム、チタン、ニッケル、ニッケル‐クロム、タングステン、銅および銀のうちのいずれかを主成分とする膜とすることが出来る。

本発明に言う電極としては、典型的には、基板や外部素子、モジュール、デバイス等に対して電気的（又は／及び機械的）な接続を行う外部接続端子が挙げられるが、これに限定されるものではなく、例えばＩＣや他の電子部品、電子モジュール、電子素子を実装するためにチップ表面に設けられる接続パッド（例えばフリップチップボンディング用パッド、ワイヤーボンディング用パッド等）、バンプやポストと言った接続電極、ＬＧＡ（Land Grid Array）やＢＧＡ（Ball Grid Array）用の電極パッド、あるいは配線（例えば、機能部同士または機能部と端子を接続する線路、インピーダンス調整用の線路など）その他であって良く、チップの表面に形成される各種の導電体を広く含む。

また、本発明における電子部品（チップ）はその種類を問わず、個別部品（ディスクリート部品）またはチップ部品（例えばチップコンデンサ、チップインダクタ、チップ抵抗器、チップサーミスタ、チップバリスタ等）と、複数の電気素子（能動素子や受動素子）を備えた電子デバイスの双方を含む。

本発明によれば、信頼性の高い端子電極を高精度に効率良く任意の位置形状に形成することが出来る。

本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。尚、各図中、同一の符号は、同一又は相当部分を示す。

図１から図１３は、本発明の一実施形態に係る電子部品の製造方法の工程を順に示すものである。本実施形態に係る電子部品の製造方法では、一例として図１５に示すような直方体（６面体）の全体形状をなすチップ部品１に、天面２から周面４（側面４ａ又は端面４ｂ）および底面３に亘る断面コの字状（コの字型）の端子電極５を４つの周面４ａ，４ａ，４ｂ，４ｂに対応するように合計４つ形成することを想定する。なお、端子電極５の配設数や形状、配設位置等についてはこの例のほかにも様々な態様を採ることが可能であることは既に述べたとおりであり、図示の例に限定されないことは勿論である。

図１に示すようにまず、チップ部品を形成するための基材として基板１１を用意する。この基板１１は、例えばアルミナ（Ａｌ₂Ｏ₃）等のセラミック基板、樹脂基板や樹脂に無機フィラーを混合した複合材料基板その他の基板であって良く、その材料は特に問わない。また当該基板１１は、複数の配線層と絶縁層を積層した多層基板であって良く、基板内部に様々な機能素子（例えばキャパシタやインダクタ、抵抗等）や配線、層間接続構造（ビア等）等を備えたものであって良い。また、基板１１の底面１１ｂと天面１１ａには、必要に応じて平坦化膜や絶縁膜１２を設ける。例えば平坦化膜としてポリイミドを塗布した表面層を設ければ、後に形成する下地電極膜１３と基板１１との密着性を高めることが出来る。

図２から図５に示すように、このような基板１１の底面１１ｂに下地電極を形成する。まず、基板１１の底面１１ｂにスパッタリングによりクロム（Ｃｒ）膜１３と銅（Ｃｕ）膜１４とを順に成膜し、その上に電解めっきによりＣｕめっき膜１５を形成する（図２）。そして、Ｃｕめっき膜１５の上にレジスト１６を塗布し（図３）、このレジスト１６に対し露光現像処理（フォトリソ工程）を行うことによりエッチングマスクを形成する（図４）。このマスクを使用してＣｕ膜（Ｃｕめっき膜１５とＣｕスパッタ膜１４）をエッチングし、その後、レジスト１６を剥離してＣｕ膜１４，１５をマスクとしてＣｒ膜１３をエッチングする。これにより、後にチップ底面となる基板底面１１ｂに下地電極を形成することが出来る（図５）。

基板底面１１ｂに電極を形成した後、図６に示すように基板１１を裏返し、基板１１の底面１１ｂ側を押し付けるようにして支持板１７に基板１１を固定（仮接着）する。このとき、基板１１と支持板１７との間には、接着シート１８を介在させ、真空プレスにより基板１１と支持板１７とを貼り合わせる。接着シート１８としては、後に溶剤によって溶解可能なアクリル系の樹脂シートを使用する。

支持板１７には、例えば樹脂やセラミック、金属（例えばステンレス）等からなる板を使用することが出来るが、研削加工性の良い材料や耐熱のある材料、更にスパッタ膜と密着性の良い材料（界面の整合性の良い材料）、耐薬品性のある材料、排出ガスの少ない材料、安価な材料からなるもの（少なくとも基板１１を貼り付ける側の表面が）を使用することが望ましい。後に溶剤液中に基板１１を浸してチップ１を剥離するときに（図１３参照）、切込溝底面部の余分なスパッタ膜２２が支持板１７から剥離して液中に浮遊し、チップ１に付着することを防ぐためである。具体的には、後にスパッタリングで形成するチップ天面・周面の下地電極膜１９〜２１（図１１参照）をＣｒ，Ｎｉ，Ｔｉ，ＮｉＣｒ，Ｗ，Ａｇ，Ｃｕを接合膜とする場合には、支持板１７としてＦＲ４板やＦＲ５板、または、ポリイミド板、液晶ポリマー板を用いることが好ましい。

基板１１を支持板１７に固定した後、当該基板１１を切断することによりチップ１に分割する。この分割作業は、図７に示すように、基板１１の天面側から支持板１７の厚さの一部にまで切り込むように切込溝２５を形成することにより行う。この切込溝２５は、一方向だけでなく、図１４に示すように縦横に（互いに直交する２方向に）形成する。これにより基板１１はチップ１に分割されることとなるが、各チップ１は切断後にも依然として接着シート１８を介して支持板１７に接着されているから、各チップ１がばらばらになることはなく、支持板１７上に配列状態に保持される。

また切込溝の形成によりチップの周面（側面および端面）が形成されることとなる。さらに切込溝２５の形成により、例えば基板１１の内部に設けた電極（図示せず）を周面に引き出す（露出させる）こともでき、後に述べるチップ周面への電極形成によりこの露出部に周面電極１９〜２１を接続し、当該基板内部電極を例えばチップ天面や底面の電極に接続させることも可能である。

チップ１への分割後、図８に示すように各チップ１（基板１１）の天面、ならびに切込溝２５内に位置するチップ側面および端面に電極膜（下地電極膜）１９〜２１を形成する。この電極膜１９〜２１（図１１参照）は、前記チップ底面の下地電極膜１３〜１５と同様に、スパッタリングによりＣｒ膜１９とＣｕ膜２０とを順次成膜し、その上に電解めっきによりＣｕ膜２１をめっき析出させることにより作成する。

そして、図９に示すようにＣｕめっき膜２１の上にレジスト２２を塗布し、このレジスト２２に対し露光現像処理（フォトリソ工程）を行うことにより、図１０に示すようにエッチングマスクを形成する。このマスクを使用してＣｕ膜（Ｃｕめっき膜２１とＣｕスパッタ膜２０）をエッチングし、その後、レジスト２２を剥離してＣｕ膜２０，２１をマスクとしてＣｒ膜１９をエッチングする。これにより、図１１に示すように各チップ１の天面および周面にＬ字状の断面形状を有する下地電極膜１９〜２１を形成する。このＬ字状電極１９〜２１は、チップ底面に形成した前記下地電極１３〜１５に接合するように形成し、これにより図１５に示すようなチップ１の天面２から周面４、底面３に亘るコの字状の電極をチップ１の４周面４ａ，４ａ，４ｂ，４ｂに形成することが出来る。

各チップ１に下地電極１９〜２１を形成した後には、図１２に示すように基板１１（チップ１）を支持板１７と共に溶剤液２３に浸漬して接着シート１８を溶解し、同時に超音波振動を加えることにより各チップ１を支持板１７から剥離する。ここで、前記チップ底面および周面への電極成膜時（図１１）には、チップ周面の電極１９〜２１に連続して切込溝２５の底面部（支持板１７の表面）にも成膜が行われるが、切込溝底面の膜はスパッタの照射方向に略垂直となるため、比較的強固に膜が付着される一方で、切込溝底面とチップ１との間に形成される切込溝壁面部分の膜は底面に比べて膜厚分布が薄く、或いは、付着力は弱く、上記溶剤浸漬および超音波処理によって容易に切断される。

したがって、図１３に示すように切込溝底面部の膜部分２２は支持板１７に支持されたままであるのに対して、各チップ１は支持板１７から剥離されて溶剤液中に浮き上がる。支持板１７から剥離した各チップ１に対しては、さらに別の工程で（例えばバレルめっきにより）、所望の電極膜を上記コの字状下地電極１３〜１５，１９〜２１の上に形成すれば良い。なお、上記図１〜図１３は概念的に示した図であって、チップの種類や基板の大きさにもよるが、実際には基板は多数の（例えば数百から数千個の）チップに切断され、同時に多数のチップ１を得ることが出来る。

図１６は、従来の製造方法により端子電極（下地電極）を形成したチップの電極部分の断面構造を模式的に示すものである。この図に示すようにチップの天面と底面にはそれぞれ、順に積層された下地Ｃｒ膜２９，３３と下地Ｃｕ膜３０，３４が形成されており、チップ周面にはこれら天底面の下地電極膜２９，３０；３３，３４を繋ぐように下地Ｃｒ膜４１と下地Ｃｕ膜４２が形成されている。しかしながら、Ｃｒ膜２９，４１，３３とＣｕ膜３０，４２，３４いずれも各チップ面で分断されており、界面が存在する。

一方、図１７は、本実施形態に係る製造方法により端子電極（下地電極）を形成したチップの電極部分の断面構造を模式的に示すものである。同図に示すようにチップの底面には、前記スパッタリングにより成膜した下地Ｃｒ膜１３と下地Ｃｕ膜１４が積層されている。そして、チップの周面と天面には、同様にスパッタリングにより成膜した下地Ｃｒ膜１９と下地Ｃｕ膜２０と、さらにその上に形成したＣｕめっき膜２１が積層されているが、これらの膜１９〜２１はチップの周面から天面にかけて界面のない連続した膜となっている。

さらに、図１８は、上記図１７に示した下地電極１９〜２１上にさらに電極膜を積層した例を示すものである。同図に示すようにＣｕめっき膜２１の上には、さらに例えばＣｕめっき膜２６と、バリア層としてのＮｉ膜２７と、このＮｉ膜２７の上にはんだ濡れ性を高めるため成膜したＳｎ膜２８をそれぞれ例えばバレルめっきにより形成しても良い。なお、前記下地電極膜１３，１４，１９〜２１を含め、これら電極膜の材料および積層数は、当該チップの種類や実装形態、実装する相手方の接続パッドの材料、接続材料（はんだ付けか、バンプによるか、バンプの材料は何か）等によって最適なものを適宜選択することができ、このほかにも様々なものであって良い。

また、端子電極の配設数、形状、寸法ならびに位置等については、前記電極膜形成工程（図２〜図５および図８〜図１１）においてレジストマスクを様々な形状とすることにより所望のものとすることが出来る。例えば、図１９Ａおよび図１９Ｂに示す例は、側面から底面に亘るＬ字状の電極５１を各側面に２つずつ設けると共に、天面に複数の接続パッド５２を形成した例である。また、図２０Ａおよび図２０Ｂに示す例は、側面または端面から底面に亘るコの字状の電極５５を各側面については２つずつ、各端面については１つずつ設けると共に、図２０Ａに示すように各端面側に設けたコの字状電極のうち天面に位置する電極部分同士を接続する配線５６を同時に形成したものである。さらにこの他にも様々な導電体をチップ表面に形成することが可能である。

本発明または本実施形態の利点を纏めて述べれば次のとおりである。
（１） 複数の電極(端子）を一括して形成することが出来る。
（２） 端子形成にあたってチップ整列が不要であるから、製造工程を簡易化することが出来る。
（３） 製品形状や電極（端子）形状毎のチップ整列に関する装置調整や治具類の段取り・交換が不要となる。
（４） パターン形状や製品形状の対応性が柔軟であり、多品種対応が容易となる。
（５） 集合体のままで処理することが出来るため、合理的であり効率が良い。
（６） 電極の形成にあたってフォトリソを用いることから、ファインパターンを形成することが出来る。
（７） 小型低背でありながら、複数多端子に対応可能となる。
（８） 天面、底面および周面（側面・端面）に電極を形成することができ、接続の信頼性を高めることが出来る。
（９） 天面、底面および周面（側面・端面）の６面のそれぞれに複数端子を形成することができ、これにより製品の外周のどの向きに対しても接続することが可能で、立体的な回路接続を行うことが出来る。例えば、前記天面ないし底面と周面に亘り連続する端子を一緒にＬＧＡ（Land Grid Array）などの底面端子をチップ製品の天面と底面に形成することも可能で、これらにより実装基板への多様な接続を行うことが出来る。
（１０） 配線層としてチップの周面を利用する（例えばインピーダンス調整用の線路を設ける等）ことも出来る。

本発明は、図面に基づいて説明した前記実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者に明らかである。

例えば、前記実施形態では、チップ天面、底面および周面への下地電極の形成はスパッタリングによったが、これに代え、他の気相成膜法（例えば蒸着法やＣＶＤ等）あるいは無電解めっきによることも可能である。また実施形態では電極を形成すべき部分をレジストで覆い、レジストで覆われていない膜部分をエッチングにより除去するサブトラクティブ法で電極を形成したが、アディティブ法（電極を形成すべき領域以外の部分をレジストで覆い、レジストで覆われていないチップ表面部分に電極材料を堆積または析出させる）で電極を形成しても良い。さらに実施形態ではチップを支持板から剥離するために溶剤液に浸漬したが、これに代え、例えばソフトエッチングによりチップを支持板から剥離することも可能である。

本発明の一実施形態に係る電子部品の製造方法の工程（基材準備）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（底面電極膜の形成）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（レジスト塗布）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（エッチングマスク作成）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（エッチング）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（ダミー基板への貼り付け）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（チップ分割）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（天面・周面電極膜の形成）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（レジスト塗布）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（エッチングマスク作成）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（エッチング）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（溶剤浸漬）を順に示す概念図である。 前記実施形態に係る電子部品の製造方法の工程（チップ分離）を順に示す概念図である。 前記実施形態の電子部品の製造方法におけるチップ分割（切込溝の形成）工程を説明する斜視図である。 前記実施形態に係る電子部品の製造方法により作成した電子部品の端子構造の一例を示す斜視図である。 従来の方法により作成した端子電極の断面構造を例示する図である。 前記実施形態の方法により作成した端子電極の断面構造を示す図である。 前記実施形態の方法により作成した端子電極（図１７）に対して更にめっき処理を施した例を示す図である。 本発明の方法により電極を作成したチップの一例を示す平面図である。 本発明の方法により電極を作成したチップの一例を示す側面図である。 本発明の方法により電極を作成したチップの他の一例を示す平面図である。 本発明の方法により電極を作成したチップの他の一例を示す側面図である。

符号の説明

１ 電子部品（チップ）
２ チップ天面
３ チップ底面
４ チップ周面
４ａ チップ側面
４ｂ チップ端面
５，５５ コの字状端子電極
１１ 基板
１１ａ 基板天面
１１ｂ 基板底面
１２ 平坦化膜（又は絶縁膜）
１３，１９，２９，３３，４１ Ｃｒ膜
１４，２０，３０，３４，４２ Ｃｕ膜
１５，２１，２６ Ｃｕめっき膜
１６ レジスト
１７ 支持板
１８ 接着シート
２３ 溶剤液
２５ 切込溝
２７ Ｎｉ膜（バリア層）
２８ Ｓｎ膜（はんだ接合層）
５１ Ｌ字状端子電極
５２ 接続パッド
５５ コの字状端子電極
５６ 配線（連絡導体）

Claims (11)

1. 基板の第一の面を接着シートを介して支持板に押し付けることにより前記基板を前記支持板に仮接着する仮接着工程と、
   前記第一の面とは反対側の第二の面側から前記支持板の厚さの一部にまで達する切り込みを前記基板に入れることにより、前記基板を個々の電子部品に分割する切込溝を形成する基板分割工程と、
   前記第二の面および前記切込溝内に位置する電子部品周面に連続した電極を形成する連続電極形成工程と、
   前記電子部品を前記支持板から剥離する部品剥離工程と、
   を含み、
   前記連続電極形成工程は、
   前記第二の面および前記切込溝内に位置する電子部品周面に導電膜を形成する導電膜形成処理と、
   前記導電膜上にレジスト膜を形成するレジスト形成処理と、
   形成すべき電極形状に対応して前記レジスト膜を選択的に除去するレジストマスク形成処理と、
   前記レジストマスクを使用して前記導電膜を選択的に除去するエッチング処理と、
   前記レジストマスクを除去するレジスト剥離処理と、
   を含むことを特徴とする電子部品の製造方法。
2. 基板の第一の面を接着シートを介して支持板に押し付けることにより前記基板を前記支持板に仮接着する仮接着工程と、
   前記第一の面とは反対側の第二の面側から前記支持板の厚さの一部にまで達する切り込みを前記基板に入れることにより、前記基板を個々の電子部品に分割する切込溝を形成する基板分割工程と、
   前記第二の面および前記切込溝内に位置する電子部品周面に連続した電極を形成する連続電極形成工程と、
   前記電子部品を前記支持板から剥離する部品剥離工程と、
   を含み、
   前記連続電極形成工程は、
   前記第二の面および前記切込溝内に位置する電子部品周面に導電膜を形成する導電膜形成処理と、
   前記導電膜上にレジスト膜を形成するレジスト形成処理と、
   形成すべき電極形状に対応して前記レジスト膜を選択的に除去するレジストマスク形成処理と、
   前記レジストマスクを使用して前記導電膜上にめっき金属膜を選択的に成長させるめっき処理と、
   前記レジストマスクを除去するレジスト剥離処理と、
   前記レジストマスクの下に存在した導電膜を除去するエッチング処理と、
   を含むことを特徴とする電子部品の製造方法。
3. 前記仮接着工程の前に、前記基板の第一の面に電極を形成する第一面電極形成工程をさらに含み、
   前記連続電極形成工程において、前記電子部品周面に形成する電極を当該第一面電極形成工程で形成する電極に接続するように形成する
   請求項１または２に記載の電子部品の製造方法。
4. 前記接着シートは、溶剤に溶解する樹脂を主成分とするものであり、
   前記部品剥離工程は、前記支持板に仮接着された電子部品を前記溶剤に浸漬する処理を含む
   請求項１から３のいずれか一項に記載の電子部品の製造方法。
5. 前記樹脂は、アクリル系樹脂であり、
   前記溶剤は、アルコールを主成分とする液である
   請求項４に記載の電子部品の製造方法。
6. 前記部品剥離工程は、前記支持板に仮接着された電子部品に対して超音波を加える処理をさらに含む
   請求項４または５に記載の電子部品の製造方法。
7. 前記仮接着工程を減圧下で行う
   請求項１から６のいずれか一項に記載の電子部品の製造方法。
8. 前記連続電極形成工程は、前記基板分割工程により切込溝を形成した後、前記第二の面および前記電子部品周面に気相成膜法による薄膜を形成する薄膜形成処理を含む
   請求項１から７のいずれか一項に記載の電子部品の製造方法。
9. 前記気相成膜法は、スパッタリングである
   請求項８に記載の電子部品の製造方法。
10. 前記薄膜は、クロム、チタン、ニッケル、ニッケル‐クロム、タングステン、銅、および銀のうちのいずれかを主成分とする膜である
    請求項８または９に記載の電子部品の製造方法。
11. 前記連続電極形成工程は、前記薄膜の上にさらに銅の電解めっき膜を形成する工程を含む
    請求項１０に記載の電子部品の製造方法。

Images