JP4601751B2 - 低分散容量性回路網を含む集積回路装置 - Google Patents
低分散容量性回路網を含む集積回路装置 Download PDFInfo
- Publication number
- JP4601751B2 JP4601751B2 JP37145999A JP37145999A JP4601751B2 JP 4601751 B2 JP4601751 B2 JP 4601751B2 JP 37145999 A JP37145999 A JP 37145999A JP 37145999 A JP37145999 A JP 37145999A JP 4601751 B2 JP4601751 B2 JP 4601751B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitive element
- integrated circuit
- circuit device
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁材料からなる絶縁層と呼ばれる層によって2層に分離され、低抵抗材料によって形成された導電層と呼ばれる層の系列により構成された集積回路装置であって、上記導電層から切り出された導電性極板の積層により形成され、上記層から電気的に絶縁され、第1の端子と第2の端子の間に固定値の容量を生ずる第1の容量性素子を含む集積回路装置に関する。
【0002】
【従来の技術】
米国特許第4,685,197号には、絶縁層によって分離された2層の導電層により形成された容量性素子を含む集積回路が記載され、実施例は記載されていないが、かかる容量性素子の容量の値を増加させるため3層以上の導電層を使用する可能性について示唆されている。
【0003】
【発明が解決しようとする課題】
本発明は以下の問題点の解決を考慮している。上記のタイプの容量性素子を集積回路装置の形で実現するためには、容量性素子に含まれる導電層の層数の関数である工程数からなる一連の製造工程が必要である。各製造工程は集積回路に欠陥を導入するので、 容量性素子の容量の実際値は公称値に対し差が生ずる。
【0004】
大量生産中に、同一製造工程は、集積回路間で異なる値を有するオフセットを生じさせる。この差の大きさは分散と呼ばれる。このような差は、大量生産される集積回路に収容された容量性素子の容量の実際値に不確かさを誘起し、容量の実際値は集積回路の間で非常に変化する。この不確かさは、集積回路の保有する容量の実際値が正確に既知であることが要求されるアプリケーションにこの集積回路が使用される場合には非常に重大である。
【0005】
生産の最終段で各集積回路に収容された容量の実際値を系統的に測定することは、繰り返し行うことが困難、かつ、費用的に高価であるため非現実的である。また、公称値に対し非常に大きいオフセットを検出しても、生産の最終段で識別された集積回路は棄却するしかないので、生産効率を低下させることになる。したがって、集積回路の適当な設計を用いることにより予防的な方法で分散を減少させることが望ましい。
【0006】
本発明の目的は、実際値がより簡単に予測できると共に、回路の各製造工程での別々の影響を受け難い容量性素子を含む集積回路装置を提案することによって、 上記従来技術の問題点を解決することである。
【0007】
【課題を解決するための手段】
上記目的を達成するため、 本発明により提供される集積回路装置は、絶縁材料からなる絶縁層と呼ばれる層によって2層に分離され、低抵抗材料によって形成された導電層と呼ばれる層の系列により構成され、上記導電層から切り出された導電性極板の積層により形成され、上記層から電気的に絶縁され、第1の端子と第2の端子の間に固定値の容量を生ずる第1の容量性素子を含む集積回路装置であって、上記第1の容量性素子は、集積回路装置を構成する導電層と同数の導電性極板を含み、上記容量性素子の上記第1の端子及び上記第2の端子は上記積層の両端を形成する上記導電性極板に接続されていることを特徴とする。
【0008】
本発明による集積回路装置に含まれる上記第1の容量性素子の製作は、すべての導電層が上記第1の容量性素子の中に存在するので、利用される最大数の製造工程を必要とする。これは、このようにして生産された容量性素子の実際値に各製造工程によって与えられる相対的な影響が最大限に低減されることを意味する。したがって、集積回路装置同志の間に生じる容量の実際値と公称値のオフセットの差、すなわち、 分散の大きさは、非常に低減される。本発明による集積回路装置の集合に含まれる容量性素子の容量の実際値は、従来よりも狭い間隔に収まり、より簡単に予測されるようになる。
【0009】
本発明の具体的な一実施例において、 交互に重ねられたN層の絶縁層とN層の導電層の層の系列の支持体として使用される基板を含む上記集積回路装置は、上記層の系列に上記基板の方から順番に上昇順の番号が付けられ、iが3≦i≦Nなる整数である場合に、上記第1の容量性素子のi番目の導電性極板は上記第1の容量性素子の(i−2)番目の導電性極板と接続され、 上記第1の容量性素子の上記第1の端子は1番目の導電性極板と接続され、上記第2の端子はN番目の導電性極板と接続されていることを特徴とする。
【0010】
このようにして得られた容量性素子は、並列結合で配置されたN−1個のコンデンサを含み、各コンデンサは、誘電体として作用する絶縁層によって分離された2層の導電層により形成される。
本発明の具体的な一実施例は、所定の導電性タイプを有する第1のバルクが上記基板の内側に設けられているので、 上記第1の容量性素子を形成する上記積層は上記第1のバルクの上に重ねられ、 上記第1のバルクは上記第1のバルクと同じ導電性タイプを有する領域を介して上記積層によって覆われた上記基板の表面に接続されることを特徴とする。
【0011】
この実施例の場合に、 付加的なコンデンサが上記1番目の導電層と上記基板の表面を上記第1のバルクに接続する上記領域との間に現れ、 これにより付加的な導電層が形成され、 集積回路装置の製造プロセスに別の製造工程が導入され、 各製造工程が上記第1の容量性素子の容量の実際の値に与える影響が更に低減される。したがって、分散は更に低減される。
【0012】
本発明の有利な一実施例によれば、 上記第1のバルクは上記集積回路装置の接地を形成する基準端子に接続される。
このような本発明の一実施例によれば、上記第1の導電層と上記基板との間に存在する容量を制御することができるようになる。第1の容量性素子は優れたクォリティファクタ(Q値)を示すようになる。
【0013】
本発明の一変形例によれば、上記の集積回路装置は、第1の端子と第2の端子の間に上記第1の端子に印加された調整電圧に依存した値を有する容量を発生するよう構成された第2の容量性素子を更に含み、上記第2の容量性素子の上記第2の端子は上記第1の容量性素子の上記第1の端子と上記第2の端子の中の一方の端子に接続されることを特徴とする。
【0014】
この変形例は、可変コンデンサを具備することが可能であり、集積回路装置を製造するため必要な製造工程の数は更に増加される。実際上、第2の容量性素子は、特有の拡散を必要とする能動素子である場合が多い。
本発明の好ましい一実施例によれば、上記の集積回路装置は、上記第2の容量性素子が、上記基板の内側に設けられた所定の導電性タイプを有する第2のバルクの上に構成されたバラクターダイオードであり、上記バラクターダイオードのカソードが上記第2の容量性素子の上記第1の端子を形成し、アノードが上記第2の端子を形成することを特徴とする。
【0015】
本発明の他の変形例によれば、集積回路装置は、第1の端子が電源端子に接続され、第2の端子が上記第1の容量性素子の上記第2の端子に接続され、上記調整電圧の値に依存した周波数を有する出力信号を発生させるための発振器の出力端子を形成する誘電性素子を更に有することを特徴とする。
このような集積回路装置は、本発明によって分散が減少され得るので、上記調整電圧の値の関数としての発振周波数の変化が容易に予測可能である電圧制御型発振器を形成する。
【0016】
本発明が容量値を正確に知る必要のある容量性素子を含むあらゆるタイプのアプリケーションに使用される可能性がある場合に、本発明の特に有利な用途は、無線信号を受信する受信側ループに使用することである。したがって、本発明は、
所定の周波数域の真ん中で選択される無線周波数を有する無線信号を受信し、電子信号の形の無線信号に変換することができるアンテナ及びフィルタシステムと、
上記無線信号と、調整可能である発振周波数を有する局部発振器からの信号とを受信し、上記無線周波数と上記発振周波数の差に一致する一定周波数を有する出力信号を発生させるよう構成されたミキサと、
上記ミキサの出力信号を使用するよう構成された信号処理ユニットとを含む無線信号受信装置であって、
上記局部発振器が上記集積回路装置の形で実現されていることを特徴とする。
【0017】
【発明の実施の形態】
本発明の上記の局面及びその他の局面は、以下の実施例を参照して説明され、それらの例に限定されることなく明瞭にされる。
図1には、低抵抗材料からなる導電層と呼ばれる6層の系列を含む集積回路の一部分が断面図の形式で示されている。同図において、6層の導電層は、導電層が堆積している基板SUBから昇順に(1)から(6)までの番号が付されている。導電層1〜6は、絶縁材料からなる絶縁層と呼ばれる層によって対毎に分離されている。絶縁層は、同図では陰影付きの領域として表わされている。導電層1及び2は、例えば、ポリシリコンにより実現され、導電層3乃至6は、例えば、金属からなる。集積回路は第1の容量性素子CFを含み、この容量性素子CFは、第1の端子TC1と第2の端子TC2の間に公称的な固定値を有するコンデンサを形成する。第1の容量性素子CFは、導電層から切り出された導電層の積層により形成され、導電層からは電気的に絶縁されている。第1の容量性素子CFは、集積回路を構成する導電層と同数の導電性極板を有し、上記第1の容量性素子CFの上記第1の端子TC1及び上記第2の端子TC2は、上記積層の両端を形成する導電性極板1及び6に接続される。
【0018】
本実施例において、iがi=3,4,5,6なる整数を表わすとき、第1の容量性素子CFのi番目の導電性極板は、上記第1の容量性素子CFの(i−2)番目の導電性極板と接続され、上記第1の容量性素子の第1の端子TC1及び第2の端子TC2は、それぞれ、1番目の導電性極板1及び6番目の導電性極板6に接続される。図1には、1番目の導電性極板1、3番目の導電性極板3、及び、5番目の導電性極板5と、第1の容量性素子CFの第1の端子TC1とを接続する接点だけが示され、2番目の導電性極板2、4番目の導電性極板4、及び、6番目の導電性極板6を接続する接点は同じ断面図中には示されていない。
【0019】
このような集積回路に含まれる第1の容量性素子CFの容量の実際値と公称値との間に存在する差は、この集積回路を実現するために必要な各製造工程によって誘起されるオフセットの合計と一致する。したがって、製造工程の数が増加すると共に、各製造工程が容量の実際値と公称値の差に与える相対的な影響は小さくなる。本実施例の集積回路の場合、全ての導電層が第1の容量性素子CFを形成するため使用されるので、導電層からの切り出しと関連して起こり得る製造工程の数は最も大きくなる。これらの工程が容量性素子の実際値に与える相対的な影響は最小値まで低減され、分散を著しく減少させることが可能である。
【0020】
本発明の一実施例において、導電性タイプがN形である第1のバルクBN1は基板SUBの内側に実装されるので、第1の容量性素子CFを形成する積層は第1のバルクBN1の上に重ねられ、第1の容量性素子CFは拡散Nを有する領域Nを介して積層によって被覆された基板SUB1の表面に接続される。第1のバルクBN1は、拡散Nを有する二つの領域DNを介して集積回路の接地を形成する基準端子に接続され、二つの拡散領域DNは、それぞれ、接点を介して3番目の導電層3に接続され、本例の場合に、この3番目の導電層は集積回路の接地面を形成する。
【0021】
第1のバルクBN1が存在しない場合に、寄生容量が1番目の導電層1と基板SUBとの間に出現する。寄生容量は第1の容量性素子CFとは別個であり、第1の容量性素子の品質因子(Q値)を低下させる。第1のバルクBN1を実装し、拡散Nを有する領域を介して基板SUBの表面に廉潔することにより、以下のような2重の利点が得られる。すなわち、集積回路の製造プロセスに新しい製造工程が導入され、拡散を更に低減することができ、かつ、第1の容量性素子CF内の寄生容量を一体化し、第1のバルクBN1を集積回路の接地に接続することにより寄生容量を制御することが可能になり、第1の容量性素子CFのQ値が改善される。
【0022】
本発明の好ましい一実施例において、集積回路は、第1の端子と第2の端子の間に、第1の単位に印加された調整電圧に依存する値をもつ容量を発生させるよう構成され、第2の端子が第1の容量性素子CFの第1の端子TC1に接続されている第2の容量性素子VCDを更に有する。第2の容量性素子VCDはバラクターダイオードであり、このバラクターダイオードは、基板SUBの内側に設けられ導電性タイプがN形である第2のバルクBN2の上に実装され、カソードが第1の端子を形成し、アノードが第2の端子を形成する。バラクターダイオードVCDはMOS技術を用いて実現され、アノード及びカソードは、それぞれ、ウェルNWELLの表面に設けられた拡散領域P+及びN+により形成され、ウェルNWELL自体は第2のバルクBN2の上に配置されている。
【0023】
第2の容量性素子VCDを導入することにより、以下の二つの利点が得られる。第1に、直列結合された第1の容量性素子CF及び第2の容量性素子VCDにより形成された組立体の容量値を変更することが可能であり、第2に、新しい製造工程を必要とするので、分散が減少する。
その上、固定の容量値を有する第1の容量性素子CFと、第2の容量性素子との直列結合は、このように形成された組立体の容量の値に調整電圧の値に依存した直線的な変化を生じさせる。
【0024】
本実施例において、第2の容量性素子がMOSタイプのダイオードによって実現された場合、このようなダイオードをバイポーラ技術を用いて実現することができると共に、上記の利点は維持される。
図2には、上記の集積回路の一部分の等価的な電気系統図が示されている。第1の容量性素子CFは、連続した2層の導電層iと導電層(i+1)との間に生じるコンデンサCi(i=1,2,..,5)の並列結合として表現され、導電層を分離する絶縁層は誘電体として作用する。上記の説明の通り、第1の容量性素子CFは、第1の導電層1と第1のバルクBN1との間にコンデンサC6を更に有し、第1のバルクBN1は回路の接地に接続されている。バラクターダイオードの形で表現された第2の容量性素子VCDは、第1の容量性素子CFと直列結合した形で配置され、第1の容量性素子と第2の容量性素子の組立体は、第1の端子T1及び第2の端子T2を有する容量性分路を形成する。第2の容量性素子VCDは、第1の端子T1に印加された調整電圧Vtunに依存した値を有する容量を発生させるよう構成されている。
【0025】
この調整電圧Vtunは基本的に直流電圧であり、第2の容量性素子VCDを形成するバラクターダイオードのカソードは、できるだけ小さい交流信号が考慮される回路の接地に接続され、これは第1のバルクBN1と第2のバルクBN2の間の接続と等価的である。図2に点線で示された仮想的な接続は、第1の容量性分路のクォリティファクタを改善する。
【0026】
図3には、本発明の一変形例による集積回路の電気系統図が示されている。同図に示された回路には、上記の容量性分路と並列結合された誘導性素子Lを含み、誘導性素子Lの第1の端子は電源端子VCCに接続され、第2の端子は第1の容量性素子CFの第2の端子T2に接続される。かくして構成された組立体は、電圧制御型発振器VCOを形成し、その端子T2は出力端子であり、調整電圧Vtunの値に依存した周波数を有する出力信号Vloを発生することが意図されている。
【0027】
ここまでに説明した第2の容量性素子は、MOSタイプのバラクターダイオードの形で実現されている。しかし、固定容量値を有する別の容量性素子CFと、バイポーラ技術によって実現され調整電圧Vtunを用いてバイアスされた別のバラクターダイオードとの直列組立体により形成された第2の容量性分路を上記の容量性分路と並列結合させて配置することが考えられる。このような実施例は、図面には示されていないが、集積回路の製造プロセスに新しい製造工程を導入し、分散を更に減少させる。
【0028】
この実施例において、別の容量性分岐は、固定容量値を有する容量性素子CFと、選択電圧Vsel1によって切り替えることができるコンデンサCm1の直列組立体により形成される。この切り替え可能なコンデンサCm1は、帯域選択をすることができる。その上、NMOSトランジスタの形式で実現された場合には、切り替え可能なコンデンサCm1は、集積回路の製造プロセスに新しい製造工程を導入し、分散を更に減少させる。或いは、精細な帯域選択を行うため、このよう複数の並列した容量性分路を第1の容量性分路に接続してもよい。
【0029】
図4は、例えば、上記の本発明の一変形例による集積回路を利用する無線電話機のような無線信号受信装置の簡単な機能的な構成図である。この無線信号受信装置は、所定の周波数域から選択された無線周波数FRを有する無線信号を受信し、無線信号と呼ばれる電子信号Vfrに変換することができるアンテナ及びフィルタシステムAFとを含む。この装置は、無線信号Vfrと、発振周波数FLOが調整可能である局部発振器VCOからの信号Vloとを受信し、無線周波数FRと発振周波数FLOの差に一致する一定周波数FIを有する出力信号Vfiを発生するよう構成されたミキサMIXを更に有する。無線信号受信装置は、ミキサMIXの出力信号Vfiを使用するよう構成された信号処理ユニットPUを更に有する。居部発振器VCOは上記の集積回路の形で実現され、選択電圧Vtunと選択信号Vsel1とを受信するよう構成され、選択電圧Vtun及び選択信号Vsel1の値は、発振周波数FLOの値を定め、選択された無線信号の無線周波数FRの値を定める。
【図面の簡単な説明】
【図1】本発明の好ましい一実施例による集積回路装置の部分断面図である。
【図2】本発明の好ましい一実施例による集積回路装置の部分的な電気系統図である。
【図3】本発明の他の実施例による集積回路装置の部分的な電気系統図である。
【図4】本発明の他の実施例による集積回路装置を利用する無線信号受信装置を説明する部分的な機能構成図である。
【符号の説明】
1,2,3,4,5,6 導電層
AF アンテナ及びフィルタシステム
BN1 第1のバルク
BN2 第2のバルク
C1,C2,C3,C4,C5,C6 コンデンサ
CF 第1の容量性素子
Cm1 切り替え可能なコンデンサ
DN 拡散領域
L 誘導性素子
MIX ミキサ
NWELL ウェル
PU 信号処理ユニット
SUB 基板
T1 容量性分路の第1の端子
T2 容量性分路の第2の端子
TC1 第1の容量性素子の第1の端子
TC2 第1の容量性素子の第2の端子
VCC 電源端子
VCD 第2の容量性素子
VCO 電圧制御型発振器
Claims (6)
- 絶縁材料からなる絶縁層によって2層に分離され、低抵抗材料によって形成された導電層の系列により構成され、上記導電層から切り出された導電性極板の積層により形成され、上記導電層から電気的に絶縁され、第1の端子と第2の端子の間に固定値の容量を生ずる第1の容量性素子を含む集積回路装置であって、上記第1の容量性素子は、集積回路装置を構成する導電層と同数の導電性極板を含み、上記容量性素子の上記第1の端子及び上記第2の端子は上記積層の両端を形成する上記導電性極板に接続されており、
上記第1の端子と上記第2の端子の間に上記第1の端子に印加された調整電圧に依存した値を有する容量を発生するよう構成された第2の容量性素子を更に含み、上記第2の容量性素子の上記第2の端子は上記第1の容量性素子の上記第1の端子と上記第2の端子の中の一方の端子に接続されており、
上記第2の容量性素子が、基板の内側に設けられた所定の導電性タイプを有するバルクの上に構成されたバラクターダイオードであり、上記バラクターダイオードのカソードが上記第2の容量性素子の上記第1の端子を形成し、アノードが上記第2の端子を形成することを特徴とする集積回路装置。 - 上記基板は、交互に重ねられたN層の絶縁層とN層の導電層の層の系列の支持体として使用され、上記層の系列に上記基板の方から昇順の番号が付けられ、iが3≦i≦Nなる整数である場合に、上記第1の容量性素子のi番目の導電性極板は上記第1の容量性素子の(i−2)番目の導電性極板と接続され、
上記第1の容量性素子の上記第1の端子は1番目の導電性極板と接続され、上記第2の端子はN番目の導電性極板と接続されていることを特徴とする、請求項1記載の集積回路装置。 - 所定の導電性タイプを有する第1のバルクが上記基板の内側に設けられ、
上記第1の容量性素子を形成する上記積層は上記第1のバルクの上に重ねられ、
上記第1のバルクは上記第1のバルクと同じ導電性タイプを有する領域を介して上記積層によって覆われた上記基板の表面に接続されていることを特徴とする、請求項2記載の集積回路装置。 - 上記第1のバルクは上記集積回路装置の接地を形成する基準端子に接続されていることを特徴とする、請求項3記載の集積回路装置。
- 第1の端子が電源端子に接続され、第2の端子が上記第1の容量性素子の上記第2の端子に接続され、上記調整電圧の値に依存した周波数を有する出力信号を発生させる発振器の出力端子を形成する誘電性素子を更に有することを特徴とする、請求項1記載の集積回路装置。
- 所定の周波数域の真ん中で選択される無線周波数を有する無線信号を受信し、電子信号の形の無線信号に変換することができるアンテナ及びフィルタシステムと、
上記電子信号の形の無線信号と、調整可能である発振周波数を有する局部発振器からの信号とを受信し、上記無線周波数と上記発振周波数の差に一致する一定周波数を有する出力信号を発生させるよう構成されたミキサと、
上記ミキサの出力信号を使用するよう構成された信号処理ユニットとを含む無線信号受信装置であって、
上記局部発振器は請求項5に記載された集積回路装置の形で実現されていることを特徴とする、無線信号受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9816565 | 1998-12-29 | ||
| FR9816565 | 1998-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216326A JP2000216326A (ja) | 2000-08-04 |
| JP4601751B2 true JP4601751B2 (ja) | 2010-12-22 |
Family
ID=9534609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37145999A Expired - Fee Related JP4601751B2 (ja) | 1998-12-29 | 1999-12-27 | 低分散容量性回路網を含む集積回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6278871B1 (ja) |
| EP (1) | EP1017101B1 (ja) |
| JP (1) | JP4601751B2 (ja) |
| KR (1) | KR100707877B1 (ja) |
| CN (1) | CN1153293C (ja) |
| DE (1) | DE69941178D1 (ja) |
| TW (1) | TW460929B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69841227D1 (de) * | 1997-11-18 | 2009-11-19 | Panasonic Corp | Mehrschichtprodukt, Kondensator und Verfahren zur Herstellung des Mehrschichtprodukts |
| JP4034099B2 (ja) * | 2002-03-28 | 2008-01-16 | 株式会社ルネサステクノロジ | 高周波用モノリシック集積回路装置およびその製造方法 |
| KR100450824B1 (ko) * | 2002-11-06 | 2004-10-01 | 삼성전자주식회사 | 고주파용 가변 캐패시터 구조 및 그 제조방법 |
| US7518850B2 (en) * | 2006-05-18 | 2009-04-14 | International Business Machines Corporation | High yield, high density on-chip capacitor design |
| CN111192873B (zh) * | 2020-01-09 | 2020-09-04 | 华南理工大学 | 一种提高mim电容高频可靠性的版图结构及其实现方法 |
| CN112436848B (zh) * | 2020-12-04 | 2022-08-05 | 深圳市锐尔觅移动通信有限公司 | 调谐电路、射频电路及电子设备 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516461B2 (ja) * | 1974-03-25 | 1980-05-02 | ||
| US4685197A (en) * | 1986-01-07 | 1987-08-11 | Texas Instruments Incorporated | Fabricating a stacked capacitor |
| JPH01120858A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 集積回路装置 |
| JPH0389545A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路のためのキャパシタ |
| JPH03257855A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | 半導体装置 |
| US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
| US5256588A (en) * | 1992-03-23 | 1993-10-26 | Motorola, Inc. | Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell |
| US5275974A (en) * | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
| GB9416900D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | A variable capacitance semiconductor diode |
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| JP2693928B2 (ja) * | 1995-05-24 | 1997-12-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
| EP0772246B1 (en) * | 1995-10-31 | 2005-10-12 | STMicroelectronics S.r.l. | Manufacturing process for high capacity capacitor |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US5807775A (en) * | 1996-06-24 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method for forming a double walled cylindrical capacitor for a DRAM |
| DE69718741T2 (de) * | 1996-10-10 | 2003-11-13 | Koninklijke Philips Electronics N.V., Eindhoven | Integrierter Oszillator und einen solchen Oszillator verwendendes Funktelefon |
| SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
-
1999
- 1999-12-20 EP EP99204399A patent/EP1017101B1/fr not_active Expired - Lifetime
- 1999-12-20 US US09/467,593 patent/US6278871B1/en not_active Expired - Lifetime
- 1999-12-20 DE DE69941178T patent/DE69941178D1/de not_active Expired - Lifetime
- 1999-12-24 CN CNB991229479A patent/CN1153293C/zh not_active Expired - Fee Related
- 1999-12-27 JP JP37145999A patent/JP4601751B2/ja not_active Expired - Fee Related
- 1999-12-27 KR KR1019990062776A patent/KR100707877B1/ko not_active Expired - Fee Related
-
2000
- 2000-02-21 TW TW089102951A patent/TW460929B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6278871B1 (en) | 2001-08-21 |
| KR100707877B1 (ko) | 2007-04-16 |
| CN1153293C (zh) | 2004-06-09 |
| CN1259770A (zh) | 2000-07-12 |
| EP1017101B1 (fr) | 2009-07-29 |
| EP1017101A1 (fr) | 2000-07-05 |
| KR20000052585A (ko) | 2000-08-25 |
| TW460929B (en) | 2001-10-21 |
| JP2000216326A (ja) | 2000-08-04 |
| DE69941178D1 (de) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8487406B2 (en) | On-chip capacitor structure | |
| US6268778B1 (en) | Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit | |
| JP5848297B2 (ja) | 電気デバイス | |
| US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
| US9019007B2 (en) | High linearity variable capacitor array | |
| US8164159B1 (en) | Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same | |
| JP2005508096A (ja) | 直流バイアスキャパシタ用の回路構成 | |
| EP1333501A2 (en) | Multi-terminal MOS varactor | |
| US7977850B2 (en) | Bulk acoustic wave device with a semiconductor layer | |
| US20140266408A1 (en) | Circuit and Method for a Multi-Mode Filter | |
| US8569863B2 (en) | Voltage-controlled semiconductor inductor and method | |
| JP4601751B2 (ja) | 低分散容量性回路網を含む集積回路装置 | |
| US4973922A (en) | Voltage controlled variable capacitor and oscillator using it | |
| CN100372120C (zh) | 包含高品质因数的电感元件的极小型集成电路 | |
| US8049302B2 (en) | On-chip capacitor structure with adjustable capacitance | |
| US6819193B2 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| KR100668220B1 (ko) | 반도체 소자용 인덕터 | |
| KR100838965B1 (ko) | 이동 전화 장치 | |
| US20040067600A1 (en) | Reduced gate leakage current in thin gate dielectric CMOS integrated circuits | |
| US6781482B2 (en) | Integrated circuit | |
| EP0318210B1 (en) | Voltage controlled variable capacitor and oscillator | |
| JP2004158699A (ja) | 半導体集積回路 | |
| TW565993B (en) | Improved integrated oscillators and tuning circuits | |
| JPH063865B2 (ja) | 同調回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061225 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081021 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100303 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100903 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |