JP4604675B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に、画素電極の駆動用の薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））を有する液晶表示装置に好適に適用されるものである。

アクティブマトリクス型の液晶表示装置では、画素毎にスイッチング素子として、薄膜トランジスタを備えており、薄膜トランジスタのオン／オフにより、画素へ入力する画像情報の選択と次の入力時期までの画像情報の保持を行っている。

この薄膜トランジスタを構成する薄膜半導体層は、チャネル領域の両側に低濃度不純物ドープ（Lightly Doped Drain（ＬＤＤ））領域を介して、ソース・ドレイン領域が設けられた構成となっている。ＬＤＤ領域が設けられることで、ドレイン端での電界集中をある程度緩和させることができ、薄膜トランジスタのオフ時のリーク電流が抑制される。これにより、リーク電流が増加することで信号電位を十分に保持できずに生じる輝点やフリッカー（画面のちらつき）を防止している。

上記薄膜トランジスタのリーク電流を抑えることは重要であり、薄膜トランジスタのチャネル領域内に極性の異なるＮＰ層を作り込むことで、リーク電流を低減させる半導体装置の例が報告されている（例えば、特許文献１参照）。

特開２００３−２２９５７６号公報

しかし、画素毎に設けられた薄膜トランジスタにＬＤＤ領域が設けられている場合には、ＬＤＤ領域に導入される不純物が低濃度であることから、ＬＤＤ領域の抵抗が高くなる。これにより、信号配線から薄膜トランジスタに入力された信号電位を画素電極に書き込む際に、薄膜トランジスタのオン電流が低下し易い。このため、画素電極への信号電位が、必要な信号電位に到達し難く、書き込み不足による輝点が生じることで、画質不良が発生するという問題がある。

上述した課題を解決するために、本発明の表示装置は、基板上に設けられた画素電極の駆動用の薄膜トランジスタを備え、この薄膜トランジスタが、チャネル領域の両側にＬＤＤ領域を介してソース・ドレイン領域を有する薄膜半導体層と、薄膜半導体層のチャネル領域上に設けられたゲート電極とを備えた表示装置であり、ゲート電極と薄膜半導体層とを覆う状態で基板上に設けられる絶縁膜と、絶縁膜に設けられた接続孔を通じて一方のソース・ドレイン領域に接続された状態で、絶縁膜上に設けられる信号配線と、絶縁膜に設けられた接続孔を通じて他方のソース・ドレイン領域に接続された状態で、絶縁膜上に設けられるとともに、信号配線からの信号電位を画素電極に書き込む引き出し電極とを備えている。そして、引き出し電極は、薄膜トランジスタのリーク電流の許容範囲内で、オン電流が増加するように、ソース・ドレイン領域側からＬＤＤ領域上の所定範囲を覆う状態で、絶縁膜上に配設されていることを特徴としている。

このような構成の表示装置によれば、引き出し電極と絶縁膜と所定範囲のＬＤＤ領域とでトランジスタ構造が構成される。そして、薄膜トランジスタがオン状態となると、引き出し電極にかかる電界により、このトランジスタ構造のＬＤＤ領域中の電子または正孔がＬＤＤ領域の表面側に集まり、引き出し電極と接続されたソース・ドレイン領域側に移動し易い状態となる。これにより、引き出し電極により覆われた上記所定範囲のＬＤＤ領域が低抵抗化することで、薄膜トランジスタのオン電流が増加する。また、上記所定範囲を除くＬＤＤ領域は低抵抗化せずに維持されることから、リーク電流を許容範囲内に抑えることが可能となる。

以上説明したように、本発明の表示装置によれば、リーク電流を許容範囲内に抑えた状態で、薄膜トランジスタのオン電流を増加させることができることから、引き出し電極から画素電極への信号電位の書き込みの際、必要な信号電位に到達し易くなる。このため、書き込み不足による輝点が生じることなく、画質不良の発生を防止することができる。したがって、表示装置の画像品質を向上させることができるとともに、歩留まりを向上させることができる。

以下、本発明の表示装置に係わる実施の形態の一例を、詳細に説明する。

（第１実施形態）
まず、本発明の第１実施形態の一例について、液晶表示装置の例を用いて説明する。図１（ａ）はこの第１実施形態による液晶表示装置のＴＦＴ基板の一例を示し、図１（ｂ）はこのＴＨＴ基板の平面図を示す。

図１（ａ）に示すように、この液晶表示装置においては、例えば透明性を有する石英基板からなる絶縁基板１１上に、例えばタングステンシリコン（ＷＳｉ）からなる裏面遮光膜１２が約２００ｎｍの膜厚で設けられている。この裏面遮光膜１２上には、例えば酸化シリコン（ＳｉＯ₂）からなる層間絶縁膜１３が約６００ｎｍの膜厚で設けられている。

また、層間絶縁膜１３上には例えば多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなる所定形状の薄膜半導体層１４が設けられている。この薄膜半導体層１４は、中央部にチャネル領域１５が設けられており、このチャネル領域１５の両側には、低濃度の例えばリン（Ｐ）等のｎ型不純物が導入されたＬＤＤ領域１６，１６’が設けられている。また、ＬＤＤ領域１６，１６’の外側には、高濃度の例えばヒ素（Ａｓ）等のｎ型不純物が導入されたソース・ドレイン領域１７，１７’が設けられている。この薄膜半導体層１４は、一方のソース・ドレイン領域１７’側が延長された状態で設けられており、ここでの図示は省略するが、この延長された領域上に保持容量配線が設けられることにより、保持用容量素子が設けられている。なお、ここではＰｏｌｙ−Ｓｉからなる薄膜半導体層１４が設けられていることとするが、本発明はこれに限定されず、アモルファスシリコンまたはゲルマニウムであってもよく、ガリウム砒素（ＧａＡｓ）等の化合物半導体であってもよい。

また、ＬＤＤ領域１６，１６’は、上記チャネル領域１５とソース・ドレイン領域１７，１７’の間に、チャネル領域１５とソース・ドレイン領域１７，１７’とで挟まれる幅が０．３μｍ〜２．０μｍの範囲で設けられることとする。このＬＤＤ領域１６，１６’は、画素電極への書き込みを早くするとともに、加工を正確に行うという観点から０．８μｍ〜１．５μｍの幅で設けられることが好ましく、ここでは、１．１μｍの幅で設けられることとする。

この薄膜半導体層１４の表面側には、ＳｉＯ₂からなるゲート絶縁膜１８が設けられており、このゲート絶縁膜１８を介して上記チャネル領域１５の上方に例えばＰ等のｎ型不純物が高濃度に導入されたＰｏｌｙ−Ｓｉからなるゲート電極１９が、４５０ｎｍの膜厚で設けられている。そして、このゲート電極１９と、ゲート絶縁膜１８と、ソース・ドレイン領域１７，１７’を有する薄膜半導体層１４とにより、画素電極の駆動用の薄膜トランジスタ（ＴＦＴ）１０が構成される。

また、ゲート電極１９と表面側にゲート絶縁膜１８が設けられた薄膜半導体層１４とを覆う状態で、層間絶縁膜１３上に、例えばＳｉＯ₂からなる層間絶縁膜２０が設けられている。この層間絶縁膜２０およびその下層のゲート絶縁膜１８には、ソース・ドレイン領域１７，１７’に達する状態で接続孔２１、２１’がそれぞれ設けられている。

そして、一方の接続孔２１を通じてソース・ドレイン領域１７に接続されるとともに、上記薄膜トランジスタ１０に信号電位を入力する信号配線２２が層間絶縁膜２０上に設けられている。この信号配線２２は、例えばタングステンシリコン（ＷＳｉ）／アルミニウム（Ａｌ）／ＷＳｉの積層膜で形成されている。また、信号配線２２は、上記層間絶縁膜２０上の一方向に長尺状に設けられており、その長手方向に配置される各画素で共通に設けられている（図１（ｂ）参照）。

また、他方の接続孔２１’には、この接続孔２１’を通じて、上記ソース・ドレイン領域１７’に接続される引き出し電極２３が、層間絶縁膜２０上に設けられている。この引き出し電極２３は、上述したように、信号配線２２から薄膜トランジスタ１０に入力された信号電位を受けて、画素電極（図示省略）に到達させるためのものである。この引き出し電極２３は、信号配線２２と同様に、例えばＷＳｉ／Ａｌ／ＷＳｉの積層膜で形成されていることとする。

なお、ここでは、信号配線２２と引き出し電極２３がＷＳｉ／Ａｌ／ＷＳｉの積層膜で形成されていることとしたが、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）等の他の導電性材料で形成されていてもよい。

ここで、本発明の特徴的な構造としては、上記引き出し電極２３が、ソース・ドレイン領域１７側から所定範囲の上記ＬＤＤ領域１６’上を覆う状態で、層間絶縁膜２０上に配設された状態となっている。ここで、図２（ａ）の拡大図に示すように、所定範囲の上記ＬＤＤ領域１６’をＬＤＤ領域１６ａ’とすると、引き出し電極２３と上記ＬＤＤ領域１６ａ’とでゲート絶縁膜１８と層間絶縁膜２０とが挟持された状態のトランジスタ構造Ａが構成される。なお、以降このトランジスタ構造Ａについて説明する際、ゲート絶縁膜１８は層間絶縁膜２０に含まれることとする。

このトランジスタ構造Ａは、薄膜トランジスタ１０がオン状態になると、引き出し電極２３にかかる電界により、このトランジスタ構造ＡのＬＤＤ領域１６ａ’中の電子がＬＤＤ領域１６ａ’の表面側に集まり、引き出し電極２３と接続されたソース・ドレイン領域１７’側に移動し易い状態となる。これにより、引き出し電極２３により覆われたＬＤＤ領域１６ａ’が低抵抗化された状態となるため、上記薄膜トランジスタ１０のオン電流が増加する。また、上記ＬＤＤ領域１６ａ’を除くＬＤＤ領域１６’（ＬＤＤ領域１６ｂ’）は、引き出し電極２３により覆われていないことから、低抵抗化せずに、実効ＬＤＤ領域として機能する。

ここで、このＬＤＤ領域１６ｂ’の不純物濃度をＮ^-、ソース・ドレイン領域１７’の不純物濃度をＮ⁺とした場合には、ＬＤＤ領域１６ａ’は低抵抗化されることで、ＬＤＤ領域１６ｂ’よりも高濃度の不純物が導入されたようなＮの状態となる。これにより、図２（ｂ）にチャネル領域１５、ＬＤＤ領域１６ｂ’、ＬＤＤ領域１６ａ’およびソース・ドレイン領域１７’のエネルギーバンドを示すと、この状態のエネルギーバンドは、ＬＤＤ領域１６’の不純物濃度がソース・ドレイン領域１７’側に向けて二段階で高くなるダブルＬＤＤ構造と同様のエネルギーバンドとなる。

ここで、再び図２（ａ）に示すように、薄膜トランジスタ１０のリーク電流を許容範囲内に抑えた状態で、オン電流が増加するようにするために、上記トランジスタ構造Ａにおける上記ＬＤＤ領域１６ａ’の表面と引き出し電極２３のＬＤＤ領域１６ａ’との対向面の距離Ｄは、次のように設定される。なお、ここでは、この距離Ｄは、ＬＤＤ領域１６ａ’上を覆う層間絶縁膜２０の膜厚となる。層間絶縁膜２０の膜厚は、上記ゲート電極１９を十分に覆うことのできる範囲で、薄膜トランジスタ１０がオン状態のとき、上記トランジスタ構造Ａが機能するような厚さに設けられていることとする。

ここで、上記距離Ｄ、すなわち層間絶縁膜２０の膜厚を変化させた場合の薄膜トランジスタ１０のオン電流の相対比を、図３（ａ）に示す。このグラフについては、図２（ａ）の構成を用いて説明することとする。また、リファレンス（ＲＥＦ）は、ＬＤＤ領域１６’上が引き出し電極２３で覆われておらず、層間絶縁膜２０が６００ｎｍの膜厚で設けられた場合のオン電流である。

このグラフに示すように、層間絶縁膜２０の膜厚が４００ｎｍ、６００ｎｍのとき、リファレンスよりも薄膜トランジスタ１０のオン電流が増加し、膜厚が８００ｎｍのときは、リファレンスと同等のオン電流を示すことから、層間絶縁膜２０の膜厚は、８００ｎｍよりも薄い膜厚であることが好ましい。これにより薄膜トランジスタ１０のオン電流を増加させることが可能となる。さらに、ここでは、膜厚４５０ｎｍのゲート電極１９が設けられているため、このゲート電極１９を十分に覆うために、層間絶縁膜２０は４００ｎｍ以上の膜厚で形成されることが好ましい。

また、引き出し電極２３により覆われるソース・ドレイン領域１７’側からのＬＤＤ領域１６ａ’の幅の範囲は、次のように設定される。ここで、横軸には、ＬＤＤ領域１６’の幅に対する上記ＬＤＤ領域１６ａ’の幅の割合をとり、縦軸には、上記ＬＤＤ領域１６’が引き出し電極２３により覆われていない場合の薄膜トランジスタ１０に対するオン電流の増加割合（１）とリーク電流の増加割合（２）をとったグラフを図３（ｂ）に示す。このグラフについても図２（ａ）の構成を用いて説明する。また、この場合のＬＤＤ領域１６’，１６ａ’の幅とは、チャネル領域１５とソース・ドレイン領域１７’とで挟まれる方向の幅であり、この場合の層間絶縁膜２０の膜厚は６００ｎｍであることとする。

このグラフに示すように、ＬＤＤ領域１６’の幅に対するＬＤＤ領域１６ａ’の幅の割合が２０％より大きくなるとオン電流は急激に増加し、ＬＤＤ領域１６ａ’の幅の割合が１００％となるまで上昇し続ける（縦軸（１））。これは、引き出し電極２３により覆われる上記ＬＤＤ領域１６ａ’の割合が大きくなると、引き出し電極２３にかかる電界により、トランジスタ構造Ａを構成するＬＤＤ領域１６ａ’中の電子がソース・ドレイン領域１７’側に移動し易い状態となり、ＬＤＤ領域１６ａ’が低抵抗化されるためである。一方、２０％以下ではオン電流の増加は認められないが、これは、ＬＤＤ領域１６’の幅の２０％以下を覆う状態での引き出し電極２３の加工制御が困難であるためである。

また、図３（ｂ）のグラフに示す薄膜トランジスタ１０のオフ時のリーク電流は、ＬＤＤ領域１６’の幅に対する上記ＬＤＤ領域１６ａ’の幅の割合が５０％までは３％未満で抑えられるが、５０％を超えると増加率が高くなる（縦軸（２））。本発明において、リーク電流の許容範囲を３％までとすると、リーク電流を許容範囲内に抑えた状態で、オン電流を増加させることが可能な、ＬＤＤ領域１６’の幅に対するＬＤＤ領域１６ａ’の幅の割合は２０％より大きく５０％以下となる。

以上説明したように、ＬＤＤ領域１６ａ’の幅の範囲が決定される。上述したように、ＬＤＤ領域１６’の幅は０．８μｍ〜１．５μｍの範囲で形成されることが好ましいため、ＬＤＤ領域１６’の幅が０．８μｍの場合には、ＬＤＤ領域１６ａ’の幅は０．１６μｍ〜０．４０μｍの範囲が最適となり、ＬＤＤ領域１６’の幅が１．５μｍの場合には、ＬＤＤ領域１６ａ’の幅は０．３μｍ〜０．７５μｍが最適となる。

なお、ここでは、層間絶縁膜２０の膜厚が６００ｎｍの場合の引き出し電極２３により覆われるＬＤＤ領域１６ａ’の幅の範囲について説明したが、上記ＬＤＤ領域１６ａ’の幅の範囲は、層間絶縁膜２０の膜厚によって変化する。特に、ＬＤＤ領域１６ａ’の幅の範囲の上限は、リーク電流とオン電流の兼ね合いにより決定されるため、層間絶縁膜２０の膜厚により変化し易い。

例えば、ＬＤＤ領域１６ａ’を覆う層間絶縁膜２０の膜厚が６００ｎｍよりも薄い場合には、ＬＤＤ領域１６ａ’の幅の割合が少なくてもオン電流は増加し易く、その分リーク電流も上昇し易くなる。このため、図３（ｂ）に示すグラフが矢印Ａ方向にシフトした状態となる。また、ＬＤＤ領域１６ａ’を覆う層間絶縁膜２０の膜厚が６００ｎｍよりも厚い場合には、ＬＤＤ領域１６ａ’の幅の割合が少ないとオン電流は増加し難く、その分リーク電流も抑え易くなる。このため、図３（ｂ）に示すグラフが矢印Ｂ方向にシフトした状態となる。よって、層間絶縁膜２０の膜厚により、ＬＤＤ領域１６ａ’の幅の範囲は適宜設定されることとする。

また、上述した図１（ａ）に示す接続孔２１を通じてソース・ドレイン領域１７に接続される信号配線２２も、引き出し電極２３と同様に、ソース・ドレイン領域１７側から所定範囲のＬＤＤ領域１６上を覆う状態で、層間絶縁膜２０上に配設された状態となっていてもよい。これにより、信号配線２２と層間絶縁膜２０と所定範囲のＬＤＤ領域１６とでトランジスタ構造が構成され、上記薄膜トランジスタ１０のオン状態となると、信号配線２２にかかる電界により、このトランジスタ構造の所定範囲のＬＤＤ領域１６中の電子が所定範囲のＬＤＤ領域１６の表面側に集まり、電子がチャネル領域１５側に移動し易い状態となる。これにより、上記所定範囲のＬＤＤ領域１６が低抵抗化され、薄膜トランジスタ１０のオン電流がさらに増加する。

この場合、信号配線２２側では信号配線２２がＬＤＤ領域１６上を覆うことによるリーク電流の増加は少ないことから、信号配線２２により覆われるＬＤＤ領域１６の幅の範囲は大きいほどオン電流が増加するため、好ましい。本実施形態では、信号配線２２が、引き出し電極２３と同じ範囲の幅でＬＤＤ領域１６上を覆うように、層間絶縁膜２０上に配設されることとする。

上述したような表示装置は次のような方法により、製造される。

まず、絶縁基板１１上に、例えば化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法により膜厚が２００ｎｍのＷＳｉを成膜加工することで裏面遮光膜１２を形成した後、例えばＣＶＤ法により、この裏面遮光膜１２を覆う状態で、絶縁基板１１上にＳｉＯ₂からなる層間絶縁膜１３を形成する。

次に、例えば減圧ＣＶＤ（ＬＰ-ＣＶＤ）法により層間絶縁膜１３上に、Ｐｏｌｙ−Ｓｉ膜を成膜し、例えばシリコン（Ｓｉ）導入と高温アニールとを行う固相成長法によりＰｏｌｙ−Ｓｉのグレインサイズをトランジスタ特性に合うように調整する。その後、通常のリソグラフィ技術とドライエッチングとを行うことにより、上記Ｐｏｌｙ−Ｓｉ膜を所望形状に加工して薄膜半導体層１４を形成する。

次に、酸素ガス（Ｏ₂）を導入した高温のドライ酸化法により、上記薄膜半導体層１４の表面に熱酸化処理を行い、薄膜半導体層１４の表面側を酸化することで、ＳｉＯ₂からなるゲート絶縁膜１８を形成する。その後、ゲート絶縁膜１８上にリンドープトＰｏｌｙ−Ｓｉを４５０ｎｍの膜厚で成膜加工することで、薄膜トランジスタ１０のゲート電極１９を形成する。

次に、このゲート電極１９をマスクとして、セルフアライン方式にてＰなどのｎ型不純物を低濃度にイオン注入した後、ＬＤＤ構造の形成領域上にレジストパターンを形成し、このレジストパターンをマスクとして、例えばＡｓなどのｎ型不純物を高濃度にイオン注入してソース・ドレイン領域１７，１７’を形成する。これにより、チャネル領域１５の両側にＬＤＤ領域１６、１６’を介してソース・ドレイン領域１７，１７’が設けられた状態となり、薄膜トランジスタ１０が形成される。

次いで、例えばＣＶＤ法により、ゲート電極１９が設けられた薄膜半導体層１４を覆う状態で、ＳｉＯ₂からなる層間絶縁膜２０を６００ｎｍの膜厚で成膜する。その後、通常のリソグラフィ技術とドライエッチング法により、上記薄膜トランジスタ１０のソース・ドレイン領域１７，１７’に達する接続孔２１，２１’を形成する。

次に、例えば、スパッタリング法により、上記接続孔２１，２１’を埋め込む状態で、ＷＳｉ／Ａｌ／ＷＳｉがこの順に積層された導電膜を層間絶縁膜２０上に形成する。そして、通常のリソグラフィ技術とドライエッチング法により、この導電膜をパターン加工することで、接続孔２１を通じてソース・ドレイン領域１７に接続され、層間絶縁膜２０上に配設される信号配線２２と、接続孔２１’を通じてソース・ドレイン領域１７’に接続され、層間絶縁膜２０上に配設される引き出し電極２３とを形成する。この際、上述したように、引き出し電極２３は、ソース・ドレイン領域１７’側から所定範囲のＬＤＤ領域１６’上を覆う状態で層間絶縁膜２０上に配設される。また、信号配線２２も引き出し電極２３と同様に、ソース・ドレイン領域１７側から所定範囲のＬＤＤ領域１６上を覆う状態で層間絶縁膜２０上に配設される。

この後の工程は、ここでの図示は省略するが、通常の工程と同様に行うこととする。すなわち、信号配線２２および引き出し電極２３を覆う状態で、層間絶縁膜２０上の全面に、ＳｉＯ₂からなる層間絶縁膜を形成した後、この層間絶縁膜に、上記引き出し電極２３に達する接続孔を形成する。その後、この接続孔を通じて引き出し電極２３と接続されるように、層間絶縁膜上にＴｉ膜からなる表面遮光膜を形成する。続いて、この表面遮光膜上に、さらにＳｉＯ₂からなる層間絶縁膜を形成した後、この層間絶縁膜に、上記表面遮光膜に達する状態の接続孔を形成する。その後、この接続孔を通じて表面遮光膜と接続されるように、この層間絶縁膜上に酸化インジウム錫（Indium Thin Oxide（ＩＴＯ））膜からなる画素電極を形成する。このようにして、引き出し電極２３と画素電極とが接続される。

以上により、本実施形態のＴＦＴ基板が完成する。その後、このＴＦＴ基板と、ガラス基板の一主面側に対向電極としての透明電極および液晶の配向膜を順次積層したものとの間に液晶を封入し、目的とする液晶表示装置を完成させる。

このような液晶表示装置によれば、図２（ａ）を用いて説明したように、引き出し電極２３は、ソース・ドレイン領域１７’側から、ＬＤＤ領域１６’の幅に対して２０％より大きく５０％以下の所定範囲のＬＤＤ領域１６ａ’上を覆う状態で、層間絶縁膜２０上に配設されている。これにより、引き出し電極２３と層間絶縁膜２０と上記ＬＤＤ領域１６ａ’とでトランジスタ構造Ａが構成される。このため、薄膜トランジスタ１０がオン状態になると、引き出し電極２３にかかる電界により上記ＬＤＤ領域１６ａ’が低抵抗化し、薄膜トランジスタ１０のオン電流が増加する。また、引き出し電極２３により覆われていないＬＤＤ領域１６ｂ’は低抵抗化せずに実効ＬＤＤ領域として機能することから、薄膜トランジスタ１０のリーク電流を許容範囲内に抑えることが可能となる。

したがって、リーク電流を許容範囲内に抑えた状態で、薄膜トランジスタ１０のオン電流を増加させることができることから、引き出し電極２３から画素電極への信号電位の書き込みの際、必要な信号電位に到達し易くなる。このため、書き込み不足による輝点が生じることなく、画質不良の発生を防止することができる。したがって、表示装置の画像品質を向上させることができるとともに、歩留まりを向上させることができる。

また、本実施形態では、引き出し電極２３と同様に、信号配線２２もＬＤＤ領域１６のソース・ドレイン領域１７側から所定範囲のＬＤＤ領域１６上を覆う状態で、層間絶縁膜２０上に配設されている。これによっても、薄膜トランジスタ１０のオン電流を増加することができる。

さらに、本実施形態では引き出し電極２３および信号配線２２を所定範囲のＬＤＤ領域１６，１６’上を覆う状態で、層間絶縁膜２０上に配設させることで、不純物導入工程等を増やすことなく、実質的にダブルＬＤＤ構造が形成された状態にすることができる。

（変形例１）
なお、上記第１実施形態では、引き出し電極２３がパターン加工された状態を判り易くするため、図面上、層間絶縁膜２０の表面は平坦化された状態で記載した。しかし、実際には、図４に示すように、４５０ｎｍの膜厚のゲート電極１９が設けられた状態の薄膜半導体層１４上に層間絶縁膜２０が形成されることで、ゲート電極１９の段差により、ＬＤＤ領域１６’を覆う層間絶縁膜２０も表面に段差を有して形成されている。

具体的には、層間絶縁膜２０を例えば６００ｎｍの膜厚で成膜したとすると、ＬＤＤ領域１６’のソース・ドレイン領域１７’側を覆う層間絶縁膜２０は６００ｎｍの膜厚で形成されるが、ゲート電極１９付近ではゲート電極１９に向けて徐々に膜厚が厚くなる。そして、ゲート電極１９脇を覆う層間絶縁膜２０は、ゲート電極１９の膜厚が加味されることで、最大１０５０ｎｍの膜厚で形成され、部分的に厚く形成される。

このような状態の層間絶縁膜２０上に配設される引き出し電極２３は、リーク電流の許容範囲内でオン電流が増加するように、所定範囲のＬＤＤ領域１６’（ＬＤＤ領域１６ａ’）上を覆う状態で配設されるだけでなく、上記所定範囲を除くＬＤＤ領域１６’（ＬＤＤ領域１６ｂ’）上をも覆う状態で延設されていてもよい。すなわち、引き出し電極２３によりＬＤＤ領域１６’上の全域が覆われていてもよい。

これにより、引き出し電極２３をＬＤＤ領域１６’の遮光膜としても機能させることが可能となり、ＬＤＤ領域１６’に光が入射することによるリーク電流が防止される。この引き出し電極２３は、同じく層間絶縁膜２０上に配設される信号配線２２（前記図１参照）とショートしない範囲で、できるだけ延設された方が、ＬＤＤ領域１６’を確実に遮光できるため、好ましい。ただし、この場合には、引き出し電極２３により上記ＬＤＤ領域１６ｂ’上が覆われることで、ＬＤＤ領域１６ｂ’が低抵抗化しないように、ＬＤＤ領域１６’の表面と引き出し電極２３のＬＤＤ領域１６’との対向面の距離Ｄ’が調整される必要がある。

ここで、上記距離Ｄ’は、ＬＤＤ領域１６’上を覆う層間絶縁膜２０の膜厚であり、第１実施形態で説明したように、上記層間絶縁膜２０の膜厚が８００ｎｍより薄くなる範囲では、引き出し電極２３と層間絶縁膜２０とＬＤＤ領域１６’とでトランジスタ構造Ａが構成される。上述したように、層間絶縁膜２０は６００ｎｍの膜厚で成膜され、ゲート電極１９脇では最大１０５０ｎｍの膜厚となることから、８００ｎｍを境界線として、上記段差の下部側の８００ｎｍより薄い膜厚の層間絶縁膜２０で覆われるＬＤＤ領域１６’が、ＬＤＤ領域１６ａ’となる。そして、第１実施形態で設定したように、このＬＤＤ領域１６ａ’の幅が、ＬＤＤ領域１６’の幅に対して、２０％よりも大きく５０％以下の所定範囲となるように、ＬＤＤ領域１６’の幅を調整する。これにより、ＬＤＤ領域１６ａ’は引き出し電極２３にかかる電界により、低抵抗化されるため、薄膜トランジスタ１０のオン電流が増加する。

一方、段差の上部側となる８００ｎｍ以上の膜厚の層間絶縁膜２０で覆われるＬＤＤ領域１６’は、ＬＤＤ領域１６ｂ’となる。ＬＤＤ領域１６ｂ’は、引き出し電極２３により覆われても低抵抗化せずに実効ＬＤＤ領域として機能する。

このような表示装置の構成であっても、引き出し電極２３は、ソース・ドレイン領域１７’側から、ＬＤＤ領域１６’の幅に対して２０％より大きく５０％以下の所定範囲のＬＤＤ領域１６ａ’上を覆う状態で、層間絶縁膜２０上に配設されている。これにより、引き出し電極２３にかかる電界により上記ＬＤＤ領域１６ａ’が低抵抗化し、薄膜トランジスタ１０のオン電流が増加する。また、ＬＤＤ領域１６ｂ’は低抵抗化せずに実効ＬＤＤ領域として機能することで、薄膜トランジスタ１０のリーク電流を許容範囲内に抑えることが可能となる。したがって、第１実施形態と同様の効果を奏する。

また、この変形例１によれば、引き出し電極２３がＬＤＤ領域１６’の全域を覆う状態で形成されていることから、引き出し電極２３がＬＤＤ領域１６’の遮光膜としても機能する。これにより、液晶表示装置に入射される入射光の一部が、表面遮光膜または裏面遮光膜を回避して入射した場合であっても、この引き出し電極２３により遮光されることでＬＤＤ領域１６’に光が入射することによるリーク電流の発生を防ぐことができる。

なお、ここでは、引き出し電極２３について説明したが、信号配線２２（前記図１参照）も同様に形成されていてもよい。ただし、この場合には、ゲート電極１９上の層間絶縁膜２０上で引き出し電極２３と信号配線２２とがショートしないように、所定の間隔を有して形成されることとする。

（第２実施形態）
次に、本発明の第２の実施形態の一例について説明する。図５はこの第２実施形態におけるＴＦＴ基板の一例である。

この図に示すように、第２実施形態の液晶表示装置においては、第１実施形態で、図２（ａ）を用いて説明したＬＤＤ領域１６ａ’の薄膜半導体層１４の膜厚が、ＬＤＤ領域１６ｂ’の薄膜半導体層１４の膜厚よりも薄く形成されることとする。これにより、ＬＤＤ領域１６ａ’の抵抗が高くなり、薄膜トランジスタ１０のオフ時のリーク電流がより確実に抑制される。

このようなＴＦＴ基板の製造方法は、第１実施形態で説明した層間絶縁膜１３上に、Ｐｏｌｙ−Ｓｉ膜を成膜し、所望形状に加工して薄膜半導体層１４を形成する工程までは、第１実施形態と同様の工程であるため、省略する。その後、図６（ａ）に示すように、Ｏ₂を導入した高温のドライ酸化法により、上記薄膜半導体層１４の表面に熱酸化処理を行うことで、薄膜半導体層１４の表面側が酸化され、ＳｉＯ₂膜３１が形成される。

次に、図６（ｂ）に示すように、ＳｉＯ₂膜３１上に、上記ＬＤＤ領域１６ａ’の形成領域上が開口されたレジストパターン３２を形成する。この場合には、図５に示すように、薄膜半導体層１４のチャネル領域１５、ＬＤＤ領域１６ｂ’、ＬＤＤ領域１６ａ’、ソース・ドレイン領域１７’の各幅は予め設定されていることとする。

続いて、図６（ｃ）に示すように、このレジストパターン３２（前記図６（ｂ）参照）を用いたエッチングにより、ＳｉＯ₂膜３１を除去して、ＬＤＤ領域１６ａ’の形成領域となる薄膜半導体層１４の表面を露出する。その後、レジストパターン３２を除去する

次いで、図６（ｄ）に示すように、再びＯ₂を導入した高温のドライ酸化法により、上記薄膜半導体層１４の表面に熱酸化処理を行うことで、ＳｉＯ₂膜３１から露出された薄膜半導体層１４の表面側が酸化され、ＳｉＯ₂膜３３が形成される。

その後、ウェットエッチングにより、ＳｉＯ₂膜３１およびＳｉＯ₂膜３３を除去することで、図６（ｅ）に示すように、ＬＤＤ領域１６ａ’の形成領域が部分的に薄膜化された薄膜半導体層１４が形成される。

その後、図５に示すように、上記薄膜半導体層１４の表面に熱酸化処理を行い、薄膜半導体層１４の表面側にゲート絶縁膜１８を形成する。その後、ゲート絶縁膜１８上に、リンドープトＰｏｌｙ−Ｓｉを４５０ｎｍの膜厚で成膜加工することで、ゲート電極１９を形成する。この際、予め設定されたチャネル領域１５上を覆う状態でゲート電極１９が形成されることとする。

この後の工程は、第１実施形態と同様に行い、引き出し電極２３が、薄膜化された薄膜半導体層１４のＬＤＤ領域１６ａ’上を覆う状態で、層間絶縁膜２０上に配設されたＴＦＴ基板を形成する。

このような表示装置であれば、ＬＤＤ領域１６の所定範囲のＬＤＤ領域１６ａ’が形成される薄膜半導体層１４の領域が部分的に薄膜化されることで、上記ＬＤＤ領域１６ａ’の抵抗は高くなる。これにより、第１実施形態と比較して、薄膜トランジスタ１０のリーク電流をさらに抑制することができる。また、上記ＬＤＤ領域１６ａ’上が引き出し電極２３により覆われていることから、引き出し電極２３がＬＤＤ領域１６’上を覆わない場合と比較して、引き出し電極２３にかかる電界により、ＬＤＤ領域１６ａ’が低抵抗化されるため、薄膜トランジスタ１０のオン電流が増加する。

また、第１実施形態の変形例１は、本実施形態にも適用可能である。

（第３実施形態）
次に、本発明の第３の実施形態の一例について説明する。図７（ａ）は、この第３実施形態におけるＴＦＴ基板の一例である。

この図に示すように、第３実施形態の液晶表示装置においては、第１実施形態で、図２（ａ）を用いて説明したＬＤＤ領域１６’の所定範囲のＬＤＤ領域１６ａ’に、ＬＤＤ領域１６ｂ’よりも高濃度で、かつソース・ドレイン領域１７’よりも低濃度の不純物が導入されている。そして、引き出し電極２３は、このＬＤＤ領域１６ａ’を覆う状態で層間絶縁膜２０に配設されている。

この場合にも、第１実施形態と同様に、引き出し電極２３と層間絶縁膜２０とＬＤＤ領域１６ａ’とでトランジスタ構造Ａが構成される。そして、この場合には、ＬＤＤ領域１６ａ’にＬＤＤ領域１６ｂ’よりも高濃度で、かつソース・ドレイン領域１７’よりも低濃度の不純物が導入されていることから、ＬＤＤ領域１６ａ’はさらに低抵抗化され、薄膜トランジスタ１０のオン電流が増加する。ここで、この場合のチャネル領域１５、ＬＤＤ領域１６ｂ’、ＬＤＤ領域１６ａ’およびソース・ドレイン領域１７’のエネルギーバンドを図７（ｂ）に示すと、ＬＤＤ領域１６ａ’のエネルギーバンドは、第１実施形態のＬＤＤ領域１６ａ’のエネルギーバンド（点線部）よりも低くなる。

また、本実施形態では、図１に示す信号配線２２側のＬＤＤ領域１６も上記引き出し電極２３側のＬＤＤ領域１６’と同様に形成されることとする。すなわち、ＬＤＤ領域１６’と同じ範囲のＬＤＤ領域１６上が信号配線２２により覆われており、この範囲のＬＤＤ領域１６に、所定範囲を除くＬＤＤ領域１６よりも高濃度で、ソース・ドレイン領域１７よりも低濃度の不純物が導入されていることとする。

このようなＴＦＴ基板の製造方法を、図８の製造工程断面図を用いて説明する。なお、図８では、信号配線２２により覆われる所定範囲のＬＤＤ領域１６をＬＤＤ領域１６ａとし、上記所定範囲を除くＬＤＤ領域１６をＬＤＤ領域１６ｂとして、説明する。

まず、図８（ａ）に示すように、薄膜半導体層１４上に形成されたゲート電極１９をマスクとして、セルフアライン方式にてｎ型不純物を低濃度にイオン注入する工程までは、第１実施形態と同様の工程である。これにより、チャネル領域１５の両側に設けられるＬＤＤ領域１６ｂ，１６ｂ’が形成される。

次に、図８（ｂ）に示すように、ＬＤＤ領域１６ｂ，１６ｂ’の形成領域上にレジストパターン４１を形成し、このレジストパターン４１をマスクとして、ＬＤＤ領域１６ｂ，１６ｂ’よりも高濃度の不純物を導入する。これにより、ＬＤＤ領域１６ｂ，１６ｂ’の外側に設けられるＬＤＤ領域１６ａ，１６ａ’が形成され、ＬＤＤ領域１６ａおよびＬＤＤ領域１６ｂからなるＬＤＤ領域１６が形成されるとともに、ＬＤＤ領域１６ａ’およびＬＤＤ領域１６ｂ’からなるＬＤＤ領域１６’が形成される。その後、レジストパターン４１を除去する。

次いで、図８（ｃ）に示すように、ＬＤＤ領域１６，１６’の形成領域上にレジストパターン４２を形成し、このレジストパターン４２をマスクとして、ＬＤＤ領域１６，１６’よりも高濃度のｎ型不純物を導入して、ソース・ドレイン領域１７、１７’を形成する。これにより、ＬＤＤ領域１６ａ，１６ａ’は、ＬＤＤ領域１６ｂ，１６ｂ’よりも高濃度で、かつソース・ドレイン領域１７、１７’よりも低濃度の不純物が導入された状態となる。その後、レジストパターン４２を除去する。

この後の工程は、第１実施形態と同様に行い、引き出し電極２３が、ＬＤＤ領域１６ａ’上を覆う状態で、層間絶縁膜２０上に配設されるとともに、信号配線２２がＬＤＤ領域１６ａ上を覆う状態で、層間絶縁膜２０上に配設されたＴＦＴ基板を形成する。

このような表示装置によれば、引き出し電極２３側のＬＤＤ領域１６ａ’はＬＤＤ領域１６ｂ’よりも高濃度の不純物が導入された状態で形成されるため、第１実施形態と比較して、上記ＬＤＤ領域１６ａ’が低抵抗化される。また、本実施形態によれば、信号配線２２側のＬＤＤ領域１６ａも、ＬＤＤ領域１６ｂよりも高濃度の不純物が導入された状態で形成されるため、上記ＬＤＤ領域１６ａがさらに低抵抗化される。したがって、薄膜トランジスタ１０のオン電流をさらに増加することができる。

なお、本実施形態では、信号配線２２側のＬＤＤ領域１６ａも、引き出し電極２３側のＬＤＤ領域１６ａ’と同様に、ＬＤＤ領域１６ｂよりも高濃度の不純物が導入された状態で形成されることとしたが、本発明はこれに限定されることなく、引き出し電極２３側のＬＤＤ領域１６ａ’のみがＬＤＤ領域１６ｂ’よりも高濃度の不純物が導入されてもよい。ただし、信号配線２２側のＬＤＤ領域１６ａが、ＬＤＤ領域１６ｂよりも高濃度の不純物が導入された状態で形成される方が、薄膜トランジスタ１０のオン電流をさらに増加することができるため、好ましい。

また、第１実施形態の変形例１は、本実施形態にも適用可能である。さらに、本実施形態の構成に第２実施形態の構成を組み合わせてもよい。この場合には、ＬＤＤ領域１６ａ’が形成される薄膜半導体層１４の領域が部分的に薄膜化され、この領域に、ＬＤＤ領域１６ｂ’よりも高濃度で、かつソース・ドレイン領域１７’よりも低濃度の不純物が導入された状態となる。

以上、説明したように第１実施形態〜第３実施形態では、液晶表示装置のＴＦＴ基板を例にとり説明したが、本発明は、有機電界発光素子（有機ＥＬ素子）を用いた有機ＥＬ表示装置であっても、同様の効果を奏する。

本発明の表示装置に係る第１実施形態を説明するためのＴＦＴ基板の断面図（ａ）および平面図（ｂ）である。 本発明の表示装置に係る実施形態を説明するためのＴＦＴ基板の拡大断面図（ａ）および薄膜トランジスタのエネルギーバンドを示す図（ｂ）である。 層間絶縁膜の膜厚と薄膜トランジスタのオン電流の相対比を示すグラフ（ａ）およびＬＤＤ領域の幅に対する引き出し電極により覆われるＬＤＤ領域の幅の割合を変化させた場合の薄膜トランジスタのオン電流の増加割合とリーク電流の増加割合を示すグラフ（ｂ）である。 本発明の表示装置に係る第１実施形態の変形例を説明するためのＴＦＴ基板の断面図である。 本発明の表示装置に係る第２実施形態を説明するためのＴＦＴ基板の断面図である。 本発明の表示装置に係る第２実施形態を説明するためのＴＦＴ基板の製造工程断面図である。 本発明の表示装置に係る第３実施形態を説明するためのＴＦＴ基板の断面図（ａ）および薄膜トランジスタのエネルギーバンドを示す図（ｂ）である。 本発明の表示装置に係る第３実施形態を説明するためのＴＦＴ基板の製造工程断面図である。

符号の説明

１０…薄膜トランジスタ、１１…絶縁基板、１４…薄膜半導体層、１５…チャネル領域、１６，１６’…ＬＤＤ領域、１７，１７’…ソース・ドレイン領域、１９…ゲート電極、２１，２１’…接続孔、２２…信号配線、２３…引き出し電極

Claims (7)

1. 基板上に設けられた画素電極の駆動用の薄膜トランジスタを備え、当該薄膜トランジスタが、チャネル領域の両側にＬＤＤ領域を介してソース・ドレイン領域を有する薄膜半導体層と、当該薄膜半導体層のチャネル領域上に設けられたゲート電極とを備えた表示装置であって、
   前記ゲート電極と前記薄膜半導体層とを覆う状態で前記基板上に設けられる絶縁膜と、
   前記絶縁膜に設けられた接続孔を通じて一方の前記ソース・ドレイン領域に接続された状態で、前記絶縁膜上に設けられる信号配線と、
   前記絶縁膜に設けられた接続孔を通じて他方のソース・ドレイン領域に接続された状態で、前記絶縁膜上に設けられるとともに、前記信号配線からの信号電位を前記画素電極に書き込む引き出し電極とを備えており、
   前記引き出し電極は、前記薄膜トランジスタのリーク電流の許容範囲内で、オン電流が増加するように、前記ソース・ドレイン領域側から前記ＬＤＤ領域上の所定範囲を覆う状態で、前記絶縁膜上に配設されている
   ことを特徴とする表示装置。
2. 前記信号配線は、前記薄膜トランジスタのオン電流が増加するように、前記ソース・ドレイン領域側から前記ＬＤＤ領域上の所定範囲を覆う状態で、前記絶縁膜上に配設されている
   ことを特徴とする請求項１記載の表示装置。
3. 前記所定範囲の前記ＬＤＤ領域と前記引き出し電極との間に前記設けられる前記絶縁膜の膜厚は８００ｎｍより薄い
   ことを特徴とする請求項１記載の表示装置。
4. 前記所定範囲は、前記絶縁膜の膜厚によって規定される
   ことを特徴とする請求項１記載の表示装置。
5. 前記絶縁膜は前記ゲート電極による段差を有して形成されており、
   前記引き出し電極は、前記所定範囲の前記ＬＤＤ領域上を覆う状態で、前記段差の下部側の前記絶縁膜上に配設されるとともに、前記所定範囲を除く前記ＬＤＤ領域上を覆う状態で、前記段差の上部側の前記絶縁膜上に延設されている
   ことを特徴とする請求項１記載の表示装置。
6. 前記所定範囲の前記ＬＤＤ領域の前記薄膜半導体層の膜厚が、前記所定範囲を除く前記ＬＤＤ領域の前記薄膜半導体層の膜厚よりも薄く形成されている
   ことを特徴とする請求項１記載の表示装置。
7. 前記所定範囲の前記ＬＤＤ領域に、前記所定範囲を除く前記ＬＤＤ領域よりも高濃度で、かつ前記ソース・ドレイン領域よりも低濃度の不純物が導入されている
   ことを特徴とする請求項１記載の表示装置。

Images