JP4607531B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、ウェハレベルＣＳＰの半導体装置及びその製造方法に係り、特に、光による誤動作を防止でき、用途を拡張し得る半導体装置の製造方法に関する。

従来から製品化されているＩＣパッケージは、ＱＦＮ（Quad Flat Non-leaded package）及びＢＧＡ（Ball Grid Array）が主流となっている。これらのＩＣパッケージは、ＩＣチップ全体を樹脂封止した構造により、外部環境から受ける光、湿度、応力といった種々のストレスを樹脂で防止し、高い信頼性を確保している。具体的にはＩＣパッケージは、光による誤動作、耐湿性の劣化、外部応力による破損などを樹脂により防止し、高い信頼性を確保している。係るＩＣパッケージは、ＩＣチップを個片化し、インターポーザーを介しワイヤーボンディング手法でＩＣチップ配線を外部端子に接続して製造される。

しかしながら、このように製造されるＩＣパッケージは、製造工程が複雑であり、小型化・薄型化に限界があるといった欠点がある。

近年、この欠点を解消するため、ウェハ上に各ＩＣチップを形成した段階で当該各ＩＣチップを樹脂で保護し、ダイシングしてＩＣパッケージを製造するというウェハレベルＣＳＰ(Chip Size Package)という）が開発されている。

しかしながらウェハレベルＣＳＰは、ＩＣチップの一部が露出することから外観、耐湿性の問題や、線膨張係数の違いによる樹脂層とＳｉ基板の界面での剥離の問題などがある。この問題を解決するため、例えば特許文献１，２に示す技術が提案されている。

特許文献１に記載の技術では、ダイシングよりも前に、ハーフカットの溝を絶縁樹脂層、パッシベーション層及び層間絶縁層を介してＳｉ基板の途中の深さまで形成し、樹脂封止の際に溝を樹脂層で充填する。ダイシング時には、溝内の樹脂層を介してＳｉ基板を切断する。ダイシングされたＣＳＰは、樹脂層により絶縁樹脂層、パッシベーション層及び層間絶縁層の界面端部が覆われている。従って、特許文献１に記載の技術によれば、絶縁樹脂層、パッシベーション層及び層間絶縁層の界面端部から生じる耐湿劣化が防止され、Ｓｉ基板と樹脂の密着性が高まり、耐湿性が改善される。

特許文献２に記載の技術では、半導体素子のアクティブ面にはバンプ部を介して外部接続用端子が形成される。ここで、バンプ部は熱硬化性樹脂層により埋設されている。半導体素子の裏面にも熱硬化性樹脂層が形成される。このように、特許文献２に記載の技術では、裏面にも樹脂層をコーティングすることにより、アクティブ面と裏面との線膨張係数を合わせ、Ｓｉ基板にかかる応力をアクティブ面と裏面で均等にする事によりＳｉ界面の剥離を起こさせないようにするものである。
特開２０００−１９５８６２号公報、図９ 特開２００４−８７７８９号公報、図１

しかしながら以上のような半導体装置は、特許文献１，２に記載の技術でも、以下のように不都合があり、未だ改良の余地があると考えられる。

特許文献１に記載の技術では、ダイシング時に樹脂層とＳｉ層という組成・硬度の違う材料を一度に切る必要があるため、ダイシング条件の微細な設定が必要である。ダイシング条件のバラツキによっては、Ｓｉ基板のチッピングや欠けを生じる可能性があり、耐湿性の問題も残されており、個片化後のＩＣの外観検査に多大の工数がかかるという欠点を持っている。さらに側面及び裏面がＳｉ剥き出しということから、ＩＣの機能によっては、光による誤動作を生じる問題があり、遮光された実装形態に用途が限定されるという欠点を持っている。

特許文献２に記載の技術では、同様にダイシング条件の微細な設定が必要であると同時に、ダイシング条件によっては耐湿性の問題があり、側面の外観検査に多大な工数がかかる。さらに側面がＳｉ剥き出しであることから、光による誤動作も避けられないという問題があり、遮光された実装形態に用途が限定されるという欠点を持っている。

本発明は上記実情を考慮してなされたもので、ウェハレベルＣＳＰにおいて、光による誤動作を防止でき、用途を拡張し得る半導体装置の製造方法を提供することを目的とする。

また、本発明の他の目的は、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができ、更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減し得る半導体装置の製造方法を提供することにある。

第１の発明は、チップ状の基板と、前記基板の一方の面上に形成された第１の樹脂部と、前記基板の他方の面上に形成され、最も外側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造と、前記各ポスト配線部の先端面を露出させつつ、前記配線構造及び前記基板を封止するように前記第１の樹脂部に達するまで形成された第２の樹脂部と、前記各ポスト配線層の先端面に各々形成された複数の外部端子と、前記基板を露出させないように、当該基板の周囲に沿って前記第１及び第２の樹脂部が切断されて形成された側面部とを備えた半導体装置である。

ここで、第１の発明は、前記第１の樹脂部の表面に形成されたレーザマークを備えてもよく、前記レーザマークに代えて、インクマークを備えてもよい。

第２の発明は、半導体ウェハを準備する工程と、前記半導体ウェハをチップ状の複数の基板に分割するための第１の溝を、当該半導体ウェハの一方の面に形成する工程と、前記第１の溝を樹脂で埋め込むと共に、前記半導体ウェハの一方の面を樹脂で覆う工程と、前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、前記第１の溝に対向する第２の溝を、前記半導体ウェハの他方の面から当該第１の溝内の樹脂に達する深さまで形成する工程と、前記第２の溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、前記第１及び第２の溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程とを備えた半導体装置の製造方法である。

第３の発明は、チップ状の複数の基板に分割される半導体ウェハを準備する工程と、前記半導体ウェハの一方の面を樹脂で覆う工程と、前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、前記半導体ウェハを複数の基板に分割するための溝を、当該半導体ウェハの他方の面から前記一方の面の樹脂に達する深さまで形成する工程と、前記溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、前記溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程とを備えた半導体装置の製造方法である。

ここで、第２又は第３の発明は、前記半導体ウェハの一方の面を樹脂で覆う工程の後に実行され、前記半導体ウェハの一方の面を覆う樹脂を研磨し、平坦化する工程を備えてもよい。また、第２又は第３の発明は、前記複数の外部端子を個別に形成する工程後に実行され、前記各基板毎に前記半導体ウェハの一方の面を覆う樹脂の表面にレーザマークを形成する工程を備えてもよく、前記レーザマークに代えて、インクマークを形成してもよい。

（作用）
従って、第１の発明は以上のような手段を講じたことにより、第１及び第２の樹脂部により完全に基板を樹脂封止した構成により、ウェハレベルＣＳＰにおいて、光による誤動作を防止でき、遮光されない実装形態にも、用途を拡張することができる。

第２の発明は、第１の溝内の樹脂に達する深さまで第２の溝を形成し、第２の溝に樹脂を埋め込むことにより、第１及び第２の溝に沿って完全に基板を樹脂封止し、第１及び第２の溝内の樹脂を切断するようにしたので、第１の発明の作用を奏する半導体装置を製造でき、更に、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができる。更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減させることができる。

第３の発明は、半導体ウェハの他方の面から一方の面の樹脂に達する深さまで溝を形成し、この溝に樹脂を埋め込むことにより、溝に沿って完全に基板を樹脂封止し、溝内の樹脂を切断するようにしたので、第１の発明の作用を奏する半導体装置を製造でき、更に、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができる。更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減させることができる。

また、上記第２又は第３の発明は、半導体ウェハの一方の面を樹脂で覆う工程の後に、当該樹脂を研磨し、平坦化する場合、前述した作用に加え、ウェハ裏面を覆う樹脂の膜厚を均一にすることができる。

また、上記各発明は、各基板を分離する前にレーザマーク又はインクマークを形成する場合、前述した作用に加え、各半導体装置毎に方向を揃える工程が不要になるので、効率良くレーザマーク又はインクマークを形成することができる。また、樹脂を研磨して平坦化した場合には、ウェハ面内でより均質にレーザマーク又はインクマークを形成することができる。

以上説明したように本発明によれば、ウェハレベルＣＳＰにおいて、光による誤動作を防止でき、明るい場所に実装される形態にも、用途を拡張できる。また、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができる。更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減できる。

以下、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。この半導体装置２０は、最終的にＩＣを個片化したときにＩＣ全体が樹脂封止されている状態を示している。

具体的には半導体装置２０は、チップ状の基板２１と、基板２１の一方の面上に形成された第１の樹脂２８ａと、基板２１の他方の面上に形成され、最も外側には基板２１とは反対方向に突出した複数の銅ポスト（ポスト配線部）２７を有する配線構造（２２〜２７）と、各銅ポスト２７の先端面を露出させつつ、配線構造及び基板２１を封止するように第１の樹脂２８ａに達するまで形成された第２の樹脂２８ｂと、各銅ポスト２７の先端面に各々形成された複数の半田端子２９と、基板２１を露出させないように、当該基板２１の周囲に沿って第１及び第２の樹脂２８ａ，２８ｂが切断されて形成された側面部とを備えている。

ここで、基板２１は、第１及び第２の溝２１ａ，２１ｂによる段差を有する側面部が第１及び第２の樹脂２８ａ，２８ｂにより覆われることにより、側面が樹脂封止されている。なお、基板２１は、側面に限らず、上面及び下面も樹脂封止されている。

配線構造は、基板２１上に選択的に形成されたＡｌパッド（電極）２２、Ａｌパッド２２間の基板２１上に形成された無機層２３、無機層２３上に形成された絶縁層２４、Ａｌパッド２２上から絶縁層２４表面より突出する高さまで形成された導電性のシード層（図示せず）、シード層及び絶縁層上に選択的に形成された銅再配線２６、銅再配線２６上に選択的に形成された銅ポスト２７から構成されている。
第１及び第２の樹脂２８ａ，２８ｂは、一体となって封止樹脂部２８を構成しており、ここでは互いに同一材料のエポキシ系樹脂が使用されている。

次に、以上のように構成された半導体装置の製造方法について図２及び図３の工程断面図と図４のフローチャートとを用いて説明する。

始めに、図２（ａ）に示すように、半導体ウェハの基板２１表面に、チップサイズ毎に同一の半導体回路が形成され、半導体回路上には選択的にＡｌパッド２２及び無機層２３が順次形成される。以下、Ａｌパッド２２及び無機層２３を有する側の面をアクティブ面と呼ぶ。

アクティブ面とは反対側の裏面からハーフダイシングするために、図示しないウェハ固定用リングに接着剤のついたシートを貼り付け、そのシート上にアクティブ面を貼り付け、裏面を表にする。

次に、薄型化の必要に応じ、半導体ウェハの裏面を厚み約４００μｍまでバックグラインドする。続いて、ウェハ固定用リングをダイシング装置にセットする。ダイシング装置は、赤外線顕微鏡によりアクティブ面のアライメントマークを読み取り、ＩＣのダイシングラインを読み取る。これにより、ダイシングラインの情報はダイシング装置に入力される。

ダイシング装置は、ダイシングラインの情報に基づいて、ダイシング条件が設定される。例えば、切る深さをウェハ厚の３分の２程度つまりアクティブ面から１００〜１５０μｍの深さとし、幅をＩＣパターンにもよるが２００μｍとするようにブレードが選定される。

以上の設定が完了したら、ダイシング装置はダイシングを開始し、図２（ｂ）に示すように、半導体ウェハを複数の基板２１に分割するための第１の溝２１ａを、当該半導体ウェハの一方の面に形成し、第一ハーフカットを完了する（ＳＴ０２）。

次に、樹脂印刷機にウェハ固定用リングがセットされ、図２（ｃ）に示すように、第１の溝２１ａを第１の樹脂２８ａで埋め込むと共に、ウェハ周囲の４ｍｍを残し、ウェハの裏面全体を覆うように第１の樹脂２８ａが印刷される。このとき、第１の樹脂２８ａの厚みは２０〜１００μｍとなるように印刷する。

第１の樹脂２８ａは、２０〜５０μｍのフィラーを６０％以上含有させた熱硬化性の液状樹脂（エポキシ系の樹脂）を用いている。印刷後、真空脱泡を５０ｔｏｒｒ以下で行い、１５０℃で５時間以上加熱し、第１の樹脂２８ａを硬化させる。これにより、樹脂印刷・硬化工程が完了する。（ＳＴ０３）。

次に、アクティブ面をジェットスクラブで洗浄し、図２（ｄ）〜図２（ｆ）に示すように、通常のウェハレベルＣＳＰの製造プロセスである絶縁層（ポリイミド膜）２４の形成から銅ポスト２７の形成までが実行される（ＳＴ０４〜ＳＴ０６）。銅ポスト２７は、約１００μｍの高さまでメッキ法により形成される。

以上の工程は代表例であり、半導体ウェハのアクティブ面に先に絶縁層２４を形成してからダイシング工程に入っても良い（ステップＳＴ０２，ＳＴ０３を逆にしても良い）。また、ステップＳＴ２の樹脂硬化後、場合によっては平坦度を出すために裏面の樹脂２８ａを研磨しても良い。この場合、裏面の樹脂２８ａの膜厚を均一にすることができる。

銅ポスト２７の形成後、図３（ａ）に示すように、アクティブ面のダイシングラインを裏面の第１の樹脂２８ａまでハーフカットするために、ウェハ固定用リングに半導体ウェハの第１の樹脂２８ａ面を貼り付けた後、ウェハ固定用リングをダイシング装置に取り付ける。

ダイシング装置は、ダイシングラインをアライメントし、ダイシング条件が設定される。このとき一般的にＩＣのダイシング幅が８０〜１２０μｍであるため、ダイシング幅に合わせてダイシングブレードが選定される。例えばダイシング幅が１００μｍの場合、８０μｍ幅のダイシングブレードが選定される。なお、ダイシングブレードの幅として、第１の溝２１ａの形成時（２００μｍ）よりも第２の溝２１ｂの形成時（８０μｍ）の方が狭い値を用いたことは、位置ずれに対して余裕をもつ観点から好ましい。

ダイシング条件の設定の後、ダイシング装置は、第二ハーフカットを行い、第１の溝２１ａに対向する第２の溝２１ｂを、半導体ウェハのアクティブ面側から第１の溝２１ａ内の第１の樹脂２８ａに達する深さまで形成する。切る深さは、第一ハーフカットの厚みを１００〜１５０μｍとしたことから、樹脂２８ａ面を出すように１１０〜１６０μｍの厚みとする。

その後、前述同様に、ジェットスクラバー等で洗浄し、図３（ｂ）に示すように、第２の溝２１ｂをエポキシ系の第２の樹脂２８ｂで埋め込むと共に、当該第２の樹脂２８ｂを銅ポスト２７を覆うように、１２０〜１５０μｍの厚みで印刷する。そして、真空脱泡してから第２の樹脂２８ｂを硬化させる。これにより、第二ハーフカット及び樹脂封止が完了する（ＳＴ０７）。

次に、図３（ｃ）に示すように、半田端子２９を形成するためにアクティブ面の第２の樹脂２８ｂを約９０μｍ厚に研磨し、銅ポスト２７の先端面を第２の樹脂２８ｂから露出させる（ＳＴ０８）。その後、銅ポスト２７の先端面にフラックスを塗布し、図３（ｄ）に示すように、銅ポスト２７の先端面に複数の半田ボール２９を個別に形成することにより（ＳＴ０９）、ウェハレベルでのＣＳＰが完成する。

この後、全面樹脂封止されたＩＣを個片化するために半導体ウェハをダイシング装置にセットし、ダイシングライン３０をアライメントマークで合わせ、図３（ｅ）に示すように、第１及び第２の溝２１ａ，２１ｂよりも狭い幅の、例えば４０μｍ幅のブレードでフルダイシングする（ＳＴ１０）。これにより、第１及び第２の溝２１ａ，２１ｂに埋め込まれた第１及び第２の樹脂２８ａ，２８ｂを切断し、当該各樹脂２８ａ，２８ｂに封止された各基板２１を互いに分離する。

以上により、図３（ｆ）に示すように、側面に約２０μｍの樹脂層を有して完全に樹脂封止されたＣＳＰの複数個の半導体装置２０が完成する（ＳＴ１１）。

上述したように本実施形態によれば、各樹脂２８ａ，２８ｂにより完全に基板２１を樹脂封止した構成により、ウェハレベルＣＳＰにおいて、光による誤動作を防止でき、遮光されない実装形態にも、用途を拡張することができる。

詳しくは、ウェハレベルで個々のＩＣを完全樹脂封止したことにより、従来にはなし得なかったＳｉのチッピング（欠けともいう）の心配による外観工程の簡素化が図れるという利点があると同時に光の遮断ができ、ＩＣの機能に影響される事なく採用できる利点がある。

また耐湿性においても全体を樹脂封止している事からＳｉと樹脂の界面剥離による耐湿性の劣化の心配がないという利点がある。

さらにＩＣの２次実装の際にＳｉ面が剥き出しでないためＩＣの識別が容易で搭載時間が短縮できると共に高速マウンターでの取扱いでも破損等の心配がないという利点がある。

また、製造方法の観点からは、第１の溝２１ａ内の樹脂２８ａに達する深さまで第２の溝２１ｂを形成し、第２の溝２１ｂに樹脂２８ｂを埋め込むことにより、第１及び第２の溝２１ａ，２１ｂに沿って完全に基板２１を樹脂封止し、第１及び第２の溝２１ａ，２１ｂ内の樹脂２８ａ，２８ｂを切断するようにしたので、前述した効果を有する半導体装置２０を製造でき、更に、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができる。更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減させることができる。

（第２の実施形態）
図５は本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。以下の各実施形態も同様にして重複した説明を省略する。

すなわち、本実施形態は、第二ハーフカットを用いた第１の実施形態とは異なり、第一ハーフカットにより、完全樹脂封止された半導体装置２０’を製造するものである。

詳しくは、基板２１の裏面をハーフカットせずに第１の樹脂２８ａを塗布し、ＣＳＰ回路形成後（銅ポスト２７形成後）にダイシングライン３０を裏面の第１の樹脂２８ａまでハーフカットして溝２８ｂを形成し、溝２８ｂに第２の樹脂２８ｂを充填してウェハレベルＣＳＰを形成する。

この１つの溝２８ｂによる製造に伴い、基板２１の側面は平坦であり、前述した２つの溝による段差が存在しない。

次に、以上のように構成された半導体装置の製造方法について図６及び図７の工程断面図と図８のフローチャートとを用いて説明する。

図６（ａ）に示すように、始めに、半導体ウェハの表面に、前述した通り、アクティブ面が形成される（ＳＴ０１）。また、同様に、半導体ウェハの裏面が厚み約４００μｍまでバックグラインドされる（ＳＴ０２ａ）。しかしながら、図６（ｂ）に示すように、前述とは異なり、ハーフカットが行われない。

次に、前述同様に、図６（ｂ）に示すように、ウェハ周囲の４ｍｍを残し、ウェハの裏面全体を覆うように第１の樹脂２８ａが印刷され、真空脱泡及び加熱により、第１の樹脂２８ａを硬化させる。これにより、樹脂印刷・硬化工程が完了する（ＳＴ０３）。

以下、前述同様に、図６（ｃ）〜図６（ｅ）に示すように、通常のウェハレベルＣＳＰの製造プロセスである絶縁層（ポリイミド膜）２４の形成から銅ポスト２７の形成までが実行される（ＳＴ０４〜ＳＴ０６）。なお、ステップＳＴ０２，ＳＴ０３を逆にしても良いことも前述同様であり、ステップＳＴ０３の樹脂硬化後、裏面の第１の樹脂２８ａを研磨し研磨面２８ｃを形成しても良いことも前述同様である。

図６（ｆ）に示すように、銅ポスト２７の形成後、アクティブ面のダイシングラインを裏面の樹脂２８ａまでハーフカットするために、ウェハ固定用リングにウェハの第１の樹脂２８ａ面を貼り付けた後、ウェハ固定用リングをダイシング装置に取り付ける。

前述同様のダイシング条件の設定の後、ダイシング装置は、ハーフカットを行い、半導体ウェハを複数の基板２１に分割するための溝２１ｂを、半導体ウェハのアクティブ面側から裏面の第１の樹脂２８ａに達する深さまで形成する。

その後、前述同様に、ジェットスクラバー等で洗浄し、図７（ａ）に示すように、溝２１ｂをエポキシ系の第２の樹脂２８ｂで埋め込むと共に、当該第２の樹脂２８ｂを銅ポスト２７を覆うように、１２０〜１５０μｍの厚みで印刷する。そして、真空脱泡してから第２の樹脂２８ｂを硬化させる。これにより、ハーフカット及び樹脂封止が完了する（ＳＴ７ａ）。

以下、前述した通り、図７（ｂ）に示すように、アクティブ面の第２の樹脂２８ｂを研磨面２８ｄを形成するために約９０μｍ厚に研磨し、銅ポスト２７の先端面を第２の樹脂２８ｂから露出させる（ＳＴ０８）。その後、銅ポスト２７の先端面にフラックスを塗布し、図７（ｃ）に示すように、銅ポスト２７の先端面に複数の半田ボール２９を個別に形成することにより（ＳＴ０９）、ウェハレベルでのＣＳＰが完成する。

また、前述した通り、全面樹脂封止されたＩＣを個片化するために半導体ウェハをダイシング装置にセットし、図７（ｄ）に示すように、例えば４０μｍのブレードでフルダイシングする（ＳＴ１０）。これにより、溝２１ｂに埋め込まれた第２の樹脂２８ｂから第１の樹脂２８ａまでを切断し、当該樹脂２８ａ，２８ｂに封止された各基板２１を互いに分離する。

以上により、図７（ｅ）に示すように、側面に約２０μｍの樹脂層を有して完全に樹脂封止されたＣＳＰの複数個の半導体装置２０’が完成する（ＳＴ１１）。

上述したように本実施形態によれば、半導体ウェハのアクティブ面側から裏面の第１の樹脂２８ａに達する深さまで溝２１ｂを形成し、この溝２１ｂに第２の樹脂２８ｂを埋め込むことにより、溝２１ｂに沿って完全に基板２１を樹脂封止し、溝２１ｂ内の第２の樹脂２８ｂを切断するようにしたので、完全に樹脂封止された半導体装置２０’を製造でき、更に、ウェハレベルＣＳＰにおいて、ダイシング時に基板を切断しないことによりチッピングを防止することができる。更に、ダイシング条件の設定を容易にでき、外観検査の工数を低減させることができる。

この半導体装置２０’は、各樹脂２８ａ，２８ｂにより完全に基板２１を樹脂封止した構成により、第１の実施形態と同様の効果を得ることができる。例えばウェハレベルＣＳＰにおいて、光による誤動作を防止でき、遮光されない実装形態にも、用途を拡張することができる。

（第３の実施形態）
図９は本発明の第３の実施形態に係る半導体装置の外観を模式的に示す斜視図である。

本実施形態は、第１又は第２の実施形態の変形例であり、前述した半導体装置２０，２０’が樹脂２８ａの表面に形成されたレーザマークＭＬを備えたものとなっている。

ここで、レーザマークＭＬは、例えば図１０に示す製造工程により、形成可能となっている。すなわち、完全封止されたウェハレベルＣＳＰを製作する過程において、例えばステップＳＴ０８の樹脂研磨の終了後、半導体ウェハ４０をレーザマーク装置にセットし、既にステップＳＴ０６で銅ポスト２７と一括してウエハ４０の外周近傍に形成された各アライメントマーク３１を公知の方法で検出、認識してウエハ４０を所定の位置に配置する。その後、レーザマーク装置が、例えば“□＃＆ＡＢＣ-*/１２３４”といった所定のレーザマークを各半導体装置２０、２０‘の樹脂２８ａ面にそれぞれ形成する。ここで、レーザマークＭＬの深さは２〜５μｍが認識されやすい。

なお、レーザマークＭＬの形成は、ステップＳＴ０８の終了後に限らず、例えばステップＳＴ０３の第一樹脂部形成、研磨（ＢＡＣＫ）完了後でも可能である。また、レーザマークＭＬは、各基板２１を互いに分離する前に形成されることがウェハレベルで一括形成する観点から好ましい。

以上のような構成によれば、各基板２１を分離する前にレーザマークＭＬを形成するので、第１又は第２の実施形態の効果に加え、各半導体装置２０，２０’毎に方向を揃える工程が不要になるので、効率良くレーザマークＭＬを形成することができる。

詳しくは、完全樹脂封止されたウェハレベルＣＳＰにおいて、個片化した後に捺印するのは方向性を合わせるのに工数がかかるが、ウェハ状態で個々のＩＣに捺印する事により、個片化した状態でＩＣが完成するという利点がある。また、樹脂２８ａの上にレーザ捺印することにより、レーザによるＩＣのダメージを無視できるという利点がある。また、予め樹脂２８ａを研磨して平坦化した場合には、ウェハ４０面内でより均質にレーザマーク又はインクマークを形成することができる。

（第４の実施形態）
図１１は本発明の第４の実施形態に係る半導体装置の外観を模式的に示す斜視図である。

本実施形態は、第３の実施形態の変形例であり、前述した半導体装置２０，２０’のレーザマークＭＬに代えて、インクマークＭＩを備えたものとなっている。

ここで、インクマークＭＩは、図１２に示すように、レーザマークと同様にステップＳＴ０８とＳＴ０９との間に形成可能となっている。但し、インクマークＭＩの形成には、レーザマーク装置ではなく、インク転写装置によるインク転写法が使用される。また同様に、インクマークＭＩの形成は、ステップＳＴ０８の終了後に限らず、例えばステップＳＴ０３の第一樹脂部形成、研磨（ＢＡＣＫ）完了後でも可能である。また、インクマークＭＩは、各基板２１を互いに分離する前に形成されることがウェハレベルで一括形成する観点から好ましい。

以上のようにレーザマークＭＬに代えて、インクマークＭＩを用いた構成としても、第３の実施形態と同様の効果を得ることができる。

なお、本願発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組合せてもよい。

本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。 同実施形態における製造方法を説明するための工程断面図である。 同実施形態における製造方法を説明するための工程断面図である。 同実施形態における製造方法を説明するためのフローチャートである。 本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図である。 同実施形態における製造方法を説明するための工程断面図である。 同実施形態における製造方法を説明するための工程断面図である。 同実施形態における製造方法を説明するためのフローチャートである。 本発明の第３の実施形態に係る半導体装置の外観を模式的に示す斜視図である。 同実施形態における製造工程の一例を説明するための模式図である。 本発明の第３の実施形態に係る半導体装置の外観を模式的に示す斜視図である。 同実施形態における製造工程の一例を説明するための模式図である。

符号の説明

２０，２０’…半導体装置、２１…基板、２１ａ，２１ｂ…溝、２２…Ａｌパッド、２３…無機層、２４…絶縁層、２６…銅再配線、２７…銅ポスト、２８…樹脂封止部、２８ａ，２８ｂ…樹脂、２９…半田端子、３１…アライメントマーク、４０…半導体ウェハ、ＭＬ…レーザマーク、ＭＩ…インクマーク。

Claims (5)

1. 半導体ウェハを準備する工程と、
   前記半導体ウェハをチップ状の複数の基板に分割するための第１の溝を、当該半導体ウェハの一方の面に形成する工程と、
   前記第１の溝を樹脂で埋め込むと共に、前記半導体ウェハの一方の面を樹脂で覆う工程と、
   前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
   前記第１の溝に対向する第２の溝を、前記半導体ウェハの他方の面から当該第１の溝内の樹脂に達する深さまで形成する工程と、
   前記第２の溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
   前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
   露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
   前記第１及び第２の溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 半導体ウェハを準備する工程と、
   前記半導体ウェハをチップ状の複数の基板に分割するための第１の溝を、当該半導体ウェハの一方の面に形成する工程と、
   前記第１の溝を樹脂で埋め込むと共に、前記半導体ウェハの一方の面を樹脂で覆う工程と、
   前記半導体ウエハの一方の面を覆う樹脂を研磨し、平坦化する工程と、
   前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
   前記第１の溝に対向する第２の溝を、前記半導体ウェハの他方の面から当該第１の溝内の樹脂に達する深さまで形成する工程と、
   前記第２の溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
   前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
   露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
   前記第１及び第２の溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
3. チップ状の複数の基板に分割される半導体ウェハを準備する工程と、
   前記半導体ウェハの一方の面を樹脂で覆う工程と、
   前記半導体ウエハの一方の面を覆う樹脂を研磨し、平坦化する工程と、
   前記半導体ウェハの他方の面上で各基板に対応する位置毎に、最も上側には前記基板とは反対方向に突出した複数のポスト配線部を有する配線構造を形成する工程と、
   前記半導体ウェハを複数の基板に分割するための溝を、当該半導体ウェハの他方の面から前記一方の面の樹脂に達する深さまで形成する工程と、
   前記溝を樹脂で埋め込むと共に、前記半導体ウェハの他方の面を前記配線構造を含めて樹脂で覆う工程と、
   前記配線構造を覆う樹脂を研磨し、前記各ポスト配線部の先端面を露出させる工程と、
   露出した各ポスト配線層の先端面に複数の外部端子を個別に形成する工程と、
   前記溝に埋め込まれた樹脂を切断し、当該樹脂に封止された各基板を互いに分離する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
4. 請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法において、
   前記複数の外部端子を個別に形成する工程後に実行され、前記各基板毎に前記半導体ウエハの一方の面を覆う樹脂の表面にレーザマークを形成する工程を備えたことを特徴とする半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記レーザマークに代えて、インクマークを形成することを特徴とする半導体装置の製造方法。

Images