Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4609363B2 - Condenser microphone and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4609363B2 - Condenser microphone and manufacturing method thereof - Google Patents

Condenser microphone and manufacturing method thereof Download PDF

Info

Publication number
JP4609363B2
JP4609363B2 JP2006089913A JP2006089913A JP4609363B2 JP 4609363 B2 JP4609363 B2 JP 4609363B2 JP 2006089913 A JP2006089913 A JP 2006089913A JP 2006089913 A JP2006089913 A JP 2006089913A JP 4609363 B2 JP4609363 B2 JP 4609363B2
Authority
JP
Japan
Prior art keywords
layer
ring
semiconductor substrate
electrode
fixed electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006089913A
Other languages
Japanese (ja)
Other versions
JP2007267081A (en
JP2007267081A5 (en
Inventor
幸俊 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006089913A priority Critical patent/JP4609363B2/en
Publication of JP2007267081A publication Critical patent/JP2007267081A/en
Publication of JP2007267081A5 publication Critical patent/JP2007267081A5/ja
Application granted granted Critical
Publication of JP4609363B2 publication Critical patent/JP4609363B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明は、半導体基板を加工して製造されるコンデンサ型マイクロホンに関する。   The present invention relates to a condenser microphone manufactured by processing a semiconductor substrate.

シリコン基板等の半導体基板を用いたコンデンサ型マイクロホンは、半導体基板上に形成した環状の絶縁層に平板状の固定電極の外周部が固定されることにより、該固定電極が絶縁層の内側に架け渡された状態に支持されるとともに、この固定電極との間に相互間隔をおいて平行にダイヤフラム電極が支持され、該ダイヤフラム電極が音響等によって振動する際の両電極間の相互間隔の変化を両電極間の静電容量変化として検出するものである。   Capacitor-type microphones using a semiconductor substrate such as a silicon substrate are such that the outer periphery of a flat fixed electrode is fixed to an annular insulating layer formed on the semiconductor substrate, so that the fixed electrode is bridged inside the insulating layer. The diaphragm electrode is supported in parallel with a distance between the fixed electrode and the fixed electrode, and the change in the distance between the two electrodes when the diaphragm electrode vibrates due to sound or the like. It is detected as a change in capacitance between both electrodes.

この種のコンデンサ型マイクロホンは、半導体基板とダイヤフラム電極とは同電位とし、ダイヤフラム電極と固定電極との間の静電容量変化を検出するのであるが、固定電極の外周部と半導体基板とが絶縁層を介して対向配置されることになるため、これらの間に寄生容量(浮遊容量)が生じ、該寄生容量が両電極間の静電容量に対して並行に介在して感度低下の原因となることが考えられている。   In this type of condenser microphone, the semiconductor substrate and the diaphragm electrode are set to the same potential, and the capacitance change between the diaphragm electrode and the fixed electrode is detected. However, the outer periphery of the fixed electrode and the semiconductor substrate are insulated from each other. Since the layers are arranged to face each other, a parasitic capacitance (stray capacitance) is generated between them, and the parasitic capacitance intervenes in parallel with the capacitance between both electrodes, which causes a decrease in sensitivity. It is considered to be.

非特許文献1記載のコンデンサ型マイクロホンでは、固定電極の外周部の一部を細幅に形成し、その細幅部分のみを絶縁層上に固定して、絶縁層上での固定電極の支持部分の面積を小さくすることにより、寄生容量を低減させており、ダイヤフラム電極中央部の振動幅が大きい部分に、固定電極の大部分を対向配置させている。
田島利文、江刺氏正喜ら、マイクロマシン・センサシステム研究会資料、MSS−01−34、「コンデンサ型シリコンマイクロホンの機械特性」、社団法人 電気学会
In the capacitor-type microphone described in Non-Patent Document 1, a part of the outer peripheral portion of the fixed electrode is formed narrow, and only the narrow portion is fixed on the insulating layer, and the fixed electrode supporting portion on the insulating layer By reducing the area, the parasitic capacitance is reduced, and a large part of the fixed electrode is disposed opposite to a portion where the vibration width at the central portion of the diaphragm electrode is large.
Toshifumi Tajima, Masayoshi Esashi et al., Micromachine Sensor System Study Material, MSS-01-34, “Mechanical Characteristics of Condenser Silicon Microphone”, The Institute of Electrical Engineers of Japan

しかしながら、固定電極における絶縁層上の支持部分では依然として寄生容量が残留している。また、固定電極の支持部分が細幅となるため、その支持部分の剛性が低くなり、このため、両電極間の静電引力によって固定電極が撓み易くなって、いわゆるプルイン電圧が低くなる問題が生じる。このプルイン状態の発生を防止するため、印加されるバイアス電圧を小さくしておく必要が生じ、この制約上、高い感度のものを製作できない問題があった。   However, parasitic capacitance still remains in the support portion on the insulating layer in the fixed electrode. In addition, since the support portion of the fixed electrode becomes narrow, the rigidity of the support portion becomes low. For this reason, the fixed electrode is easily bent by the electrostatic attractive force between both electrodes, and the so-called pull-in voltage is lowered. Arise. In order to prevent the occurrence of the pull-in state, it is necessary to reduce the applied bias voltage. Due to this limitation, there is a problem that a high-sensitivity device cannot be manufactured.

本発明は寄生容量を低減して感度を向上させることができるコンデンサ型マイクロホン及びその製造方法を提供する。   The present invention provides a condenser microphone that can reduce parasitic capacitance and improve sensitivity, and a method of manufacturing the same.

本発明のコンデンサ型マイクロホンは、半導体基板に空洞部が形成されるとともに、該空洞部の周囲を囲むように半導体基板上に形成した絶縁層に、その内側空間に架け渡された状態の平板状の固定電極と、該固定電極と相互間隔をおいて平行なダイヤフラム電極とが支持され、圧力変動に対応するダイヤフラム電極と固定電極との間の静電容量変化を検出するコンデンサ型マイクロホンであって、前記半導体基板と該半導体基板に対向状態とされる固定電極の外周部との間に、前記絶縁層の一部が除去されてなる空気層が介在していることを特徴とする。   The capacitor-type microphone of the present invention has a flat plate shape in which a cavity is formed in a semiconductor substrate and an insulating layer formed on the semiconductor substrate so as to surround the periphery of the cavity is spanned in the inner space. A fixed microphone and a diaphragm electrode parallel to the fixed electrode at a distance from each other, and a condenser microphone for detecting a change in capacitance between the diaphragm electrode and the fixed electrode corresponding to pressure fluctuations. An air layer formed by removing a part of the insulating layer is interposed between the semiconductor substrate and an outer peripheral portion of the fixed electrode opposed to the semiconductor substrate.

すなわち、固定電極と半導体基板との間に絶縁物質のない空気層が介在した状態となることから、これら固定電極と半導体基板との間の寄生容量は、空気層の部分の容量が直列状態に介在されたものと等価となり、該空気層の部分の容量は極めて小さいから、結局、寄生容量全体としては小さいものとなる。   That is, since an air layer without an insulating material is interposed between the fixed electrode and the semiconductor substrate, the parasitic capacitance between the fixed electrode and the semiconductor substrate is such that the capacitance of the air layer portion is in series. Since it is equivalent to the intervening one and the capacitance of the air layer is extremely small, the overall parasitic capacitance is small.

この発明の半導体装置において、前記ダイヤフラム電極は、前記絶縁層から内側に張り出す支持梁の内方端部に吊下げ状態に支持されるとともに、該ダイヤフラム電極の半径外方位置に、前記固定電極と半導体基板との間で固定電極の外周部に対向するリング状層が設けられ、該リング状層と半導体基板との間に前記空気層が形成されていることを特徴とする。   In the semiconductor device according to the present invention, the diaphragm electrode is supported in a suspended state at an inner end portion of a support beam extending inward from the insulating layer, and the fixed electrode is disposed at a radially outward position of the diaphragm electrode. A ring-shaped layer facing the outer periphery of the fixed electrode is provided between the semiconductor substrate and the semiconductor substrate, and the air layer is formed between the ring-shaped layer and the semiconductor substrate.

このような構成としたことにより、ダイヤフラム電極の外側位置に設けられたリング状層が、固定電極と半導体基板との間に介在して、これらの間を絶縁層の部分と空気層の部分との二つに分離した状態とすることができる。したがって、固定電極と半導体基板との間の寄生容量は、絶縁層の部分の容量と空気層の部分の容量とが直列に接続されたものと等価となり、空気層の部分の容量が小さいことから、全体の寄生容量も小さくなる。   By adopting such a configuration, a ring-shaped layer provided at an outer position of the diaphragm electrode is interposed between the fixed electrode and the semiconductor substrate, and an insulating layer portion and an air layer portion are interposed therebetween. The two can be separated. Therefore, the parasitic capacitance between the fixed electrode and the semiconductor substrate is equivalent to the capacitance of the insulating layer portion and the capacitance of the air layer portion connected in series, and the capacitance of the air layer portion is small. The overall parasitic capacitance is also reduced.

この場合、ダイヤフラム電極とリング状層とを同じ材料から構成することにすれば、半導体基板上に絶縁物質層、その上に導電層を順次積層する技術により、リング状層をダイヤフラム電極と同時に形成することができるとともに、絶縁物質層をウエットエッチングする際にリング状層をエッチングストッパ層として機能させることができ、そのエッチング処理によって効率的に空気層を形成することが可能となる。   In this case, if the diaphragm electrode and the ring-shaped layer are made of the same material, the ring-shaped layer is formed at the same time as the diaphragm electrode by a technique of sequentially laminating an insulating material layer on the semiconductor substrate and a conductive layer thereon. In addition, the ring-shaped layer can function as an etching stopper layer when the insulating material layer is wet-etched, and the air layer can be efficiently formed by the etching process.

つまり、前記空気層に相当する部分に絶縁物質層を形成するとともに、該絶縁物質層よりもエッチング液との親和性の低い材料により前記リング状層を形成しておき、これらをエッチング液に浸漬することにより、前記リング状層との界面まで前記絶縁物質層を除去して前記空気層を形成することができるのである。   That is, an insulating material layer is formed in a portion corresponding to the air layer, and the ring-shaped layer is formed of a material having a lower affinity with the etching solution than the insulating material layer, and these are immersed in the etching solution. By doing so, the air layer can be formed by removing the insulating material layer to the interface with the ring-shaped layer.

本発明の製造方法を順に示すと、次のようになる。
(1) 半導体基板用平板の上に第1絶縁物質層を介してダイヤフラム電極と該ダイヤフラム電極の外側位置でダイヤフラム電極を間隔をおいて囲むリング状層とを形成するとともに、これらダイヤフラム電極及びリング状層の上に第2絶縁物質層を積層し、該第2絶縁物層の上にダイヤフラム電極及びリング状層の内周部に対向する平板状の固定電極とリング状層の内周部からダイヤフラム電極の外周部にかけて対向する支持梁とを形成する積層工程と、
(2) 前記半導体基板用平板の中央部を前記第1絶縁物質層との界面まで除去して前記リング状層の内径より大きい空洞部を有する半導体基板を形成する空洞部形成工程と、
(3) 前記固定電極の外周部から第2絶縁物質層の外周部にかけてこれらを覆うようにレジスト層をリング状に形成しておき、これらをエッチング液に浸漬して両絶縁物質層を部分的に除去するエッチング処理工程とを備え、
前記エッチング処理工程により、前記ダイヤフラム電極と固定電極との間に空隙層を形成するとともに、前記支持梁とダイヤフラム電極との間を連結する連結柱を形成し、一方、前記ダイヤフラム電極を前記空洞部に向けて露出状態とするとともに、前記半導体基板とリング状層との間に空気層を形成することを特徴とする。
The production method of the present invention is shown in order as follows.
(1) A diaphragm electrode and a ring-shaped layer surrounding the diaphragm electrode at a position outside the diaphragm electrode are formed on a semiconductor substrate flat plate with a first insulating material layer interposed therebetween, and the diaphragm electrode and the ring A second insulating material layer is laminated on the plate-like layer, and a flat plate-like fixed electrode and an inner circumference of the ring-shaped layer facing the inner circumference of the diaphragm electrode and the ring-shaped layer are formed on the second insulator layer. A laminating step for forming a support beam facing the outer periphery of the diaphragm electrode;
(2) A cavity forming step of forming a semiconductor substrate having a cavity larger than the inner diameter of the ring-shaped layer by removing a central portion of the flat plate for a semiconductor substrate to the interface with the first insulating material layer;
(3) A resist layer is formed in a ring shape so as to cover from the outer peripheral portion of the fixed electrode to the outer peripheral portion of the second insulating material layer, and these insulating material layers are partially immersed by immersing them in an etching solution. And an etching process step to be removed.
In the etching process, a gap layer is formed between the diaphragm electrode and the fixed electrode, and a connecting column for connecting the support beam and the diaphragm electrode is formed, while the diaphragm electrode is connected to the cavity portion. And an air layer is formed between the semiconductor substrate and the ring-shaped layer.

本発明のコンデンサ型マイクロホン及びその製造方法によれば、半導体基板と固定電極の外周部との間に空気層を介在したことにより、半導体基板と固定電極との間の寄生容量が低減され、マイクロホンとしての感度を向上させることができる。その際、半導体基板と固定電極との間にリング状層を設けておくことにより、該リング状層をエッチングストッパ層として機能させることができ、空気層形成のための新たな設備導入等が不要で既存の半導体プロセスにより容易に製造することができる。   According to the condenser microphone and the method of manufacturing the same of the present invention, the parasitic capacitance between the semiconductor substrate and the fixed electrode is reduced by interposing the air layer between the semiconductor substrate and the outer peripheral portion of the fixed electrode. As a result, the sensitivity can be improved. At that time, by providing a ring-shaped layer between the semiconductor substrate and the fixed electrode, the ring-shaped layer can function as an etching stopper layer, and no new equipment is required for air layer formation. Thus, it can be easily manufactured by an existing semiconductor process.

この発明の実施形態について図面を参照しながら説明する。
このコンデンサ型マイクロホンは、図1に示すように、中央部に空洞部1が形成されたブロック状の半導体基板2の上に、その空洞部1を囲むように環状の絶縁層3が設けられ、該絶縁層3の上面に平板状の固定電極4の外周部が固定され、該固定電極4との間に空隙層5を介して相互に平行にダイヤフラム電極6が支持され、該ダイヤフラム電極6の外側位置に、固定電極4の外周部と半導体基板2との間に配置するようにリング状層7が設けられ、該リング状層7と半導体基板2との間に空気層8が形成された構成とされている。
Embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, this condenser microphone is provided with an annular insulating layer 3 on a block-like semiconductor substrate 2 having a cavity 1 formed in the center so as to surround the cavity 1. An outer peripheral portion of a flat fixed electrode 4 is fixed to the upper surface of the insulating layer 3, and a diaphragm electrode 6 is supported in parallel with the fixed electrode 4 through a gap layer 5. A ring-shaped layer 7 is provided at an outer position so as to be disposed between the outer peripheral portion of the fixed electrode 4 and the semiconductor substrate 2, and an air layer 8 is formed between the ring-shaped layer 7 and the semiconductor substrate 2. It is configured.

前記固定電極4は、全体として円形の平板状に形成され、その外周部の一部、図2の例では、周方向に120°ずつ間隔をおいた3箇所に凹部9が形成されるとともに、各凹部9内に固定電極4と若干間隙をあけて舌片状の支持梁11が配置されている。この支持梁11が固定電極4の凹部9内に配置されていることにより、支持梁11と固定電極4との間が屈曲状態のスリット12とされている。そして、前記絶縁層3には、この支持梁11を除く固定電極4の外周部と、支持梁11の外側端部とが固着され、該支持梁11の内方端部が絶縁層3から半径内方に張り出した状態とされている。   The fixed electrode 4 is formed in a circular plate shape as a whole, and in the example of FIG. 2, in the example of FIG. 2, recesses 9 are formed at three locations spaced by 120 ° in the circumferential direction, A tongue-like support beam 11 is arranged in each recess 9 with a slight gap from the fixed electrode 4. Since the support beam 11 is disposed in the concave portion 9 of the fixed electrode 4, a slit 12 in a bent state is formed between the support beam 11 and the fixed electrode 4. The outer peripheral portion of the fixed electrode 4 excluding the support beam 11 and the outer end portion of the support beam 11 are fixed to the insulating layer 3, and the inner end portion of the support beam 11 has a radius from the insulating layer 3. It is in a state of projecting inward.

一方、各支持梁11の内方端部には、絶縁物質からなる連結柱13を介して前記ダイヤフラム電極6の外周部の3箇所が連結されている。このダイヤフラム電極6は全体として円形状に形成され、前記支持梁11に外周部の3箇所が固定されることにより、該支持梁11から空洞部1に向けて吊下げられた状態に支持されており、外周の一部には、図2及び図3に示すように、半径外方に突出するアーム部14が一体に形成され、該アーム部14の突出端部にランド部15が形成されている。   On the other hand, three portions of the outer peripheral portion of the diaphragm electrode 6 are connected to the inner end portions of the support beams 11 via connecting columns 13 made of an insulating material. The diaphragm electrode 6 is formed in a circular shape as a whole, and is supported in a state of being suspended from the support beam 11 toward the cavity 1 by fixing the outer periphery of the support beam 11 at three locations. As shown in FIGS. 2 and 3, an arm portion 14 projecting radially outward is integrally formed on a part of the outer periphery, and a land portion 15 is formed on the projecting end portion of the arm portion 14. Yes.

そして、このダイヤフラム電極6の周囲に前記リング状層7が配置されている。このリング状層7は、ダイヤフラム電極6の前記アーム部14を避けるように一部に切欠き部16が形成されているとともに、ダイヤフラム電極6との間にリング状にスリット17を形成している。   The ring-shaped layer 7 is disposed around the diaphragm electrode 6. This ring-shaped layer 7 has a notch 16 formed in part so as to avoid the arm portion 14 of the diaphragm electrode 6, and a ring 17 is formed between the diaphragm electrode 6 and the ring-shaped layer 7. .

前記固定電極4、ダイヤフラム電極6及びリング状層7は、多結晶シリコン(ポリシリコン)等の導電性の半導体膜によって構成されており、ダイヤフラム電極6は音波によって振動し得る薄膜に形成されるとともに、固定電極4には音波を通過させる複数の通孔18が外周部を除く中央側に均等に分散して形成されている。この場合、図1に示すように、固定電極4、ダイヤフラム電極6、リング状層7は、同一の軸心X上に配置されているとともに、ダイヤフラム電極6とリング状層7とは同一厚さで同一平面上に配置され、また、固定電極4と支持梁11とも同一厚さで同一平面上に配置されている。さらに、図1及び図2に示されるように、固定電極4の外径は、ダイヤフラム電極6の外径よりも大きく設定されるが、ダイヤフラム電極6の外側に配置されているリング状層7の外径よりは小さく設定されている。また、ダイヤフラム電極6の外径は半導体基板2の空洞部1の内径よりも小さく設定され、リング状層7の内径は空洞部1の内径よりも大きくされている。   The fixed electrode 4, the diaphragm electrode 6, and the ring-shaped layer 7 are made of a conductive semiconductor film such as polycrystalline silicon (polysilicon), and the diaphragm electrode 6 is formed as a thin film that can be vibrated by sound waves. The fixed electrode 4 is formed with a plurality of through holes 18 through which sound waves pass evenly distributed on the center side excluding the outer peripheral portion. In this case, as shown in FIG. 1, the fixed electrode 4, the diaphragm electrode 6, and the ring-shaped layer 7 are arranged on the same axis X, and the diaphragm electrode 6 and the ring-shaped layer 7 have the same thickness. The fixed electrode 4 and the support beam 11 are also arranged on the same plane with the same thickness. Further, as shown in FIGS. 1 and 2, the outer diameter of the fixed electrode 4 is set to be larger than the outer diameter of the diaphragm electrode 6, but the ring-shaped layer 7 disposed outside the diaphragm electrode 6. It is set smaller than the outer diameter. The outer diameter of the diaphragm electrode 6 is set smaller than the inner diameter of the cavity 1 of the semiconductor substrate 2, and the inner diameter of the ring-shaped layer 7 is larger than the inner diameter of the cavity 1.

前記絶縁層3は、半導体基板2の内周部側である空洞部1の周辺部付近を除く外周部側上に環状に積層されているとともに、そのほぼ上半分が下半分より半径内方に張り出しており、その張り出した内周部の上面に前記固定電極4及び支持梁11が固着され、下面に前記リング状層7が固着されている。すなわち、このリング状層7の下方部分が、半導体基板2との間に絶縁物質が介在しない空気層8とされているものである。また、この空気層8は、後述するエッチング処理の進行により、リング状層7の外周縁を超えて、その上側まで若干はみ出して形成されていることにより、リング状層7の外周縁付近にリング状にトンネル部19が形成される。なお、この絶縁層3及び前記連結柱13は同じ絶縁物質として例えば酸化シリコンから構成される。また、前記トンネル部19は必ずしも必要なものではなく、なくてもよい。   The insulating layer 3 is annularly laminated on the outer peripheral side excluding the vicinity of the peripheral part of the cavity 1 which is the inner peripheral side of the semiconductor substrate 2, and its upper half is radially inward from the lower half. The fixed electrode 4 and the supporting beam 11 are fixed to the upper surface of the protruding inner peripheral portion, and the ring-shaped layer 7 is fixed to the lower surface. That is, the lower portion of the ring-shaped layer 7 is an air layer 8 in which no insulating material is interposed between the ring-shaped layer 7 and the semiconductor substrate 2. In addition, the air layer 8 is formed so as to extend slightly beyond the outer peripheral edge of the ring-shaped layer 7 to the upper side due to the progress of the etching process described later, so that the ring is formed near the outer peripheral edge of the ring-shaped layer 7. A tunnel portion 19 is formed in a shape. The insulating layer 3 and the connecting pillar 13 are made of, for example, silicon oxide as the same insulating material. Further, the tunnel portion 19 is not always necessary and may be omitted.

また、この絶縁層3には、図2から図4に示すように、ダイヤフラム電極6のアーム部14先端のランド部15に接続状態に外部接続用入力端子21が形成され、該ランド部15の裏面では、図4に示すようにランド部15と半導体基板2とを接続状態とする導通部22が形成されている。
なお、これらの構成は、ここに述べた構造のものに限られるものではない。
Further, as shown in FIGS. 2 to 4, an external connection input terminal 21 is formed in the insulating layer 3 in a connected state to the land portion 15 at the tip of the arm portion 14 of the diaphragm electrode 6. On the back surface, as shown in FIG. 4, a conduction portion 22 that connects the land portion 15 and the semiconductor substrate 2 is formed.
Note that these configurations are not limited to the structures described here.

次に、このように構成されるコンデンサ型マイクロホンの製造方法について図5を参照しながら説明する。なお、この図5は、製造工程の各段階での断面構造の変遷を表しているが、図2のB−B線で示す支持梁11の部分で断面にした状態の変遷を示している。
(1)積層工程
まず、図5(a)に示すように、半導体基板2となる単結晶シリコン等の基板用平板31の表面にCVD(Chemical Vapor Deposition)等の薄膜形成技術により酸化シリコン(SiO2)等の絶縁物質を堆積して、第1絶縁物質層32を形成する。
次に、第1絶縁物質層32の上にポリシリコン等からなる導電層33をCVD法等により形成する。
Next, a manufacturing method of the condenser microphone configured as described above will be described with reference to FIG. FIG. 5 shows the transition of the cross-sectional structure at each stage of the manufacturing process, but shows the transition of the cross-section at the portion of the support beam 11 indicated by the line BB in FIG.
(1) Laminating Step First, as shown in FIG. 5A, silicon oxide (SiO 2) is formed on the surface of a substrate flat plate 31 such as single crystal silicon to be the semiconductor substrate 2 by a thin film forming technique such as CVD (Chemical Vapor Deposition). 2 ) A first insulating material layer 32 is formed by depositing an insulating material.
Next, a conductive layer 33 made of polysilicon or the like is formed on the first insulating material layer 32 by a CVD method or the like.

そして、この導電層33上にレジストを塗布して露光現像処理を施すことにより、ダイヤフラム電極6及びリング状層7となる部分を覆うレジスト層34を形成し、RIE(Reactive Ion Etching)等でエッチング処理を施して、ダイヤフラム電極6とその周囲のリング状層7とを形成し、しかる後、レジスト剥離液を用いてレジスト層を除去する。この状態では、図5(b)で示すように、ダイヤフラム電極6とリング状層7とは、その間にほぼ環状のスリット17を介して分離された状態となる。
なお、ダイヤフラム電極6のアーム部14においては、ランド部15となる位置の第1絶縁物質層32にスルーホールを形成しておき、このスルーホールを埋めるように導電層33を形成することにより、ランド部15と一体に導通部22が形成される。
Then, a resist is coated on the conductive layer 33 and exposed and developed to form a resist layer 34 that covers the portions to be the diaphragm electrode 6 and the ring-shaped layer 7 and etched by RIE (Reactive Ion Etching) or the like. Processing is performed to form the diaphragm electrode 6 and the ring-shaped layer 7 around it, and then the resist layer is removed using a resist stripping solution. In this state, as shown in FIG. 5B, the diaphragm electrode 6 and the ring-shaped layer 7 are separated through a substantially annular slit 17 therebetween.
In the arm portion 14 of the diaphragm electrode 6, a through hole is formed in the first insulating material layer 32 at a position to be the land portion 15, and the conductive layer 33 is formed so as to fill the through hole. A conduction portion 22 is formed integrally with the land portion 15.

次いで、ダイヤフラム電極6及びリング状層7の全体を覆うように酸化シリコン等からなる絶縁物質をCVD法等により堆積して、第2絶縁物質層35を形成する。
さらに、この第2絶縁物質層35の上にポリシリコン等からなる導電層をCVD法等により形成し、この導電層上に固定電極4及び支持梁11となる部分を覆うレジスト層を形成して、RIE等のエッチング処理により通孔18を有する固定電極4及び支持梁11を形成する。これら固定電極4及び支持梁11を形成した後、これらの上に積層されているレジスト層を除去すると図5(c)に示す状態となる。この状態で固定電極4と支持梁11とは、その間に屈曲したスリット12を介して分離された状態となる。
なお、ダイヤフラム電極6のランド部15上では、第2絶縁物質層35にスルーホールを形成し、その上からアルミニウム等のスルーホールメッキによる外部接続用入力端子21を形成する。
Next, an insulating material made of silicon oxide or the like is deposited by CVD or the like so as to cover the entire diaphragm electrode 6 and the ring-shaped layer 7 to form a second insulating material layer 35.
Further, a conductive layer made of polysilicon or the like is formed on the second insulating material layer 35 by a CVD method or the like, and a resist layer is formed on the conductive layer to cover the portions to be the fixed electrode 4 and the support beam 11. Then, the fixed electrode 4 and the support beam 11 having the through holes 18 are formed by an etching process such as RIE. After the fixed electrode 4 and the support beam 11 are formed, the resist layer stacked thereon is removed, and the state shown in FIG. 5C is obtained. In this state, the fixed electrode 4 and the support beam 11 are separated via a slit 12 bent between them.
On the land portion 15 of the diaphragm electrode 6, a through hole is formed in the second insulating material layer 35, and the external connection input terminal 21 is formed by plating through the hole such as aluminum.

(2)空洞部形成工程
次に、図5(c)に鎖線で示すように基板用平板31の裏面側に空洞部1となる中央部を残してレジスト層36を形成し、いわゆる深堀エッチング(Deep RIE)により、第1絶縁物質層32との界面に到達するまで基板用平板31の中央部を除去して、図5(d)に示すように空洞部1を有する半導体基板2を形成する。この空洞部1を形成した後、半導体基板2上のレジスト層36を除去する。
(2) Cavity Part Formation Step Next, as shown by a chain line in FIG. 5C, a resist layer 36 is formed on the back side of the substrate flat plate 31 leaving the central part to be the cavity part 1, and so-called deep etching ( The central portion of the substrate flat plate 31 is removed by Deep RIE until the interface with the first insulating material layer 32 is reached, and the semiconductor substrate 2 having the cavity 1 is formed as shown in FIG. . After the cavity 1 is formed, the resist layer 36 on the semiconductor substrate 2 is removed.

(3)ウエットエッチング処理工程
次いで、図5(e)に示すように、固定電極4の通孔18が形成されている中央部分を除いて、固定電極4の外周部及び支持梁11の外側端部を覆うようにリング状にレジスト層37を形成し、全体をフッ酸等のエッチング液に浸漬してウェットエッチングを施す。
このエッチング処理により、半導体基板2の空洞部1でエッチング液に接触する第1絶縁物質層32が中央部から溶解され、ダイヤフラム電極6が露出してくると、該ダイヤフラム電極6とリング状層7との間のリング状のスリット17からエッチング液が浸入して該スリット17の部分の第2絶縁物質層35を溶解し、反対側では、固定電極4の通孔18及び支持梁11との間のスリット12を介してエッチング液に接触している第2絶縁物質層35がこれら通孔18及びスリット12の部分から溶解する。これら絶縁物質層32、35の溶解は厚さ方向だけでなく、いわゆるサイドエッチングと称される面方向のエッチングも進行する。そして、このエッチング時間を適切に設定することにより、固定電極4とダイヤフラム電極6との間の絶縁物質が除去されて両電極4,6間に空隙層5が形成されるとともに、各支持梁11とダイヤフラム電極6との間に連結柱13が形成され、また、リング状層7の下方に空気層8が形成されるものである。
(3) Wet Etching Process Step Next, as shown in FIG. 5E, the outer peripheral portion of the fixed electrode 4 and the outer end of the support beam 11 except for the central portion where the through hole 18 of the fixed electrode 4 is formed. A resist layer 37 is formed in a ring shape so as to cover the portion, and the whole is immersed in an etching solution such as hydrofluoric acid to perform wet etching.
By this etching process, when the first insulating material layer 32 that contacts the etching solution in the cavity 1 of the semiconductor substrate 2 is dissolved from the central portion and the diaphragm electrode 6 is exposed, the diaphragm electrode 6 and the ring-shaped layer 7 are exposed. Etching solution enters from the ring-shaped slit 17 between them and dissolves the second insulating material layer 35 at the slit 17 portion, and on the opposite side, between the through hole 18 of the fixed electrode 4 and the support beam 11. The second insulating material layer 35 in contact with the etching solution through the slits 12 is dissolved from the through holes 18 and the slits 12. The dissolution of the insulating material layers 32 and 35 proceeds not only in the thickness direction but also in the surface direction called so-called side etching. By appropriately setting the etching time, the insulating material between the fixed electrode 4 and the diaphragm electrode 6 is removed, and a gap layer 5 is formed between the electrodes 4 and 6, and each support beam 11. A connecting column 13 is formed between the ring electrode 7 and the diaphragm electrode 6, and an air layer 8 is formed below the ring-shaped layer 7.

このように構成されるコンデンサ型マイクロホンは、固定電極4の通孔18を経由して伝達される音圧によりダイヤフラム電極6に振動が生じると、固定電極4とダイヤフラム電極6との間の距離が変化し、その変化に伴う両電極4、6間の静電容量の変化を検出するものである。その際、両電極4、6間の容量に対して、固定電極4と半導体基板2との間の寄生容量も並列に介在し、これらの合成容量に対応する出力となる。   In the condenser microphone configured as described above, when the diaphragm electrode 6 is vibrated by the sound pressure transmitted through the through hole 18 of the fixed electrode 4, the distance between the fixed electrode 4 and the diaphragm electrode 6 is reduced. It changes, and the change of the electrostatic capacitance between both electrodes 4 and 6 accompanying the change is detected. At this time, the parasitic capacitance between the fixed electrode 4 and the semiconductor substrate 2 is also interposed in parallel with the capacitance between the electrodes 4 and 6, and an output corresponding to the combined capacitance is obtained.

しかしながら、固定電極4と半導体基板2との間にはリング状層7が介在されているため、該リング状層7によって固定電極4と半導体基板2との間が二つに分離した状態となっており、したがって、これら半導体基板2と固定電極4との間の容量は、固定電極4とリング状層7との間の容量と、リング状層7と半導体基板2との間の容量とが直列に接続されたものと等価となる。そのうちリング状層7と半導体基板2との間は空気層8とされていることから、この間の容量は極めて小さいものとなり、結局、固定電極4と半導体基板2との間に生じる寄生容量の総容量は小さいものとなる。   However, since the ring-shaped layer 7 is interposed between the fixed electrode 4 and the semiconductor substrate 2, the ring-shaped layer 7 separates the fixed electrode 4 and the semiconductor substrate 2 into two parts. Accordingly, the capacitance between the semiconductor substrate 2 and the fixed electrode 4 is determined by the capacitance between the fixed electrode 4 and the ring-shaped layer 7 and the capacitance between the ring-shaped layer 7 and the semiconductor substrate 2. Equivalent to those connected in series. Among them, since the space between the ring-shaped layer 7 and the semiconductor substrate 2 is an air layer 8, the capacitance between them is extremely small, and eventually the total parasitic capacitance generated between the fixed electrode 4 and the semiconductor substrate 2. The capacity is small.

すなわち、図6(a)に示すように、固定電極4とダイヤフラム電極6との間の可変容量をCm、固定電極4の外周部とリング状層7との間の容量をCs1、リング状層7と半導体基板2との間の容量をCs2とすると、これら全体の合成容量Cは、図6(b)にその等価回路を示したように、直列状態のCs1とCs2とが可変容量Cmに並列に存在しているから、C=Cm+Cs1*Cs2/(Cs1+Cs2)で表される。そのうち、空気層8の容量Cs2は、固定電極4とリング状層7との間の絶縁層3の容量Cs1に比べて極めて小さいことから、Cs1*Cs2/(Cs1+Cs2)≒Cs2とすることができ、したがって、合成容量はC≒Cm+Cs2となり、Cs2が極めて小さいことから実質的にCs2の影響を無視することができる。   That is, as shown in FIG. 6A, the variable capacitance between the fixed electrode 4 and the diaphragm electrode 6 is Cm, the capacitance between the outer periphery of the fixed electrode 4 and the ring-shaped layer 7 is Cs1, and the ring-shaped layer Assuming that the capacitance between the semiconductor substrate 2 and the semiconductor substrate 2 is Cs2, the total combined capacitance C of the total capacitance Cs1 and Cs2 is a variable capacitance Cm as shown in an equivalent circuit in FIG. 6B. Since they exist in parallel, they are represented by C = Cm + Cs1 * Cs2 / (Cs1 + Cs2). Among them, the capacity Cs2 of the air layer 8 is extremely smaller than the capacity Cs1 of the insulating layer 3 between the fixed electrode 4 and the ring-shaped layer 7, so that Cs1 * Cs2 / (Cs1 + Cs2) ≈Cs2. Therefore, the combined capacity is C≈Cm + Cs2, and since Cs2 is extremely small, the influence of Cs2 can be substantially ignored.

一方、図7(a)に示すように固定電極4の外周部と半導体基板2との間にリング状層及び空気層を有しない構造の場合は、その間の寄生容量をCsとすると、図7(b)に等価回路を示したように、合成容量C0は、C0=Cm+Csとなって、Csの大きさに左右されることになる。   On the other hand, in the case of a structure having no ring-shaped layer and no air layer between the outer periphery of the fixed electrode 4 and the semiconductor substrate 2 as shown in FIG. As shown in the equivalent circuit in (b), the combined capacitance C0 is C0 = Cm + Cs, and depends on the size of Cs.

例えば、図6(a)の固定電極4とリング状層7との間の絶縁層3の厚さをd1、絶縁層3上に固定されている部分の固定電極4の面積をS1、リング状層7と半導体基板2との間の空気層8の厚さをd2、リング状層7のうち半導体基板2上に重なる投影面積をS2とし、図7(a)の固定電極4と半導体基板2との間の絶縁層3の厚さをd0、絶縁層3上に固定されている部分の固定電極4の面積をS0とし、
d1=(1/2)*d0、
d2=(1/2)*d0、
S1=S2=S0とすると、
Cs1=2*Cs、
Cs2=2*(1/3.9)*Cs≒(1/2)*Csとなるから、
合成容量C≒Cm+(1/2)*Csとなって、寄生容量を低減させることができる。
For example, the thickness of the insulating layer 3 between the fixed electrode 4 and the ring-shaped layer 7 in FIG. 6A is d1, the area of the fixed electrode 4 fixed on the insulating layer 3 is S1, and the ring shape The thickness of the air layer 8 between the layer 7 and the semiconductor substrate 2 is d2, and the projected area of the ring-shaped layer 7 that overlaps the semiconductor substrate 2 is S2, and the fixed electrode 4 and the semiconductor substrate 2 in FIG. The thickness of the insulating layer 3 between and d0 is d0, and the area of the fixed electrode 4 fixed on the insulating layer 3 is S0,
d1 = (1/2) * d0,
d2 = (1/2) * d0,
If S1 = S2 = S0,
Cs1 = 2 * Cs,
Since Cs2 = 2 * (1 / 3.9) * Cs≈ (1/2) * Cs,
The combined capacitance C≈Cm + (1/2) * Cs, and the parasitic capacitance can be reduced.

なお、図6(b)及び図7(b)において、符号41は固定電極4からの出力を増幅するインピーダンス変換器、符号42は出力端子を示している。インピーダンス変換器41は、マイクロホンチップとは別の半導体チップに形成してもよいし、マイクロホンチップを搭載する回路基板に組み込んでおいてもよい。   6B and 7B, reference numeral 41 denotes an impedance converter that amplifies the output from the fixed electrode 4, and reference numeral 42 denotes an output terminal. The impedance converter 41 may be formed on a semiconductor chip different from the microphone chip, or may be incorporated in a circuit board on which the microphone chip is mounted.

このコンデンサ型マイクロホンは、半導体基板2上に積層されている絶縁層3の一部分に基板の面方向に延びるように空気層8を介在させた特殊な構造であるが、リング状層7を設けたことにより、前述したように、積層工程、ドライエッチング工程、ウエットエッチング工程等、通常の半導体製造プロセス技術で一連の加工をすることができ、特別の設備等を用いることなく容易に製造することができる。   This condenser microphone has a special structure in which an air layer 8 is interposed in a part of an insulating layer 3 laminated on a semiconductor substrate 2 so as to extend in the surface direction of the substrate, but a ring-shaped layer 7 is provided. Therefore, as described above, a series of processing can be performed by a normal semiconductor manufacturing process technology such as a lamination process, a dry etching process, a wet etching process, etc., and it can be easily manufactured without using special equipment. it can.

そして、前記空気層8によって寄生容量を低減したことにより、マイクロホンとしての感度を高めることができるのはもちろん、絶縁層3上における固定電極4の外周部の面積を大きくとることができることから、固定電極4の剛性が高くなり、いわゆるプルイン電圧が大きくなる。このため、バイアス電圧を大きくしておくことが可能になり、寄生容量低減との相乗作用により、高い感度のマイクロホンとすることができるのである。   Since the parasitic capacitance is reduced by the air layer 8, the sensitivity as a microphone can be increased, and the area of the outer periphery of the fixed electrode 4 on the insulating layer 3 can be increased. The rigidity of the electrode 4 increases, and the so-called pull-in voltage increases. For this reason, the bias voltage can be increased, and a microphone with high sensitivity can be obtained by a synergistic effect with the parasitic capacitance reduction.

また、ダイヤフラム電極6を支持梁11によって吊下げ状態に支持したことにより、固定電極4とダイヤフラム電極6との間の寄生容量も除外され、より高感度にすることができる。つまり、固定電極と同様にダイヤフラム電極も絶縁層に支持する構造とすると、両電極の外周部間に寄生容量が生じることになって感度低下の一因となるのであるが、ダイヤフラム電極6を絶縁層3から離間させて支持梁11によって吊下げ状態としたことにより、固定電極4との間の寄生容量の問題は生じなくなるのである。このダイヤフラム電極6を吊下げ状態に支持している支持梁11は3箇所以上でもよい。   Further, since the diaphragm electrode 6 is supported by the support beam 11 in a suspended state, the parasitic capacitance between the fixed electrode 4 and the diaphragm electrode 6 is also excluded, and higher sensitivity can be achieved. In other words, if the structure in which the diaphragm electrode is supported by the insulating layer as well as the fixed electrode, parasitic capacitance is generated between the outer peripheral portions of both electrodes, which causes a decrease in sensitivity. However, the diaphragm electrode 6 is insulated. By separating from the layer 3 and being suspended by the support beam 11, the problem of parasitic capacitance with the fixed electrode 4 does not occur. There may be three or more supporting beams 11 supporting the diaphragm electrode 6 in a suspended state.

なお、前記実施形態では、リング状層7をダイヤフラム電極6と同一材料(ポリシリコン)で構成したが、エッチングストッパ層として機能し得るものであれば、ポリシリコン膜でなくとも、フッ酸等のエッチング液に対する親和性が、絶縁層3を構成する絶縁物質(SiO2)よりも低い材料であればよく、窒化膜等も適用可能である。この場合、絶縁層3を構成しているSiO2の誘電率より小さい材料の方が好ましい。
また、リング状層7の位置は、前記実施形態ではダイヤフラム電極6と同一平面上に形成したが、異なる層上に形成してもよい。
In the above-described embodiment, the ring-shaped layer 7 is made of the same material (polysilicon) as the diaphragm electrode 6. However, as long as it can function as an etching stopper layer, a hydrofluoric acid or the like may be used even if it is not a polysilicon film. Any material that has a lower affinity for the etchant than the insulating material (SiO 2 ) that constitutes the insulating layer 3 may be used, and a nitride film or the like is also applicable. In this case, a material smaller than the dielectric constant of SiO 2 constituting the insulating layer 3 is preferable.
In addition, although the ring-shaped layer 7 is formed on the same plane as the diaphragm electrode 6 in the above embodiment, it may be formed on a different layer.

本発明の実施形態のコンデンサ型マイクロホンにおける縦断面図であり、図2のB−B線に沿う矢視図である。It is a longitudinal cross-sectional view in the capacitor | condenser microphone of embodiment of this invention, and is an arrow line view which follows the BB line of FIG. 図1における固定電極及び支持梁の平面図である。It is a top view of the fixed electrode and support beam in FIG. 図1のA−A線に沿う絶縁層部分の平断面図である。It is a plane sectional view of the insulating layer part which follows the AA line of FIG. 図2のC−C線に沿う外部接続端子部分の矢視断面図である。It is arrow sectional drawing of the external connection terminal part which follows the CC line of FIG. この実施形態のコンデンサ型マイクロホンの製造工程を順に示す縦断面図である。It is a longitudinal cross-sectional view which shows the manufacturing process of the capacitor | condenser microphone of this embodiment in order. この実施形態のコンデンサ型マイクロホンにおける静電容量を説明するための(a)が縦断面図、(b)が等価回路図である。(A) for demonstrating the electrostatic capacitance in the capacitor | condenser type | mold microphone of this embodiment is a longitudinal cross-sectional view, (b) is an equivalent circuit schematic. 比較例として空気層等を有しないコンデンサ型マイクロホンにおける静電容量を説明するための(a)が縦断面図、(b)が等価回路図である。As a comparative example, (a) is a longitudinal sectional view, and (b) is an equivalent circuit diagram for explaining the capacitance in a condenser microphone without an air layer or the like.

符号の説明Explanation of symbols

1…空洞部、2…半導体基板、3…絶縁層、4…固定電極、5…空隙層、6…ダイヤフラム電極、7…リング状層、8…空気層、11…支持梁、12…スリット、13…連結柱、14…アーム部、15…ランド部、16…切欠き部、17…スリット、18…通孔、21…入力端子、22…導通部、31…半導体基板用平板、32…第1絶縁物質層、33…導電層、34…レジスト層、35…第2絶縁物質層、36…レジスト層、37…レジスト層。

DESCRIPTION OF SYMBOLS 1 ... Cavity part, 2 ... Semiconductor substrate, 3 ... Insulating layer, 4 ... Fixed electrode, 5 ... Air gap layer, 6 ... Diaphragm electrode, 7 ... Ring-shaped layer, 8 ... Air layer, 11 ... Supporting beam, 12 ... Slit, DESCRIPTION OF SYMBOLS 13 ... Connection pillar, 14 ... Arm part, 15 ... Land part, 16 ... Notch part, 17 ... Slit, 18 ... Through-hole, 21 ... Input terminal, 22 ... Conduction part, 31 ... Flat plate for semiconductor substrates, 32 ... No. 1 insulating material layer, 33 ... conductive layer, 34 ... resist layer, 35 ... second insulating material layer, 36 ... resist layer, 37 ... resist layer.

Claims (4)

半導体基板に空洞部が形成されるとともに、該空洞部の周囲を囲むように半導体基板上に形成した絶縁層に、その内側空間に架け渡された状態の平板状の固定電極と、該固定電極と相互間隔をおいて平行なダイヤフラム電極とが支持され、圧力変動に対応するダイヤフラム電極と固定電極との間の静電容量変化を検出するコンデンサ型マイクロホンであって、
前記半導体基板と該半導体基板に対向状態とされる固定電極の外周部との間に、前記絶縁層の一部が除去されてなる空気層が介在し、
前記ダイヤフラム電極は、前記絶縁層から内側に張り出す支持梁の内方端部に吊下げ状態に支持されるとともに、該ダイヤフラム電極の半径外方位置に、前記固定電極と半導体基板との間で固定電極の外周部に対向するリング状層が設けられ、該リング状層と半導体基板との間に前記空気層が形成されていることを特徴とするコンデンサ型マイクロホン。
A flat plate-shaped fixed electrode in a state where a hollow portion is formed in the semiconductor substrate, an insulating layer formed on the semiconductor substrate so as to surround the periphery of the hollow portion, and spanned inside the space, and the fixed electrode And a diaphragm type microphone that supports a diaphragm electrode parallel to each other at an interval, and detects a change in capacitance between the diaphragm electrode and the fixed electrode corresponding to pressure fluctuation,
An air layer formed by removing a part of the insulating layer is interposed between the semiconductor substrate and the outer peripheral portion of the fixed electrode facing the semiconductor substrate,
The diaphragm electrode is supported in a suspended state at an inner end portion of a support beam projecting inward from the insulating layer, and between the fixed electrode and the semiconductor substrate at a radially outward position of the diaphragm electrode. A capacitor-type microphone , wherein a ring-shaped layer facing the outer peripheral portion of the fixed electrode is provided, and the air layer is formed between the ring-shaped layer and the semiconductor substrate .
前記ダイヤフラム電極とリング状層とは同じ材料から構成されていることを特徴とする請求項記載のコンデンサ型マイクロホン。 Condenser microphone according to claim 1, characterized by being composed of the same material as the diaphragm electrode and a ring-shaped layer. 請求項又は記載のコンデンサ型マイクロホンを製造する方法であって、
前記空気層に相当する部分に絶縁物質層を形成するとともに、該絶縁物質層よりもエッチング液との親和性の低い材料により前記リング状層を形成しておき、これらをエッチング液に浸漬することにより、前記半導体基板とリング状層との間の前記絶縁物質層を除去して前記空気層を形成することを特徴とするコンデンサ型マイクロホンの製造方法。
A method for producing a condenser microphone according to claim 1 or 2 ,
An insulating material layer is formed in a portion corresponding to the air layer, and the ring-shaped layer is formed of a material having a lower affinity with the etching solution than the insulating material layer, and these are immersed in the etching solution. The method for manufacturing a condenser microphone, comprising: removing the insulating material layer between the semiconductor substrate and the ring-shaped layer to form the air layer.
半導体基板用平板の上に第1絶縁物質層を介してダイヤフラム電極と該ダイヤフラム電極の外側位置でダイヤフラム電極を間隔をおいて囲むリング状層とを形成するとともに、これらダイヤフラム電極及びリング状層の上に第2絶縁物質層を積層し、該第2絶縁物層の上にダイヤフラム電極及びリング状層の内周部に対向する平板状の固定電極とリング状層の内周部からダイヤフラム電極の外周部にかけて対向する支持梁とを形成する積層工程と、
前記半導体基板用平板の中央部を前記第1絶縁物質層との界面まで除去して前記リング状層の内径より大きい空洞部を有する半導体基板を形成する空洞部形成工程と、
前記固定電極の外周部から前記第2絶縁物質層の外周部にかけてこれらを覆うようにレジスト層をリング状に形成しておき、これらをエッチング液に浸漬して両絶縁物質層を部分的に除去するエッチング処理工程とを備え、
前記エッチング処理工程により、前記ダイヤフラム電極と固定電極との間に空隙層を形成するとともに、前記支持梁とダイヤフラム電極との間を連結する連結柱を形成し、一方、前記ダイヤフラム電極を前記空洞部に向けて露出状態とするとともに、前記半導体基板とリング状層との間に空気層を形成することを特徴とするコンデンサ型マイクロホンの製造方法。
A diaphragm electrode and a ring-shaped layer surrounding the diaphragm electrode at a position outside the diaphragm electrode are formed on a semiconductor substrate flat plate with a first insulating material layer interposed therebetween, and the diaphragm electrode and the ring-shaped layer A second insulating material layer is stacked thereon, and a diaphragm electrode and a flat plate-like fixed electrode facing the inner peripheral portion of the ring-shaped layer on the second insulating layer and the diaphragm electrode from the inner peripheral portion of the ring-shaped layer. A laminating step for forming a supporting beam facing the outer periphery;
A cavity forming step of forming a semiconductor substrate having a cavity larger than an inner diameter of the ring-shaped layer by removing a central portion of the semiconductor substrate flat plate to an interface with the first insulating material layer;
Leave a resist layer in a ring shape so as to cover them from the outer peripheral portion of the fixed electrode to the outer portion of the second insulating material layer, removing them and then immersed in an etching solution both insulating material layer partially And an etching process step
In the etching process, a gap layer is formed between the diaphragm electrode and the fixed electrode, and a connecting column for connecting the support beam and the diaphragm electrode is formed, while the diaphragm electrode is connected to the cavity portion. A method of manufacturing a condenser microphone, characterized in that an air layer is formed between the semiconductor substrate and the ring-shaped layer.
JP2006089913A 2006-03-29 2006-03-29 Condenser microphone and manufacturing method thereof Expired - Fee Related JP4609363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006089913A JP4609363B2 (en) 2006-03-29 2006-03-29 Condenser microphone and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089913A JP4609363B2 (en) 2006-03-29 2006-03-29 Condenser microphone and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2007267081A JP2007267081A (en) 2007-10-11
JP2007267081A5 JP2007267081A5 (en) 2009-05-14
JP4609363B2 true JP4609363B2 (en) 2011-01-12

Family

ID=38639619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089913A Expired - Fee Related JP4609363B2 (en) 2006-03-29 2006-03-29 Condenser microphone and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4609363B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457800A (en) * 2010-10-21 2012-05-16 北京卓锐微技术有限公司 MEMS (Micro Electronic Mechanical System) capacitive microphone without back polar plate and manufacture method thereof
CN102530832B (en) * 2010-12-27 2014-06-18 上海丽恒光微电子科技有限公司 Inertia MEMS (micro-electro-mechanical system) sensor and making method thereof
CN105359553A (en) * 2014-06-27 2016-02-24 歌尔声学股份有限公司 Silicon microphone with suspended diaphragm and system with the same
US10616690B2 (en) 2016-08-22 2020-04-07 Goertek Inc. Capacitive MEMS microphone and electronic apparatus
IT201600121533A1 (en) * 2016-11-30 2018-05-30 St Microelectronics Srl MEMS INTEGRATED ELECTROACOUSTIC TRANSDUCER WITH IMPROVED SENSITIVITY AND RELATIVE PROCESS OF MANUFACTURING
CN112383869B (en) * 2020-11-09 2021-11-12 瑞声新能源发展(常州)有限公司科教城分公司 Piezoelectric MEMS transducer and electronic equipment
CN213847003U (en) * 2020-12-25 2021-07-30 歌尔微电子有限公司 MEMS sensor chips, microphones and electronics
CN217693708U (en) * 2022-07-01 2022-10-28 瑞声声学科技(深圳)有限公司 MEMS microphone

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2695787B1 (en) * 1992-09-11 1994-11-10 Suisse Electro Microtech Centr Integrated capacitive transducer.
JP3611779B2 (en) * 1999-12-09 2005-01-19 シャープ株式会社 Electrical signal-acoustic signal converter, method for manufacturing the same, and electrical signal-acoustic converter
JP4101785B2 (en) * 2003-09-11 2008-06-18 アオイ電子株式会社 Condenser microphone and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007267081A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR102056287B1 (en) Microphone
KR101761982B1 (en) Mems device
US20070201710A1 (en) Condenser microphone
KR101578542B1 (en) Method of Manufacturing Microphone
US9656854B2 (en) MEMS microphone with dual-back plate and method of manufacturing the same
US20150041930A1 (en) Acoustic transducer
US8415717B2 (en) Acoustic sensor
JP2009060600A (en) Condenser microphone
CN101203066A (en) Electrostatic pressure transducer and manufacturing method therefor
CN101427591A (en) Condenser microphone
US10721576B2 (en) MEMS microphone and method for manufacturing the same
JP5070026B2 (en) Condenser microphone and manufacturing method thereof
CN111170265A (en) MEMS device and method of manufacturing the same
JP2010103701A (en) Mems sensor
JP4609363B2 (en) Condenser microphone and manufacturing method thereof
CN117241196A (en) Micro-electromechanical capacitance microphone and manufacturing method thereof
JP6307171B2 (en) MEMS microphone
JP2009272477A (en) Mems sensor and its manufacturing method
CN111170268B (en) MEMS device and method of manufacturing the same
JP2009270961A (en) Mems sensor and its method for manufacturign
JP2012028900A (en) Capacitor microphone
JP4605544B2 (en) Condenser microphone
US20110141854A1 (en) Acoustic sensor and method of fabricating the same
JP4944494B2 (en) Capacitive sensor
JP2017158128A (en) MEMS element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees