JP4610992B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display device Download PDFInfo
- Publication number
- JP4610992B2 JP4610992B2 JP2004311697A JP2004311697A JP4610992B2 JP 4610992 B2 JP4610992 B2 JP 4610992B2 JP 2004311697 A JP2004311697 A JP 2004311697A JP 2004311697 A JP2004311697 A JP 2004311697A JP 4610992 B2 JP4610992 B2 JP 4610992B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- transparent
- layer
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、液晶表示装置の製造方法に関し、特に透明膜をパターニングする工程を含む液晶表示装置の製造方法に関する。 The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing a liquid crystal display device including a step of patterning a transparent film.
広く用いられているツイステッドネマチック(TN)液晶表示装置は、視野角依存性が大きい。近年、液晶表示装置においては高精彩、高輝度、高品位等、表示性能の向上が求められている。視野角を拡大できる液晶表示装置として、マルチドメイン型が知られている。マルチドメイン垂直配向(MVA)方式はラビングを用いず、延在する突起部を用いることで、突起部の両側で垂直配向液晶分子に逆向きのプレチルトを与え、マルチドメインを実現する。カラーフィルタ基板に延在する突起部を設けると共に、薄膜トランジスタ基板にスリットを有する透明画素電極を形成し、突起部両側のプレチルトに加え、電圧印加時にスリット部でフリンジ電界を生じさせてマルチドメイン表示を行う方式も提案されている。 A widely used twisted nematic (TN) liquid crystal display device has a large viewing angle dependency. In recent years, liquid crystal display devices are required to improve display performance such as high definition, high brightness, and high quality. A multi-domain type is known as a liquid crystal display device capable of expanding a viewing angle. In the multi-domain vertical alignment (MVA) method, the rubbing is not used but the extending protrusions are used, so that the pre-tilt in the opposite direction is given to the vertically aligned liquid crystal molecules on both sides of the protrusions, thereby realizing the multi-domain. In addition to providing protrusions that extend to the color filter substrate, a transparent pixel electrode having slits is formed on the thin film transistor substrate, and in addition to pretilt on both sides of the protrusions, a fringe electric field is generated at the slits when voltage is applied for multi-domain display. A method to do this has also been proposed.
液晶表示装置の透明電極パターンが乱れることがあった。均一の寸法で露光されるべき狭いスリットパターンの幅が不均一となってしまうと表示に於いて輝度むら等が生じてしまう。パターンの乱れを生じない露光技術が望まれた。 The transparent electrode pattern of the liquid crystal display device may be disturbed. If the width of the narrow slit pattern to be exposed with a uniform dimension becomes non-uniform, uneven brightness or the like will occur in the display. An exposure technique that does not cause pattern disturbance is desired.
本発明の1観点によれば、透明絶縁基板表面上に薄膜トランジスタを形成する工程と、前記透明絶縁基板の裏面上に遮光膜を形成する工程と、薄膜トランジスタを形成した透明絶縁基板表面上方に透明膜を形成する工程と、前記透明膜上にレジスト層を塗布し、前記レジスト層の上方から露光を行なってレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記透明膜に加工を行う工程と、前記遮光膜を除去する工程と、を含む液晶表示装置の製造方法が提供される。 According to one aspect of the present invention, a step of forming a thin film transistor on the surface of the transparent insulating substrate, a step of forming a light shielding film on the back surface of the transparent insulating substrate, and a transparent film above the surface of the transparent insulating substrate on which the thin film transistor is formed. Forming a resist pattern by applying a resist layer on the transparent film and exposing from above the resist layer ; and processing the transparent film using the resist pattern as a mask; And a step of removing the light-shielding film.
露光装置のステージは、反射光を生じないように黒色にされている。しかし、使用と共に、ステージ上の構造物の表面が磨耗し、黒色表面の下地である金属表面が露出するようになる。すると、露出した金属表面で露光用光の反射が生じ、裏面から2次露光を行なうことになり、パターン精度が乱れることが判った。透明基板裏面に遮光膜を設けることにより、ステージ上の構造物に光が当たらなくなり、パターン精度の乱れを防止できる。 The stage of the exposure apparatus is black so as not to generate reflected light. However, with use, the surface of the structure on the stage becomes worn, and the metal surface that is the base of the black surface is exposed. Then, exposure light was reflected on the exposed metal surface, and secondary exposure was performed from the back surface, and it was found that the pattern accuracy was disturbed. By providing a light-shielding film on the back surface of the transparent substrate, the structure on the stage is not exposed to light, and pattern accuracy can be prevented from being disturbed.
以下、制限的な意味なく、MVA方式の液晶表示装置を例にとって説明する。
図1は、MVA方式の液晶表示装置の断面図である。薄膜トランジスタ(TFT)基板10とカラーフィルタ基板20とが対向して配置され、間に垂直配向の液晶層30を挟持している。
Hereinafter, an MVA liquid crystal display device will be described as an example without any limitation.
FIG. 1 is a cross-sectional view of an MVA liquid crystal display device. A thin film transistor (TFT)
TFT基板10は、ガラスなどの透明絶縁基板11の表面上方にインジウム−錫−酸化物(ITO)などの透明画素電極12を有する。透明画素電極12は、スリット13を備えている。最表面には垂直配向膜14が形成されているが、ラビングはされていない。後に述べるように、TFT基板にはTFT、その配線、蓄積キャパシタなども形成される。
The
カラーフィルタ基板20は、ガラス等の透明絶縁基板21の上に画素表示領域を画定する遮光性ブラックストライプ22が形成されている。ブラックストライプは、Cr,Moなどの金属や黒色顔料を含む黒色樹脂等で形成できる。ブラックストライプに被さるように、表示領域に3原色などのカラーフィルタ層23が形成されている。カラーフィルタ層23を覆ってITO等の透明共通電極24が形成されている。必要に応じて、透明共通電極の下に、レジストと同種の樹脂等で平坦化層を設けてもよい。透明共通電極の上に選択的に延在する突起部25が樹脂などで形成され、最表面には垂直配向膜26が形成されている。垂直配向膜はラビングされていない。
The color filter substrate 20 has a light-shielding
液晶層30は、垂直配向性の液晶分子31を含む。突起部25の上では、液晶分子は表面に垂直に配向するので、突起部の両側で液晶分子は逆向きのプレティルトを持つようになる。透明電極12,24間に電圧を印加すると、プレティルトに従って液晶分子が倒れる方向が決まる。突起部と液晶層の誘電率が異なると、突起部は電気力線を曲げる作用も示す。
The
平坦な電極間では、基本的には両基板に垂直な電気力線33が発生するが、スリット13には画素電極がないので、対向する共通電極から発した電気力線は曲がって透明画素電極に達する。即ちフリンジ電界が生じる。液晶層30は数ミクロンの厚さなので、電気力線を曲げるためのスリット幅も数ミクロンで十分である。突起部25、スリット13は規則的に均一に配置することが望まれる。例えば、スリット幅が変化すると、フリンジ電界が変化し、液晶分子の配向が乱れる。
Between the flat electrodes, basically, the
図2A、2Bは、TFT基板の構成と製造プロセスをさらに示す断面図及び平面図である。図2Bの平面図中の破線が図2Aの断面に相当する。ガラス等の透明基板10の上に、Mo、Al等の金属層を形成し、パターニングしてゲート電極及びゲート配線Gを作成する。ゲート配線を覆って、酸化シリコン等のゲート絶縁膜GIを成膜し、その上に多結晶またはアモルファスのシリコン層を成膜し、ホトリソグラフィを用いてパターニングして、チャネル層CHを形成する。
2A and 2B are a cross-sectional view and a plan view further illustrating the configuration and manufacturing process of the TFT substrate. A broken line in the plan view of FIG. 2B corresponds to the cross section of FIG. 2A. A metal layer such as Mo or Al is formed on a
チャネル層CHをパターニングした後、窒化シリコン層等のエッチストッパ層を成膜し、その上にレジスト層を塗布し、裏面から露光してレジストパターンを形成する。このレジストパターンをマスクとしてエッチストッパ層をパターニングしてチャネル保護膜CPRを形成する。チャネル保護膜CPRの両端には、チャネル層CHが露出する。 After patterning the channel layer CH, an etch stopper layer such as a silicon nitride layer is formed, a resist layer is applied thereon, and exposed from the back surface to form a resist pattern. Using this resist pattern as a mask, the etch stopper layer is patterned to form a channel protective film CPR. The channel layer CH is exposed at both ends of the channel protective film CPR.
n型不純物をドープした低抵抗の多結晶またはアモルファスのシリコン層15、Ti、Al等の金属層を積層し、ホトリソグラフィとエッチングで、チャネル領域CH両側に接続されたソース領域S、ドレイン領域Dを残すようにパターニングする。なお、図2Bに示すように、ドレイン領域と連続してドレイン配線DLも作成する。チャネル領域CH上の導電層はエッチングで除去されるが、チャネル保護層CPRがエッチストッパとして機能するため、チャネル層CHはダメージを受けない。
A low resistance polycrystalline or
ソース領域S、ドレイン領域Dを覆うように、基板上に酸化シリコン等の絶縁層12を成膜し、コンタクト開口OPをエッチングで開口する。絶縁膜12上に、ITO等の透明導電層12を成膜し、その表面上にホトレジスト層PRを塗布する。
An
図2Bに示すように、例えばゲート配線Gと同時に蓄積容量ラインSCLを形成し、ソースS、ドレインD作成と同時に蓄積容量電極SCを形成する。蓄積容量電極SCの上にも絶縁層12を貫通するコンタクト開口OPを形成する。なお、蓄積容量の作成方法は上記に限らない。公知の種々の構成を採用できる。
As shown in FIG. 2B, for example, the storage capacitor line SCL is formed simultaneously with the gate wiring G, and the storage capacitor electrode SC is formed simultaneously with the creation of the source S and drain D. A contact opening OP penetrating the
従来は以上説明したような構成で、ホトレジスト層PRを露光した。金属層や低抵抗シリコン層が存在しない領域は、光が透過する透光性領域となる。
本実施例においては、透明基板10の裏面に遮光膜19を設ける。チャネル保護膜CPRを背面露光を利用して形成する場合は、チャネル保護膜CPR形成後、レジスト層PR露光までの間に遮光膜19を形成する。遮光膜19は、遮光性があれば特に材料は制限されないが、例えばAl、Mo、Ta,Cr,Ti、又はこれらの合金の金属層、アモルファスシリコン等の半導体層、黒色顔料を含ませた混色樹脂等で形成することができる。
Conventionally, the photoresist layer PR was exposed in the configuration as described above. A region where the metal layer and the low-resistance silicon layer are not present becomes a light-transmitting region through which light is transmitted.
In this embodiment, a
TFT基板の金属層としてMoやAlを用いている場合、同一成膜装置を用いてMo層やAl層を成膜することもできる。又、Mo層やAl層は、ウエット処理でレジストパターンを除去する際、同時に除去することができる。 When Mo or Al is used as the metal layer of the TFT substrate, the Mo layer or Al layer can be formed using the same film forming apparatus. Further, the Mo layer and the Al layer can be simultaneously removed when the resist pattern is removed by wet processing.
図3は、ITO層12パターニングのための露光工程を示す。露光ステージ41の上に、裏面に遮光膜19を形成したTFT基板を配置する。露光ステージ41には、基板吸着のための溝や基板をリフトアップするためのピン等の構造物42が配置されている。
FIG. 3 shows an exposure process for patterning the
このような露光ステージの構造物は、使用により表面が磨耗し、黒色塗料が剥げて、下地のアルミニウム等の金属面が露出する傾向がある。図2Aに示す遮光膜19がない構成のTFT基板を用いて露光を行うと、透光領域では露光光がTFT基板を通過する。アルミニウム等の高反射率表面が存在すると、露光光を反射し、ホトレジスト層PRを裏面から2次露光することになる。これがパターン精度の乱れの原因であったことが判明した。
The structure of such an exposure stage has a tendency that the surface is worn by use, the black paint is peeled off, and the underlying metal surface such as aluminum is exposed. When exposure is performed using a TFT substrate having no
TFT基板の上方に、遮光金属パターン43を備えた露光用マスク44を配置し、上方から紫外光45を照射し、ホトレジスト層PRを近接露光する。遮光金属パターン43の存在しない領域で、紫外光45はホトレジスト層PRに入射し、選択的な露光を行う。ホトレジスト層PRがポジレジストである場合、現像すると露光した領域でレジスト層は除去され、未露光部分のみが残る。このようにして形成したホトレジストパターンをマスクとし、ITO層12をエッチングしてパターニングする。TFT基板裏面の遮光層19が光の通過を禁止するので、ステージ41の構造物42に光が入射することを防止する。このようにして、露光ステージでの不均一な反射を防止することにより、マスクに従った高精度のホトレジストパターンを形成することが可能となる。
An exposure mask 44 having a light
ITO層をパターニングした後、レジストパターンをアルカリ液によって除去すると、裏面のMo層は同時に除去される。遮光層としてAlを用いた場合も同様にアルカリ現像液によって除去できる。 After patterning the ITO layer, when the resist pattern is removed with an alkaline solution, the Mo layer on the back surface is removed at the same time. Similarly, when Al is used for the light shielding layer, it can be removed with an alkaline developer.
このように、露光ステージの構造物から反射光が生じることによって、ホトレジスト層が裏面から二次露光されることを防止でき、本来求める高精度のレジストパターンを構成することができる。ITOのスリット部分に発生していた部分的な表示むらを抑えることができる。 As described above, the reflected light is generated from the structure of the exposure stage, so that the photoresist layer can be prevented from being secondarily exposed from the back surface, and a highly accurate resist pattern originally required can be configured. Partial display unevenness that has occurred in the slit portion of ITO can be suppressed.
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。製造工程中に透明膜のパターニングを含む液晶表示装置の製造方法に適用できる。例えば、液晶表示装置はMVA方式に限らない。透明電極のパターニングに限らず、透明膜のパターニングに上記方法を用いることができる。透明絶縁層のコンタクト開口形成、チャネル保護層のパターニングなどに用いることができる。ホトレジストはポジ型でもネガ型でもよい。その他、種種の変更、改良、組み合わせが可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. The present invention can be applied to a manufacturing method of a liquid crystal display device including patterning of a transparent film during the manufacturing process. For example, the liquid crystal display device is not limited to the MVA method. The method described above can be used not only for patterning the transparent electrode but also for patterning the transparent film. It can be used for contact opening formation of a transparent insulating layer, patterning of a channel protective layer, and the like. The photoresist may be positive or negative. It will be apparent to those skilled in the art that other various modifications, improvements, and combinations are possible.
10 TFT基板
11 ガラス基板
12 透明電極
13 スリット
14 配向膜
20 カラーフィルタ基板
21 透明基板
22 ブラックストライプ
23 カラーフィルタ
24 透明電極
25 延在突起部
26 配光膜
30 液晶層
31 液晶分子
PR ホトレジスト層
S ソース
D ドレイン
CH チャネル
CPR チャネル保護層
DL ドレインライン
SCL 蓄積容量ライン
SC 蓄積容量
OP コンタクト開口
41 露光ステージ
42 露光ステージの構造物
43 遮光パターン
44 マスク
45 紫外光
DESCRIPTION OF
Claims (5)
前記透明絶縁基板の裏面上に遮光膜を形成する工程と、
薄膜トランジスタを形成した透明絶縁基板表面上方に透明膜を形成する工程と、
前記透明膜上にレジスト層を塗布し、前記レジスト層の上方から露光を行なってレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記透明膜に加工を行う工程と、
前記遮光膜を除去する工程と、
を含む液晶表示装置の製造方法。 Forming a thin film transistor on the surface of the transparent insulating substrate;
Forming a light shielding film on the back surface of the transparent insulating substrate;
Forming a transparent film above the surface of the transparent insulating substrate on which the thin film transistor is formed;
Applying a resist layer on the transparent film, exposing from above the resist layer to form a resist pattern; and
Processing the transparent film using the resist pattern as a mask;
Removing the light shielding film;
A method for manufacturing a liquid crystal display device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004311697A JP4610992B2 (en) | 2004-10-27 | 2004-10-27 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004311697A JP4610992B2 (en) | 2004-10-27 | 2004-10-27 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006126307A JP2006126307A (en) | 2006-05-18 |
| JP4610992B2 true JP4610992B2 (en) | 2011-01-12 |
Family
ID=36721144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004311697A Expired - Fee Related JP4610992B2 (en) | 2004-10-27 | 2004-10-27 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4610992B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10186341A (en) * | 1996-12-25 | 1998-07-14 | Nikon Corp | Substrate holding device |
| JP4034470B2 (en) * | 1999-05-31 | 2008-01-16 | 株式会社アドバンスト・ディスプレイ | Liquid crystal display device and manufacturing method thereof |
| JP2000321601A (en) * | 1999-05-11 | 2000-11-24 | Sony Corp | Manufacturing method of liquid crystal display device |
| JP2003057640A (en) * | 2001-06-05 | 2003-02-26 | Seiko Epson Corp | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| JP3964324B2 (en) * | 2002-12-27 | 2007-08-22 | 三菱電機株式会社 | Method for manufacturing transflective display device and transflective display device |
-
2004
- 2004-10-27 JP JP2004311697A patent/JP4610992B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006126307A (en) | 2006-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| JP4623464B2 (en) | Liquid crystal display device | |
| CN100504524C (en) | Array substrate for liquid crystal display device and method for manufacturing same | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| JPH05203987A (en) | Manufacture of active matrix substrate and liquid crystal display device | |
| CN104614902A (en) | Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same | |
| US20030043309A1 (en) | Active matrix substrate and manufacturing method thereof | |
| CN101614915A (en) | Liquid crystal display device of fringe field switching mode and array substrate thereof | |
| KR100464204B1 (en) | Gray tone mask and manufacturing method for liquid crystal display using it | |
| US8625041B2 (en) | Array substrate, liquid crystal display for the same and manufacturing method thereof | |
| KR20050111867A (en) | Liquid crystal display and manufacturing method thereof | |
| US7737446B2 (en) | Thin films transistor array substrate and fabricating method thereof | |
| KR100475111B1 (en) | Method for manufacturing liquid crystal display device | |
| CN102799031B (en) | Liquid crystal display panel, manufacturing method of the same, and liquid crystal display apparatus | |
| JP4610992B2 (en) | Manufacturing method of liquid crystal display device | |
| KR20060038069A (en) | Horizontal field applied liquid crystal display panel and manufacturing method thereof | |
| KR20100006678A (en) | Method for fine-patterning thin-film and method for manufacturing a display substrate using the method | |
| KR101320651B1 (en) | Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type | |
| US20040125273A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR100437595B1 (en) | Method for manufacturing thin film transistor lcd | |
| KR100827856B1 (en) | Array Board of Transflective Fringe Field Switching Mode Liquid Crystal Display and Manufacturing Method Thereof | |
| KR20070068037A (en) | Horizontal field-type thin film transistor substrate and manufacturing method thereof | |
| KR20070014703A (en) | Array Method for Fine Metal Pattern Formation and Transverse Electric Field Liquid Crystal Display | |
| JP3892106B2 (en) | Manufacturing method of liquid crystal display device | |
| KR101432807B1 (en) | Liquid crystal display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4610992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |