JP4613451B2

JP4613451B2 - Epitaxial wafer manufacturing method

Info

Publication number: JP4613451B2
Application number: JP2001198999A
Authority: JP
Inventors: 秀樹針谷
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2011-01-19
Anticipated expiration: 2021-06-29
Also published as: JP2003012397A

Description

【０００１】
【発明の属する技術分野】
本発明はエピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】
シリコンエピタキシャルウェーハは、気相成長装置に配設されたサセプタの座ぐり部にシリコン単結晶基板を載置させ、このシリコン単結晶基板の主表面上に原料ガスを供給することによりシリコンエピタキシャル層（シリコン単結晶薄膜）を気相エピタキシャル成長させて製造される。
【０００３】
【発明が解決しようとする課題】
しかしながら、例えば図１０に示すように、シリコン単結晶基板１００を、該基板１００の厚さよりも深い座ぐり部１１０内に載置し、サセプタ１２０の表面に沿ってシリコン単結晶基板１００の主表面上にシリコン原料ガスを供給すると、原料ガス流（点線による矢印で図示）が、座ぐり部１１０の段差付近で乱れてしまう場合がある（矢印ａ、ｂ）。これに伴って、シリコン単結晶薄膜１０１の周辺部１０１ａでの厚さＴ１が、中心部１０１ｂでの厚さＴ２よりも薄くなってしまう。
【０００４】
近年では、エピタキシャルウェーハから半導体デバイスを製造するための面内使用率がさらに高まる傾向にある。このために今後のエピタキシャルウェーハには、単結晶薄膜をその周辺部まで均一に成長させるための技術開発が極めて重要な課題となる。
【０００５】
本発明の課題は、単結晶薄膜の厚さ分布を周辺部までより均一にできるエピタキシャルウェーハの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、サセプタが備える座ぐり部に載置された半導体単結晶基板上に単結晶薄膜を気相成長させるエピタキシャルウェーハの製造方法において、
前記半導体単結晶基板の厚さｄを求める第１工程と、
前記半導体単結晶基板を前記座ぐり部に載置させた状態で、当該半導体単結晶基板の上面から前記サセプタの表面に至る寸法を段差量ｈと定義した際に、前記段差量ｈについて、前記単結晶薄膜の周辺部での平均成長速度と、中心部での平均成長速度とを等しくし、前記単結晶薄膜の厚さ分布が均一となるための最適値である最適段差量ｈ０について、前記座ぐり部の深さＤの異なる複数のサセプタを用いて、前記単結晶薄膜の厚さ分布をそれぞれ定量化し、定量化した単結晶薄膜の厚さ分布と前記段差量ｈとの関係を示す検量線から求める第２工程と、
下記式によって、前記半導体単結晶基板の厚さｄに応じて当該半導体単結晶基板を載置させる座ぐり部の深さＤ０を求め、当該深さＤ０を有する座ぐり部を選択する第３工程と、を備えることを特徴とする。
座ぐり部の深さＤ０＝（半導体単結晶基板の厚さｄ）＋（最適段差量ｈ０）
【０００７】
ここで、半導体単結晶基板とは、例えばシリコン単結晶基板であり、単結晶薄膜とは、例えばシリコン単結晶薄膜である。
【０００８】
本発明によれば、半導体単結晶基板を載置させる座ぐり部の深さを、半導体単結晶基板の厚さに応じて選択することで、エピタキシャルウェーハの周辺部における単結晶薄膜の厚さを調節できる。
例えば、単結晶薄膜の周辺部での平均成長速度が中心部での平均成長速度と略等しくなるように、座ぐり部に載置された半導体単結晶基板の上面からサセプタの表面に至る段差量を定め、この段差量と半導体単結晶基板の厚さとの和から定まる深さの座ぐり部を選択する。
このようにして、単結晶薄膜の厚さ分布が周辺部までより均一となるように改善できる。
【０００９】
なお、シリコン単結晶基板の厚さは、ＳＥＭＩ（Semiconductor Equipment and Materials International）スタンダ−ドにおいて、センターポイントでの規格値がその直径に応じて定められている。
例えば、直径１００ｍｍのシリコン単結晶基板では５２５±１５μm（Ｍ１．１１−９０）であり、直径１２５ｍｍのシリコン単結晶基板では６２５±１５μm（Ｍ１．１２−９０）であり、直径１５０ｍｍのシリコン単結晶基板では６２５±１５μm（Ｍ１．１３−９０）である。また、大径のシリコン単結晶基板については、例えば直径３００ｍｍのシリコン単結晶基板では７７５±２０μm（Ｍ１．１５−０９９７）である。
さらに大径となる次世代のシリコン単結晶基板についてはプロセス開発のためにそのガイドラインとして以下のターゲットが示されている。例えば、直径３５０ｍｍのシリコン単結晶基板では８００±２５μmであり、直径４００ｍｍのシリコン単結晶基板では８２５±２５μmである（Ｍ１．１４−９６）。
【００１０】
【発明の実施の形態】
以下、図１〜９を参照して、本発明の実施の形態のエピタキシャルウェーハの製造方法を詳細に説明する。
本実施の形態で用いられる気相成長装置としては、座ぐり部１１が形成されたサセプタ１０（図１参照）を備えていれば、縦型（パンケーキ型）、バレル型（シリンダ型）、枚葉式等、各種の型を用いることができる。
これら気相成長装置は、図示しない反応炉内に、図１に示すサセプタ１０を備える。このサセプタ１０の表面１０ａには、半導体単結晶基板（以下単に「基板２１」と称す）２１を載置させるための座ぐり部１１が形成されている。
本実施の形態では、基板２１の厚さｄに応じて、基板２１を載置させる座ぐり部１１の深さＤを以下の通りにして選択する。
【００１１】
先ず、基板２１の厚さｄを実測もしくは規格値（上述）により求める。
次に、便宜上、基板２１を座ぐり部１１に載置させた状態で基板２１の上面２１ａからサセプタ１０の表面１０ａに至る寸法を「段差量ｈ」と定義する（図１参照）。この「段差量ｈ」について、単結晶薄膜（以下単に「薄膜２２」と称す）２２の周辺部での平均成長速度を中心部での平均成長速度とほぼ等しくするための最適値（以下「最適段差量ｈ０」と称する）を把握する。
この「最適段差量ｈ０」を把握するには、例えば、座ぐり部１１の深さＤが異なる複数のサセプタ１０をそれぞれ用いてエピタキシャルウェーハ２０を製造し、これらの薄膜２２の厚さ分布をそれぞれ定量化する。これらの数値から、薄膜２２の厚さ分布と段差量ｈとの関係を示す検量線を把握する。この検量線から、薄膜２２の厚さ分布ができるだけ均一となる「最適段差量ｈ０」を求める。
【００１２】
以上により、選択すべき座ぐり部１１の深さＤ０は、基板の厚さｄと最適段差量ｈ０との和によって以下の通りに一義的に定まる。
深さＤ０＝（基板の厚さｄ）＋（最適段差量ｈ０）
【００１３】
座ぐり部１１の深さＤ０は、以下の通りにして選択する。
例えば、座ぐり部１１の深さＤが互いに異なる複数のサセプタ１０を予め用意しておき、これらのサセプタ１０のうちから上記深さＤ０をもつ座ぐり部１１を有するサセプタ１０を使用する。あるいは、座ぐり部１１がサセプタ１０に着脱自在に配設される構成とし、このサセプタ１０に上記深さＤ０の座ぐり部１１を装着させても良い。
【００１４】
このようにして、基板２１の厚さｄに応じて深さＤ０の座ぐり部１１を選択し、この座ぐり部１１に基板２１を載置させる。そして、所定温度に保たれた反応炉内に原料ガスをキャリアガスと共に供給する。こうして薄膜２２の厚さ分布をその周辺部まで均一にできる。
【００１５】
［実施例１］
（１）気相成長装置の説明
実施例１として、縦型気相成長装置３０を使用してシリコンエピタキシャルウェーハを製造する。
この縦型気相成長装置３０は、図２に示すように、ベースプレート３１上に反応炉３２となる釣鐘状のベルジャが備えられている。この反応炉３２内には円盤状のサセプタ３３が水平に配設されており、このサセプタ３３の下面には高周波誘導加熱コイル３４がカバー３５内に設けられている。一方、反応炉３２の中央には円管状のノズル３６がサセプタ３３を垂直に貫通している。このノズル３６はその側面に多数の噴出口３６ａが形成されており、この噴出口３６ａから、ノズル３６の上端に備えられた板３６ｂの下面に沿って、原料ガスがキャリアガスと共にほぼ水平に噴出する。
この縦型気相成長装置３０によりシリコンエピタキシャルウェーハ２０を製造するには、高周波誘導加熱コイル３４によりサセプタ３３を誘導加熱してシリコン単結晶基板２１を加熱しながら、ガス導入口３７から供給される原料ガスおよびキャリアガスを噴出口３６ａからシリコン単結晶基板２１の主表面に沿って噴出させる。
【００１６】
（２）座ぐり部の深さを選択する方法
このような縦型気相成長装置３０を用い、直径１００ｍｍ、厚さ２９０μmのシリコン単結晶基板２１を使用し、座ぐり部３３ａの深さＤが、３４０、３９０、４６０、５００、９００μmであるサセプタ３３をそれぞれ使用して、シリコンエピタキシャルウェーハ２０を製造した。それぞれの座ぐり部３３ａに上記シリコン単結晶基板２１を載置させると、前記段差量ｈはそれぞれ５０、１００、１７０、２１０、６１０μmとなる。なお、何れの座ぐり部３３ａの外径も１０１．５ｍｍである。
また、シリコンエピタキシャルウェーハの成長条件は、成長温度（サセプタ３３の温度）を１１２０℃、シリコン単結晶薄膜の成長速度を１．０μm／分とし、中心部での膜厚が７μm程度となるまで成長させた。
【００１７】
こうして得られたシリコン単結晶薄膜の厚さ分布を、以下に定める「周辺膜厚比α」によって評価した。
周辺膜厚比α＝（ｔ_x1）／（ｔ_x2）
但し、ｔ_x1は外周から５ｍｍ内側の位置（図４に示すｘ₁）でのシリコン単結晶薄膜の厚さであり、ｔ_x2は外周から１０ｍｍ内側の位置（図４に示すｘ₂）でのシリコン単結晶薄膜の厚さである。シリコン単結晶薄膜の厚さ測定を外周から５ｍｍと１０ｍｍの位置で測定して比較するのは、シリコン単結晶薄膜の膜厚は中心部に比べてそれらの周辺部で急激に変化していくので、周辺部での膜厚変化量の小さいものが、周辺部まで厚さ分布の均一なエピタキシャルウェーハとすることができるからである。これらｘ₁、ｘ₂を決めるための基準位置は、シリコンエピタキシャルウェーハ２０の側面から最も水平に突出した位置とした。また、周辺膜厚比αは、ガス流（図４に点線による矢印で図示）の上流側および下流側でそれぞれ求めた値の平均値とした。
【００１８】
図３は、段差量ｈとシリコン単結晶薄膜の周辺部における厚さ分布との関係を示す結果である。この図３において、横軸は段差量ｈを示しており、縦軸は周辺膜厚比αを示している。そしてＡ点は段差量ｈが５０μm、Ｂ点は段差量ｈが１００μm、Ｃ点は段差量ｈが１７０μm、Ｄ点は段差量ｈが２１０μm、Ｅ点は段差量ｈが６１０μmでの結果を示している。
図３から判るように、周辺膜厚比αは段差量ｈが大きくなるに伴ってリニアに減少する傾向を示し、以下の回帰式によって良く近似された。
α＝−３×１０^-5×ｈ＋１．００７３
そしてＤ点で示される段差量ｈが２１０μmの付近で周辺膜厚比αがほぼ１、すなわち外周から５ｍｍと１０ｍｍの位置での膜厚がほぼ等しくなり、上記回帰式から、「最適段差量ｈ０」として２４３μmに設定すれば、シリコン単結晶薄膜をその周辺部まで均一に成長することができると判断した。
【００１９】
（３）シリコンエピタキシャルウェーハの製造方法
そこで、上記範囲のうちから「最適段差量ｈ０」に最も近い２１０μmを製造に使用する段差量ｈとして定め、図４に示すように、シリコン単結晶基板２１の厚さｄ（２９０μm）との和から、深さＤ０として５００μmの座ぐり部３３ａを選択し、上記同様の成長条件（成長温度１１２０℃、成長速度を１．０μm／分、中心部での膜厚が７μm程度）で、シリコンエピタキシャルウェーハ２０を製造する。なお、シリコン単結晶基板２１は、そのオリエンテーションフラット（以下「オリフラ」と称す）がガス流に対して平行となるように、座ぐり部３３ａに載置させた。
【００２０】
（４）結果
図５に、こうして得られたシリコン単結晶薄膜２２の厚さ分布を実測した結果を示す。図５において、横軸はシリコンエピタキシャルウェーハ２０の中心からの距離を示しており、縦軸はシリコン単結晶薄膜２２の厚さを示している。この膜厚測定は、シリコンエピタキシャルウェーハのオリフラと平行な直径方向（図３中「◆」で図示）と、オリフラに直交する方向（図３中「■」で図示）について行った。図５から判るように、シリコン単結晶薄膜２２の周辺部が中心部よりも薄くなる傾向はほとんど見られず、膜厚ばらつきがほぼ０．１５μm以内に収まり、薄膜の厚さ分布が周辺部まで均一なシリコンエピタキシャルウェーハが得られた。
【００２１】
なお、本実施例１では、成長温度は１１２０℃、成長速度は１．０μm／分としたが、以下の異なる３条件で、中心部での膜厚が７μm程度までエピタキシャル成長させた結果でも、同様の値の「最適段差量ｈ０」が得られた。
（ａ）成長温度１１２０℃、成長速度０．５μm／分
（ｂ）成長温度１０６０℃、成長速度１．０μm／分
（ｃ）成長温度１０６０℃、成長速度０．５μm／分
そして、これら（ａ）〜（ｃ）の各条件においても同様に、深さ５００μmの座ぐり部３３ａを選択することで、周辺部まで均一なシリコン単結晶薄膜の形成されたシリコンエピタキシャルウェーハが得られた。
【００２２】
［比較例１］
実施例１と同じ２９０μmの厚さのシリコン単結晶基板２１を用い、深さＤが９００μmの座ぐり部３３ａにシリコン単結晶基板２１を載置させてエピタキシャル成長させる。
図６に、こうして得られたシリコン単結晶薄膜２２の厚さ分布を実測した結果を示す。薄膜２２の厚さは、周辺部に向かうにつれて中心部よりも極端に薄くなり、シリコンエピタキシャルウェーハ２０の外周から１０ｍｍ程度までの部分で急激に薄くなっていた。特に、オリフラと平行な方向の厚さ分布は、その周辺部の厚さが中心部よりも０．２μm以上薄くなっていた。
【００２３】
［実施例２］
（１）気相成長装置の説明
実施例２として、バレル型気相成長装置４０を使用してシリコンエピタキシャルウェーハを製造する。
図７に示すように、このバレル型気相成長装置４０は、反応炉４１となるベルジャ内に、多角錐台状のサセプタ４２が回転軸４２ｂを中心として回転可能に配設されている。このサセプタ４２には、それぞれの側周面に３段の座ぐり部４２ａが上下に並んで形成されている。そして反応炉４１の外側にはハロゲンランプ等の加熱手段４３が設けられている。
このバレル型気相成長装置４０によりシリコンエピタキシャルウェーハを製造するには、加熱手段４３により所定温度に保たれた反応炉４１内に、該反応炉４１上部に設けられたガス供給ノズル４４から原料ガスをキャリアガスと共に供給する。この原料ガスは、回転軸４２ｂの周りに回転されるサセプタ４２の側周面に沿って流れながらシリコン単結晶基板２１上に供給され、反応炉４１下方に設けられたガス排気管４５から外部へ排出される。
【００２４】
（２）座ぐり部の深さを選択する方法
このようなバレル型気相成長装置４０を用い、直径１００ｍｍ、厚さ５２５μmのシリコン単結晶基板２１を使用し、座ぐり部４２ａの深さＤが、９０５、１０２５、１１３５、１４２５、１７２５μmであるサセプタ４２をそれぞれ使用してシリコンエピタキシャルウェーハ２０を製造した。それぞれのサセプタ４２に上記シリコン単結晶基板２１を載置させると、前記段差量ｈはそれぞれ３８０、５００、６１０、９００、１２００μmとなる。なお、何れの座ぐり部４２ａの外径も１０２ｍｍである。
また、シリコン単結晶薄膜２２の成長条件は、該薄膜２２の成長速度を０．３μm／分とし、中心部での膜厚が１０μm程度となるようにエピタキシャル成長させた。
【００２５】
こうして得られたシリコン単結晶薄膜２２の厚さ分布を、以下に定める「周辺膜厚分布β」によって評価した。
周辺膜厚分布β＝［（ｔ_x2−ｔ_x1）／（ｔ_x2＋ｔ_x1）］×１００（％）
但し、ｔ_x1は外周から５ｍｍ内側の位置（図９に示すｘ₁）での薄膜２２の厚さであり、ｔ_x2は外周から１５ｍｍ内側の位置（図９に示すｘ₂）での薄膜２２の厚さである。なお「周辺膜厚分布β」は、図９に示すように、座ぐり部４２ａに傾斜して載置されるシリコン単結晶基板２１の下方側のみで求めた。
【００２６】
図８は、段差量ｈとシリコン単結晶薄膜２２の厚さ分布との関係を示すグラフである。図８において、横軸は段差量ｈを示しており、縦軸は「周辺膜厚分布β」を示している。そして図８では、サセプタ４２の側周面に形成される３段の座ぐり部４２ａで得られた結果のうち、最上段となる１段目を「−□−」で示し、上から２段目を「−○−」で示し、最下段となる上から３段目を「−△−」によりそれぞれ示している。
【００２７】
図８から判るように、周辺膜厚分布βは段差量ｈが大きくなるに伴ってリニアに減少する傾向を示す。そして、１段目から３段目の座ぐり部４２ａの何れにおいても段差量ｈが３８０μmで周辺膜厚分布βがほぼ０％となっており、「最適段差量ｈ０」としては３８０μmに設定すれば良いと判断した。
【００２８】
（３）シリコンエピタキシャルウェーハの製造方法
こうして、シリコン単結晶基板２１の厚さｄと最適段差量ｈ０とから定まる深さＤ０の座ぐり部４２ａを選択し、上記同様の成長条件（成長速度を０．３μm／分、中心部での膜厚が１０μm程度）で、シリコンエピタキシャルウェーハを製造する。
（４）結果
このようにしてシリコンエピタキシャルウェーハを製造することで、周辺部までほぼ均一な厚さのシリコン単結晶薄膜が得られた。
【００２９】
なお、本発明は上記実施の形態に限定されるものではない。
例えば、本実施の形態ではシリコンエピタキシャルウェーハを製造したが、その他の半導体単結晶基板上に気相エピタキシャル成長させてエピタキシャルウェーハを製造する場合にも同様に適用できる。
その他、本発明の趣旨を逸脱しない範囲において、適宜に変更可能であることは勿論である。
【００３０】
【発明の効果】
本発明によれば、半導体単結晶基板を載置させる座ぐり部の深さを、半導体単結晶基板の厚さに応じて選択することで、単結晶基板の厚さ分布が周辺部まで均一となるように改善できる。
【図面の簡単な説明】
【図１】本実施の形態のエピタキシャルウェーハの製造法で用いるサセプタの要部を模式的に示した図である。
【図２】実施例１で用いる縦型気相成長装置を示す図である。
【図３】実施例１において得られた段差量ｈに対する周辺膜厚比αの関係を示すグラフである。
【図４】実施例１において選択された座ぐり部によってエピタキシャルウェーハを製造している様子を示す図である。
【図５】実施例１において得られた薄膜の厚さ分布を実測した結果を示すグラフである。
【図６】比較例１において得られた薄膜の厚さ分布を実測した結果を示すグラフである。
【図７】実施例２において用いるバレル型気相成長装置を示す図である。
【図８】実施例２において得られた段差量ｈに対する周辺膜厚分布βの関係を示すグラフである。
【図９】実施例２において選択された座ぐり部によってエピタキシャルウェーハを製造している様子を示す図である。
【図１０】従来の製造方法により薄膜の周辺部が中心部よりも薄くなってしまう場合を説明するための図である。
【符号の説明】
１０サセプタ
１１座ぐり部
２０シリコンエピタキシャルウェーハ（エピタキシャルウェーハ）
２１シリコン単結晶基板
２２シリコン単結晶薄膜
３３サセプタ
３３ａ座ぐり部
４２サセプタ
４２ａ座ぐり部
ｄ基板の厚さ
Ｄ０選択すべき座ぐり部の深さ
Ｄ座ぐりの深さ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an epitaxial wafer.
[0002]
[Prior art]
In a silicon epitaxial wafer, a silicon single crystal substrate is placed on a counterbore portion of a susceptor disposed in a vapor phase growth apparatus, and a source gas is supplied onto the main surface of the silicon single crystal substrate to thereby form a silicon epitaxial layer ( It is manufactured by vapor phase epitaxial growth of a silicon single crystal thin film.
[0003]
[Problems to be solved by the invention]
However, for example, as shown in FIG. 10, the silicon single crystal substrate 100 is placed in a counterbore 110 deeper than the thickness of the substrate 100, and the main surface of the silicon single crystal substrate 100 is aligned along the surface of the susceptor 120. When the silicon source gas is supplied upward, the source gas flow (shown by an arrow by dotted lines) may be disturbed near the step of the counterbore 110 (arrows a and b). As a result, the thickness T1 at the peripheral portion 101a of the silicon single crystal thin film 101 becomes thinner than the thickness T2 at the central portion 101b.
[0004]
In recent years, the in-plane usage rate for manufacturing semiconductor devices from epitaxial wafers tends to further increase. For this reason, in future epitaxial wafers, technology development for uniformly growing a single crystal thin film to the periphery thereof will be an extremely important issue.
[0005]
The subject of this invention is providing the manufacturing method of the epitaxial wafer which can make thickness distribution of a single crystal thin film more uniform to a peripheral part.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides an epitaxial wafer manufacturing method in which a single crystal thin film is vapor-phase grown on a semiconductor single crystal substrate placed on a counterbore provided in a susceptor.
A first step of determining a thickness d of the semiconductor single crystal substrate;
When the dimension from the upper surface of the semiconductor single crystal substrate to the surface of the susceptor is defined as a step amount h in a state where the semiconductor single crystal substrate is placed on the spot facing portion, the step amount h With respect to the optimum step amount h0, which is an optimum value for making the average growth rate in the peripheral portion of the single crystal thin film equal to the average growth rate in the central portion and making the thickness distribution of the single crystal thin film uniform, A plurality of susceptors having different counterbore depths D are used to quantify the thickness distribution of the single crystal thin film, and a calibration indicating the relationship between the quantified thickness distribution of the single crystal thin film and the step height h. A second step determined from a line;
According to the following formula, the depth D0 of the spot facing portion on which the semiconductor single crystal substrate is placed is determined according to the thickness d of the semiconductor single crystal substrate, and the third step of selecting the spot facing portion having the depth D0. And .
Counterbore depth D0 = (thickness d of semiconductor single crystal substrate) + (optimum step height h0)
[0007]
Here, the semiconductor single crystal substrate is, for example, a silicon single crystal substrate, and the single crystal thin film is, for example, a silicon single crystal thin film.
[0008]
According to the present invention, the depth of the spot facing portion on which the semiconductor single crystal substrate is placed is selected according to the thickness of the semiconductor single crystal substrate. Can be adjusted.
For example, the amount of step from the upper surface of the semiconductor single crystal substrate placed on the spot facing portion to the surface of the susceptor so that the average growth rate at the peripheral portion of the single crystal thin film is substantially equal to the average growth rate at the central portion. And a counterbore portion having a depth determined from the sum of the step amount and the thickness of the semiconductor single crystal substrate is selected.
In this way, the thickness distribution of the single crystal thin film can be improved to be more uniform up to the periphery.
[0009]
As for the thickness of the silicon single crystal substrate, a standard value at the center point is determined according to the diameter in the SEMI (Semiconductor Equipment and Materials International) standard.
For example, it is 525 ± 15 μm (M1.11-90) for a silicon single crystal substrate having a diameter of 100 mm, and 625 ± 15 μm (M1.12-90) for a silicon single crystal substrate having a diameter of 125 mm, and a silicon single crystal having a diameter of 150 mm. It is 625 ± 15 μm (M1.13-90) for the substrate. The large-diameter silicon single crystal substrate is, for example, 775 ± 20 μm (M1.15-0997) for a silicon single crystal substrate having a diameter of 300 mm.
For next-generation silicon single crystal substrates with larger diameters, the following targets are shown as guidelines for process development. For example, it is 800 ± 25 μm for a silicon single crystal substrate having a diameter of 350 mm, and 825 ± 25 μm for a silicon single crystal substrate having a diameter of 400 mm (M1.14-96).
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, with reference to FIGS. 1-9, the manufacturing method of the epitaxial wafer of embodiment of this invention is demonstrated in detail.
As a vapor phase growth apparatus used in the present embodiment, a vertical type (pancake type), a barrel type (cylinder type), a barrel type (cylinder type), and a susceptor 10 (see FIG. 1) in which counterbore portions 11 are formed are provided. Various types such as a single wafer type can be used.
These vapor phase growth apparatuses include a susceptor 10 shown in FIG. 1 in a reaction furnace (not shown). On the surface 10 a of the susceptor 10, a counterbore portion 11 for placing a semiconductor single crystal substrate (hereinafter simply referred to as “substrate 21”) 21 is formed.
In the present embodiment, the depth D of the spot facing portion 11 on which the substrate 21 is placed is selected as follows according to the thickness d of the substrate 21.
[0011]
First, the thickness d of the substrate 21 is obtained by actual measurement or a standard value (described above).
Next, for the sake of convenience, the dimension from the upper surface 21a of the substrate 21 to the surface 10a of the susceptor 10 in a state where the substrate 21 is placed on the spot facing portion 11 is defined as a “step height h” (see FIG. 1). About this “step height h”, an optimum value (hereinafter “optimum”) for making the average growth rate in the peripheral portion of the single crystal thin film (hereinafter simply referred to as “thin film 22”) 22 substantially equal to the average growth rate in the central portion. The step amount h0 ”).
In order to grasp the “optimum step amount h0”, for example, the epitaxial wafer 20 is manufactured using each of the plurality of susceptors 10 having different depths D of the counterbore portion 11, and the thickness distributions of these thin films 22 are respectively determined. Quantify. From these numerical values, a calibration curve indicating the relationship between the thickness distribution of the thin film 22 and the step height h is obtained. From this calibration curve, an “optimal step amount h0” is obtained that makes the thickness distribution of the thin film 22 as uniform as possible.
[0012]
As described above, the depth D0 of the counterbore portion 11 to be selected is uniquely determined as follows according to the sum of the substrate thickness d and the optimum step height h0.
Depth D0 = (Substrate thickness d) + (Optimum step height h0)
[0013]
The depth D0 of the spot facing 11 is selected as follows.
For example, a plurality of susceptors 10 having different depths D of the counterbore part 11 are prepared in advance, and the susceptor 10 having the counterbore part 11 having the depth D0 is used from these susceptors 10. Alternatively, the counterbore portion 11 may be detachably disposed on the susceptor 10, and the counterbore portion 11 having the depth D <b> 0 may be attached to the susceptor 10.
[0014]
In this manner, the counterbore portion 11 having a depth D0 is selected according to the thickness d of the substrate 21, and the substrate 21 is placed on the counterbore portion 11. Then, the raw material gas is supplied together with the carrier gas into the reaction furnace maintained at a predetermined temperature. In this way, the thickness distribution of the thin film 22 can be made uniform up to the periphery.
[0015]
[Example 1]
(1) Description of Vapor Deposition Apparatus As Example 1, a vertical epitaxial growth apparatus 30 is used to manufacture a silicon epitaxial wafer.
As shown in FIG. 2, the vertical vapor deposition apparatus 30 includes a bell-shaped bell jar that serves as a reaction furnace 32 on a base plate 31. A disc-shaped susceptor 33 is horizontally disposed in the reaction furnace 32, and a high-frequency induction heating coil 34 is provided in a cover 35 on the lower surface of the susceptor 33. On the other hand, a circular nozzle 36 penetrates the susceptor 33 vertically in the center of the reaction furnace 32. The nozzle 36 has a large number of jet ports 36a formed on the side surface thereof, and the source gas is jetted almost horizontally along with the carrier gas along the lower surface of a plate 36b provided at the upper end of the nozzle 36. To do.
In order to manufacture the silicon epitaxial wafer 20 by the vertical vapor phase growth apparatus 30, the susceptor 33 is induction-heated by the high-frequency induction heating coil 34 and is supplied from the gas inlet 37 while heating the silicon single crystal substrate 21. A source gas and a carrier gas are ejected from the ejection port 36a along the main surface of the silicon single crystal substrate 21.
[0016]
(2) Method of selecting the depth of the spot facing portion Using such a vertical vapor phase growth apparatus 30, using a silicon single crystal substrate 21 having a diameter of 100 mm and a thickness of 290 μm, the depth D of the spot facing portion 33a However, the silicon epitaxial wafer 20 was manufactured using the susceptors 33 having 340, 390, 460, 500, and 900 μm, respectively. When the silicon single crystal substrate 21 is placed on each counterbore portion 33a, the step height h becomes 50, 100, 170, 210, and 610 μm, respectively. In addition, the outer diameter of any counterbore part 33a is 101.5 mm.
The growth conditions of the silicon epitaxial wafer are as follows: the growth temperature (temperature of the susceptor 33) is 1120 ° C., the growth rate of the silicon single crystal thin film is 1.0 μm / min, and the film thickness is increased to about 7 μm at the center. I let you.
[0017]
The thickness distribution of the silicon single crystal thin film thus obtained was evaluated by the “peripheral film thickness ratio α” defined below.
Peripheral film thickness ratio α = (t _x1 ) / (t _x2 )
However, t _x1 is the thickness of the silicon single crystal thin film at a position 5 mm inside from the outer periphery (x ₁ shown in FIG. 4), and t _x2 is a position 10 mm inside from the outer periphery (x ₂ shown in FIG. 4). This is the thickness of the silicon single crystal thin film. The thickness measurement of the silicon single crystal thin film is measured at a position of 5 mm and 10 mm from the outer circumference and compared, because the film thickness of the silicon single crystal thin film changes more rapidly in the peripheral part than in the central part. This is because an epitaxial wafer having a uniform thickness distribution up to the peripheral portion can be obtained when the thickness change amount in the peripheral portion is small. The reference position for determining these x ₁ and x ₂ was the position that protruded most horizontally from the side surface of the silicon epitaxial wafer 20. Further, the peripheral film thickness ratio α is an average value of values obtained on the upstream side and the downstream side of the gas flow (illustrated by the dotted arrows in FIG. 4).
[0018]
FIG. 3 shows the results showing the relationship between the step height h and the thickness distribution in the periphery of the silicon single crystal thin film. In FIG. 3, the horizontal axis indicates the step amount h, and the vertical axis indicates the peripheral film thickness ratio α. The point A shows the result when the step amount h is 50 μm, the point B shows the step amount h of 100 μm, the point C shows the step amount h of 170 μm, the point D shows the step amount h of 210 μm, and the point E shows the result of the step amount h of 610 μm. ing.
As can be seen from FIG. 3, the peripheral film thickness ratio α tends to decrease linearly as the step height h increases, and is well approximated by the following regression equation.
α = −3 × 10 ⁻⁵ × h + 1.0073
When the step height h indicated by point D is around 210 μm, the peripheral film thickness ratio α is approximately 1, that is, the film thicknesses at the positions of 5 mm and 10 mm from the outer periphery are substantially equal. It was determined that the silicon single crystal thin film can be uniformly grown up to the peripheral portion.
[0019]
(3) Method for Manufacturing Silicon Epitaxial Wafer Therefore, 210 μm closest to “optimum step amount h0” out of the above range is determined as the step amount h used for manufacturing, and as shown in FIG. A counterbore 33a of 500 μm is selected as the depth D0 from the sum of the thickness d (290 μm), the same growth conditions as described above (growth temperature 1120 ° C., growth rate 1.0 μm / min, film at the center) The silicon epitaxial wafer 20 is manufactured with a thickness of about 7 μm. The silicon single crystal substrate 21 was placed on the spot facing portion 33a so that its orientation flat (hereinafter referred to as “orientation flat”) was parallel to the gas flow.
[0020]
(4) Results FIG. 5 shows the results of actual measurement of the thickness distribution of the silicon single crystal thin film 22 thus obtained. In FIG. 5, the horizontal axis indicates the distance from the center of the silicon epitaxial wafer 20, and the vertical axis indicates the thickness of the silicon single crystal thin film 22. This film thickness measurement was performed in the diameter direction (indicated by “♦” in FIG. 3) parallel to the orientation flat of the silicon epitaxial wafer and in the direction orthogonal to the orientation flat (indicated by “■” in FIG. 3). As can be seen from FIG. 5, there is almost no tendency for the peripheral portion of the silicon single crystal thin film 22 to be thinner than the central portion, the variation in film thickness is kept within about 0.15 μm, and the thickness distribution of the thin film reaches the peripheral portion. A uniform silicon epitaxial wafer was obtained.
[0021]
In Example 1, the growth temperature was 1120 ° C. and the growth rate was 1.0 μm / min. However, the same results were obtained even when the film thickness was epitaxially grown to about 7 μm at the center under the following three different conditions. The “optimum step amount h0” of the value of was obtained.
(A) Growth temperature 1120 ° C., growth rate 0.5 μm / min (b) Growth temperature 1060 ° C., growth rate 1.0 μm / min (c) Growth temperature 1060 ° C., growth rate 0.5 μm / min and these (a Similarly, under the conditions (c) to (c), by selecting the counterbore portion 33a having a depth of 500 μm, a silicon epitaxial wafer on which a uniform silicon single crystal thin film was formed up to the peripheral portion was obtained.
[0022]
[Comparative Example 1]
The silicon single crystal substrate 21 having the same thickness of 290 μm as in the first embodiment is used, and the silicon single crystal substrate 21 is placed on the spot facing portion 33a having a depth D of 900 μm and epitaxially grown.
FIG. 6 shows the result of actual measurement of the thickness distribution of the silicon single crystal thin film 22 thus obtained. The thickness of the thin film 22 was extremely thinner than the central portion toward the peripheral portion, and was rapidly reduced in the portion from the outer periphery of the silicon epitaxial wafer 20 to about 10 mm. In particular, in the thickness distribution in the direction parallel to the orientation flat, the thickness of the peripheral portion is thinner than the central portion by 0.2 μm or more.
[0023]
[Example 2]
(1) Description of Vapor Deposition Apparatus As Example 2, a silicon epitaxial wafer is manufactured using a barrel type vapor deposition apparatus 40.
As shown in FIG. 7, in this barrel type vapor phase growth apparatus 40, a polygonal frustum-shaped susceptor 42 is rotatably disposed around a rotation shaft 42b in a bell jar serving as a reaction furnace 41. In the susceptor 42, three counterbore portions 42a are formed side by side on the respective side circumferential surfaces. A heating means 43 such as a halogen lamp is provided outside the reaction furnace 41.
In order to manufacture a silicon epitaxial wafer by this barrel type vapor phase growth apparatus 40, a raw material gas is introduced into a reaction furnace 41 maintained at a predetermined temperature by a heating means 43 from a gas supply nozzle 44 provided on the upper part of the reaction furnace 41. Is supplied together with the carrier gas. This source gas is supplied onto the silicon single crystal substrate 21 while flowing along the side peripheral surface of the susceptor 42 rotated around the rotation shaft 42 b, and from the gas exhaust pipe 45 provided below the reaction furnace 41 to the outside. Discharged.
[0024]
(2) Method of selecting the depth of the spot facing portion Using such a barrel type vapor phase growth apparatus 40, using the silicon single crystal substrate 21 having a diameter of 100 mm and a thickness of 525 μm, the depth D of the spot facing portion 42a However, the silicon epitaxial wafer 20 was manufactured using the susceptors 42 of 905, 1025, 1135, 1425, and 1725 μm, respectively. When the silicon single crystal substrate 21 is placed on each susceptor 42, the step heights h are 380, 500, 610, 900, and 1200 μm, respectively. In addition, the outer diameter of any counterbore part 42a is 102 mm.
The growth conditions of the silicon single crystal thin film 22 were epitaxial growth so that the growth rate of the thin film 22 was 0.3 μm / min and the film thickness at the center was about 10 μm.
[0025]
The thickness distribution of the silicon single crystal thin film 22 thus obtained was evaluated by the “peripheral film thickness distribution β” defined below.
Peripheral film thickness distribution β = [(t _x2 −t _x1 ) / (t _x2 + t _x1 )] × 100 (%)
However, t _x1 is the thickness of the thin film 22 at a position 5 mm inside from the outer periphery (x ₁ shown in FIG. 9), and t _x2 is the thin film 22 at a position 15 mm inside from the outer periphery (x ₂ shown in FIG. 9). Is the thickness. As shown in FIG. 9, the “peripheral film thickness distribution β” was obtained only on the lower side of the silicon single crystal substrate 21 placed on the counterbore part 42a in an inclined manner.
[0026]
FIG. 8 is a graph showing the relationship between the step height h and the thickness distribution of the silicon single crystal thin film 22. In FIG. 8, the horizontal axis indicates the level difference h, and the vertical axis indicates “peripheral film thickness distribution β”. In FIG. 8, among the results obtained with the three stages of spot facing portions 42 a formed on the side peripheral surface of the susceptor 42, the first stage, which is the uppermost stage, is indicated by “− □ −”, and two stages from the top. The eyes are indicated by “− ◯ −”, and the third level from the top, which is the lowest level, is indicated by “−Δ−”.
[0027]
As can be seen from FIG. 8, the peripheral film thickness distribution β tends to decrease linearly as the step height h increases. In any of the first to third counterbore portions 42a, the step height h is 380 μm and the peripheral film thickness distribution β is almost 0%, and the “optimum step height h0” is set to 380 μm. Judged that it should be.
[0028]
(3) Method for Manufacturing Silicon Epitaxial Wafer Thus, a counterbore portion 42a having a depth D0 determined from the thickness d of the silicon single crystal substrate 21 and the optimum step amount h0 is selected, and the same growth conditions (growth rate of 0) are selected. A silicon epitaxial wafer is manufactured at a thickness of about 3 μm / min and a thickness at the center of about 10 μm.
(4) Result By manufacturing the silicon epitaxial wafer in this way, a silicon single crystal thin film having a substantially uniform thickness up to the peripheral part was obtained.
[0029]
The present invention is not limited to the above embodiment.
For example, although a silicon epitaxial wafer is manufactured in the present embodiment, the present invention can be similarly applied to a case where an epitaxial wafer is manufactured by vapor phase epitaxial growth on another semiconductor single crystal substrate.
In addition, it is needless to say that changes can be made as appropriate without departing from the spirit of the present invention.
[0030]
【The invention's effect】
According to the present invention, the depth of the spot facing portion on which the semiconductor single crystal substrate is placed is selected according to the thickness of the semiconductor single crystal substrate, so that the thickness distribution of the single crystal substrate is uniform to the peripheral portion. Can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a main part of a susceptor used in an epitaxial wafer manufacturing method of an embodiment.
2 is a view showing a vertical vapor phase growth apparatus used in Example 1. FIG.
3 is a graph showing the relationship of the peripheral film thickness ratio α with respect to the step height h obtained in Example 1. FIG.
4 is a view showing a state in which an epitaxial wafer is manufactured by a spot facing portion selected in Embodiment 1. FIG.
5 is a graph showing the results of actual measurement of the thickness distribution of the thin film obtained in Example 1. FIG.
6 is a graph showing the results of actual measurement of the thickness distribution of the thin film obtained in Comparative Example 1. FIG.
7 is a view showing a barrel type vapor phase growth apparatus used in Example 2. FIG.
8 is a graph showing the relationship of the peripheral film thickness distribution β with respect to the step amount h obtained in Example 2. FIG.
9 is a diagram showing a state in which an epitaxial wafer is manufactured by a spot facing portion selected in Embodiment 2. FIG.
FIG. 10 is a diagram for explaining a case where a peripheral portion of a thin film becomes thinner than a central portion by a conventional manufacturing method.
[Explanation of symbols]
10 Susceptor 11 Counterbore 20 Silicon Epitaxial Wafer (Epitaxial Wafer)
21 Silicon single crystal substrate 22 Silicon single crystal thin film 33 Susceptor 33a Counterbore part 42 Susceptor 42a Counterbore part d Substrate thickness D0 Depth of counterbore part D to be selected Depth of counterbore

Claims

In a method for producing an epitaxial wafer in which a single crystal thin film is vapor-phase grown on a semiconductor single crystal substrate placed on a spot facing portion provided in a susceptor,
A first step of determining a thickness d of the semiconductor single crystal substrate;
When the dimension from the upper surface of the semiconductor single crystal substrate to the surface of the susceptor is defined as a step amount h in a state where the semiconductor single crystal substrate is placed on the spot facing portion, the step amount h With respect to the optimum step amount h0, which is an optimum value for making the average growth rate in the peripheral portion of the single crystal thin film equal to the average growth rate in the central portion and making the thickness distribution of the single crystal thin film uniform, A plurality of susceptors having different counterbore depths D are used to quantify the thickness distribution of the single crystal thin film, and a calibration indicating the relationship between the quantified thickness distribution of the single crystal thin film and the step height h. A second step determined from a line;
According to the following formula, the depth D0 of the spot facing portion on which the semiconductor single crystal substrate is placed is determined according to the thickness d of the semiconductor single crystal substrate, and the third step of selecting the spot facing portion having the depth D0. When, method for manufacturing an epitaxial wafer, characterized in that it comprises a.
Counterbore depth D0 = (thickness d of semiconductor single crystal substrate) + (optimum step height h0)

2. The method for producing an epitaxial wafer according to claim 1, wherein the semiconductor single crystal substrate is a silicon single crystal substrate, and the single crystal thin film is a silicon single crystal thin film.